JPH0818534A - データビット列比較装置およびデータビット列比較方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 ＰＤＨ系伝送網の伝送路品質の劣化等の軽微
な故障をも確実かつ迅速に検出する。 【構成】 ２つのデータビット列をビット単位で比較し
て両ビット列の不一致ビット数を計数するためのデータ
ビット列比較装置であって、各データビット列をシリア
ルからパラレルへ変換５６，５９して各ビット毎に保持
する第１および第２の保持手段５７，６０と、第１およ
び第２の保持手段の両ビット列をそれぞれ読み出して比
較して、その一致・不一致を検出する比較手段５０と、
両ビット列同志が一致するまで第１および第２の保持手
段のどちらか一方の保持内容を１ビットずつシフトさせ
るセレクト手段５８，６１と、両ビット列同志の一致が
検出された後に、続いて読み出された両ビット列同志の
比較で得られた不一致ビット数を計数するカウント手段
６３とを具備する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、同期調整用のスタッフ
パルスを挿入して信号列の同期を取って多重化するスタ
ッフ多重変換装置を有する独立同期デジタル・ハイアラ
ーキ（ＰＤＨ：Ｐｌｅｓｉｏｃｈｒｏｎｏｕｓ Ｄｉｇ
ｉｔａｌ Ｈｉｅｒａｒｃｈｙ）伝送網に関し、特に、
上記ＰＤＨ系伝送網の伝送経路の各部より取り込まれた
伝送信号をビット単位で比較してエラー検出を行うこと
ができる多重変換装置監視切替システムのデータビット
列比較装置およびデータビット列比較方法に関する。

【０００２】

【従来技術】一般に、複数の局間の信号伝送を行う際
に、一方の局で同期調整用のスタッフパルスを挿入して
ＰＣＭ信号列の同期を取って多重化してもう一方の局へ
伝送し、もう一方の局では、伝送されて来た多重化信号
を分離して元に戻す様な構成の独立同期デジタル・ハイ
アラーキ（以下、ＰＤＨ系と呼ぶ）伝送網が知られてい
る。上記ＰＤＨ系伝送網では、従来から、伝送網上での
故障（すなわち伝送誤り）を検出するため、伝送信号に
パリティビットを付加して伝送し、このパリティビット
と伝送結果とを照合して、照合結果でのレベルが所定の
検出しきい値以上である場合に故障と判断するパリティ
監視方法が用いられていた。

【０００３】しかしながら、上記パリティ監視方法で
は、以下に示す様に、伝送路品質の劣化等の軽微な故障
を確実かつ迅速に検出することができなかった。まず、
例えば、図１０に示す様に、ユーザからの複数の信号列
をスタッフ多重化する第１の多重変換装置１と、その第
１の多重化変換装置１よりの多重化された信号列を分離
して複数のユーザへ供給する第２の多重化変換装置２と
を有するＰＤＨ系伝送網において、Ａ点で伝送路品質劣
化（軽微な故障）が起った場合、上記第２の多重変換装
置２においてパリティビットのパリティチェックが行わ
れるが、上記故障が軽微な故障のためエラーのレベルが
検出しきい値以下となってしまい、上記故障の検出がで
きなかった。従って、この場合、何の処理もなされずに
放置され、ユーザのクレームを招く危険性があった。

【０００４】また、たとえ上記軽微な故障をパリティチ
ェックで検出できる様に上記検出しきい値を下げたとし
ても、以下に示す様に故障区間の限定に非常に長い時間
と多大な労力がかかる問題があった。すなわち、例え
ば、図１１に示す様に、ユーザ等からの複数の信号列を
スタッフ多重化する第１の多重変換装置群３と、上記第
１の多重変換装置群３よりの複数の多重化信号列をさら
にスタッフ多重化する第２の多重変換装置４と、上記第
２の多重変換装置４よりの多重化信号を中継して伝送す
るための中継装置５と、上記中継装置５よりの多重化さ
れた信号列を分離する第３の多重変換装置６と、上記第
３の多重変換装置６よりの信号列をさらに分離してユー
ザ等に供給する第４の多重変換装置群７とを有するＰＤ
Ｈ系伝送網において、Ｂ点で伝送路品質劣化（軽微な故
障）が起った場合、上記第１〜第４の多重変換装置３、
４、６、７のパリティチェックで上記軽微な故障を検出
できる様にしても、上記故障は同じ多重化階層（多重化
の度合）でしか表われて来ないため、上記第４の多重変
換装置７でしか検出できなかった。従って、上記故障の
検出された第４の多重変換装置７から上記Ｂ点までの各
区間を順次調査しなければならず、上記故障区間の限定
に非常に長い時間と多大な労力とがかかってしまってい
た。

【０００５】

【目的】本発明は、上記事情に鑑みてなされたものであ
って、ＰＤＨ系伝送網の伝送路品質の劣化等の従来の監
視方法では検出できない軽微な故障をも確実かつ迅速に
検出して伝送網の信頼性を著しく向上させるために、伝
送経路の各部より取り込まれた伝送信号をビット単位で
比較してエラー検出を行うことができる多重変換装置監
視切替システムのデータビット列比較装置およびデータ
ビット列比較方法を提供することを目的とする。

【０００６】

【発明の概要】上記目的を達成するため、本発明は、２
つのデータビット列をビット単位で比較して上記両ビッ
ト列の不一致ビット数を計数するためのデータビット列
比較装置において、上記各データビット列をシリアルか
らパラレルへ変換して各ビット毎に保持する第１および
第２の保持手段と、上記第１および第２の保持手段の両
ビット列をそれぞれ読み出して比較して、その一致・不
一致を検出する比較手段と、上記両ビット列同志が一致
するまで上記第１および第２の保持手段のどちらか一方
の保持内容を１ビットずつシフトさせるセレクト手段
と、上記両ビット列同志の一致が検出された後に、続い
て読み出された両ビット列同志の比較で得られた不一致
ビット数を計数するカウント手段とを具備したことを特
徴とする。

【０００７】本発明の他の特徴は、２つのデータビット
列をビット単位で比較して上記両ビット列の不一致ビッ
ト数を計数するためのデータビット列比較方法におい
て、上記各データビット列をシリアルからパラレルへ変
換して各ビット毎にそれぞれ保持するステップと、上記
保持された両ビット列をそれぞれ読み出して比較して、
その一致・不一致を検出するステップと、上記一致・不
一致検出ステップにおいて上記両ビット列同志の一致が
検出されるまで、上記保持ステップで保持されている保
持内容のどちらか一方を１ビットずつシフトさせて読み
出すステップと、上記両ビット列同志の一致が検出され
た後に、続いて読み出された両ビット列同志を比較して
不一致ビット数を計数するステップとを具備したことで
ある。

【０００８】

【実施例】以下、本発明を図示した実施例に基づいて説
明する。図１は、本発明による多重変換装置監視切替シ
ステムのデータビット列比較装置の一実施例を含むＰＤ
Ｈ系伝送網を示す構成図である。図１に示す様に、この
ＰＤＨ系伝送網は、ユーザ等からの複数の信号列をスタ
ッフ多重化する第１の多重変換装置群８と、上記第１の
多重変換装置群８よりの複数の多重化信号列をさらにス
タッフ多重化する第２の多重変換装置群９と、上記第２
の多重変換装置群９よりの多重化信号列をさらにスタッ
フ多重化する第３の多重化変換装置１０と、上記第３の
多重化変換装置１０よりの多重化信号を中継して伝送す
るための第１および第２の中継装置１１、１２と、上記
第２の中継装置１２よりの多重化された信号列を分離す
る第４の多重変換装置１３と、上記第４の多重変換装置
１３よりの信号列をさらに分離する第５の多重変換装置
群１４と、上記第５の多重変換装置群１４よりの信号列
をさらに分離してユーザ等に供給する第６の多重変換装
置群１５とを有する構成となっている。

【０００９】なお、図１においては、上記多重変換装置
群は、１個のみ示し、他のものは省略している。そし
て、上記第１〜第６の多重化変換装置８、９、１０、１
３、１４、１５および第１および第２の中継装置１１、
１２およびそれらをつなぐ伝送路は、それぞれ予備（図
示省略）が用意されており、後述の如く故障時に、それ
ぞれの予備に切り替えられる様になっている。

【００１０】このＰＤＨ系伝送網に、以下に説明する多
重変換装置監視切替システムが設けられている。すなわ
ち、この多重変換装置監視切替システムは、図１に示す
様に、上記第１の多重変換装置群８の信号列入力側およ
び信号列出力側の伝送路上にそれぞれ設けられた第１お
よび第２の分岐コネクタ１６、１７と、上記第２の多重
変換装置群９の信号列入力側および信号列出力側の伝送
路上にそれぞれ設けられた第３および第４の分岐コネク
タ１８、１９と、上記第３の多重変換装置１０の信号列
入力側および信号列出力側の伝送路上にそれぞれ設けら
れた第５および第６の分岐コネクタ２０、２１と、上記
第１の中継装置１１の信号列入力側および信号列出力側
の伝送路上にそれぞれ設けられた第７および第８の分岐
コネクタ２２、２３と、上記第２の中継装置１２の信号
列入力側および信号列出力側の伝送路上にそれぞれ設け
られた第９および第１０の分岐コネクタ２４、２５と、
上記第４の多重変換装置１３の信号列入力側および信号
列出力側の伝送路上にそれぞれ設けられた第１１および
第１２の分岐コネクタ２６、２７と、上記第５の多重変
換装置群１４の信号列入力側および信号列出力側の伝送
路上にそれぞれ設けられた第１３および第１４の分岐コ
ネクタ２８、２９と、上記第６の多重変換装置群１５の
信号列入力側および信号列出力側の伝送路上にそれぞれ
設けられた第１５および第１６の分岐コネクタ３０、３
１とを有している。

【００１１】なお、上記各分岐コネクタ１６〜３１は、
上記伝送路を通る主信号に影響を与えないで、その主信
号をモニタして引き込み出力する様になっている。そし
て、上記第１および第２の分岐コネクタ１６、１７の出
力側には第１の監視装置３２が接続され、上記第３およ
び第４の分岐コネクタ１８、１９の出力側には第２の監
視装置３３が接続され、上記第５および第６の分岐コネ
クタ２０、２１の出力側には第３の監視装置３４が接続
され、上記第７および第８の分岐コネクタ２２、２３の
出力側には第４の監視装置３５が接続され、上記第９お
よび第１０の分岐コネクタ２４、２５の出力側には第５
の監視装置３６が接続され、上記第１１および第１２の
分岐コネクタ２６、２７の出力側には第６の監視装置３
７が接続され、上記第１３および第１４の分岐コネクタ
２８、２９の出力側には第７の監視装置３８が接続さ
れ、上記第１５および第１６の分岐コネクタ３０、３１
の出力側には第８の監視装置３９が接続されている。

【００１２】そして、上記第１〜第３の監視装置３２〜
３４は、第１の局内集線装置４０およびパケット網４１
を介して集中監視装置４２に接続され、上記第４および
第５の監視装置３５、３６は、それぞれ上記第２および
第３の局内集線装置４３、４４および上記パケット網４
１を介して上記集中監視装置４２に接続され、上記第６
〜第８の監視装置３７〜３９は、第４の局内集線装置４
５および上記パケット網４１を介して上記集中監視装置
４２に接続されている。そして、上記集中監視装置４２
には、切替システム４６および警報集中センタ４７が接
続されている。

【００１３】次に、上記第１〜第３の監視装置３２〜３
４の構成について図２を参照して説明する。図２は、上
記監視装置の内部構成を示す図であり、この場合、上記
第２の監視装置３３の例を示している。図２に示す様
に、上記第２の監視装置３３は、第４の分岐コネクタ１
９の出力側に接続された分離用の多重変換装置４８と、
上記第３の分岐コネクタ１８の出力側と上記分離用多重
変換装置４８の出力側との間に接続された比較監視部４
９とから成り、上記比較監視部４９は、データビット列
比較装置５０およびパリティエラー計数部５１とから成
っている。また、上記第６〜第８の監視装置３７〜３９
は、図３に示す様に、上記第１〜第３の監視装置に対し
多重化と分離の方向が異なっているのみで基本的な構成
は同じとなっている。ここで、図３は、上記第６の監視
装置３７の例を示している。なお、上記第４および第５
の監視装置３５、３６は、上記第１および第２の中継装
置１１、１２が多重化を行わないので、図４に示す様
に、上記第７および第８の分岐コネクタ２２、２３の出
力側に接続された比較監視部５２のみとなっている。

【００１４】ここで、図４は、上記第４の監視装置３５
の例を示している。次に、本発明の要旨である上記デー
タビット列比較装置５０の構成について説明する。図５
は、図２に示したデータビット列比較装置の内部構成図
である。図５に示す様に、このデータビット列比較装置
５０は、上記第３の分岐コネクタ１８の分岐側に接続さ
れた第１のシリアル・パラレル変換部５６と、上記第１
のシリアル・パラレル変換部５６に接続された第１のエ
ラスティックストア部５７および第１のセレクタ５８
と、上記分離用多重変換装置４８の出力側に接続された
第２のシリアル・パラレル変換部５９と、上記第２のシ
リアル・パラレル変換部５９に接続された第２のエラス
ティックストア部６０および第２のセレクタ６１と、上
記第１および第２のセレクタ５８、６１に接続された論
理比較回路６２と、上記論理比較回路６２に接続された
カウンタ部６３と、上記論理比較回路６２に接続された
Ｎビット一致検出部６４と、上記第１および第２のエラ
スティックストア部５７、６０および上記カウンタ部６
３および上記Ｎビット一致検出部６４に接続された制御
回路６５とを有している。

【００１５】また、上記第１および第２のエラスティッ
クストア部５７、６０は、それぞれＮ個のエラスティッ
クストアＥＳ１〜ＥＳＮから成っており、上記各エラス
ティックストアＥＳ１〜ＥＳＮは、上記伝送信号のパラ
レルビット列の各ビットを保持する様になっている。ま
た、上記制御回路６５は、上記第１および第２のセレク
タ５８、６１および上記カウンタ部６３等の制御を行う
様になっている。また、上記論理比較回路６２は複数の
ＥＸＯＲで構成されているが、他の論理要素によって構
成してもよい。ここで、上記第１のエラスティックスト
ア部５７および第１のセレクタ５８をＡ側と呼び、上記
第２のエラスティックストア部６０および第２のセレク
タ６１をＢ側と呼ぶ。

【００１６】なお、図３および図４に示すデータビット
列比較装置５０も上述した構成と同じとなっている。次
に、上記構成のＰＤＨ系伝送網の多重変換装置監視切替
システムの動作について説明する。まず、多重化伝送と
して、ユーザ等から上記第１の多重変換装置群８へ送ら
れて来た信号列は、上記第１〜第３の多重化変換装置
８、９、１０で順次多重化され、上記第１および第２の
中継装置１１、１２を経て上記第４の多重変換装置１３
へ送られ、上記第４〜第６の多重変換装置１３、１４、
１５で今度は上記多重化と逆に順次分離され、ユーザ等
に送られる。なお、ここで、上記伝送信号にはパリティ
監視のためのパリティビットが付加されている。上記多
重化伝送において、上記第１〜第１６の分岐コネクタ１
６〜３１によって、上記伝送経路上の伝送信号に影響を
与えずに上記伝送信号が引き込まれ、上記第１〜第８の
監視装置３２〜３９によって以下に説明する様にそれぞ
れ監視される。

【００１７】ここで、上記第１〜第３の監視装置３２〜
３４の監視動作について、図２を参照し上記第２の監視
装置３３を例にとって説明する。図２に示す様に、多重
化伝送において上記第３および第４の分岐コネクタ１
８、１９によって引き込まれた伝送信号は、一方が上記
分離用多重変換装置４８へ送られ、他方が比較監視部４
９へ送られる。上記分離用多重変換装置４８へ送られた
伝送信号は、上記分離用多重変換装置４８においてパリ
ティエラーの検出が行われると共に、分離される。そし
て、上記分離された伝送信号は上記データビット列比較
装置５０へ送られ、上記パリティエラー検出信号は上記
パリティエラー計数部５１へ送られる。上記データビッ
ト列比較装置５０においては、上記第３の分岐コネクタ
１８よりの多重化される前の伝送信号のビット列と上記
分離された伝送信号のビット列とがビット単位で比較さ
れ、全く同じでなければ比較エラーとして計数される。

【００１８】この本発明の要旨であるデータビット列比
較装置５０における比較動作については後で詳細に説明
する。それと同時に、上記パリティエラー計数部５１に
おいては、上記パリティエラー検出信号からパリティエ
ラーが計数される。そして、上記計数された比較エラー
およびパリティエラーは、上記第１の局内集線装置４０
へ送られ、後述の如くの集中監視が行われる。従って、
上記構成の監視装置によれば、例えば、図２のＣ点に伝
送路品質劣化（軽微な故障）が起った場合、上記データ
ビット列比較装置５０で比較される伝送信号ビット列が
同じとはならず比較エラーが計数されるので、上記軽微
な故障が確実かつ迅速に検出される。

【００１９】また、上記第６〜第８の監視装置３７〜３
９の監視動作については、上記第１〜第３の監視装置に
対して多重化と分離の方向が異なっているのみである。
すなわち、図３に示す様に、多重化伝送において上記第
１１および第１２の分岐コネクタ２６、２７によって引
き込まれた伝送信号は、一方が上記分離用多重変換装置
５３へ送られ、他方が比較監視部４９へ送られる。上記
分離用多重変換装置５３へ送られた伝送信号は、上記分
離用多重変換装置５３においてパリティエラーの検出が
行われると共に、分離される。そして、上記分離された
伝送信号は上記データビット列比較装置５０へ送られ、
上記パリティエラー検出信号は上記パリティエラー計数
部５１へ送られ、上記データビット列比較装置５０にお
いては、上記第１２の分岐コネクタ２７よりの分離され
た後の伝送信号のビット列と上記分離された伝送信号の
ビット列とがビット単位で比較され、全く同じでなけれ
ば比較エラーとして計数される。それと同時に、上記パ
リティエラー計数部５１においては、上記パリティエラ
ー検出信号からパリティエラーが計数される。そして、
上記計数された比較エラーおよびパリティエラーは、上
記第４の局内集線装置４５へ送られ、後述の如くの集中
監視が行われる。従って、この場合も、上記構成の監視
装置によれば、例えば、図３のＤ点に伝送路品質劣化
（軽微な故障）が起った場合、上記データビット列比較
装置５０で比較される伝送信号ビット列が同じとはなら
ず比較エラーが計数されるので、上記軽微な故障が確実
かつ迅速に検出される。

【００２０】次に、上記第４および第５の監視装置３
５、３６の監視動作について、図４を参照し上記第４の
監視装置３５を例にとって説明する。図４に示す様に、
多重化伝送において上記第７および第８の分岐コネクタ
２２、２３によって引き込まれた伝送信号は、両者とも
上記比較監視部５２へ送られ、上記比較監視部５２のデ
ータビット列比較装置５０において、その両者がビット
単位で比較され、全く同じでなければ比較エラーとして
計数される。それと同時に、上記比較監視部５２のパリ
ティエラー検出部５５においては、上記第８の分岐コネ
クタ２３よりの伝送信号に基づきパリティエラーが検出
され計数される。そして、上記計数された比較エラーお
よびパリティエラーは、上記第２の局内集線装置４３へ
送られ、後述の如き集中監視が行われる。従って、上記
構成の監視装置によれば、例えば、図４のＥ点に伝送路
品質劣化（軽微な故障）が起った場合、上記データビッ
ト列比較装置５０で比較される伝送信号ビット列が同じ
とはならず比較エラーが計数されるので、上記軽微な故
障が確実かつ迅速に検出される。

【００２１】次に、上記第１〜第８の監視装置３２〜３
９よりの比較エラーおよびパリティエラーは、それぞれ
上記第１〜第４の局内集線装置４０〜４５およびパケッ
ト網４１を介して上記集中監視装置４２へ送られ、以下
の如くの集中監視が行われる。すなわち、上記集中監視
装置４２では、上記通知された比較エラーおよびパリテ
ィエラーから故障区間の限定が行われ、その故障のレベ
ルにより、予備の装置に切替える指示が上記切替システ
ム４６へ送られ、故障区間が予備の装置に切替えられる
と共に、警報を発する指示が上記警報集中センター４７
へ送られ警報が発せられる。さらに、上記故障区間が保
守者に表示されると共に、上記監視結果が長期間に渡っ
て品質データとして記録され、所望の時に表示される。

【００２２】次に、本発明の要旨である上記データビッ
ト列比較装置５０における比較動作について図５を参照
すると共に図６の比較動作フローチャート図に基づいて
説明する。図６のステップ６６において、図５に示す上
記第１のシリアル・パラレル変換部５６に上記第３の分
岐コネクタ１８より伝送信号が入力されると、その伝送
信号はＮビット単位でシリアル→パラレル変換され、上
記第１のエラスティックストア部５７へ各ビット毎に書
き込まれる。同じく、ステップ６６において、上記第２
のシリアル・パラレル変換部５９に上記分離用多重変換
装置４８より伝送信号が入力されると、その伝送信号は
Ｎビット単位でシリアル→パラレル変換され、上記第２
のエラスティックストア部６０へ各ビット毎に書き込ま
れる。上記動作によって上記伝送信号が１／Ｎに並列展
開され、以後の回路の動作速度は１／Ｎで良くなり、使
用素子の制約が少なくなる。

【００２３】次に、ステップ６７において、上記第１の
セレクタ５８によって上記Ａ側の第１のエラスティック
ストア部５７の各エラスティックストアＥＳ１〜ＥＳＮ
より上記伝送信号が基準信号として１ビット読み出され
ると共に、上記Ｂ側の第２のセレクタ６１によって上記
第２のエラスティックストア部６０の各エラスティック
ストアＥＳ１〜ＥＳＮより上記伝送信号が１ビット読み
出され、ステップ６８において、上記読み出された１ビ
ットの信号毎に上記論理比較回路６２によって比較さ
れ、上記Ｎビット一致検出部６４および制御回路６５に
よってＮビット比較一致検出で上記Ａ側およびＢ側より
の伝送信号の一致が検出・判定される。

【００２４】上記ステップ６８においてＮビット比較不
一致と判定された場合、ステップ６９において、図７
（ａ）に示す様に上記Ｂ側の第２のエラスティックスト
ア部６０より伝送信号を読み出し、図７（ｂ）に示す様
に上記第２のセレクタ６１によって上記伝送信号を１ビ
ットずらす様にシフトして、上記論理比較回路６２に出
力して上記ステップ６８に戻り再度一致の検出判定が行
われる。上記ステップ６８においてＮビット比較一致と
判定された場合、ステップ７０において、上記制御回路
６５によって、以下に説明する一致比較モードに移る。
すなわち、上記一致比較モードでは、上記ステップ６９
のビットシフト動作を１０回繰り返し、１０回目で一致
判定がなされたとすると、上記第２のセレクタ６１は、
図８に示す様な状態となっており、以後はＡ側、Ｂ側の
各エラスティックストアＥＳ１〜ｎよりＮビット３つ伝
送信号が続いて読み出され、上記論理比較回路６２によ
って比較され、その不一致結果を上記カウンタ部６３の
カウンタ１〜Ｎでカウントすることによりビット列の不
一致ビット数が計数される。

【００２５】ここで、上記ステップ６９のビットシフト
動作を上記Ａ側の第１のセレクタ５８において行うこと
も可能である。従って、本方式における一致検出の位相
差吸収範囲は図９に示す様になる。上記構成のデータビ
ット列比較装置５０によれば、上記シリアル・パラレル
変換部５６、５９を除くすべての部分が被監視信号の１
／Ｎの速度で動作可能のため、動作速度より受けるコス
ト等の制約が少なく、位相吸収範囲がＮビットとなり、
位相吸収範囲が大きくとれる。なお、上記実施例におい
ては、上記データビット列比較装置を多重変換装置監視
切替システムに適用する例について説明したが他の種々
のケースに本発明のデータビット列比較装置を適用でき
ることは言うまでもない。

【００２６】

【発明の効果】本発明は、以上説明した様に、ＰＤＨ系
伝送網の伝送路品質の劣化等の従来の監視方法では検出
できない軽微な故障をも確実かつ迅速に検出して伝送網
の信頼性を著しく向上させるために、伝送経路の各部よ
り取り込まれた伝送信号をビット単位で比較してエラー
検出を行うことができる。

【図面の簡単な説明】

【図１】本発明による多重変換装置監視切替システムの
データビット列比較装置の一実施例を含むＰＤＨ系伝送
網を示す構成図である。

【図２】図１に示した第２の監視装置の内部構成図であ
る。

【図３】図１に示した第６の監視装置の内部構成図であ
る。

【図４】図１に示した第４の監視装置の内部構成図であ
る。

【図５】本発明の要部であるデータビット列比較装置の
構成図である。

【図６】図５に示したデータビット列比較装置の動作フ
ローチャート図である。

【図７】(a) 及び(b) は図５に示した第２のセレクタに
よるビットシフト動作の説明図である。

【図８】図６に示した一致比較モードの状態説明図であ
る。

【図９】図６に示した比較動作における一致検出の位相
差吸収範囲の説明図である。

【図１０】従来のＰＤＨ系伝送網の問題点の説明図であ
る。

【図１１】従来のＰＤＨ系伝送網の問題点の説明図であ
る。

【符号の説明】

１、２、３、４、６、７、８、９、１０、１３、１４、
１５…多重変換装置、５、１１、１２…中継装置、１
６、１７、１８、１９、２０、２１、２２、２３、２
４、２５、２６、２７、２８、２９、３０、３１…分岐
コネクタ、３２、３３、３４、３５、３６、３７、３
８、３９…監視装置、４０、４３、４４、４５…局内集
線装置、４１…パケット網、４２…集中監視装置、
４６…切替システム、４７…警報集中セ
ンター、 ４８…分離用多重変換装置、４
９、５２…比較監視部、 ５０…データビ
ット列比較部、５１、５５…パリティエラー計数部、５
６、５９…シリアル・パラレル変換部、５７、６０…エ
ラスティックストア部、 ５８、６１…セレクタ、６２
…論理比較回路、 ６３…カウント
部、６４…Ｎビット一致検出部、 ６５…制
御回路、

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ２つのデータビット列をビット単位で比
   較して上記両ビット列の不一致ビット数を計数するため
   のデータビット列比較装置であって、上記各データビッ
   ト列をシリアルからパラレルへ変換して各ビット毎に保
   持する第１および第２の保持手段と、上記第１および第
   ２の保持手段の両ビット列をそれぞれ読み出して比較し
   て、その一致・不一致を検出する比較手段と、上記両ビ
   ット列同志が一致するまで上記第１および第２の保持手
   段のどちらか一方の保持内容を１ビットずつシフトさせ
   るセレクト手段と、上記両ビット列同志の一致が検出さ
   れた後に、続いて読み出された両ビット列同志の比較で
   得られた不一致ビット数を計数するカウント手段とを具
   備したことを特徴とするデータビット列比較装置。
2. 【請求項２】 ２つのデータビット列をビット単位で比
   較して上記両ビット列の不一致ビット数を計数するため
   のデータビット列比較方法であって、上記各データビッ
   ト列をシリアルからパラレルへ変換して各ビット毎にそ
   れぞれ保持するステップと、上記保持された両ビット列
   をそれぞれ読み出して比較して、その一致・不一致を検
   出するステップと、上記一致・不一致検出ステップにお
   いて上記両ビット列同志の一致が検出されるまで、上記
   保持ステップで保持されている保持内容のどちらか一方
   を１ビットずつシフトさせて読み出すステップと、上記
   両ビット列同志の一致が検出された後に、続いて読み出
   された両ビット列同志を比較して不一致ビット数を計数
   するステップとを具備したことを特徴とするデータビッ
   ト列比較方法。