JPH08186268A

JPH08186268A - 薄膜半導体装置の製造方法

Info

Publication number: JPH08186268A
Application number: JP33932094A
Authority: JP
Inventors: Masumitsu Ino; 益充猪野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-12-28
Filing date: 1994-12-28
Publication date: 1996-07-16

Abstract

(57)【要約】【目的】レーザビーム照射により結晶化される半導体
薄膜の厚みバラツキを抑制する。【構成】薄膜半導体装置を製造する為、先ず成膜工程
を行ない絶縁基板１上に半導体薄膜２を形成する。次に
照射工程を行ない、半導体薄膜２にレーザビームを照射
して結晶化を図る。最後に加工工程を行ない、半導体薄
膜２を素子領域として薄膜トランジスタを集積形成す
る。照射工程では、比較的強度が大きく断面積３が小さ
い第１のレーザビームＳと、比較的強度が小さく断面積
４が大きい第２のレーザビームＷとを互いに重ねた状態
で同時に半導体薄膜２に照射する。これにより、結晶化
領域５とこれを囲む熱励起領域６との間で熱の分布差が
小さくなり、溶融状態から固化状態に遷移する時膜応力
を最小に抑える事が可能になる。この為、レーザ照射後
の膜厚のバラツキが小さくなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は薄膜半導体装置の製造方
法に関する。より詳しくは、レーザビームの照射により
半導体薄膜を結晶化する技術に関する。

【０００２】

【従来の技術】高解像度ディスプレイとして、スイッチ
ング素子に多結晶シリコン薄膜トランジスタを用いた大
型で高精細な液晶表示装置が有望視されている。多結晶
シリコン薄膜トランジスタを用いて大型高精細の液晶表
示装置を量産する為には、低価格のガラス基板を採用で
きる低温プロセスの確立が必須である。低温プロセスの
手法として従来から大きく期待されてきたのは、レーザ
ビームを非晶質シリコン等の半導体薄膜に照射して、低
融点ガラス基板上に高品質の多結晶シリコンを形成する
技術である。図１０に、このレーザビーム照射を利用し
た薄膜半導体装置の製造方法を示す。先ず、透明な絶縁
基板１０１上に半導体薄膜１０２を形成する。この半導
体薄膜１０２にレーザビームを照射して結晶化を図る。
この例では、所定の区画１０４内でレーザビーム１０３
をステップ状に照射している。この時、各照射領域１０
５は部分的に重なっている。この後、結晶化した半導体
薄膜１０２を素子領域として薄膜トランジスタを集積形
成する。

【０００３】

【発明が解決しようとする課題】ガラス等からなる透明
絶縁基板１０１は一般に５５０℃以下の耐熱性しかな
く、ＣＶＤ法等を用いて半導体薄膜１０２を成膜した場
合、十分大きな結晶粒径を得る事はできない。この為、
低温で非晶質シリコン又は多結晶シリコン等の半導体薄
膜１０２を成膜した後、レーザビームを照射し局部的に
熱励起してシリコンの結晶粒径を大きくする。これによ
り、低温プロセスであっても、半導体薄膜の移動度が高
くなる為、薄膜トランジスタを集積形成して高速駆動可
能な回路を組み込む事ができる様になる。しかしなが
ら、レーザビームの照射による結晶化は、熱エネルギー
を加えて行なうので照射領域内で不均一な熱分布を生じ
させる。この為、半導体薄膜の中で局部的な膜応力が発
生する。結果として、レーザビーム照射後の溶融状態か
ら固化状態に変化する過程で、膜厚のバラツキが発生し
てしまう。この状態を図１１に示す。結晶化後における
半導体薄膜の膜厚バラツキが増大する為、薄膜トランジ
スタの特性にも変動が生じる。特に、膜厚のバラツキ
は、薄膜トランジスタの電流駆動能力に対して大きな影
響を与えている。

【０００４】従来から種々のレーザビーム照射方式が提
案されている。例えば、特開昭６０−２４５１２４号公
報に開示された薄膜半導体装置の製造方法では、波長１
５０nm〜３５０nmのレーザビームパルスを２００〜５０
０mJ／cm²のエネルギー密度で照射し、半導体薄膜の結
晶化を図っている。しかしながらこの従来例では基板上
に非結晶化領域と結晶化領域が混在しており両者に対し
て薄膜トランジスタを集積形成している。これでは、薄
膜トランジスタの電気特性に非結晶化領域と結晶化領域
とで相違が生じ制御性が損なわれる。特に、結晶化後に
おける半導体薄膜の膜厚バラツキについて何等対策が施
されていない。この為、膜厚の不均一性に起因したトラ
ンジスタ特性のバラツキが発生する。特に、薄膜半導体
装置として重要な高速駆動回路を集積形成する場合、電
流特性のバラツキは致命傷になりかねない。又、特開平
５−６６４２２号公報に開示された液晶表示装置の製造
方法では、水平走査回路及び垂直走査回路等の高速駆動
回路を形成する領域に、各々ワンショットずつレーザビ
ームパルスを照射して半導体薄膜の結晶化を行なってい
る。この場合、結晶化された領域を連続させる必要があ
り、レーザ照射領域のつなぎ目で結晶粒径がばらつく。
具体的には、熱分布の違いにより膜厚のバラツキが生じ
易い。その結果、薄膜トランジスタの電流駆動能力が局
所的にばらついてしまう。

【０００５】

【課題を解決するための手段】上述した従来の技術の課
題に鑑み、以下の手段を講じた。即ち、本発明にかかる
薄膜半導体装置の製造方法は基本的に、絶縁基板上に半
導体薄膜を形成する成膜工程と、該半導体薄膜にレーザ
ビームを照射して結晶化を行なう照射工程と、該半導体
薄膜を素子領域として薄膜トランジスタを集積形成する
加工工程とを含む。特徴事項として、前記照射工程は比
較的強度が大きく断面積が小さい第１のレーザビーム
と、比較的強度が小さく断面積が大きい第２のレーザビ
ームとを互いに重ねた状態で同時に該半導体薄膜に照射
する。この照射工程では、第１及び第２のレーザビーム
の強度と断面積を適当に設定して照射を行ない、結晶化
した半導体薄膜の膜厚のバラツキを平均膜厚の±１０％
以内に制御している。又、前記加工工程では、該半導体
薄膜を素子領域としてチャネル層と拡散層とを備えた電
界効果型の薄膜トランジスタを形成する。この際、チャ
ネル層と拡散層とで膜厚の差を相対的に１０％以内に収
める。

【０００６】本発明は、上述した薄膜半導体装置製造方
法に使用可能なレーザ照射装置を包含している。即ち、
本発明にかかるレーザ照射装置は基本的に、絶縁基板上
に成膜した半導体薄膜にレーザビームを照射して熱処理
を行なう。特徴事項として、比較的強度が大きく断面積
が小さい第１のレーザビームを生成する第１光源部と、
比較的強度が小さく断面積が大きい第２のレーザビーム
を生成する第２光源部と、第１及び第２のレーザビーム
を互いに重ねた状態で同時に該半導体薄膜に照射する制
御部とを有する。一態様では、前記制御部は第２のレー
ザビームの照射領域を固定する一方、該照射領域内で第
１のレーザビームの照射領域を移動する。他の態様で
は、前記制御部は第１のレーザビームを囲む様に第２の
レーザビームを照射し、且つ両レーザビームを一体的に
移動走査する。

【０００７】本発明は、さらに液晶表示装置の製造方法
を包含している。本製造方法によれば、液晶表示装置は
以下の工程により製造される。先ず、成膜工程を行ない
絶縁基板上に半導体薄膜を形成する。次に照射工程を行
ない比較的強度が大きく断面積が小さい第１のレーザビ
ームと比較的強度が小さく断面積が大きい第２のレーザ
ビームとを互いに重ねた状態で同時に該半導体薄膜に照
射しその結晶化を行なう。続いて第１加工工程を行ない
該半導体薄膜に薄膜トランジスタを集積形成してスイッ
チング素子のアレイとこれを駆動する周辺駆動回路を設
ける。さらに第２加工工程を行ない個々のスイッチング
素子に接続して画素電極を集積形成する。最後に組立工
程を行ない予め対向電極が形成された対向基板を該絶縁
基板に接合し両者の間隙に液晶を封入する。

【０００８】

【作用】本発明によれば、比較的強度が大きく断面積が
小さい第１のレーザビームと、比較的強度が小さく断面
積が大きい第２のレーザビームとを互いに重ねた状態で
同時に半導体薄膜に照射する。これにより、レーザビー
ム照射時の熱分布を最小に抑える事を特徴としている。
第１のレーザビームは実際に半導体薄膜を結晶化させる
領域に照射し、第２のレーザビームはそれを囲む領域に
照射する。結晶化領域に照射する第１のレーザビームの
エネルギー密度は溶融閾値以上に設定し、それを囲む領
域を照射する第２のレーザビームはそのエネルギー密度
を溶融閾値以下に設定する。これにより、結晶化領域と
非結晶化領域の間での熱の分布差を小さくする。熱の分
布に差がなくなるという事は、溶融状態から固化状態に
遷移する時、膜応力を最小に抑える事ができるという事
である。これにより、レーザビーム照射で結晶化した半
導体薄膜のバラツキが小さくなる。

【０００９】

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかる薄膜半導体装置
製造方法の第１実施例を示す模式的な斜視図である。薄
膜半導体装置を製造する場合、先ず成膜工程を行ないガ
ラス等からなる絶縁基板１上に半導体薄膜２を成膜す
る。この半導体薄膜２は非晶質シリコン又は比較的小さ
な粒径を有する多結晶シリコンからなり、例えばＣＶＤ
法により成膜される。次に照射工程を行ない半導体薄膜
２にレーザビームを照射して結晶化を図る。レーザビー
ムとしては例えばエキシマレーザを用いる事ができる。
エキシマレーザは強力なパルス紫外光である為、シリコ
ン等からなる半導体薄膜２の表面層で吸収され、その部
分の温度を上昇させるが、絶縁基板１まで加熱する事は
ない。この後、図示しないが加工工程を行ない半導体薄
膜２を素子領域として薄膜トランジスタを集積形成す
る。特徴事項として、照射工程では第１のレーザビーム
Ｓと第２のレーザビームＷとを互いに重ねた状態で同時
に半導体薄膜２に照射する。レーザビームＳ（Ｓｔｒｏ
ｎｇ，Ｓｈａｒｐ）は比較的強度（エネルギー密度）が
大きく小さな断面積３を有する。これに対しレーザビー
ムＷ（Ｗｅａｋ，Ｗｉｄｅ）は比較的強度（エネルギー
密度）が小さく大きな断面積４を有する。レーザビーム
Ｓの照射領域は結晶化領域５となり、レーザビームＷの
照射領域はこの結晶化領域５を囲んで熱冷気領域６とな
る。結晶化領域５に照射されるレーザビームＳのエネル
ギー密度は溶融閾値（例えば２５０mJ／cm²）以上に設
定され、これを囲む熱励起領域６に照射されるレーザビ
ームＷは上記溶融閾値以下のエネルギー密度を有する。
これにより、結晶化領域５と熱励起領域６の間での熱の
分布差を小さくしている。熱の分布に差がなくなる事
で、溶融状態から固化状態に遷移する時膜応力を最小に
抑える事ができる。これにより、レーザビーム照射時の
膜厚のバラツキが小さくなる。本発明では、レーザビー
ムＳ及びレーザビームＷの強度と断面積を適当に設定し
て照射を行ない、結晶化した半導体薄膜２の膜厚のバラ
ツキを平均膜厚の±１０％以内に制御している。又、こ
の後行なう加工工程では、半導体薄膜２を素子領域とし
てチャネル層と拡散層とを備えた電界効果型の薄膜トラ
ンジスタを形成する。この際、チャネル層と拡散層とで
膜厚の差を相対的に１０％以内に収めている。

【００１０】図２は、本発明にかかる薄膜半導体装置製
造方法の第２実施例を示す模式的な斜視図である。基本
的には図１に示した第１実施例と同様であり、対応する
部分には対応する参照番号を付して理解を容易にしてい
る。異なる点は、レーザビームＷの照射領域（熱励起領
域６）を固定する一方、レーザビームＳの照射領域（結
晶化領域５）を２次元的にステップ状で走査している事
である。この照射方法によれば、熱励起領域６は最終的
に結晶化領域５に転換され、熱分布を均一に保ったまま
比較的大面積の区画に渡って半導体薄膜２を均一に結晶
化でき、膜厚バラツキが小さくなる。

【００１１】図３は、上述したレーザビーム照射方式に
好適なレーザ照射装置の具体例を示している。（Ａ）の
例では、レーザ照射装置は第１光源部７と第２光源部８
とを備えている。第１光源部７は比較的強度が大きく断
面積が小さい第１のレーザビームＳを生成する一方、第
２光源部８は比較的強度が小さく断面積が大きい第２の
レーザビームＷを生成する。これらの第１光源部７と第
２光源部８は例えば光学系を備えたエキシマレーザ等か
らなる。第１光源部７から放射されたレーザビームＳは
ミラー９及びハーフミラー１０を介して絶縁基板１に照
射される。この絶縁基板１はチャンバ内でステージ１１
に搭載されている。一方、第２光源部８から放射したレ
ーザビームＷはハーフミラー１０を介してレーザビーム
Ｓと重ね合わされ、同じく絶縁基板１を照射する。より
具体的には、絶縁基板１に成膜した半導体薄膜の熱処理
を行なう。

【００１２】（Ｂ）は本レーザ照射装置の他の例を示し
ており、先の例と対応する部分には対応する参照番号を
付して理解を容易にしている。本例では、第１光源部７
は直接レーザビームＳを基板１に照射している。又、第
２光源部８も直接レーザビームＷを基板１に照射してい
る。これらの光源部７，８はレーザビームの走査機能を
備えており、制御部１２により互いに同期的に制御され
る。制御部１２はレーザビームＳを囲む様にレーザビー
ムＷを照射し、且つ両レーザビームＳ，Ｗを一体的に移
動走査可能である。場合によっては、制御部１２はレー
ザビームＷの照射領域を固定する一方、この照射領域内
でレーザビームＳの照射領域をステップ状に移動させて
も良い。勿論、両ビームＳ，Ｗを固定してパルス状にワ
ンショット照射しても良い。

【００１３】図４は、本発明に従って製造された薄膜半
導体装置に集積形成される薄膜トランジスタ（ＴＦＴ）
を表わす模式的な断面図である。本例ではプレーナ型で
且つ電界効果型の薄膜トランジスタが形成されている。
図示する様に、透明絶縁基板１の上にはＴＦＴの素子領
域を構成する半導体薄膜２が形成されている。この半導
体薄膜２は前述したレーザビームＳ，Ｗの照射により結
晶化したシリコンからなる。なお、半導体薄膜２はレー
ザビームの照射工程後アイランド状にパタニングされて
いる。半導体薄膜２の上にはゲート絶縁膜１５を介して
アルミニウムとシリコンの合金等からなるゲート電極Ｇ
がパタニング形成されている。このゲート電極Ｇの両側
で半導体薄膜２にはＮ型の不純物が高濃度に注入されて
おりＴＦＴの拡散層（ソース領域ＮＳ及びドレイン領域
ＮＤ）を構成している。

【００１４】両者の間にチャネル層Ｃｈが設けられる。
かかる構成を有するＮチャネル型のＴＦＴはＰＳＧ等か
らなる層間絶縁膜１６により被覆されている。その上に
は金属アルミニウム等からなる配線１７がパタニング形
成されており、コンタクトホールを介してＴＦＴの拡散
層に導通している。ここで（Ａ）に示したＴＦＴは拡散
層の厚みｄａが比較的大きく、（Ｂ）に示したＴＦＴは
拡散層の厚みｄｂが比較的小さい。以下、この図４を参
照してＴＦＴの特性に与える半導体薄膜２の厚みの影響
を説明する。薄膜トランジスタにおいて、膜厚のバラツ
キは特に電流駆動能力の変動に反映される。薄膜トラン
ジスタの電流駆動能力は拡散層の抵抗とチャネル層の抵
抗に支配されている。拡散抵抗は電界効果型のトランジ
スタでいうところのドレイン抵抗及びソース抵抗を意味
し、電流路に直列に存在する。ここで、半導体薄膜２の
膜厚が小さくなると、その電流路の断面積が縮小する為
抵抗が増加する。つまり、電流が減少する。この事か
ら、拡散層の膜厚はできるだけ厚い方が好ましく、
（Ａ）に示したＴＦＴが（Ｂ）に示したＴＦＴよりも大
きな電流駆動能力を備えているといえる。

【００１５】次に、図５を参照してチャネル層の抵抗に
ついて説明する。（Ａ）に示したＴＦＴはチャネル層Ｃ
ｈの厚みｄａが比較的大きく、（Ｂ）に示したＴＦＴは
チャネル領域Ｃｈの厚みｄｂが比較的小さい。電流駆動
能力の面からすると、前述した拡散抵抗と異なり、チャ
ネル抵抗については膜厚が薄い方が好ましい。（Ｂ）に
示す様に、チャネル層Ｃｈの厚みが小さい場合、ＴＦＴ
のゲート電極Ｇに電界をかけた時チャネル層Ｃｈに発生
する空乏層領域を最小限にできる為、ゲート電界が効率
良くチャネル層Ｃｈに印加できる。換言すると、（Ａ）
の様に空乏層領域に電界が食われる事がない。以上の事
から、チャネル層Ｃｈの半導体薄膜厚みは薄い方が好ま
しい。

【００１６】しかしながら、現実的にチャネル層と拡散
層を各々異なった膜厚で形成する事は困難である。結
局、ＴＦＴはチャネル層と拡散層の厚みが同じ条件で作
成する事になる。ここで、チャネル層及び拡散層共に半
導体薄膜２の厚みに支配されている為、当然膜厚の面内
バラツキもしくはトランジスタ内部での膜厚バラツキが
問題となり、これが薄膜トランジスタの安定的な特性が
得られるかどうかを左右している。特に、薄膜トランジ
スタをアクティブマトリクス型液晶表示装置の周辺駆動
回路部として集積形成した場合、ハイビジョンやＶＧ
Ａ，ＸＧＡ等では、制御信号（クロック信号）の周波数
は１２MHz 必要とされており、この場合の周期は８３ns
ecとなる。この周期の半分が矩形波クロック信号のハイ
レベルとローレベルに使い分けられる為、４１．５nsec
が波形のホールド時間となる。そして、立ち上がり時間
及び立ち下がり時間は夫々この１０分の１を使用するの
が、回路上最も安定する為、５nsec程度となる。この５
nsec程度のバラツキは通常のバルクシリコンウェハに作
成するＣＭＯＳトランジスタの立ち上がり時間や立ち下
がり時間と同じ値であり、通常制御可能である。しかし
ながら、レーザビーム照射技術を用いて半導体薄膜の結
晶化を行なった場合、従来この範囲に立ち下がり時間や
立ち上がり時間のバラツキを収める事は極めて困難であ
った。そこで、本発明では、レーザビームＳ，Ｗの二重
照射によりこの点を解決し、ＴＦＴの特性バラツキを所
望範囲に収めている。

【００１７】この点につき、図６のグラフを参照して説
明を加える。前述した様に、立ち上がり時間や立ち下が
り時間のバラツキはホールド時間４１．５nsecに対し５
nsec程度が許容されており、±１０％以内に収める必要
がある。従って、薄膜トランジスタのソース／ドレイン
間電流Ｉｄｓを±１０％以内に収める必要がある。そこ
で図６は、半導体薄膜の膜厚とＩｄｓとの関係を表わし
ている。カーブＮがＮチャネル型薄膜トランジスタのＩ
ｄｓ特性を表わし、カーブＰがＰチャネル型薄膜トラン
ジスタのＩｄｓ特性を表わしている。このグラフから明
らかな様に、Ｉｄｓの値を±１０％に抑える為には、膜
厚をやはり±１０％以内に抑える必要がある。本発明に
よれば、レーザビームＳとレーザビームＷの二重照射を
採用する事により、膜厚のバラツキを±１０％以内に抑
える事に成功している。これを以下の表１に示してお
く。

【表１】

【００１８】図７は本発明に従って製造された薄膜半導
体装置を駆動基板として組み立てられたアクティブマト
リクス型液晶表示装置の一例を表わしている。図示する
様に、本表示装置は駆動基板５１と対向基板５２と両者
の間に保持された液晶５３とを備えたパネル構造を有す
る。駆動基板５１には画素アレイ部５４と周辺駆動回路
部とが集積形成されている。周辺駆動回路部は垂直駆動
回路５５と水平駆動回路５６とに別れている。又、駆動
基板５１の周辺部上端には外部接続用の端子部５７が形
成されている。端子部５７は配線５８を介して垂直駆動
回路５５及び水平駆動回路５６に接続している。なお、
画素アレイ部５４には画素電極５９とこれを駆動するス
イッチング素子６０とが集積形成されている。かかる構
成を有する液晶表示装置は以下の工程により製造され
る。先ず、成膜工程を行ないガラス等の透明絶縁材料か
らなる駆動基板５１の上に半導体薄膜を形成する。次に
照射工程を行ない、比較的強度が大きく断面積が小さい
第１のレーザビームと比較的強度が小さく断面積が大き
い第２のレーザビームとを互いに重ねた状態で同時に半
導体薄膜に照射しその結晶化を行なう。次に半導体薄膜
に薄膜トランジスタを集積形成してスイッチング素子６
０のアレイとこれを駆動する周辺駆動回路部（垂直駆動
回路５５，水平駆動回路５６）を設ける。次に個々のス
イッチング素子６０に接続して画素電極５９を集積形成
する。最後に予め対向電極が形成された対向基板５２を
駆動基板５１に接合し、両者の間隙に液晶５３を封入す
る。

【００１９】次に、図８を参照して図７に示した周辺駆
動回路部の動作を参考の為簡潔に説明する。図示する様
に、水平駆動回路はフリップフロップ７１を多段接続し
たシフトレジスタ７２を含んでいる。このシフトレジス
タ７２はクロック信号φ及びその逆相信号により制御さ
れ、外部入力されたスタートパルスＳＴを順次転送して
選択パルスＸをフリップフロップ７１の各段毎に出力す
る。なお、この選択パルスＸはインバータを多段接続し
たバッファ７３を介して出力される。バッファ７３には
トランスミッションゲート素子からなるアナログスイッ
チ７４が接続されている。アナログスイッチ７４の入力
側にはビデオライン７５が接続され、出力側には信号ラ
イン７６が接続されている。この信号ライン７６と交差
する様にゲートライン７７が形成されている。信号ライ
ン７６とゲートライン７７の交差部に前述したスイッチ
ング素子７８が形成されている。このスイッチング素子
７８は画素電極と対向電極とその間に保持された液晶と
からなる微細な液晶セルＬＣを駆動する。

【００２０】図９は、図８に示した回路の動作説明に供
する波形図である。図示する様に、クロック信号φは矩
形波形を有している。一方、選択パルスＸはクロック信
号φから所定の伝達遅延時間Δｔの後出力される。これ
により、アナログスイッチ７４が開き、ビデオライン７
５から画像信号Ｙがサンプリングされ、対応するスイッ
チング素子７８を介して液晶画素ＬＣに書き込まれる。
この時、水平駆動回路を構成する薄膜トランジスタの遅
延時間のバラツキが問題となる。アナログスイッチを内
蔵する回路は、応答速度のバラツキに対して厳しい事が
分っている。通常、アナログスイッチは負荷の充放電と
して使用されており、この充放電が開始する時間はシフ
トレジスタ７２のクロック信号φで制御されている。し
かしながら、シフトレジスタ７２からアナログスイッチ
７４までにはＣＭＯＳ構成のインバータがバッファ７３
として幾重にも介在しており、インバータ１段当たりの
遅れが積み重なって、クロック信号φに対する伝達遅延
を生じている。このＣＭＯＳからなるインバータの伝達
遅延時間Δｔを支配しているのが、Ｎチャネル型及びＰ
チャネル型薄膜トランジスタの電流駆動能力である。つ
まり、この値がばらつくと当然の事ながら負荷に対する
充放電の開始時間も遅れ、結果的に画像信号Ｙの誤った
表示が行なわれる事になる。この点に鑑み、本発明では
レーザビームＳとレーザビームＷの二重照射方式を採用
して、半導体薄膜の厚みバラツキを抑制し、薄膜トラン
ジスタの電流駆動能力の均一化を図っている。

【００２１】

【発明の効果】以上説明した様に、本発明によれば、比
較的強度が大きく断面積が小さい第１のレーザビームと
比較的強度が小さく断面積が大きい第２のレーザビーム
とを互いに重ねた状態で同時に半導体薄膜に照射し、そ
の結晶化を図っている。これにより、結晶化された半導
体薄膜の厚みバラツキを小さくできる。この為、薄膜ト
ランジスタの電流駆動能力のバラツキが縮小化され、高
速応答の駆動回路を集積形成した場合その安定した性能
が確保できる。又、半導体薄膜の均一性が改善されるの
で、薄膜トランジスタ形成におけるプロセス管理が容易
になる。

【図面の簡単な説明】

【図１】本発明にかかる薄膜半導体装置製造方法の第１
実施例を示す模式的な斜視図である。

【図２】本発明にかかる薄膜半導体装置製造方法の第２
実施例を示す模式的な斜視図である。

【図３】本発明にかかる薄膜半導体装置製造方法に用い
られるレーザビーム照射装置の具体例を示す模式図であ
る。

【図４】本発明に従って形成された薄膜トランジスタの
一例を示す模式的な部分断面図である。

【図５】同じく薄膜トランジスタの部分断面図である。

【図６】半導体薄膜の膜厚と薄膜トランジスタの駆動電
流との関係を示すグラフである。

【図７】本発明に従って製造された液晶表示装置の一例
を示す模式的な斜視図である。

【図８】図７に示した液晶表示装置に内蔵される周辺駆
動回路部の一例を示す回路図である。

【図９】図８に示した周辺駆動回路部の動作説明に供す
る波形図である。

【図１０】従来の薄膜半導体装置製造方法の一例を示す
模式的な斜視図である。

【図１１】従来の薄膜半導体装置製造方法の課題説明に
供する模式図である。

【符号の説明】

１絶縁基板２半導体薄膜５結晶化領域６熱励起領域ＳレーザビームＷレーザビーム

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 21/268 Ｂ 27/12 Ｒ

Claims

【特許請求の範囲】

【請求項１】絶縁基板上に半導体薄膜を形成する成膜
工程と、該半導体薄膜にレーザビームを照射して結晶化
を行なう照射工程と、該半導体薄膜を素子領域として薄
膜トランジスタを集積形成する加工工程とを含む薄膜半
導体装置の製造方法であって、前記照射工程は比較的強度が大きく断面積が小さい第１
のレーザビームと、比較的強度が小さく断面積が大きい
第２のレーザビームとを互いに重ねた状態で同時に該半
導体薄膜に照射する事を特徴とする薄膜半導体装置の製
造方法。
【請求項２】前記照射工程は、第１及び第２のレーザ
ビームの強度と断面積を適当に設定して照射を行ない結
晶化した半導体薄膜の膜厚のバラツキを平均膜厚の±１
０％以内に制御する事を特徴とする請求項１記載の薄膜
半導体装置の製造方法。
【請求項３】前記加工工程は、該半導体薄膜を素子領
域としてチャネル層と拡散層とを備えた電界効果型の薄
膜トランジスタを形成する際、チャネル層と拡散層とで
層厚の差を相対的に１０％以内に収める事を特徴とする
請求項２記載の薄膜半導体装置の製造方法。
【請求項４】絶縁基板上に成膜した半導体薄膜にレー
ザビームを照射して熱処理を行なうレーザ照射装置であ
って、比較的強度が大きく断面積が小さい第１のレーザビーム
を生成する第１光源部と、比較的強度が小さく断面積が
大きい第２のレーザビームを生成する第２光源部と、第
１及び第２のレーザビームを互いに重ねた状態で同時に
該半導体薄膜に照射する制御部とを有する事を特徴とす
るレーザ照射装置。
【請求項５】前記制御部は第２のレーザビームの照射
領域を固定する一方、該照射領域内で第１のレーザビー
ムの照射領域を移動する事を特徴とする請求項４記載の
レーザ照射装置。
【請求項６】前記制御部は第１のレーザビームを囲む
様に第２のレーザビームを照射し、且つ両レーザビーム
を一体的に移動走査する事を特徴とする請求項４記載の
レーザ照射装置。
【請求項７】絶縁基板上に半導体薄膜を形成する成膜
工程と、比較的強度が大きく断面積が小さい第１のレーザビーム
と比較的強度が小さく断面積が大きい第２のレーザビー
ムとを互いに重ねた状態で同時に該半導体薄膜に照射し
その結晶化を行なう照射工程と、該半導体薄膜に薄膜トランジスタを集積形成してスイッ
チング素子のアレイとこれを駆動する周辺駆動回路を設
ける第１加工工程と、個々のスイッチング素子に接続して画素電極を集積形成
する第２加工工程と、予め対向電極が形成された対向基板を該絶縁基板に接合
し両者の間隙に液晶を封入する組立工程とを行なう液晶
表示装置の製造方法。