JPH08191014A - 薄膜型表皮効果素子 - Google Patents
薄膜型表皮効果素子Info
- Publication number
- JPH08191014A JPH08191014A JP7165157A JP16515795A JPH08191014A JP H08191014 A JPH08191014 A JP H08191014A JP 7165157 A JP7165157 A JP 7165157A JP 16515795 A JP16515795 A JP 16515795A JP H08191014 A JPH08191014 A JP H08191014A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- winding
- substrate
- pattern
- skin effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Of Transformers For General Uses (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 巻線導体の表皮効果を利用した素子における
漏れ磁束を少なくし、熱放散を促進して温度上昇を抑え
る。 【構成】 基板１上に１本または複数の導体巻線が複数
ターン近接して巻回形成され、導体巻線の形成されてい
ない領域に基板１を貫通するヌキ孔を形成、及び／又は
導体巻線と基板１を貫通するスルーホールを形成したこ
と、導体巻線の幅及び／又は導体巻線間ギャップを不均
一にしたこと、幅の広い導体巻線に、その長さ方向に１
本ないし数本のスリットを入れたことを特徴とする。
漏れ磁束を少なくし、熱放散を促進して温度上昇を抑え
る。 【構成】 基板１上に１本または複数の導体巻線が複数
ターン近接して巻回形成され、導体巻線の形成されてい
ない領域に基板１を貫通するヌキ孔を形成、及び／又は
導体巻線と基板１を貫通するスルーホールを形成したこ
と、導体巻線の幅及び／又は導体巻線間ギャップを不均
一にしたこと、幅の広い導体巻線に、その長さ方向に１
本ないし数本のスリットを入れたことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は薄膜フィルム状基板に、
一本または複数本の導体巻線をパターン状に複数ターン
巻回形成した薄膜型表皮効果素子に関するものである。
一本または複数本の導体巻線をパターン状に複数ターン
巻回形成した薄膜型表皮効果素子に関するものである。
【０００２】
【従来の技術】小容量電源の小型・軽量化を図るべく、
巻線導体の表皮効果を利用した空心フィルム型トランス
が既に提案されている。図１１は、既提案のフィルム型
トランスを示す図である。１次及び２次巻線パターンを
リソグラフィ技術、エッチング技術、印刷技術等により
フィルム状薄膜絶縁基板１に２本のパターンを、近接さ
せて円形同心軸状に形成する。図１１（ａ）に示すよう
に２本のパターンを１次巻線、２次巻線とすると、これ
によってフィルム型薄膜トランスが形成され、この一枚
のフィルムでも変圧器動作は可能であるが、２枚以上の
フィルムトランスを積層した方が低周波特性の改善、変
圧比の変更等都合がよい。
巻線導体の表皮効果を利用した空心フィルム型トランス
が既に提案されている。図１１は、既提案のフィルム型
トランスを示す図である。１次及び２次巻線パターンを
リソグラフィ技術、エッチング技術、印刷技術等により
フィルム状薄膜絶縁基板１に２本のパターンを、近接さ
せて円形同心軸状に形成する。図１１（ａ）に示すよう
に２本のパターンを１次巻線、２次巻線とすると、これ
によってフィルム型薄膜トランスが形成され、この一枚
のフィルムでも変圧器動作は可能であるが、２枚以上の
フィルムトランスを積層した方が低周波特性の改善、変
圧比の変更等都合がよい。
【０００３】いま、パターンの中心を始点として円形同
心軸状に形成したとすると、図１１（ａ）のパターンは
時計方向に、図１１（ｂ）のパターンは反時計方向に巻
回されていることになる。そして、ピッチ、巻回数が等
しいとすると、図１１（ａ）、図１１（ｂ）において各
ターン毎に常に外側に位置する巻線の方が、内側に位置
する巻線よりも長くなる。そこで、図１１（ａ）の各タ
ーン毎に常に外側に位置する巻線を１次巻線２、内側に
位置する巻線を２次巻線３としたとき、図１１（ｂ）で
は、逆に各ターン毎に常に外側に位置する巻線を２次巻
線３´、内側に位置する巻線を１次巻線２´とし、図１
１（ａ）と図１１（ｂ）の基板を積層し、端子２ｂを端
子２ｂ´に、端子３ｂを端子３ｂ´に接続し、２ａ、２
ａ´を１次端子、３ａ、３ａ´を２次端子とすれば、図
１１（ａ）と図１１（ｂ）の巻線パターンによる磁束が
加わり、かつ１次巻線と２次巻線の長さを等しくするこ
とができる。このように２枚を積層したものを単位とし
て複数積層し、互いに直列或いは並列接続してフィルム
型トランスを形成する。直列接続すると抵抗値が大きく
なり、並列接続すると抵抗値が小さくなるので、接続す
る負荷とのインピーダンス整合がとれるように接続を選
択する。このような従来のフィルム型トランスでは、高
出力時、中央部が高温になるとういう問題があった。
心軸状に形成したとすると、図１１（ａ）のパターンは
時計方向に、図１１（ｂ）のパターンは反時計方向に巻
回されていることになる。そして、ピッチ、巻回数が等
しいとすると、図１１（ａ）、図１１（ｂ）において各
ターン毎に常に外側に位置する巻線の方が、内側に位置
する巻線よりも長くなる。そこで、図１１（ａ）の各タ
ーン毎に常に外側に位置する巻線を１次巻線２、内側に
位置する巻線を２次巻線３としたとき、図１１（ｂ）で
は、逆に各ターン毎に常に外側に位置する巻線を２次巻
線３´、内側に位置する巻線を１次巻線２´とし、図１
１（ａ）と図１１（ｂ）の基板を積層し、端子２ｂを端
子２ｂ´に、端子３ｂを端子３ｂ´に接続し、２ａ、２
ａ´を１次端子、３ａ、３ａ´を２次端子とすれば、図
１１（ａ）と図１１（ｂ）の巻線パターンによる磁束が
加わり、かつ１次巻線と２次巻線の長さを等しくするこ
とができる。このように２枚を積層したものを単位とし
て複数積層し、互いに直列或いは並列接続してフィルム
型トランスを形成する。直列接続すると抵抗値が大きく
なり、並列接続すると抵抗値が小さくなるので、接続す
る負荷とのインピーダンス整合がとれるように接続を選
択する。このような従来のフィルム型トランスでは、高
出力時、中央部が高温になるとういう問題があった。
【０００４】
【発明が解決しようとする課題】ところで、図１１に示
した構成の空心フィルム型トランスにおいては、各巻線
を基板上に近接させて形成しているため、巻線の損失に
より生じた熱が特に中心部において放散が十分でなく、
温度上昇を招いている。例えば、外径６０φ、１ＭＨ
ｚ、出力３０．６Ｗの図１１に示すフィルム型トランス
を立てた状態にして中心部表面の温度分布を測定する
と、図１２に示すような等温度分布となり、周辺から中
心部にいくにつれて４０〜５０℃、５０〜６０℃、７０
〜８０℃、８０〜９０℃と高くなり、特に中心部におい
てこれ以上温度が上がるとパターンの銅箔や接着層が剥
がれてしまうという問題がある。この温度上昇の問題
は、単にフィルム型トランスに限らず、導体巻線を基板
上に近接して複数ターン巻回形成する薄膜素子、例え
ば、１本の導体を近接して複数ターン巻回した導体のイ
ンダクタンスを利用する素子、複数の導体を近接して形
成したときの導体間の相互インダクタンスと導体間分布
容量から形成される共振回路の共振特性を利用する素子
等すべてに関係する問題でもある。本発明はかかる事情
に鑑みてなされたものであり、巻線導体の表皮効果を利
用した薄膜素子における漏れ磁束を少なくし、熱放散を
促進して温度上昇を抑えるようにしたことを目的とす
る。
した構成の空心フィルム型トランスにおいては、各巻線
を基板上に近接させて形成しているため、巻線の損失に
より生じた熱が特に中心部において放散が十分でなく、
温度上昇を招いている。例えば、外径６０φ、１ＭＨ
ｚ、出力３０．６Ｗの図１１に示すフィルム型トランス
を立てた状態にして中心部表面の温度分布を測定する
と、図１２に示すような等温度分布となり、周辺から中
心部にいくにつれて４０〜５０℃、５０〜６０℃、７０
〜８０℃、８０〜９０℃と高くなり、特に中心部におい
てこれ以上温度が上がるとパターンの銅箔や接着層が剥
がれてしまうという問題がある。この温度上昇の問題
は、単にフィルム型トランスに限らず、導体巻線を基板
上に近接して複数ターン巻回形成する薄膜素子、例え
ば、１本の導体を近接して複数ターン巻回した導体のイ
ンダクタンスを利用する素子、複数の導体を近接して形
成したときの導体間の相互インダクタンスと導体間分布
容量から形成される共振回路の共振特性を利用する素子
等すべてに関係する問題でもある。本発明はかかる事情
に鑑みてなされたものであり、巻線導体の表皮効果を利
用した薄膜素子における漏れ磁束を少なくし、熱放散を
促進して温度上昇を抑えるようにしたことを目的とす
る。
【０００５】
【課題を解決するための手段】そのために本発明の薄膜
型表皮効果素子は、基板上に一本または複数本の導体巻
線が近接して複数ターン巻回形成され、導体巻線の形成
されていない領域に基板を貫通するヌキ孔を形成、及び
／又は導体巻線と基板を貫通するスルーホールを形成し
たことを特徴とする。また本発明は、基板上に一本また
は複数本の導体巻線が近接して複数ターン巻回形成さ
れ、導体巻線の幅及び／又は導体巻線間ギャップを不均
一にしたことを特徴とする。また本発明は、基板上に一
本または複数本の導体巻線が近接して複数ターン巻回形
成され、導体巻線の幅及び／又は導体巻線間ギャップを
周辺部から中心部へいくにつれて段階的又は連続的に広
くしたことを特徴とする。また、本発明は、幅の広い導
体巻線に、その長さ方向に１本ないし数本のスリットを
入れたことを特徴とする。また、本発明は、導体巻線の
形成されていない領域に基板を貫通するヌキ孔を形成、
及び／又は導体巻線と基板を貫通するスルーホールを形
成したことを特徴とする。また、本発明は、導体巻線が
トランスを形成する１次巻線パターン及び２次巻線パタ
ーンであることを特徴とする。また、本発明は、１次巻
線パターン及び２次巻線パターンで形成されるトランス
は共振型トランスであることを特徴とする。
型表皮効果素子は、基板上に一本または複数本の導体巻
線が近接して複数ターン巻回形成され、導体巻線の形成
されていない領域に基板を貫通するヌキ孔を形成、及び
／又は導体巻線と基板を貫通するスルーホールを形成し
たことを特徴とする。また本発明は、基板上に一本また
は複数本の導体巻線が近接して複数ターン巻回形成さ
れ、導体巻線の幅及び／又は導体巻線間ギャップを不均
一にしたことを特徴とする。また本発明は、基板上に一
本または複数本の導体巻線が近接して複数ターン巻回形
成され、導体巻線の幅及び／又は導体巻線間ギャップを
周辺部から中心部へいくにつれて段階的又は連続的に広
くしたことを特徴とする。また、本発明は、幅の広い導
体巻線に、その長さ方向に１本ないし数本のスリットを
入れたことを特徴とする。また、本発明は、導体巻線の
形成されていない領域に基板を貫通するヌキ孔を形成、
及び／又は導体巻線と基板を貫通するスルーホールを形
成したことを特徴とする。また、本発明は、導体巻線が
トランスを形成する１次巻線パターン及び２次巻線パタ
ーンであることを特徴とする。また、本発明は、１次巻
線パターン及び２次巻線パターンで形成されるトランス
は共振型トランスであることを特徴とする。
【０００６】
【作用】本発明の薄膜型表皮効果素子は、基板上に近接
して複数ターン巻回形成された導体巻線の巻回中心部あ
るいはその周辺に、あるいは全面にスルーホールやヌキ
孔を形成することにより、熱の放散を促進し、また、導
体巻線の幅及び／又は導体巻線間ギャップを不均一にし
て特定箇所における熱の発生と漏れ磁束を少なくし、ま
た、幅広の巻線には１本ないし数本のスリットを入れる
ことにより、エッジへの電流の偏りを防止して損失の増
大を防止することができる。
して複数ターン巻回形成された導体巻線の巻回中心部あ
るいはその周辺に、あるいは全面にスルーホールやヌキ
孔を形成することにより、熱の放散を促進し、また、導
体巻線の幅及び／又は導体巻線間ギャップを不均一にし
て特定箇所における熱の発生と漏れ磁束を少なくし、ま
た、幅広の巻線には１本ないし数本のスリットを入れる
ことにより、エッジへの電流の偏りを防止して損失の増
大を防止することができる。
【０００７】
【実施例】以下、本発明の実施例を説明する。図１は薄
膜フィルム型トランスに適用した本発明の一実施例を説
明するための図である。図１において、薄膜絶縁性基板
１の上面に１次巻線パターン２、２次巻線パターン３が
円形状に形成されており、中心部の黒い領域Ａは巻線パ
ターンが形成されていない領域であり、ここに、例え
ば、ドリル等でヌキ孔を開ける。このように中心部にヌ
キ孔を形成すると、ここを通して空気が流通して熱の放
散が促進される。図２は図１に示すフィルム型トランス
で、外径６０φ、１ＭＨｚ、出力３０．６Ｗを立てた状
態にして中心部の温度を測定したものである。図７に対
して、中心部の温度は７０〜８０℃に抑えられており、
ヌキ孔により熱放散が促進されていることが分かる。
膜フィルム型トランスに適用した本発明の一実施例を説
明するための図である。図１において、薄膜絶縁性基板
１の上面に１次巻線パターン２、２次巻線パターン３が
円形状に形成されており、中心部の黒い領域Ａは巻線パ
ターンが形成されていない領域であり、ここに、例え
ば、ドリル等でヌキ孔を開ける。このように中心部にヌ
キ孔を形成すると、ここを通して空気が流通して熱の放
散が促進される。図２は図１に示すフィルム型トランス
で、外径６０φ、１ＭＨｚ、出力３０．６Ｗを立てた状
態にして中心部の温度を測定したものである。図７に対
して、中心部の温度は７０〜８０℃に抑えられており、
ヌキ孔により熱放散が促進されていることが分かる。
【０００８】図３は本発明の薄膜フィルム型トランスの
他の実施例の説明図である。図３（ａ）、図３（ｂ）は
基板の表面、裏面に形成される巻線パターンを一方の
面、例えば表面側から見た図であり、角形の同心軸形状
に巻回された１次巻線パターン、２次巻線パターンは中
心部で表面と裏面が互いに接続される。各面の巻線パタ
ーン間には、巻線パターンが形成されていない領域Ｓ
１、Ｓ２（斜線で示すパターン）が形成されている。表
面と裏面のパターンは電流の流れる方向が同じになるよ
うに互いに逆方向に巻回されているため、パターンＳ
１、Ｓ２も逆方向となり、両者の重なる領域（図のメッ
シュ状に斜線が描かれている領域）は表面、裏面とも巻
線パターンが形成されていないことになるので、この部
分にドリル等によりヌキ孔を形成する。このように、中
心部およびその周辺部に巻線パターンのない領域を形成
してヌキ孔を形成することにより、一層、温度上昇を抑
えることが可能となる。もちろん、上記領域Ｓ１、Ｓ２
は、中心部に限らず、全面に形成して各所にヌキ孔を形
成してもよい。
他の実施例の説明図である。図３（ａ）、図３（ｂ）は
基板の表面、裏面に形成される巻線パターンを一方の
面、例えば表面側から見た図であり、角形の同心軸形状
に巻回された１次巻線パターン、２次巻線パターンは中
心部で表面と裏面が互いに接続される。各面の巻線パタ
ーン間には、巻線パターンが形成されていない領域Ｓ
１、Ｓ２（斜線で示すパターン）が形成されている。表
面と裏面のパターンは電流の流れる方向が同じになるよ
うに互いに逆方向に巻回されているため、パターンＳ
１、Ｓ２も逆方向となり、両者の重なる領域（図のメッ
シュ状に斜線が描かれている領域）は表面、裏面とも巻
線パターンが形成されていないことになるので、この部
分にドリル等によりヌキ孔を形成する。このように、中
心部およびその周辺部に巻線パターンのない領域を形成
してヌキ孔を形成することにより、一層、温度上昇を抑
えることが可能となる。もちろん、上記領域Ｓ１、Ｓ２
は、中心部に限らず、全面に形成して各所にヌキ孔を形
成してもよい。
【０００９】なお、上記実施例においては、巻線パター
ンの形成されていない領域にヌキ孔を形成したが、例え
ば、図３の中心部で表面と裏面のパターンを接続するス
ルーホールを形成し、スルーホールの孔径を適当に選ん
で熱放散させるようにしてもよく、この場合、スルーホ
ールのみ形成したり、スルーホールとヌキ孔の両方を形
成する等適宜選択すればよい。
ンの形成されていない領域にヌキ孔を形成したが、例え
ば、図３の中心部で表面と裏面のパターンを接続するス
ルーホールを形成し、スルーホールの孔径を適当に選ん
で熱放散させるようにしてもよく、この場合、スルーホ
ールのみ形成したり、スルーホールとヌキ孔の両方を形
成する等適宜選択すればよい。
【００１０】図４は本発明の薄膜フィルム型トランスの
他の実施例の説明図である。本実施例は、巻線パターン
の幅、巻線パターン間のギャップを不均一にして熱放散
を促進させるようにしたものである。例えば、図４
（ａ）においては、角形の同心軸形状に巻回された１次
巻線パターン２、２次巻線パターン３は、周辺部から中
心部へいくにつれて段階的にパターン幅が広くなってい
る。このように、パターン幅を広くすることにより中心
部にいくほど損失が小さくなるため発熱を抑えることが
でき、また、パターン幅が広いため表面積が増えて熱放
散が促進され、温度上昇を抑えることができる。
他の実施例の説明図である。本実施例は、巻線パターン
の幅、巻線パターン間のギャップを不均一にして熱放散
を促進させるようにしたものである。例えば、図４
（ａ）においては、角形の同心軸形状に巻回された１次
巻線パターン２、２次巻線パターン３は、周辺部から中
心部へいくにつれて段階的にパターン幅が広くなってい
る。このように、パターン幅を広くすることにより中心
部にいくほど損失が小さくなるため発熱を抑えることが
でき、また、パターン幅が広いため表面積が増えて熱放
散が促進され、温度上昇を抑えることができる。
【００１１】図４（ｂ）は断面図を示し、図の右端が基
板中心、左端が周辺を示しており、図４（ｂ）に示すよ
うに、巻線間のギャップｇを周辺部から中心部へいくに
つれて段階的に広くするようにしても、同様に中心部で
の熱放散を促進することができる。もちろん、巻線パタ
ーンの幅、巻線パターン間のギャップは段階的でなく、
連続的に変えるようにしてもよく、また、周辺部から中
心部に向かって順次広くする必要はなく、要は熱放散を
促進するように不均一化すればよい。
板中心、左端が周辺を示しており、図４（ｂ）に示すよ
うに、巻線間のギャップｇを周辺部から中心部へいくに
つれて段階的に広くするようにしても、同様に中心部で
の熱放散を促進することができる。もちろん、巻線パタ
ーンの幅、巻線パターン間のギャップは段階的でなく、
連続的に変えるようにしてもよく、また、周辺部から中
心部に向かって順次広くする必要はなく、要は熱放散を
促進するように不均一化すればよい。
【００１２】図５は本発明のフィルム型トランスの他の
実施例を説明する図である。本実施例は、図４（ａ）に
示した実施例において、幅の広いパターンに対してその
長さ方向に１本ないし数本のスリットを入れたものであ
る。抵抗を小さくするためにパターンの幅を広くした場
合、表皮効果により平面的にみたとき電流はパターンの
エッジに集まる傾向がある。このような電流分布ではパ
ターン幅を広くしても抵抗を小さくできない。図５にお
いて、巻線パターンが、幅Ｗ１、Ｗ２、Ｗ３（Ｗ１＜Ｗ
２＜Ｗ３）のパターンＰ１、Ｐ２、Ｐ３から構成されて
いるとした場合、例えば、パターンＰ２には一本のスリ
ットＳＬ１を、パターンＰ３には２本のスリットＳＬ
２、ＳＬ３を入れる。このようにスリットを入れると、
電流のエッジへの集中が緩和され、パターンＰ２は２本
の導体を並列に接続した形となり、パターンＰ３は３本
の導体を並列に接続した形となるため、抵抗を小さくす
ることができる。また、図４、図５に示すように、さら
に巻線パターンにスルーホールＨやヌキ孔を形成して熱
放散を促進すれば一層温度上昇を抑えることが可能とな
る。
実施例を説明する図である。本実施例は、図４（ａ）に
示した実施例において、幅の広いパターンに対してその
長さ方向に１本ないし数本のスリットを入れたものであ
る。抵抗を小さくするためにパターンの幅を広くした場
合、表皮効果により平面的にみたとき電流はパターンの
エッジに集まる傾向がある。このような電流分布ではパ
ターン幅を広くしても抵抗を小さくできない。図５にお
いて、巻線パターンが、幅Ｗ１、Ｗ２、Ｗ３（Ｗ１＜Ｗ
２＜Ｗ３）のパターンＰ１、Ｐ２、Ｐ３から構成されて
いるとした場合、例えば、パターンＰ２には一本のスリ
ットＳＬ１を、パターンＰ３には２本のスリットＳＬ
２、ＳＬ３を入れる。このようにスリットを入れると、
電流のエッジへの集中が緩和され、パターンＰ２は２本
の導体を並列に接続した形となり、パターンＰ３は３本
の導体を並列に接続した形となるため、抵抗を小さくす
ることができる。また、図４、図５に示すように、さら
に巻線パターンにスルーホールＨやヌキ孔を形成して熱
放散を促進すれば一層温度上昇を抑えることが可能とな
る。
【００１３】以上説明した熱放散の方法は、共振型、非
共振型に限らず基板上に巻線を形成するトランスには全
て適用可能であり、さらに、トランスに限らず、１本の
導体を、表皮効果が現れるように複数ターン近接して巻
回形成したインダクタンス薄膜素子や、複数の導体巻線
を基板上に接近して形成したような薄膜素子にも当然適
用可能である。次に、共振型フィルムトランスについて
概略説明する。図１、図３〜図５に説明したフィルム型
トランスの一次・二次巻線はそれぞれ導線を平行に巻い
た構造からなり、そのため各巻線の導体間には分布容量
が存在し、巻線のインダクタンスとにより共振特性を呈
する。いま、図６に示すように、一次巻線に２本の導体
を用い、一次導体間に一次電圧の半分が加わる構造とし
た場合を考える。もちろん、２本に限らず、より本数を
増やしてもよく、各導体に流れる電流の方向は同じに
し、帰線の影響はないようにする。
共振型に限らず基板上に巻線を形成するトランスには全
て適用可能であり、さらに、トランスに限らず、１本の
導体を、表皮効果が現れるように複数ターン近接して巻
回形成したインダクタンス薄膜素子や、複数の導体巻線
を基板上に接近して形成したような薄膜素子にも当然適
用可能である。次に、共振型フィルムトランスについて
概略説明する。図１、図３〜図５に説明したフィルム型
トランスの一次・二次巻線はそれぞれ導線を平行に巻い
た構造からなり、そのため各巻線の導体間には分布容量
が存在し、巻線のインダクタンスとにより共振特性を呈
する。いま、図６に示すように、一次巻線に２本の導体
を用い、一次導体間に一次電圧の半分が加わる構造とし
た場合を考える。もちろん、２本に限らず、より本数を
増やしてもよく、各導体に流れる電流の方向は同じに
し、帰線の影響はないようにする。
【００１４】図７に示すような円形断面の導体を有する
導体に交流を通電する場合について説明すると、周波数
ｆが低い電流は、図７（ａ）に示すように導体断面にほ
ぼ一様に分布する。このため、導体の電気抵抗Ｒは直流
抵抗Ｒdcに等しく下限値となる。導体のインダクタンス
Ｌは、導体の内部に分布する電流と磁束の鎖交に起因す
る内部インダクタンスＬinと、導体外部の磁束に起因す
る外部インダクタンスＬout の和Ｌin＋Ｌout からな
る。
導体に交流を通電する場合について説明すると、周波数
ｆが低い電流は、図７（ａ）に示すように導体断面にほ
ぼ一様に分布する。このため、導体の電気抵抗Ｒは直流
抵抗Ｒdcに等しく下限値となる。導体のインダクタンス
Ｌは、導体の内部に分布する電流と磁束の鎖交に起因す
る内部インダクタンスＬinと、導体外部の磁束に起因す
る外部インダクタンスＬout の和Ｌin＋Ｌout からな
る。
【００１５】周波数ｆが高い電流は、表皮効果により、
図７（ｂ）に示すように導体断面の周辺にのみ分布す
る。このため、導体の電気抵抗Ｒは、周波数ｆが無限大
で電流の流れる導体の断面積が無限小となることから無
限大となる。周波数ｆは有限であるから、ここでは充分
高い周波数ｆに対して、電気抵抗Ｒは極めて大きな抵抗
Ｒmax （≫Ｒdc) とする。インダクタンスＬの中で導体
内に電流が分布しないため、内部インダクタンスＬinは
零となるから、インダクタンスは外部インダクタンスＬ
out のみとなり、Ｌ＝Ｌout である。
図７（ｂ）に示すように導体断面の周辺にのみ分布す
る。このため、導体の電気抵抗Ｒは、周波数ｆが無限大
で電流の流れる導体の断面積が無限小となることから無
限大となる。周波数ｆは有限であるから、ここでは充分
高い周波数ｆに対して、電気抵抗Ｒは極めて大きな抵抗
Ｒmax （≫Ｒdc) とする。インダクタンスＬの中で導体
内に電流が分布しないため、内部インダクタンスＬinは
零となるから、インダクタンスは外部インダクタンスＬ
out のみとなり、Ｌ＝Ｌout である。
【００１６】簡単のため、図８（ａ）に示すように、同
一の２本の丸形導体を平行に配置し、図８（ｂ）のよう
に接続すれば、両者の導体を囲む磁束が存在するため、
導体１と導体２間に相互インダクタンスＭが存在する。
この相互インダクタンスＭは、両者の導体中の電流がそ
れぞれの中心軸に対称に分布するとすれば、周波数ｆに
無関係に一定値をとる。実際は、コイル配置を交互に配
置する方法等によって平均的に電流をそれぞれの軸に対
称に分布させることは可能である。
一の２本の丸形導体を平行に配置し、図８（ｂ）のよう
に接続すれば、両者の導体を囲む磁束が存在するため、
導体１と導体２間に相互インダクタンスＭが存在する。
この相互インダクタンスＭは、両者の導体中の電流がそ
れぞれの中心軸に対称に分布するとすれば、周波数ｆに
無関係に一定値をとる。実際は、コイル配置を交互に配
置する方法等によって平均的に電流をそれぞれの軸に対
称に分布させることは可能である。
【００１７】ところで、図８（ｂ）のように２本の導体
を直列に接続して電圧Ｖを加えた場合、２本の導体間の
電位差は左端から右端まで同じ電位差Ｖ／２であり、電
流の方向は同方向である。従って、図８（ｂ）の結線
は、図９（ａ）→図９（ｂ）→図９（ｃ）のようなプロ
セスで図９（ｃ）に示すような集中定数等価回路で表さ
れ、図８（ｂ）の結線は、インダクタンスとキャパシタ
ンスの並列共振回路を形成することが分かる。
を直列に接続して電圧Ｖを加えた場合、２本の導体間の
電位差は左端から右端まで同じ電位差Ｖ／２であり、電
流の方向は同方向である。従って、図８（ｂ）の結線
は、図９（ａ）→図９（ｂ）→図９（ｃ）のようなプロ
セスで図９（ｃ）に示すような集中定数等価回路で表さ
れ、図８（ｂ）の結線は、インダクタンスとキャパシタ
ンスの並列共振回路を形成することが分かる。
【００１８】図９（ｃ）で示す等価回路で共振角周波数
ωr （＝２πｆr ）と、共振時のインピーダンスＺ
r は、 ωr ＝１／｛（Ｌ＋Ｍ）Ｃ｝1/2 ……（１） Ｚr ＝Ｒ＋｛（Ｌ＋Ｍ）／ＲＣ｝ ＝Ｒ＋｛１／Ｒωr 2 Ｃ2 ｝ ……（２） で与えられる。（１）式から共振周波数の低減はインダ
クタンスを増加するか、キャパシタンスを増加するかの
いずれかである。また、共振時のインピーダンスは、イ
ンダクタンスを増加すれば大きくなり、キャパシタンス
を増加すると小さくなる。従って、共振周波数を低く、
且つ共振時のインピーダンスを増加するにはインダクタ
ンスを増加することが最も好ましい。
ωr （＝２πｆr ）と、共振時のインピーダンスＺ
r は、 ωr ＝１／｛（Ｌ＋Ｍ）Ｃ｝1/2 ……（１） Ｚr ＝Ｒ＋｛（Ｌ＋Ｍ）／ＲＣ｝ ＝Ｒ＋｛１／Ｒωr 2 Ｃ2 ｝ ……（２） で与えられる。（１）式から共振周波数の低減はインダ
クタンスを増加するか、キャパシタンスを増加するかの
いずれかである。また、共振時のインピーダンスは、イ
ンダクタンスを増加すれば大きくなり、キャパシタンス
を増加すると小さくなる。従って、共振周波数を低く、
且つ共振時のインピーダンスを増加するにはインダクタ
ンスを増加することが最も好ましい。
【００１９】このように、近接して形成した巻線は、
（１）式、（２）式から分かるように共振特性を示すの
で、この共振特性を利用したフィルタ、インダクタ等の
回路素子としても利用することが可能であり、本発明は
これらのトランスや素子に対する温度上昇防止対策とし
て利用することが可能である。
（１）式、（２）式から分かるように共振特性を示すの
で、この共振特性を利用したフィルタ、インダクタ等の
回路素子としても利用することが可能であり、本発明は
これらのトランスや素子に対する温度上昇防止対策とし
て利用することが可能である。
【００２０】次に、図４（ａ）に示すような周辺部から
中心部へいくにつれて段階的にパターン幅を広くした場
合（不均一パターン）と、パターン幅を均一にした場合
（均一パターン）における漏れ磁束を測定した結果につ
いて説明する。図１０は、均一パターンと不均一パター
ンを形成した基板に３ｍｍφのコイルを近接させ、１Ｍ
Ｈｚの交番電圧を印加したときに検出される磁界強度分
布を示したものであり、横軸は基板中心から左右３０ｍ
ｍ、縦軸は磁界強度（単位テスラ）である。図１０にお
いて、均一パターンの場合は漏れ磁束が大きく、特に基
板中心部に漏れ磁束（ここでは、基板外で検出される磁
束のことを言う）が集中しており、一方、不均一パター
ンの場合には全体に漏れ磁束は小さくなっている。この
ように、均一パターンの場合には、特に基板中心部での
漏れ磁束が大きくなるため損失が増大し、温度上昇を招
くことになる。これに対して、不均一パターンの場合に
は、漏れ磁束を小さくできることから、中心部での損失
も抑えられ、温度上昇を低く抑えることが可能となる。
中心部へいくにつれて段階的にパターン幅を広くした場
合（不均一パターン）と、パターン幅を均一にした場合
（均一パターン）における漏れ磁束を測定した結果につ
いて説明する。図１０は、均一パターンと不均一パター
ンを形成した基板に３ｍｍφのコイルを近接させ、１Ｍ
Ｈｚの交番電圧を印加したときに検出される磁界強度分
布を示したものであり、横軸は基板中心から左右３０ｍ
ｍ、縦軸は磁界強度（単位テスラ）である。図１０にお
いて、均一パターンの場合は漏れ磁束が大きく、特に基
板中心部に漏れ磁束（ここでは、基板外で検出される磁
束のことを言う）が集中しており、一方、不均一パター
ンの場合には全体に漏れ磁束は小さくなっている。この
ように、均一パターンの場合には、特に基板中心部での
漏れ磁束が大きくなるため損失が増大し、温度上昇を招
くことになる。これに対して、不均一パターンの場合に
は、漏れ磁束を小さくできることから、中心部での損失
も抑えられ、温度上昇を低く抑えることが可能となる。
【００２１】
【発明の効果】以上のように本発明によれば、スルーホ
ール及び／またはヌキ孔を形成することにより熱の放散
が促進され、また、導体巻線の幅及び／又は導体巻線間
ギャップを不均一にして特定箇所における熱の発生と漏
れ磁束を少なくし、また、幅広の巻線には１本ないし数
本のスリットを入れることにより、エッジへの電流の偏
りを防止して損失の増大を防止することができる。この
ように、特定箇所における熱の発生と漏れ磁束が抑えら
れ、また損失の増大が防止されるため、薄膜素子の効率
（入力対出力比）を向上させることも可能となる。
ール及び／またはヌキ孔を形成することにより熱の放散
が促進され、また、導体巻線の幅及び／又は導体巻線間
ギャップを不均一にして特定箇所における熱の発生と漏
れ磁束を少なくし、また、幅広の巻線には１本ないし数
本のスリットを入れることにより、エッジへの電流の偏
りを防止して損失の増大を防止することができる。この
ように、特定箇所における熱の発生と漏れ磁束が抑えら
れ、また損失の増大が防止されるため、薄膜素子の効率
（入力対出力比）を向上させることも可能となる。
【図１】 本発明のフィルム型トランスの一実施例を示
す図である。
す図である。
【図２】 温度分布の測定結果を示す図である。
【図３】 本発明のフィルム型トランスの他の実施例を
示す図である。
示す図である。
【図４】 本発明のフィルム型トランスの他の実施例を
示す図である。
示す図である。
【図５】 本発明のフィルム型トランスの他の実施例を
示す図である。
示す図である。
【図６】 共振型トランスを説明する図である。
【図７】 円形断面の導体を流れる電流を説明する図で
ある。
ある。
【図８】 結線方式を説明する図である。
【図９】 図８の結線方式による形成される共振回路を
示す図である。
示す図である。
【図１０】 漏れ磁束分布を示す図である。
【図１１】 既提案のフィルム型トランスを示す図であ
る。
る。
【図１２】 既提案のフィルム型トランスの温度分布を
示す図である。
示す図である。
１…基板、２，２′…１次巻線パターン、３，３′…２
次巻線パターン、Ａ…ヌキ孔形成領域、Ｓ１，Ｓ２…巻
線パターンが形成されていない領域、Ｐ１，Ｐ２，Ｐ３
…パターン、ＳＬ１，ＳＬ２，ＳＬ３…スリット。
次巻線パターン、Ａ…ヌキ孔形成領域、Ｓ１，Ｓ２…巻
線パターンが形成されていない領域、Ｐ１，Ｐ２，Ｐ３
…パターン、ＳＬ１，ＳＬ２，ＳＬ３…スリット。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｆ 27/28 Ｋ 30/08 9375−5Ｅ Ｈ０１Ｆ 31/00 Ｄ 9375−5Ｅ 39/00 (72)発明者 奥村益作 京都府長岡京市一文橋２丁目23−１
Claims (7)
- 【請求項１】 基板上に一本または複数本の導体巻線が
近接して複数ターン巻回形成され、導体巻線の形成され
ていない領域に基板を貫通するヌキ孔を形成、及び／又
は導体巻線と基板を貫通するスルーホールを形成したこ
とを特徴とする薄膜型表皮効果素子。 - 【請求項２】 基板上に一本または複数本の導体巻線が
近接して複数ターン巻回形成され、導体巻線の幅及び／
又は導体巻線間ギャップを不均一にしたことを特徴とす
る薄膜型表皮効果素子。 - 【請求項３】 基板上に一本または複数本の導体巻線が
近接して複数ターン巻回形成され、導体巻線の幅及び／
又は導体巻線間ギャップを周辺部から中心部へいくにつ
れて段階的又は連続的に広くしたことを特徴とする薄膜
型表皮効果素子。 - 【請求項４】 請求項２または３記載の装置において、
幅の広い導体巻線に、その長さ方向に１本ないし数本の
スリットを入れたことを特徴とする薄膜型表皮効果素
子。 - 【請求項５】 請求項２〜４の何れか１項記載の装置に
おいて、導体巻線の形成されていない領域に基板を貫通
するヌキ孔を形成、及び／又は導体巻線と基板を貫通す
るスルーホールを形成したことを特徴とする薄膜型表皮
効果素子。 - 【請求項６】 請求項１〜５の何れか１項記載の装置に
おいて、導体巻線がトランスを形成する１次巻線パター
ン及び２次巻線パターンであることを特徴とする薄膜型
表皮効果素子。 - 【請求項７】 請求項６記載の装置において、１次巻線
パターン及び２次巻線パターンで形成されるトランスは
共振型トランスであることを特徴とする薄膜型表皮効果
素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7165157A JPH08191014A (ja) | 1994-11-09 | 1995-06-30 | 薄膜型表皮効果素子 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-275178 | 1994-11-09 | ||
| JP27517894 | 1994-11-09 | ||
| JP7165157A JPH08191014A (ja) | 1994-11-09 | 1995-06-30 | 薄膜型表皮効果素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08191014A true JPH08191014A (ja) | 1996-07-23 |
Family
ID=26489997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7165157A Pending JPH08191014A (ja) | 1994-11-09 | 1995-06-30 | 薄膜型表皮効果素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08191014A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068330A (ja) * | 1999-08-24 | 2001-03-16 | Sumitomo Electric Ind Ltd | ディスク状超電導体 |
| JP2002141228A (ja) * | 2000-11-06 | 2002-05-17 | Matsushita Electric Ind Co Ltd | 高周波トランス |
| JP2007227566A (ja) * | 2006-02-22 | 2007-09-06 | Tdk Corp | コイル部品 |
| JP2012156461A (ja) * | 2011-01-28 | 2012-08-16 | Toyota Industries Corp | 電子機器 |
| CN109786077A (zh) * | 2017-11-13 | 2019-05-21 | Tdk株式会社 | 线圈部件 |
| JP2019102700A (ja) * | 2017-12-05 | 2019-06-24 | Tdk株式会社 | コイル部品 |
| JP2019102699A (ja) * | 2017-12-05 | 2019-06-24 | Tdk株式会社 | コイル部品 |
| JP2021057553A (ja) * | 2019-10-02 | 2021-04-08 | Tdk株式会社 | コイル部品及びこれを備えるワイヤレス通信デバイス |
| US20210110963A1 (en) * | 2019-10-02 | 2021-04-15 | Tdk Corporation | Coil component |
-
1995
- 1995-06-30 JP JP7165157A patent/JPH08191014A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068330A (ja) * | 1999-08-24 | 2001-03-16 | Sumitomo Electric Ind Ltd | ディスク状超電導体 |
| JP2002141228A (ja) * | 2000-11-06 | 2002-05-17 | Matsushita Electric Ind Co Ltd | 高周波トランス |
| JP2007227566A (ja) * | 2006-02-22 | 2007-09-06 | Tdk Corp | コイル部品 |
| JP2012156461A (ja) * | 2011-01-28 | 2012-08-16 | Toyota Industries Corp | 電子機器 |
| CN109786077A (zh) * | 2017-11-13 | 2019-05-21 | Tdk株式会社 | 线圈部件 |
| JP2019102700A (ja) * | 2017-12-05 | 2019-06-24 | Tdk株式会社 | コイル部品 |
| JP2019102699A (ja) * | 2017-12-05 | 2019-06-24 | Tdk株式会社 | コイル部品 |
| JP2021057553A (ja) * | 2019-10-02 | 2021-04-08 | Tdk株式会社 | コイル部品及びこれを備えるワイヤレス通信デバイス |
| US20210110963A1 (en) * | 2019-10-02 | 2021-04-15 | Tdk Corporation | Coil component |
| US12300415B2 (en) * | 2019-10-02 | 2025-05-13 | Tdk Corporation | Coil component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5392020A (en) | Flexible transformer apparatus particularly adapted for high voltage operation | |
| US6404317B1 (en) | Planar magnetic element | |
| JP3725599B2 (ja) | 平面型磁気素子 | |
| KR100813913B1 (ko) | 전자 변압기/인덕터 장치 및 이의 제조방법 | |
| US6204745B1 (en) | Continuous multi-turn coils | |
| JP3488869B2 (ja) | 平面コイルおよび平面トランス | |
| US20040145445A1 (en) | Transformer structure | |
| US20030179067A1 (en) | Planar coil and planar transformer | |
| US4847575A (en) | Noise filter having multiple layers rolled into an elliptical shape | |
| JP3614816B2 (ja) | 磁性素子およびそれを用いた電源 | |
| JPH08191014A (ja) | 薄膜型表皮効果素子 | |
| JP3144913B2 (ja) | 薄型トランス及びそれを用いた電源装置 | |
| JPH08203739A (ja) | 空芯コイル装置 | |
| JP3540733B2 (ja) | 平面型磁気素子及びそれを用いた半導体装置 | |
| JP3057203B2 (ja) | プリントコイル形トランス | |
| JPH0389548A (ja) | 半導体集積回路 | |
| EP0339827B1 (en) | Flat voltage transformer | |
| JP2003197439A (ja) | 電磁装置 | |
| JPS62176111A (ja) | 高周波トランス | |
| JPH08191015A (ja) | 薄膜型表皮効果素子 | |
| JP2000269035A (ja) | 平面磁気素子 | |
| JP2002270427A (ja) | インダクタ | |
| JPH03126204A (ja) | 高周波コイル | |
| TWI920526B (zh) | 集成磁性元件 | |
| JP3146672B2 (ja) | 薄膜積層形磁気誘導素子およびそれを用いた電子装置。 |