JPH08191431A - Ｔｂｃ回路 - Google Patents

Abstract

(57)【要約】 【目的】 コストを上げることなく簡単な回路構成で再
生映像信号の時間軸変動を除去する装置を提供する。 【構成】 メモリ３のメモリアドレス制御信号ＷＲＳＴ
が読み出しアドレス制御信号ＲＲＳＴに近づいてくると
位相差信号が発生し、これを位相検出回路８で検出し、
メモリアドレス制御信号ＷＲＳＴを読み出しアドレス制
御信号ＲＲＳＴ期間の中間点に移相するように制御を掛
ける。従って、メモリアドレス制御信号ＷＲＳＴと読み
出しアドレス制御信号ＲＲＳＴの位相オフセットを除去
することが可能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＶＴＲ等再生信号に
ジッタを伴う信号の時間軸変動を除去する、ＴＢＣ回路
に関する。

【０００２】

【従来の技術】従来のＴＢＣ回路システムの代表的な例
を示した、図７を用いて説明する。記録媒体７１に記録
された信号を、回転装置７２に内蔵されたビデオヘッ
ド、オーディオヘッド、ピックアップ等の読み出し装置
で読みだす。読みだされた記録信号を信号処理回路７３
で信号処理を行い、再生信号とする。再生信号には映像
信号や音声信号やデータ等がある。映像信号であれば輝
度信号や色信号である。また、色差信号等の場合もあ
る。これら再生信号は読み出し装置の乗った回転装置７
１の回転ムラ等により、時間軸変動（以下、ジッタ）を
含んでいるのが一般的である。ジッタを含んだ再生信号
をＴＶに入力して表示した際は、画面揺れが生じ再生画
像が不安定になる。また、音声信号の場合もワウ・フラ
ッタ悪く聞き苦しい音声再生となる。データの場合は、
再生信号から作成する基準クロックが不安定で以下の信
号処理に問題を引き起こす場合も生ずる。これら不具合
を改善するため、時間軸の変動を除去する装置として図
７に示すＴＢＣ（時間軸変動補正）回路がある。

【０００３】図７はメモリを用いたＴＢＣ回路の例であ
る。ＴＢＣ用メモリとしては、色々な形式のメモリを使
用することが可能であるが、ここでは以下の説明を簡単
にするためＦＩＦＯメモリを用いた回路の説明を行うこ
とにする。メモリ７４はＦＩＦＯメモリとする。入力再
生信号をデジタル信号として、信号処理回路７３からメ
モリ７４へ入力する。記録媒体７１に記録されている信
号が、アナログ信号である場合はアナログ・デジタル信
号変換を事前に行っておく。ＣＤのようにデジタルデー
タが記録されている場合は、アナログ・デジタル信号変
換は不要である。

【０００４】ジッタ除去には、メモリ書き込み時、再生
信号中の時間軸基準信号を元に書き込み制御信号を作成
する。図７では映像信号の場合を想定し、映像信号中の
同期信号を同期分離回路７５で分離・波形整形し、書き
込み制御回路７６でメモリ書き込みに必要な、書き込み
クロックＷＣＫとメモリアドレス制御信号ＷＲＳＴを作
成する。一般に書き込み制御回路７６はＰＬＬ回路で構
成されている。メモリアドレス制御信号ＷＲＳＴはＦＩ
ＦＯメモリ７４に内蔵されている書き込みアドレスカウ
ンタ（図示せず）を初期化する制御信号である。一方、
読み出しは精度の高い周波数を発生する、水晶発振子７
７の基準信号に基づき、読み出し制御回路７８でメモリ
読み出しに必要な信号、読み出しクロックＲＣＫや読み
出しアドレス制御信号ＲＲＳＴを作成する。また同装置
において、基準信号７９を発生する。この基準信号７９
をサーボ回路８０に入力して、回転装置の回転周波数お
よび、位相基準として用いる。

【０００５】図７の場合は、メモリ長の大きいメモリを
使用するのが良い。メモリ長が短いと下記に示す不具合
が生ずる場合がある。

【０００６】図８に図７のシステムにおいて、メモリ長
が短い場合の不具合について説明する。図８（ａ）はメ
モリ長が長い場合で問題が起こらない時である。メモリ
アドレス制御信号ＷＲＳＴと読み出しアドレス制御信号
ＲＲＳＴ信号を表記すると、ジッタを含んだ再生信号中
の基準信号から位相同期させて作成したメモリアドレス
制御信号ＷＲＳＴもジッタを含む。ジッタを含んだメモ
リアドレス制御信号ＷＲＳＴは（ａ）の斜線でしめした
信号である。一方、回転装置の位相はサーボ回路におい
てサーボ基準信号位相かある範囲の位相オフセットを持
つ。これが再生信号の位相オフセットとなるため、再生
映像信号の位相バラツキ範囲は実線で示した範囲とな
る。メモリ長の長い場合では、（ａ）に示したように読
み出しアドレス制御信号ＲＲＳＴの期間中に、前記ジッ
タと位相オフセットを共に含んだメモリアドレス制御信
号ＷＲＳＴが１つ入ることができるためメモリは正常に
動作する。

【０００７】また、図８（ｂ）においては、メモリ長が
短い場合であり、前記ジッタと位相オフセットを含んだ
メモリアドレス制御信号ＷＲＳＴは、短い読み出しアド
レス制御信号ＲＲＳＴ期間中に入る場合と入らない場
合、また複数個入る場合がある。メモリ動作としては読
み出しアドレス制御信号ＲＲＳＴ期間中にメモリアドレ
ス制御信号ＷＲＳＴが１つ入る場合以外は、メモリの追
い越しという不具合が生ずることになる。この場合再生
画像をＴＶ上で見ると、同期乱れが生ずる。例えば、垂
直方向に画像がガタつく、いわゆるＶガタとなる。家庭
用ＶＴＲの場合、例えばＶＨＳ規格ではこの位相オフセ
ットはサーボ規格でＶ−ＳＹＮＣ前縁位置の規定となっ
ており、５〜８Ｈ（Ｈ：一水平同期期間）の幅を持った
規格となっている。従って、ＴＢＣ回路に使用するメモ
リとしては位相オフセット３Ｈ（５〜８Ｈ）にジッタ変
動幅を加えたメモリ長が必要となる。なお、上記の説明
においては、書き込みクロックＷＣＫ、読み出しクロッ
クＲＣＫに説明は省いた。

【０００８】ＴＢＣ用メモリとしては一般的に、例えば
映像信号であれば、フィールドメモリやフレームメモリ
等の大きいメモリを使用する。この場合、前記メモリ追
い越しの不具合はない。ところが、大きいメモリは一般
的に価格が高く、民生用機器においては商品価格を引き
上げる大きな要因となっている。

【０００９】次に、レーザーディスクの場合を図９を用
いて説明する。レーザディスクの場合、ピックアップか
ら再生された信号中の水平同期信号を基準信号として用
いる。記録媒体９１はレーザディスクである。この記録
信号をピックアップ９２で再生し映像信号処理を行って
映像信号復元する（図示せず）。再生映像信号中の水平
同期信号に位相同期した信号をＰＬＬ回路９３で得る。
得られた信号を分周器９４でＮ分周してメモリアドレス
制御信号ＷＲＳＴを作成する。一方、基準信号発生器９
５から読み出し制御回路９６で読み出しアドレス制御信
号ＲＲＳＴを作成する。メモリアドレス制御信号ＷＲＳ
Ｔと読み出しアドレス制御信号ＲＲＳＴでメモリを制御
する一方、両者を用いて位相比較を比較器９７で行い、
位相比較結果をループフィルタ９８を介して加算回路９
９へ出力する。これがＡＰＣ回路の検出部となる。

【００１０】また、ＡＦＣはＰＬＬ回路９３出力信号
を、分周回路１００でＭ分周してＡＦＣ検波回路１０１
にて読み出し制御回路９６出力のＡＦＣ基準信号と比較
してＡＦＣ誤差信号を得る。得られたＡＦＣ誤差信号を
ループフィルタ１０２を介して、前述の加算回路９９で
ＡＰＣ誤差信号と加算してモータドライブ回路１０３の
モータ駆動電圧を制御してスピンドルモータ１０４の回
転数と回転位相を制御する。これによって、ＡＰＣ、Ａ
ＦＣ制御系が完結する。このように、ＴＢＣ回路のメモ
リ制御信号を用いてＡＰＣ検波を行うのがレーザーディ
スクＴＢＣシステムの例である。この場合、前記メモリ
追い越しの一つの解決例である。つまり、メモリ制御信
号をそのままスピンドル・モータのＡＰＣ制御に使用す
る方法である。

【００１１】これをＶＨＳ等家庭用ＶＴＲにそのまま使
用することは次の理由から不可能である。つまり、レー
ザーディスクはモータ制御を水平同期間隔でサンプリン
グで行えるが、ＶＴＲの場合はモータ制御は垂直同期間
隔のサンプリングであるからである。

【００１２】

【発明が解決しようとする課題】上記したように、従来
のＴＢＣ回路における回転装置回転位相制御は、３Ｈ程
度とかなり長い期間行っている。従って、ＴＢＣメモリ
としてはフィールドメモリ以上のメモリを使用するシス
テムが一般的である。ところが、メモリ長の大きいもの
は価格が高く、民生用機器においては商品価格をアップ
させる要因となって問題であった。また、ＶＨＳ等家庭
用ＶＴＲの再生信号位相は、サーボ基準信号に対し上述
のように３Ｈ以上のマージンが必要であり、メモリ長が
数Ｈの短いメモリではメモリ追い越しという問題が発生
することが多かった。

【００１３】この発明は、コストを上げることなく簡単
な回路構成で再生映像信号の時間軸変動を除去する装置
を提供することを目的とする。

【００１４】

【課題を解決するための手段】上記した課題を解決する
ためにこの発明では、ＴＢＣ用メモリの書き込み・読み
出し制御信号の位相差を検出する手段と、その検出結果
を記録媒体に記録されている信号を読み出す装置が組み
込まれている回転系の回転位相を制御する手段と、回転
系位相制御手段に前記書き込み・読み出し制御信号の位
相差を入力する手段と、で回転位相を制御し、ＴＢＣメ
モリの書き込み・読み出し位相をメモリ追い越しを生じ
させないように制御する。

【００１５】

【作用】上記した手段により、ＴＢＣ用メモリの書き込
み・読み出し制御信号の位相差で、回転系の位相を制御
することで、書き込み制御信号の位相を制御が可能とな
り、固定位相の読み出し制御信号位相と前記書き込み制
御信号位相が一致することがなくなり、メモリの追い越
しをなくし、ＴＢＣ回路の出力画像の同期乱れをなくす
ことが可能となる。実際には、回転装置の制御回路基準
信号位相を前記書き込み・読み出し制御信号位相差で規
定微少量ずつ可変することで回転装置位相を間接的に制
御する方法である。また、回転装置制御回路のＡＰＣ誤
差信号に前記書き込み・読み出し制御信号位相差を規定
微少量ずつ加えあわせることで同様の効果を得ることが
可能となる。

【００１６】

【実施例】以下、この発明の実施例について図面を参照
して詳細に説明する。図１はこの発明の一実施例を説明
するためのシステム図である。図１はＶＴＲに適用した
例を示したものである。記録媒体であるテープ（図示せ
ず）に記録された信号は、シリンダ１に搭載されたヘッ
ドにより再生する。再生された信号を信号処理回路２で
信号処理し、デジタル信号に変換した後、ｎ個のメモリ
３に書き込む。書き込むときには再生信号中の基準信号
を分離回路４で分離し、書き込み制御回路５でメモリ３
に書き込みに必要な様々な制御信号を得る。再生信号中
の基準信号としては、映像信号の場合を例にとると、一
般的には水平同期信号が用いられる。また、書き込み制
御回路５で作成する信号としては、ＦＩＦＯメモリを想
定して、書き込みクロックＷＣＫとメモリアドレス制御
信号ＷＲＳＴ等がある。これら書き込みクロックＷＣ
Ｋ、メモリアドレス制御信号ＷＲＳＴはｎ個のメモリ３
を共通に駆動・制御する。

【００１７】一方、メモリ３からの読み出しは、基準信
号発生器６の作成する安定した周波数の信号を読み出し
制御回路７にてメモリ３の読み出しに必要な信号を作成
する。必要な信号は、読み出しクロックＲＣＫ、読み出
しアドレス制御信号ＲＲＳＴである。

【００１８】次にメモリアドレス制御信号ＷＲＳＴ信号
と読み出しアドレス制御信号ＲＲＳＴ信号との位相オフ
セットを制御するため、まず、メモリアドレス制御信号
ＷＲＳＴと読み出しアドレス制御信号ＲＲＳＴを用いて
位相検出回路８で位相差を検出する。検出された位相差
を、基準値９（通常は零）と比較する比較器１０の出力
の極性によって、既定微小レベル信号を微小値生成回路
１１で作成する。微小値生成回路１１の出力をループフ
ィルタ１２を介して、移相器１３の制御信号とする。

【００１９】以下に説明する、サーボ回路１４には、シ
リンダ回転周波数と位相基準のための基準信号が必要で
あるが、この基準信号は読み出し制御回路７から得る。
ＶＴＲの場合は、この基準信号の周波数は垂直同期周波
数である。つまり、Ｖ同期をかけることになる。前記基
準信号を移相器１３に入力し、ループフィルタ１２の出
力で移相制御をかける。誤差信号により移相された新た
な基準信号により、サーボ回路１４のＡＰＣ回路基準と
する。この新たな基準信号とＰＧ信号１５とを位相比較
器１６で比較し、比較結果を後述の速度比較結果と加算
器１７で加算してモータドライブ回路１８を制御してモ
ータドライブ電圧を変えて回転位相を制御する。一方、
ＡＦＣ系としてＦＧ信号１９と新たな基準信号を速度比
較器２０で比較し、比較結果を前述の加算回路１７で加
算してモータ回転周波数を制御する。

【００２０】このように回路を構成した場合、メモリア
ドレス制御信号ＷＲＳＴが読み出しアドレス制御信号Ｒ
ＲＳＴに近づいてくると位相差信号が発生し、メモリア
ドレス制御信号ＷＲＳＴを読み出しアドレス制御信号Ｒ
ＲＳＴ期間の中間点に移相するように制御がかかる。従
って、メモリアドレス制御信号ＷＲＳＴと読み出しアド
レス制御信号ＲＲＳＴの位相オフセットを除去すること
が可能となる。また制御特性としては、図２に示すよう
にＡ期間では出力を零とすることで不感帯を作る。ま
た、期間Ｂは正の微小値を期間Ｃは負の微小値を出力す
る。

【００２１】このように微小値を持ってループ制御を行
うのは、移相器の位相変動値が大きいとサーボ回路に対
する外乱となり、サーボループが正常動作をしなくなく
なるためである。微小量であれば、制御時間はかかるが
サーボループを大きく乱すことなく目的動作を達成する
ことが可能となる。また、追加したループのサンプリン
グ周波数は、サーボループのサンプリング周波数に比し
て十分低い方が良いため、数十分の１程度のサンプリン
グ周波数とすることが望ましい。実際に垂直同期周波数
の１／６４で動作させて問題のないことを確認してい
る。また、図２は位相検出回路８、比較器１０、微小値
生成回路１１で構成する回路特性のことである。

【００２２】図３はこの発明の他の実施例を説明するた
めのシステム図である。なお、図１の同一の構成部分に
は同一の符号を付し、ここでは異なる部分について説明
する。この実施例は、サーボ回路１４内の位相比較回路
１６出力に、ループフィルタ１２出力を加算器２１で加
算することである。このように、読み出し制御回路７出
力の位相を制御するのではなく、サーボ回路内のＡＰＣ
ループに制御要素としてこの発明の制御系を追加するも
のである。この実施例でも、図１の実施例と同じ結果が
得られる。

【００２３】図４は、この発明の第２の他の実施例を説
明するためのシステム図である。ここでも図３の実施例
と同一部分には同一の符号を付し、異なる部分について
説明する。この実施例は、サーボ回路１４内の位相比較
回路１６出力と速度比較回路２０出力とを加算した結果
の加算回路１７出力に，前述のループフィルタ出力１２
を加算回路２２で加算することである。

【００２４】この実施例の場合も、図３の実施例と同じ
ように図１の実施例と同じ目的とした動作結果を得るこ
とが可能である。また、図２用いて説明したこの発明の
特徴部は図３、図４の回路構成においても使用できるこ
とは言うまでもない。つまり、Ａ期間では出力を零とす
ることで不感帯を作り、期間Ｂは正の微小値を、期間Ｃ
は負の微小値を出力する。

【００２５】次に、複数メモリに書き込み・読み出す信
号について述べる。図１，図３，図４の実施例において
共通に言えるが、複数種類の信号は、 信号１ … 映像信号の輝度信号 信号２ … 映像信号の色差信号（例えばＲ−Ｙ信号） 信号３ … 映像信号の色差信号（例えばＢ−Ｙ信号） 信号４ … 音声信号ＬＣＨ 信号５ … 音声信号ＲＣＨ 信号６ … デジタルデータ 等である。このように同一時間に再生され、基準時間軸
の共通な信号であれば、この発明では、複数のメモリを
同一メモリ制御信号を使用して良い。また、この発明の
１つとして、書き込み制御信号を作成する再生信号に含
まれる再生基準信号を前記複数の信号のうち少なくとも
１つの信号から分離して使用する。前記複数信号例の場
合、再生基準信号を信号１の輝度信号から水平同期信号
を分離し使用する。分離回路は、図１，図３，図４の分
離回路４である。

【００２６】このようにすれば、複数個の信号に対応し
て分離回路４、書き込み制御回路５、水晶発信子６、読
み出し回路７、位相検出回路８、比較器１０、微小信号
生成回路１１、ループフィルタ１２、移相器１３、ま
た、加算回路２１、加算回路２２を複数個もつ必要がな
くなる。

【００２７】また、この発明の各実施例において使用の
ループフィルタの具体例について図５を用いて説明す
る。図５で入力端子５１に入力される信号は、図１，
３，４の微小値生成回路１１の出力である。つまり、書
き込み制御信号と読み出し制御信号の位相差を元に作ら
れた信号である。この信号を加算回路５２とラッチ５３
で構成する積分回路に入力する。この積分回路はこの発
明のループフィルタとして動作する。加算回路５２は入
力端子５１に入力される信号とラッチ５３の出力を加算
する。この際、ラッチ出力に一定の既定値の重みをかけ
てもよい。加算回路５２の入出力ビット数は、物理的に
有限で有るため出力を飽和処理する必要があるが、ここ
ではダイナミックレンジを十分大きくするよう大きいビ
ット数を持たせる必要がある。

【００２８】しかし、それでもモード移行時等、回転装
置の回転周波数が既定値に至っていない場合は、ダイナ
ミックレンジが不足である。従って、加算回路５２の出
力からオーバーフロー検出回路５４でダイナミックレン
ジを越える場合を検出する。この検出結果から、ラッチ
５３をクリアしてラッチ内情報を零にする。以上の動作
を行うことで、特殊な場合の回路誤動作を防ぐことが可
能となる。

【００２９】また、ＶＴＲではスチル・スロー・キュー
・レビュー等の特殊再生がある。この場合、サーボ回路
の基準信号は垂直同期周波数より幾分周波数をずらして
再生水平同期周波数を既定値にする、いわゆるｆＨ補正
をかける。これは、特殊再生時には、再生信号の１垂直
同期期間に含まれる水平同期信号個数が標準値からずれ
るために行う処理である。この対応には、上述のように
サーボ基準信号周波数を既定値から幾分変位させて出力
する。この発明でもこの方法が採用でき、従来サーボ回
路をなんら変更することがなくシステムを構成できる。

【００３０】この場合の読み出し制御回路の構成例を図
６に示す。図６で発振器６１は水晶発振子６２で安定な
周波数信号を発振させる。この発振周波数を分周回路６
３で分周する際に、分周比Ｎを分周比制御信号６４で可
変することで、分周回路６３の出力である基準信号６５
の周波数を変えることで対応できる。マイコン６６等か
ら、特殊再生モードに対応した分周比で分周比制御信号
６４を出力してやればよい。

【００３１】また、ストップ状態から再生を開始した直
後のように、シリンダの回転数が既定の回転数に達して
いない場合など過渡応答期間は、この発明の各実施例を
用いることはかえってサーボ回路のモード立ち上がり特
性に対して悪影響を与えるものである。従って、このよ
うなモード移行時は、この発明の回路動作を停止するこ
とが望ましい。図１，図３，図４において位相検出回路
８、比較器１０、微小値生成回路１１、ループフィルタ
１２のいずれかの信号を零にすることで回路動作を停止
させることが可能である。

【００３２】図１、図３、図４の各実施例においては、
ループフィルタ１２出力に選択回路２０１を設けて信号
をカットする機能例を示した。この際、マイコン２０２
から出力されるモード移行信号で選択回路２０１を制御
する。このモード移行信号は、サーボ回路１４のドライ
ブ回路１８を制御する制御信号から位相ロックを検出す
る位相ロック検出回路２０３より作成できる。つまり、
制御信号がある既定電圧範囲に入っていれば、位相ロッ
クしていると判断できるからである。この位相ロック検
出回路２０３の信号をモード移行信号としてもよいが、
図１、図３、図４では、マイコン２０２を介して上述の
選択回路２０１を制御する回路構成例を示した。

【００３３】別な簡便なる方法として、ＶＴＲのシステ
ムを制御するマイコン２０２でモード移行信号わ出力す
ることでも対応できる。例えば、ストップ状態から再生
にモードを移行した時点からサーボ回路１４が安定する
までの一定期間モード移行信号を出力することで対応が
可能である。

【００３４】

【発明の効果】以上説明したようにこの発明のＴＢＣ回
路によれば、ＶＴＲの再生位相オフセットの除去が可能
となるため、数ライン分のメモリでＴＢＣ回路を構成す
ることが可能となる。

【図面の簡単な説明】

【図１】この発明の一実施例を説明するためのシステム
図。

【図２】図１における制御の一例を説明するための特性
図。

【図３】この発明の他の実施例を説明するためのシステ
ム図。

【図４】この発明の第２の他の実施例を説明するための
システム図。

【図５】この発明の各実施例に用いるループフィルタの
具体例を説明するためのブロック図。

【図６】この発明の各実施例に用いる読み出し制御回路
の構成例を説明するためのブロック図。

【図７】ＶＴＲに適用された、従来のＴＢＣ回路を説明
するためのシステム図。

【図８】メモリ追い越しの不具合を説明するための説明
図。

【図９】レーザーディスクに適用された、従来のＴＢＣ
回路を説明するためのシステム図。

【符号の説明】

１…シリンダ、２…信号処理回路信号、３…メモリ、４
…分離回路、５…書き込み制御回路、６…基準信号発生
器、７…読み出し制御回路、８…位相検出回路、１０…
比較器、１１…微小値生成回路、１２…ループフィル
タ、１３…移相器、１４…サーボ回路、１６…位相比較
器、１７…加算器、１８…モータドライブ回路、２０…
速度比較器、２０１…選択回路、２０２…マイコン、２
０３…位相ロック検出回路。

Claims (9)

【特許請求の範囲】
1. 【請求項１】 記録媒体に記録された信号を回転装置を
   用いて再生し、その再生信号に含まれる時間軸基準信号
   に位相同期したメモリ書き込み制御信号とメモリ書き込
   みクロックを生成する書き込み制御回路と、 安定した周波数の信号からメモリ読み出し制御信号とメ
   モリ読み出しクロックと基準信号を生成する読み出し制
   御回路と、 前記メモリ書き込み制御信号と前記メモリ読み出し制御
   信号の位相差を検出する検出手段と、 前記読み出し制御回路の生成する基準信号の位相を推移
   して新たな基準信号とし、該基準信号に基づいて前記記
   録媒体から信号を再生する回転装置の回転位相を制御す
   る制御手段とからなることを特徴とするＴＢＣ回路。
2. 【請求項２】 前記メモリ書き込み制御信号とメモリ読
   み出し制御信号の位相差を検出し、検出位相差と基準信
   号とを比較した結果から、極性を有する既定微小量を生
   成して、生成した既定微小量でもって、前記基準信号の
   位相を推移せしめ新たな基準信号となし、前記記録媒体
   から信号を再生する回転装置の回転位相を制御すること
   をを特徴とする請求項１記載のＴＢＣ回路。
3. 【請求項３】 記録媒体に記録された信号を回転装置を
   用いて再生し、その再生信号中の時間軸基準信号に位相
   同期したメモリ書き込み制御信号とメモリ書き込みクロ
   ックを生成する書き込み制御回路と、 安定した周波数の信号からメモリ読み出し制御信号とメ
   モリ読み出しクロックと基準信号を生成する読み出し制
   御回路と、 前記メモリ書き込み制御信号とメモリ読み出し制御信号
   の位相差を検出する検出手段と、 前記手段により検出された位相差と基準信号とを比較し
   た結果から、極性を有する既定微小値を生成する生成手
   段と、 前記手段により生成された既定微小値を前記記録媒体か
   ら信号を再生する回転装置の回転位相を制御する位相制
   御回路の位相比較結果に加算する加算手段とからかるこ
   とを特徴とするＴＢＣ回路。
4. 【請求項４】 記録媒体に記録された信号を回転装置を
   用いて再生し、その再生信号中の時間軸基準信号に位相
   同期したメモリ書き込み制御信号とメモリ書き込みクロ
   ックを生成する書き込み制御回路と、 安定した周波数の信号からメモリ読み出し制御信号とメ
   モリ読み出しクロックと基準信号を生成する読み出し制
   御回路と、 前記メモリ書き込み制御信号とメモリ読み出し制御信号
   の位相差を検出する検出手段と、 前記手段により検出された位相差と基準信号とを比較し
   た結果から、極性を有する既定微小値を生成する生成手
   段と、 前記記録媒体から信号を再生する回転装置の回転位相を
   制御する位相制御回路の位相誤差と前記回転装置の回転
   数制御回路の速度誤差を加算したものに生成した既定微
   小値を加算する加算手段とからなることを特徴とするＴ
   ＢＣ回路。
5. 【請求項５】 前記位相差検出に不感帯を設けたことを
   特徴する請求項１乃至４のいずれかに記載のＴＢＣ回
   路。
6. 【請求項６】 記録媒体に記録されている信号が複数個
   ある場合、前記微小信号で制御した回転装置を用いて再
   生した複数の再生信号を分離し、分離した複数信号のう
   ち少なくとも１つから再生基準信号を分離して前記メモ
   リ書き込み制御信号を作成してなることを特徴とする請
   求項１乃至５のいずれかに記載のＴＢＣ回路。
7. 【請求項７】 生成された微少値を積分するループフィ
   ルタを介したものを新たな制御信号として、該制御信号
   がループフィルタのダイナミックレンジを越えた場合に
   は、この制御信号をループフィルタのダイナミックレン
   ジ中央にリセットすることを特徴とする請求項１乃至６
   のいずれかに記載のＴＢＣ回路。
8. 【請求項８】 スチル、早送り再生、巻き戻し再生等の
   特殊再生時は、前記メモリ読み出し制御回路で生成する
   基準信号周波数を通常再生時と異ならすことを特徴する
   請求項１乃至６のいずれかに記載のＴＢＣ回路。
9. 【請求項９】 停止状態から再生へのモード移行時等、
   前記回転装置の過渡応答期間は、前記書き込み制御信号
   と読み出し制御信号の位相差を検出して、前記回転装置
   の回転位相を制御する動作を停止することを特徴とする
   請求項１乃至６のいずれかに記載のＴＢＣ回路。