JPH08201849A - 液晶表示装置及びその製造方法 - Google Patents

液晶表示装置及びその製造方法

Info

Publication number
JPH08201849A
JPH08201849A JP1229895A JP1229895A JPH08201849A JP H08201849 A JPH08201849 A JP H08201849A JP 1229895 A JP1229895 A JP 1229895A JP 1229895 A JP1229895 A JP 1229895A JP H08201849 A JPH08201849 A JP H08201849A
Authority
JP
Japan
Prior art keywords
film
liquid crystal
crystal display
display device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1229895A
Other languages
English (en)
Other versions
JP3225772B2 (ja
Inventor
Masatoshi Wakagi
政利 若木
Kenichi Kizawa
賢一 鬼沢
Masahiko Ando
正彦 安藤
Toshiteru Kaneko
寿輝 金子
Tetsuo Minemura
哲郎 峯村
Toshihiro Okada
智弘 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1229895A priority Critical patent/JP3225772B2/ja
Priority to US08/588,446 priority patent/US5777702A/en
Priority to EP96100908A priority patent/EP0724183B1/en
Priority to DE69622607T priority patent/DE69622607T2/de
Priority to KR1019960001879A priority patent/KR960029834A/ko
Priority to CN96102587A priority patent/CN1075201C/zh
Publication of JPH08201849A publication Critical patent/JPH08201849A/ja
Application granted granted Critical
Publication of JP3225772B2 publication Critical patent/JP3225772B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【構成】正スタガ構造を有する薄膜トランジスタを具備
する液晶表示装置において、金属膜からなるドレイン配
線とゲート配線の端子部を画素電極と同一の透明導電膜
で被覆する。ドレイン配線とゲート配線の端子部及び画
素電極の透明導電膜をリフトオフ法で加工する工程を含
む製造方法。 【効果】ドレイン配線を導電率の高い金属膜で構成する
ため、ドレイン電圧の電位勾配が少なく高画質の表示が
可能。ドレイン配線とゲート配線の端子部を透明導電膜
で被覆するため、端子接続の信頼性が高い。また、リフ
トオフ法を用いるため簡略な工程で製造できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタ（ＴＦ
Ｔ）によって駆動するアクティブマトリクス型液晶表示
装置及びその製造方法に関する。
【０００２】
【従来の技術】近年、性能価格比の高いＴＦＴ駆動のア
クティブマトリクス型液晶表示（LCD)装置に対する要求
が高まっている。これの実現のためには、アモルファス
シリコン（ａ−Ｓｉ）膜を適用したＴＦＴ−ＬＣＤの製
造プロセスコストの低減、すなわち製造工程数の低減，
スループットの向上及び歩留まりの向上等を図ることが
必要である。このような目的のため、特公平4−26084号
では、絶縁基板上に被着された透明導電膜からなる第１
導電膜により形成された複数本の列選択線，各列選択線
と一体のドレイン電極，各画素位置に配列された表示画
素電極及びこれと一体のソース電極と，これらドレイ
ン，ソース電極上にまたがるように形成された半導体膜
と，この半導体膜上にゲート絶縁膜を介して被着された
第２層導電膜により形成された複数本の行選択線及びこ
れと一体のゲート電極とを備え、前記半導体膜及びゲー
ト絶縁膜は前記行選択線及びこれと一体のゲート電極と
同一形状にパターニングされていることを特徴とするア
クティブマトリクス型表示装置を提案している。このよ
うな構造とすることによって、製造工程の簡略化を図る
と共に、電極配線の断切れを防止して信頼性向上及び歩
留まり向上を図っている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来技術による素子構造は製造工程の簡略化には有効であ
ったものの、液晶パネルと液晶駆動回路との接続部の信
頼性が不十分であるという問題があった。従って、この
接続工程及び信頼性試験における歩留まりが低く、価格
低減も困難であった。また、ドレイン配線に透明導電膜
を用いているため、配線抵抗が高く、ＬＣＤ画面表示で
濃度ムラがおこりやすいという欠点があった。
【０００４】本発明の目的は、以上のような従来技術に
おける問題点を解決し、簡略な工程で製造できると共
に、歩留まりが高く、しかも画像表示特性が優れた液晶
表示装置及びその製造方法を提供することにある。
【０００５】
【課題を解決するための手段】上述した目的は、図１及
び図２に示すように金属膜からなるドレイン及びゲート
配線の端部を透明導電膜を用いた構成にすることにより
達成される。本発明ではホトリソの工程数を従来法と比
較して増加させることなくドレイン及びゲート配線の端
子部を加工するため、この部分の構造として金属導電膜
を画素電極と同じ膜厚の透明導電膜で被覆した構成を考
案した。この構造を有する表示装置を作製する際には、
ドレイン及びゲート配線の端部の透明導電膜を、画素電
極と同一の透明導電膜で形成し、同一のリフトオフ工程
で加工することが可能である。
【０００６】本発明の表示装置の製造工程について図３
及び図４を用いて以下に記述する。まず、透明絶縁基板
１上に金属膜を形成し、ドレイン配線２，ソース電極３
及び付加容量用電極４に加工する（図３(ａ)，図４
(ａ)）。
【０００７】次いで、半導体層６，ゲート絶縁層７と金
属導電膜を形成加工しゲート配線８などを作製する（図
３(ｂ)，図４(ｂ)）。その上に保護性絶縁膜１０を形
成，レジストパターン１１を形成し、保護性絶縁膜をエ
ッチングしゲート配線やドレイン配線の端子部及び画素
電極部などを露出する（図３(ｃ)，図４(ｃ)）。
【０００８】その上に、透明導電膜を形成し、レジスト
を除去するリフトオフ法で不要部の透明電極を取り除く
ことにより、図１及び図２に示した構造の表示素子を作
製することができる。
【０００９】また、図５及び図６に示す構成の表示装置
を作製することにより、画素間の電気信号の干渉をより
低減することが可能である。この表示装置の製造工程に
ついて図７及び図８を用い以下に説明する。まず、透明
絶縁基板１上に金属導電膜を形成し、ドレイン配線２，
ソース電極３及び付加容量電極４に加工する（図７
(ａ)，図８(ａ)）。
【００１０】次いで、半導体層６，第１のゲート絶縁層
１６を形成した後、島状に加工する（図７(ｂ)，図８
(ｂ)）。この場合、第１のゲート絶縁層の膜厚は１００
ｎｍ以下、好ましくは５０ｎｍ以下が適当である。さら
に、第２のゲート絶縁層１７を形成した後、金属導電膜
を形成加工しゲート配線８を作製する（図７(ｃ)，図８
(ｃ)）。その上に保護性絶縁膜１０を形成，レジストパ
ターン１１を形成し、ゲート絶縁膜と保護性絶縁膜をエ
ッチングしゲート配線やドレイン配線の端子部及び画素
電極部などを露出する（図７(ｄ)，図８(ｄ)）。その上
に、透明導電膜を形成し、レジストを除去するリフトオ
フ法で不要部の透明電極を取り除くことにより、図５及
び図６に示した構造の表示装置を作製することができ
る。
【００１１】本発明の表示素子のドレイン及びゲート配
線の材料としては、Ａｌ，Ｃｒ，Ｍｏ，Ｔａ，Ｔｉ，
Ｗ，Ｎｂ，Ｆｅ，Ｃｏ，Ｎｉなどがあげられる。さら
に、これらの材料のうち２種類以上を積層してもよい。
また、半導体層の材料として、ａ−Ｓｉのほかに結晶相
を含むＳｉ膜を用いることも可能である。
【００１２】また、前記リフトオフ法で透明導電膜を加
工する際、レジスト及び加工した保護性絶縁膜，ゲート
絶縁膜の断面構造が、透明導電膜の加工精度に対して重
要な因子となる。透明導電膜の付周りを考慮すると，レ
ジストに対し保護性絶縁膜あるいは保護性絶縁膜とゲー
ト絶縁膜の積層が後退エッチされていることが望まし
い。これは、保護性絶縁膜やゲート絶縁膜に窒化シリコ
ン（ＳｉＮ）などを用い、ＳＦ6 などのガスを用いてド
ライエッチすることにより達成される。また、保護性絶
縁膜の膜厚あるいは保護性絶縁膜とゲート絶縁膜の膜厚
の和が、透明導電膜の膜厚の２倍、好ましくは３倍以上
であることが望ましい。
【００１３】さらに、２種類のレジストを積層して用い
る方法もある。２種類のレジストとして、例えば、下層
にポリイミド系レジスト（例えばポリイミド樹脂，ポリ
メチルメタクリレート，ポリメチルグルタルイミド，ポ
リメチルイソプロピルケトンなど）上層にノボラック系
のレジストを用いる。ポリイミド系レジストはアルカリ
現像液により侵食され上層のレジストより後退する。次
いで、保護性絶縁膜あるいはゲート絶縁膜をエッチング
し加工する。この際、特に後退エッチの必要はない。そ
の後、透明導電膜を形成し、リフトオフ法により加工す
る。
【００１４】透明導電膜として結晶ＩＴＯ（Ｉｎ酸化物
にＳｎ酸化物が添加された透明電極材料）を用いる場
合、約１００℃以上に基板温度を設定する必要がある。
耐熱性に問題のあるレジストを使用する場合には、低温
で非晶質ＩＴＯ膜を形成してから、レジスト剥離後、熱
処理してＩＴＯを結晶化してもよい。
【００１５】また、レジスト剥離には、レジスト剥離液
を用いるが、テープを用いて剥離する方法や、テープで
剥離したあと剥離液を用いる方法なども考えられる。
【００１６】
【作用】従来素子構造では、ゲート配線には低抵抗の金
属材料（Ａｌ，Ｃｒ，Ｔａ等）が用いられる一方、構造
単純化による製造工程数短縮を目的にドレイン配線には
ソース電極及び画素電極と同一のＩＴＯが用いられる。
このようにすることによりドレイン配線，ソース電極及
び画素電極を１回の膜堆積，ホトリソ工程で作製でき
る。さらに工程数短縮を進めた場合、半導体層及びゲー
ト絶縁層から成る薄膜トランジスタ層とゲート配線（ゲ
ート電極）層とを同一のホトリソ工程で作製することが
考えられる。従って、素子全体を被覆し画素電極に貫通
孔を有する保護性絶縁膜のホトリソ工程を含め、前記ド
レイン配線，ソース電極及び画素電極のホトリソ工程、
及び前記薄膜トランジスタ層とゲート配線のホトリソ工
程の３回のホトリソ工程で作製できる。
【００１７】一方、液晶駆動回路（テープキャリアパッ
ケージ：ＴＣＰ上に搭載）と基板上のゲート・ドレイン
配線とは一般に異方性導電膜を用いて接続される。この
場合、基板周辺部で液晶駆動回路との接続にドレイン配
線端子はＩＴＯであるが、ゲート配線端子は金属が用い
られることになる。これまでの実績から金属端子と前記
ＴＣＰとの接続は信頼性が不十分である。これに対し
て、ＩＴＯは化学的に安定であるため、ＴＣＰとの接続
の信頼性が高い。このため、配線端子はＩＴＯで被覆構
成することにより素子の信頼性を向上できる。
【００１８】また、従来装置構造ではドレイン配線にＩ
ＴＯが用いられていた。これに対してドレイン配線を金
属導電膜で構成すると、配線の抵抗を低減することがで
きる。このため、ドレイン配線始点と末端での電位勾配
が減少し、輝度ムラなどの画像表示特性を改善できる。
【００１９】上述した背景において本発明の構造及び製
造方法は、ホトリソ工程を増やすことなく、前記ドレイ
ン配線を金属導電膜で構成し、かつドレイン及びゲート
配線端子部をＩＴＯで被覆構成できるように作用するも
のである。より具体的には、前記保護性絶縁膜あるいは
保護性絶縁膜とゲート絶縁膜をホトリソで加工した後、
レジストパターン上からＩＴＯ膜を堆積しこれをリフト
オフ法によってパターニングする。この作製法により、
ホトリソの工程数を従来法と比較して増やすことなく、
画像表示特性に優れ周辺回路との接続の信頼性が高い表
示素子を作製することが可能になる。
【００２０】
【実施例】以下、本発明の実施例をさらに詳細に説明す
る。
【００２１】〔実施例１〕図１及び図２に作製した液晶
表示装置のＴＦＴ基板の模式図を示す。これらの図及び
図３から図８を用いて本実施例を説明する。
【００２２】よく洗浄したガラス基板などの透明絶縁基
板１上にＣｒをマグネトロンスパッタリング法で、基板
温度１００℃，膜厚１５０ｎｍとして作製した。引き続
き、Ｃｒをエッチングによりドレイン配線２，ソース電
極３及び付加容量電極４に加工した。この際エッチング
液としてＣｅ(ＮＨ4)2(ＮＯ)6にＨＮＯ3を適量添加した
水溶液を用いた。Ｃｒ膜の端部のテーパ角は約１０°で
あった。
【００２３】次に、作製した基板をＲＦプラズマＣＶＤ
装置に設置し、ＰＨ3 プラズマ処理を加えた後、半導体
層６としてａ−Ｓｉ：Ｈ膜を形成した。基板温度は２５
０℃とし、モノシランＳｉＨ4 を原料ガスに用いて作製
した。膜厚は１８ｎｍとした。このように薄くする理由
は、パネルを完成させた場合半導体層に流れトランジス
タのオフ電流を増大させる原因となる光電流を抑制する
ためである。引き続いて同一チャンバ内でこの上にゲー
ト絶縁膜７のＳｉＮ層を形成した。基板温度は半導体層
と同じ２５０℃としＳｉＨ4，ＮＨ3、及びＮ2 の混合ガ
スを原料ガスとして用い、３００ｎｍの膜厚に作製し
た。
【００２４】次いで、ゲート配線８のＣｒをマグネトロ
ンスパッタリング法で、基板温度１００℃，膜厚１５０
ｎｍとして作製した。引き続き、Ｃｒをエッチングによ
りゲート電極に加工した。この際エッチング液としてＣ
ｅ(ＮＨ4)2(ＮＯ)6 にＨＮＯ3 を適量添加した水溶液を
用いた。さらに同じマスクパターンを用い、ドライエッ
チング法によって半導体層及びゲート絶縁膜をパターニ
ングした。この方法により、ゲート配線Ｃｒを半導体層
及びゲート絶縁膜パターン幅に対し片側約１.５μｍ 後
退して加工できた。この後退量はゲート電極とソース・
ドレイン電極間のショートを防止するのに必要十分な距
離である。
【００２５】この上に保護性絶縁膜１０(ＳｉＮ)をＲＦ
プラズマＣＶＤ法によって形成後、図２に示す平面構造
の端子部レジストパターン（抜穴）１１をホトリソ工程
によって作製し、ドライエッチング法によって保護性絶
縁膜を除去し図５に示すように、ゲート配線端子部９の
Ｃｒ及びソース及びドレイン配線端子部５のＣｒ及び画
素電極とそれに接続するソース電極と付加容量電極のＣ
ｒを露出した。次いで、レジスト剥離する前にスパッタ
リング法で膜厚１４０ｎｍのＩＴＯ膜を堆積した。ＩＴ
Ｏ膜堆積後、前記レジストを剥離し、レジスト上のＩＴ
Ｏ膜をリフトオフした。
【００２６】本発明の液晶表示装置はＴＦＴ側基板の端
子部が全てＩＴＯに被覆構成されている。このため、対
向基板と張り合わせ液晶を注入し液晶表示素子を作製し
た後、周辺回路と接続する際に安定した接続特性が得ら
れることがわかった。また、輝度ムラも小さく良好な表
示特性が得られることがわかった。
【００２７】〔実施例２〕実施例１と同じ膜形成及びエ
ッチング方法でガラス基板などの透明絶縁基板１上にド
レイン配線２，ソース電極３及び付加容量電極４を形成
した。次に、作製した基板をＲＦプラズマＣＶＤ装置に
設置し、ＰＨ3 プラズマ処理を加えた後、半導体層６と
して微結晶Ｓｉ膜を形成した。基板温度は３００℃と
し、ＳｉＦ4＋Ｈ2 を原料ガスに用いて作製した。膜厚
は１００ｎｍとした。
【００２８】ついで、実施例１と同じ膜形成及びエッチ
ング方法でゲート絶縁膜７，ゲート配線８，保護性絶縁
膜１０，ＩＴＯ膜を成膜加工し、図１に示す断面構造の
TFT側基板を有する液晶表示装置を作製した。
【００２９】周辺回路との接続特性を調べた結果、安定
した特性が得られることがわかった。また、良好な表示
特性が得られた。
【００３０】〔実施例３〕実施例１と同じ膜形成及びエ
ッチング方法でガラス基板などの透明絶縁基板１上にゲ
ート絶縁膜７のＳｉＮ層までを形成した。次いで、ゲー
ト配線８のＡｌをマグネトロンスパッタリング法で、基
板温度１００℃，膜厚２５０ｎｍとして作製した。この
後、Ａｌ上に膜厚３０ｎｍのＣｒをマグネトロンスパッ
タリング法でＡｌに引き続いて作製した。この理由は、
ゲート配線端部においてＣｒとITOとの電気的接触をと
るためである。この後、ホトリソグラフィーによってゲ
ート配線８，ゲート絶縁膜７及び半導体層６をパターニ
ングした。その際、最初にＣｒを硝酸第２セリウムアン
モニウム水溶液でエッチングした後、Ａｌをリン酸，酢
酸，硝酸の混合水溶液を用いてオーバエッチングにより
レジストパターン端部より後退させた。次いでＣｒを前
述したと同様な方法で再エッチングした。引き続き、ド
ライエッチング法によってゲート絶縁膜７及び半導体層
６をパターニングした。測定した結果、ゲート電極（Ｃ
ｒ／Ａｌ）の半導体層及びゲート絶縁膜パターン幅に対
する後退量は片側約１.５μｍ であった。
【００３１】この上に保護性絶縁膜１０をＲＦプラズマ
ＣＶＤ法によって形成後、図５に示すようにゲート配線
端子部，ドレイン配線端子部及び画素電極を構成するレ
ジストパターンをホトリソ工程によって作製した。ドラ
イエッチング法によって保護性絶縁膜を除去しゲート配
線端子のＣｒ／Ａｌ，ドレイン配線端子部のＣｒ及び画
素電極に接続するソース電極と付加容量電極のＣｒを露
出した。次いで、レジスト剥離する前に、スパッタリン
グ法で膜厚１４０ｎｍのＩＴＯ膜を堆積した。ＩＴＯ膜
堆積後、前記レジストを剥離し、保護性絶縁膜パターン
上のＩＴＯ膜をリフトオフした。
【００３２】以上のように作製したＴＦＴ側基板を用い
て液晶表示装置を作製し、周辺回路と接続した結果、良
好な接続特性が得られることがわかった。また、輝度ム
ラの小さい良好な表示特性が得られた。
【００３３】〔実施例４〕図９及び図１０に本実施例で
作製した液晶表示装置のＴＦＴ側基板の模式図を示す。
本実施例では、ゲート絶縁層は２層の絶縁膜、すなわち
第１のゲート絶縁層１６と第２のゲート絶縁層１７から
構成される。また、補助容量は補助容量電極４とゲート
配線８との間に第２のゲート絶縁層１７のみが挿入され
る。チャネルが形成される半導体層６に接触する部分に
は良質の第１のゲート絶縁層１６が形成され、それ以外
の部分ではあまり膜質が問題にならないため、速い成膜
速度で作製した第２のゲート絶縁層１７が形成される。
これにより、ＴＦＴの特性を向上させることができると
同時に、製造時のスループットを高めることができる。
同時に、良質の第１のゲート絶縁層１６を用いて付加容
量を構成することができる。また、第１のゲート絶縁層
の厚みを薄くすることにより、小さな面積で大きな容量
値が得られる補助容量を形成することができる。
【００３４】本実施例の液晶表示装置では、まず実施例
１と同じ膜形成及びエッチング方法でガラス基板などの
透明絶縁基板１にドレイン配線２，ソース電極３を形成
した。次に、作製した基板をＲＦプラズマＣＶＤ装置に
設置し、ＰＨ3 プラズマ処理を加えた後、半導体層６の
ａ−Ｓｉ：Ｈ膜を実施例１と同じ方法で１８ｎｍの厚さ
で形成した。さらに、実施例１と同じ方法で第１のゲー
ト絶縁層１６のＳｉＮ膜を３０ｎｍの厚さで形成した。
半導体層６とゲート絶縁層１６を同じマスクパターンを
用いて図１２のように加工した後、再び基板をＲＦプラ
ズマＣＶＤ装置に設置し、実施例１と同じ方法で第２の
ゲート絶縁層１７のＳｉＮ膜を２７０ｎｍの厚さで形成
した。次いで、実施例１と同じ方法でゲート配線のＣｒ
を形成した。この第２のゲート絶縁層とＣｒとを同じマ
スクパターンを用いてパターニングし、ゲート配線８を
形成した。
【００３５】この上に、保護性絶縁膜（ＳｉＮ）をプラ
ズマＣＶＤ法で３００ｎｍの厚さに形成した後、ドライ
エッチング法によって保護性絶縁膜を除去しゲート配線
端子部９及びドレイン配線端子部５のＣｒ及び画素電極
部とそれに接続するソース電極及び付加容量電極のＣｒ
を露出した。次いで、レジスト剥離する前にスパッタリ
ング法で膜厚２００ｎｍのＩＴＯ膜を堆積した。ＩＴＯ
膜堆積後、前記レジストを剥離し、保護性絶縁膜パター
ン上のＩＴＯ膜をリフトオフした。
【００３６】以上のように作製したＴＦＴ側基板を用い
て液晶表示装置を作製し、周辺回路と接続した結果、良
好な接続特性が得られることがわかった。また、輝度ム
ラの小さい良好な表示特性が得られた。
【００３７】〔実施例５〕実施例４と同じ膜形成及びエ
ッチング方法でガラス基板などの透明絶縁基板１上にゲ
ート絶縁膜７のＳｉＮ層までを形成した。次いで、ゲー
ト配線８としてＡｌ２５０ｎｍとＣｒ３０ｎｍの積層膜
を作製した。この後、実施例３と同じ方法で、ホトリソ
グラフィーによってゲート配線８をパターニングした。
【００３８】この上に、保護性絶縁膜（ＳｉＮ）をプラ
ズマＣＶＤ法で３００ｎｍの厚さに形成した後、ドライ
エッチング法によって保護性絶縁膜を除去しゲート配線
端子部のＣｒ／Ａｌ及びドレイン配線端子部のＣｒ及び
画素電極部とそれに接続するソース電極と付加容量電極
のＣｒを露出した。次いで、レジスト剥離する前にスパ
ッタリング法で膜厚２００ｎｍのＩＴＯ膜を堆積した。
ＩＴＯ膜堆積後、前記レジストを剥離し、保護性絶縁膜
パターン上のＩＴＯ膜をリフトオフした。
【００３９】以上のように作製したＴＦＴ側基板を用い
て液晶表示装置を作製し、周辺回路と接続した結果、良
好な接続特性が得られることがわかった。また、輝度ム
ラの小さい良好な表示特性が得られた。
【００４０】〔実施例６〕実施例１及び実施例４におい
て、ＩＴＯ膜の替わりにＩＴＯ超微粒子を分散させた有
機溶媒を塗布しベーキングすることによって固形化した
後リフトオフする方法も適用できることを確認した。
【００４１】
【発明の効果】以上のように、本発明によれば液晶表示
装置の製造工程を簡略化でき、かつ信頼性に優れた端子
接続を実現することができる。従って、低コストで高信
頼性の液晶表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置のＴＦＴ側基板の平
面模式図。
【図２】図１のＡ−Ａ′断面模式図。
【図３】図１に示したＴＦＴ側基板の製造工程に沿った
平面模式図。
【図４】図１に示したＴＦＴ側基板の製造工程に沿った
平面模式図。
【図５】図１に示したＴＦＴ側基板の製造工程に沿った
平面模式図。
【図６】図３のＢ−Ｂ′断面模式図。
【図７】図４のＣ−Ｃ′断面模式図。
【図８】図５のＤ−Ｄ′断面模式図。
【図９】本発明による液晶表示装置のＴＦＴ側基板の平
面模式図。
【図１０】図９のＥ−Ｅ′断面模式図。
【図１１】図９に示したＴＦＴ側基板の製造工程に沿っ
た平面模式図。
【図１２】図９に示したＴＦＴ側基板の製造工程に沿っ
た平面模式図。
【図１３】図９に示したＴＦＴ側基板の製造工程に沿っ
た平面模式図。
【図１４】図９に示したＴＦＴ側基板の製造工程に沿っ
た平面模式図。
【図１５】図１１のＦ−Ｆ′断面模式図。
【図１６】図１２のＧ−Ｇ′断面模式図。
【図１７】図１３のＨ−Ｈ′断面模式図。
【図１８】図１４のＩ−Ｉ′断面模式図。
【符号の説明】
１…透明絶縁基板、２…ドレイン配線、３…ソース電
極、４…付加容量電極、５…ドレイン配線端子部、６…
半導体層、７…ゲート絶縁膜、８…ゲート配線、９…ゲ
ート配線端子部、１０…保護性絶縁膜、１１…レジスト
パターン(抜穴)、１２…レジスト、１３…画素電極、１
４…ドレイン配線端子部ＩＴＯ、１５…ゲート配線端子
部ＩＴＯ、１６…第１のゲート絶縁層、１７…第２のゲ
ート絶縁層。
フロントページの続き (72)発明者 金子 寿輝 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 峯村 哲郎 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 岡田 智弘 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】表面に、複数のドレイン配線と，前記複数
    のドレイン配線と交差する複数のゲート配線と，前記複
    数のドレイン配線と前記複数のゲート配線の各交差部に
    形成された正スタガ構造の薄膜トランジスタ、および前
    記薄膜トランジスタに接続された画素電極とが設けられ
    た第１の基板、 前記第１の基板に対向して配置された第２の基板、およ
    び前記第１の基板と第２の基板との間に封入された液晶
    とを備えた液晶表示装置において、 前記複数のドレイン配線は第１の金属膜、前記複数のゲ
    ート配線は第２の金属膜からなり、 前記複数のドレイン配線の各端子部は前記第１の金属膜
    を透明導電膜で被覆した構造であり、前記複数のゲート
    配線の各端子部は前記第２の金属膜を透明導電膜で被覆
    した構造であることを特徴とする液晶表示装置。
  2. 【請求項２】前記画素電極は透明導電膜で構成され、 前記画素電極を構成する透明導電膜と，前記複数のドレ
    イン配線の各端子部および前記複数のゲート配線の各端
    子部を被覆する透明導電膜は、ほぼ同一の材質で構成さ
    れることを特徴とする請求項１に記載の液晶表示装置。
  3. 【請求項３】前記画素電極のそれぞれに対応して、前記
    第１の金属膜と前記第２の金属膜との間に絶縁層を挾持
    して容量素子が形成され、前記容量素子を構成する前記
    第１の金属膜は前記画素電極に接続されることを特徴と
    する請求項１に記載の液晶表示装置。
  4. 【請求項４】前記容量素子を構成する前記第１の金属膜
    と前記第２の金属膜との間には、さらに半導体層が挾持
    されることを特徴とする請求項３に記載の液晶表示装
    置。
  5. 【請求項５】前記第１の金属膜は、Ａｌ，Ｃｒ，Ｍｏ，
    Ｔａ，Ｔｉ，Ｗ，Ｎｂ，Ｆｅ，Ｃｏ，Ｎｉから選ばれた
    少なくとも１種の材料から構成されることを特徴とする
    請求項１に記載の液晶表示装置。
  6. 【請求項６】前記第２の金属膜は、Ａｌ，Ｃｒ，Ｍｏ，
    Ｔａ，Ｔｉ，Ｗ，Ｎｂ，Ｆｅ，ＣｏおよびＮｉから選ば
    れた少なくとも１種の材料から構成されることを特徴と
    する請求項１に記載の液晶表示装置。
  7. 【請求項７】前記薄膜トランジスタは、前記第１の金属
    層からなるソース電極，ドレイン電極の上に半導体層，
    前記半導体層の上に絶縁層，前記絶縁層の上に前記第２
    の金属層からなるゲート電極をそれぞれ設けて形成さ
    れ、 前記半導体層は非晶質シリコンからなることを特徴とす
    る請求項１に記載の液晶表示装置。
  8. 【請求項８】前記薄膜トランジスタは、前記第１の金属
    層からなるソース電極，ドレイン電極の上に半導体層，
    前記半導体層の上に絶縁層，前記絶縁層の上に前記第２
    の金属層からなるゲート電極をそれぞれ設けて形成さ
    れ、 前記半導体層は結晶層を含むシリコンからなることを特
    徴とする請求項１に記載の液晶表示装置。
  9. 【請求項９】前記第１の基板は少なくとも前記薄膜トラ
    ンジスタを保護する保護性絶縁膜で覆われ、前記保護性
    絶縁膜の膜厚は前記透明導電膜の膜厚の２倍以上である
    ことを特徴とする請求項１に記載の液晶表示装置。
  10. 【請求項１０】前記薄膜トランジスタは、前記第１の金
    属層からなるソース電極，ドレイン電極の上に半導体
    層，前記半導体層の上に絶縁層，前記絶縁層の上に前記
    第２の金属層からなるゲート電極をそれぞれ設けて形成
    され、 前記第１の基板は少なくとも前記薄膜トランジスタを保
    護する保護性絶縁膜で覆われ、前記保護性絶縁膜と前記
    薄膜トランジスタを構成する絶縁膜の膜厚の和が、前記
    透明導電膜の膜厚の２倍以上であることを特徴とする請
    求項１に記載の液晶表示装置。
  11. 【請求項１１】基板上に第１の金属膜からなるソース電
    極及びドレイン配線を形成する工程と、 半導体膜，絶縁膜および第２の金属膜を順次形成し、前
    記半導体膜，絶縁膜および第２の金属膜を同一のマスク
    パターンを用いてパターニングする工程、 加工する工程と、 保護性絶縁膜を形成し、その上にホトレジストパターン
    を形成する工程と、 前記ホトレジストパターンにより前記保護性絶縁膜をパ
    ターニング後、その上に透明導電膜を形成する工程と、 リフトオフ法により、前記ホトレジストパターンが形成
    された領域における前記透明導電膜を除去し、ドレイン
    配線端子部，ゲート配線端子部および画素電極を形成す
    る工程と、を具備した液晶表示装置の製造方法。
  12. 【請求項１２】基板上に第１の金属膜からなるソース電
    極及びドレイン配線を形成する工程と、 半導体膜と第１の絶縁膜を順次形成し、前記半導体膜と
    第１の絶縁膜を同一のマスクパターンを用いてパターニ
    ングする工程と、 第２の絶縁膜と第２の金属膜を順次形成し、前記第２の
    絶縁膜と第２の金属膜を同一のマスクパターンを用いて
    パターニングし、前記第２の金属膜をゲート配線に加工
    する工程、 保護性絶縁膜を形成し、その上にホトレジストパターン
    を形成する工程、 前記ホトレジストパターンにより前記保護性絶縁膜をパ
    ターニング後、その上に透明導電膜を形成する工程、 リフトオフ法により、前記ホトレジストパターンが形成
    された領域における前記透明導電膜を除去し、ドレイン
    配線端子部，ゲート配線端子部および画素電極を形成す
    る工程と、を具備した液晶表示装置の製造方法。
JP1229895A 1995-01-30 1995-01-30 液晶表示装置の製造方法 Expired - Fee Related JP3225772B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP1229895A JP3225772B2 (ja) 1995-01-30 1995-01-30 液晶表示装置の製造方法
US08/588,446 US5777702A (en) 1995-01-30 1996-01-18 Liquid crystal display device and method of fabricating the same by patterning semiconductor, insulator, and gatelines with single mask
EP96100908A EP0724183B1 (en) 1995-01-30 1996-01-23 Liquid crystal display device and method of fabricating the same
DE69622607T DE69622607T2 (de) 1995-01-30 1996-01-23 Flüssigkristall-Anzeige und Verfahren zu ihrer Herstellung
KR1019960001879A KR960029834A (ko) 1995-01-30 1996-01-29 액정표시장치 및 그 제조방법
CN96102587A CN1075201C (zh) 1995-01-30 1996-01-30 液晶显示器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1229895A JP3225772B2 (ja) 1995-01-30 1995-01-30 液晶表示装置の製造方法

Publications (2)

Publication Number Publication Date
JPH08201849A true JPH08201849A (ja) 1996-08-09
JP3225772B2 JP3225772B2 (ja) 2001-11-05

Family

ID=11801428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1229895A Expired - Fee Related JP3225772B2 (ja) 1995-01-30 1995-01-30 液晶表示装置の製造方法

Country Status (6)

Country Link
US (1) US5777702A (ja)
EP (1) EP0724183B1 (ja)
JP (1) JP3225772B2 (ja)
KR (1) KR960029834A (ja)
CN (1) CN1075201C (ja)
DE (1) DE69622607T2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707513B2 (en) 2000-07-10 2004-03-16 International Business Machines Corporation Active matrix substrate and manufacturing method thereof
JP2005165286A (ja) * 2003-11-04 2005-06-23 Lg Phillips Lcd Co Ltd 水平電界印加型薄膜トランジスタ基板及びその製造方法
KR100668251B1 (ko) * 2000-02-21 2007-01-12 엘지.필립스 엘시디 주식회사 기판의 내장홈 형성방법
JP2007025703A (ja) * 2005-07-20 2007-02-01 Samsung Electronics Co Ltd アレイ基板及びその製造方法並びに表示装置
JP2009544058A (ja) * 2006-07-17 2009-12-10 ユニダイム 透明導電ナノ構造膜画素電極およびその製造方法
US7988514B2 (en) 2001-11-29 2011-08-02 Samsung Mobile Display Co., Ltd. Method of varying transmittance of transparent conductive layer, flat panel display device and manufacturing method thereof
JP2013080829A (ja) * 2011-10-04 2013-05-02 Dainippon Printing Co Ltd トップゲート型アクティブマトリックス基板、およびその製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5893624A (en) * 1996-07-05 1999-04-13 Seiko Instruments Inc. Liquid crystal display device
US6900855B1 (en) 1995-10-12 2005-05-31 Semiconductor Energy Laboratory Co., Ltd. Display device having resin black matrix over counter substrate
JP3404562B2 (ja) * 1996-11-18 2003-05-12 株式会社日立製作所 アクティブマトリクス型液晶表示装置
KR100244447B1 (ko) * 1997-04-03 2000-02-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
DE19731090C1 (de) * 1997-07-19 1998-11-19 Bosch Gmbh Robert Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren mit Speicherkapazitäten
JPH11101986A (ja) * 1997-09-26 1999-04-13 Sanyo Electric Co Ltd 表示装置及び表示装置用大基板
JP3941901B2 (ja) * 1998-04-28 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100291268B1 (ko) * 1998-07-08 2001-07-12 윤종용 액정표시장치
US6313481B1 (en) 1998-08-06 2001-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
JP2000275663A (ja) * 1999-03-26 2000-10-06 Hitachi Ltd 液晶表示装置とその製造方法
JP3916349B2 (ja) * 1999-06-15 2007-05-16 株式会社アドバンスト・ディスプレイ 液晶表示装置
KR100498630B1 (ko) * 1999-09-01 2005-07-01 엘지.필립스 엘시디 주식회사 액정표시장치
KR100469345B1 (ko) * 2001-11-22 2005-02-02 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 제조방법
JP2003228081A (ja) 2002-01-31 2003-08-15 Nec Corp 液晶表示装置及びその製造方法
TWI241430B (en) * 2002-03-01 2005-10-11 Prime View Int Corp Ltd Method for forming a bonding pad in a TFT array process for a reflective LCD and bonding pad formed by the same
TWI272556B (en) * 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
KR100606446B1 (ko) 2002-12-27 2006-07-31 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법
KR100904270B1 (ko) 2002-12-31 2009-06-25 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101282397B1 (ko) * 2004-12-07 2013-07-04 삼성디스플레이 주식회사 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
CN100498491C (zh) * 2005-10-26 2009-06-10 中华映管股份有限公司 液晶显示器及其薄膜晶体管阵列基板
US8785939B2 (en) * 2006-07-17 2014-07-22 Samsung Electronics Co., Ltd. Transparent and conductive nanostructure-film pixel electrode and method of making the same
CN111799280A (zh) 2020-07-20 2020-10-20 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2786628B2 (ja) * 1987-10-15 1998-08-13 シャープ株式会社 液晶パネルの電極構造
US5187604A (en) * 1989-01-18 1993-02-16 Hitachi, Ltd. Multi-layer external terminals of liquid crystal displays with thin-film transistors
KR960014823B1 (ko) * 1991-03-15 1996-10-21 가부시기가이샤 히다찌세이사구쇼 액정표시장치
JPH05142554A (ja) * 1991-11-25 1993-06-11 Matsushita Electric Ind Co Ltd アクテイブマトリクス基板
JP3392440B2 (ja) * 1991-12-09 2003-03-31 株式会社東芝 多層導体層構造デバイス
JPH05323375A (ja) * 1992-05-25 1993-12-07 Sanyo Electric Co Ltd 液晶表示装置
JPH06250211A (ja) * 1993-02-23 1994-09-09 Hitachi Ltd 液晶表示基板とその製造方法
US5691782A (en) * 1994-07-08 1997-11-25 Sanyo Electric Co., Ltd. Liquid-crystal display with inter-line short-circuit preventive function and process for producing same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668251B1 (ko) * 2000-02-21 2007-01-12 엘지.필립스 엘시디 주식회사 기판의 내장홈 형성방법
US6707513B2 (en) 2000-07-10 2004-03-16 International Business Machines Corporation Active matrix substrate and manufacturing method thereof
KR100443804B1 (ko) * 2000-07-10 2004-08-09 인터내셔널 비지네스 머신즈 코포레이션 액티브 매트릭스 기판 및 표시 장치
US6859252B2 (en) 2000-07-10 2005-02-22 International Business Machines Corporation Active matrix substrate and manufacturing method thereof
US7988514B2 (en) 2001-11-29 2011-08-02 Samsung Mobile Display Co., Ltd. Method of varying transmittance of transparent conductive layer, flat panel display device and manufacturing method thereof
JP2005165286A (ja) * 2003-11-04 2005-06-23 Lg Phillips Lcd Co Ltd 水平電界印加型薄膜トランジスタ基板及びその製造方法
US7599034B2 (en) 2003-11-04 2009-10-06 Lg Display Co., Ltd. Thin film transistor substrate of a horizontal electric field type LCD and fabricating method thereof
JP2007025703A (ja) * 2005-07-20 2007-02-01 Samsung Electronics Co Ltd アレイ基板及びその製造方法並びに表示装置
JP2009544058A (ja) * 2006-07-17 2009-12-10 ユニダイム 透明導電ナノ構造膜画素電極およびその製造方法
JP2013080829A (ja) * 2011-10-04 2013-05-02 Dainippon Printing Co Ltd トップゲート型アクティブマトリックス基板、およびその製造方法

Also Published As

Publication number Publication date
EP0724183B1 (en) 2002-07-31
EP0724183A3 (en) 1997-03-19
DE69622607D1 (de) 2002-09-05
JP3225772B2 (ja) 2001-11-05
KR960029834A (ko) 1996-08-17
DE69622607T2 (de) 2003-03-13
CN1153313A (zh) 1997-07-02
CN1075201C (zh) 2001-11-21
EP0724183A2 (en) 1996-07-31
US5777702A (en) 1998-07-07

Similar Documents

Publication Publication Date Title
JPH08201849A (ja) 液晶表示装置及びその製造方法
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
US8236628B2 (en) Array substrate and manufacturing method
JP2771820B2 (ja) アクティブマトリクスパネル及びその製造方法
US6338989B1 (en) Array substrate for use in liquid crystal display device and method of manufacturing the same
US9716110B2 (en) Array substrate, method for manufacturing the same, and display device
US6323051B1 (en) Method of manufacturing liquid crystal display
US7718994B2 (en) Array substrates for use in liquid crystal displays and fabrication methods thereof
US7037769B2 (en) Thin film transistor and multilayer film structure and manufacturing method of same
JP3524029B2 (ja) トップゲート型ｔｆｔ構造を形成する方法
JP4169811B2 (ja) 薄膜トランジスタの製造方法
US7019797B2 (en) Array substrate for liquid crystal display device and manufacturing method thereof
JP2004515045A (ja) 透明導電層の導電率の増大方法
JPH06208137A (ja) 薄膜トランジスタマトリクスの製造方法
JP2000002886A (ja) 液晶表示装置の製造方法
JP2678044B2 (ja) アクティブマトリクス基板の製造方法
US8003451B2 (en) Method of manufacturing array substrate of liquid crystal display device
US7125756B2 (en) Method for fabricating liquid crystal display device
JPH0580650B2 (ja)
JP3234168B2 (ja) Ｔｆｔアレイ基板の製造方法
JP4034376B2 (ja) アクティブマトリクス方式液晶表示装置の製造方法
JP2715521B2 (ja) 薄膜トランジスタの製造方法
JP2011222688A (ja) 薄膜のパターニング方法及び表示パネルの製造方法
JPH08262491A (ja) 液晶表示素子およびその製造方法
KR100205867B1 (ko) 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees