JPH08203823A - 半導体基板及びその製造方法 - Google Patents
半導体基板及びその製造方法Info
- Publication number
- JPH08203823A JPH08203823A JP7011213A JP1121395A JPH08203823A JP H08203823 A JPH08203823 A JP H08203823A JP 7011213 A JP7011213 A JP 7011213A JP 1121395 A JP1121395 A JP 1121395A JP H08203823 A JPH08203823 A JP H08203823A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- sic
- molecular beam
- semiconductor substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Carbon And Carbon Compounds (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 Ｓｉ基板上に結晶性及び表面平坦性に優れた
ＳｉＣ膜が形成された半導体基板を得る。 【構成】 Ｓｉ基板１１上にＳｉＣ単結晶をヘテロエピ
タキシャル成長させることによりＳｉＣ膜１２が形成さ
れた半導体基板１０に関し、ＳｉＣ単結晶の初期成長時
に分子線成膜装置２０を用いてＳｉ基板１１を５００℃
以上８５０℃以下に加熱しながらＣを含有する分子線を
照射してＳｉ基板上にＣとＳｉとを含むアモルファス層
１２ａを形成した後、このＳｉ基板を８５０℃以上１０
００℃以下に加熱してアモルファス層を結晶化させてＳ
ｉＣ薄膜１２ｂを形成する。更にこのＳｉＣ薄膜１２ｂ
上にＳｉ基板を８５０℃以上１０００℃以下に加熱しな
がらＣ及びＳｉの分子線を同時に又は交互に照射してＳ
ｉＣ単結晶をヘテロキャピタキシャル成長させることに
よりＳｉＣ膜１２を形成する。
ＳｉＣ膜が形成された半導体基板を得る。 【構成】 Ｓｉ基板１１上にＳｉＣ単結晶をヘテロエピ
タキシャル成長させることによりＳｉＣ膜１２が形成さ
れた半導体基板１０に関し、ＳｉＣ単結晶の初期成長時
に分子線成膜装置２０を用いてＳｉ基板１１を５００℃
以上８５０℃以下に加熱しながらＣを含有する分子線を
照射してＳｉ基板上にＣとＳｉとを含むアモルファス層
１２ａを形成した後、このＳｉ基板を８５０℃以上１０
００℃以下に加熱してアモルファス層を結晶化させてＳ
ｉＣ薄膜１２ｂを形成する。更にこのＳｉＣ薄膜１２ｂ
上にＳｉ基板を８５０℃以上１０００℃以下に加熱しな
がらＣ及びＳｉの分子線を同時に又は交互に照射してＳ
ｉＣ単結晶をヘテロキャピタキシャル成長させることに
よりＳｉＣ膜１２を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、Ｓｉ基板上にＳｉＣ単
結晶をヘテロエピタキシャル成長させることによりＳｉ
Ｃ膜が形成された半導体基板及びその製造方法に関する
ものである。
結晶をヘテロエピタキシャル成長させることによりＳｉ
Ｃ膜が形成された半導体基板及びその製造方法に関する
ものである。
【０００２】
【従来の技術】ＳｉＣからなる半導体は、シリコン（Ｓ
ｉ）或いはＧａＡs等の半導体と比べて禁制帯幅が大き
いことから波長の短い青色、緑色の発光素子への応用が
期待され、また機械的強度が高く耐熱性及び耐放射線性
にも優れることから、高温環境で動作するトランジスタ
や宇宙環境等で動作する耐環境トランジスタへの応用が
期待されている。このＳｉＣには立方晶（以下、３Ｃと
いう）、六方晶（以下、６Ｈ及び４Ｈという）及び菱面
体晶（以下、１５Ｒという）等の多形が存在する。その
中で３Ｃ−ＳｉＣは単結晶の育成が現在の技術では不可
能であるため、ヘテロエピタキシャル成長で作製せざる
を得ない。この３Ｃ−ＳｉＣ用の基板材料としては６Ｈ
−ＳｉＣ、Ｓｉ等が用いられてきたが、６Ｈ−ＳｉＣ基
板は高価でありしかも大口径のものが得られないという
欠点をもつため、Ｓｉ基板上に３Ｃ−ＳｉＣを作製する
技術が模索されてきた（例えば、吉田貞史ら「ＳｉＣ耐
環境光素子の研究」、電総研彙報, p404-p419, Vol.48,
1984）。この従来の技術では化学気相成長法（ＣＶＤ
法）等によりＳｉ基板上に結晶性の優れた３Ｃ−ＳｉＣ
薄膜を作製している。
ｉ）或いはＧａＡs等の半導体と比べて禁制帯幅が大き
いことから波長の短い青色、緑色の発光素子への応用が
期待され、また機械的強度が高く耐熱性及び耐放射線性
にも優れることから、高温環境で動作するトランジスタ
や宇宙環境等で動作する耐環境トランジスタへの応用が
期待されている。このＳｉＣには立方晶（以下、３Ｃと
いう）、六方晶（以下、６Ｈ及び４Ｈという）及び菱面
体晶（以下、１５Ｒという）等の多形が存在する。その
中で３Ｃ−ＳｉＣは単結晶の育成が現在の技術では不可
能であるため、ヘテロエピタキシャル成長で作製せざる
を得ない。この３Ｃ−ＳｉＣ用の基板材料としては６Ｈ
−ＳｉＣ、Ｓｉ等が用いられてきたが、６Ｈ−ＳｉＣ基
板は高価でありしかも大口径のものが得られないという
欠点をもつため、Ｓｉ基板上に３Ｃ−ＳｉＣを作製する
技術が模索されてきた（例えば、吉田貞史ら「ＳｉＣ耐
環境光素子の研究」、電総研彙報, p404-p419, Vol.48,
1984）。この従来の技術では化学気相成長法（ＣＶＤ
法）等によりＳｉ基板上に結晶性の優れた３Ｃ−ＳｉＣ
薄膜を作製している。
【０００３】
【発明が解決しようとする課題】しかし、上記従来の方
法で作製された３Ｃ−ＳｉＣ薄膜の表面にはステップフ
ローに起因した凹凸が存在するか、或いはＳｉＣ／Ｓｉ
界面の形成時に生じるピットが存在するため、マイクロ
ラフネスＲmaxは２００ｎｍ程度となり、この半導体基
板により電界効果型トランジスタ（ＦＥＴ）を作製した
ときには、上記凹凸やピットがパターンエラーを発生さ
せたり、或いはその移動度（mobility）を低下させる原
因となっていた。そのためＳｉ基板上に結晶性と表面平
坦性がともに優れたＳｉＣ膜を有する半導体基板の出現
が求められていた。本発明の目的は、Ｓｉ基板上に結晶
性及び表面平坦性に優れたＳｉＣ膜が形成された半導体
基板及びその製造方法を提供することにある。
法で作製された３Ｃ−ＳｉＣ薄膜の表面にはステップフ
ローに起因した凹凸が存在するか、或いはＳｉＣ／Ｓｉ
界面の形成時に生じるピットが存在するため、マイクロ
ラフネスＲmaxは２００ｎｍ程度となり、この半導体基
板により電界効果型トランジスタ（ＦＥＴ）を作製した
ときには、上記凹凸やピットがパターンエラーを発生さ
せたり、或いはその移動度（mobility）を低下させる原
因となっていた。そのためＳｉ基板上に結晶性と表面平
坦性がともに優れたＳｉＣ膜を有する半導体基板の出現
が求められていた。本発明の目的は、Ｓｉ基板上に結晶
性及び表面平坦性に優れたＳｉＣ膜が形成された半導体
基板及びその製造方法を提供することにある。
【０００４】
【課題を解決するための手段】図１に示すように、本発
明はＳｉ基板１１上にＳｉＣ単結晶をヘテロエピタキシ
ャル成長させることによりＳｉＣ膜１２が形成された半
導体基板１０の改良である。その特徴ある構成は、Ｓｉ
Ｃ膜１２の表面のマイクロラフネスＲmaxが０．１ｎｍ
〜１００ｎｍ、好ましくは０．１ｎｍ〜１０ｎｍである
ことにある。原子の大きさから０．１ｎｍ未満にするこ
とは不可能であり、１００ｎｍを越えると上述したよう
にＳｉＣ薄膜の表面の凹凸やピットに起因してパターン
エラーを生じたり、或いは移動度が低下しやすくなる。
ここで、マイクロラフネス（microroughness）は微視的
ラフネスであって、１μｍ以下数ｎｍのオーダをいう。
明はＳｉ基板１１上にＳｉＣ単結晶をヘテロエピタキシ
ャル成長させることによりＳｉＣ膜１２が形成された半
導体基板１０の改良である。その特徴ある構成は、Ｓｉ
Ｃ膜１２の表面のマイクロラフネスＲmaxが０．１ｎｍ
〜１００ｎｍ、好ましくは０．１ｎｍ〜１０ｎｍである
ことにある。原子の大きさから０．１ｎｍ未満にするこ
とは不可能であり、１００ｎｍを越えると上述したよう
にＳｉＣ薄膜の表面の凹凸やピットに起因してパターン
エラーを生じたり、或いは移動度が低下しやすくなる。
ここで、マイクロラフネス（microroughness）は微視的
ラフネスであって、１μｍ以下数ｎｍのオーダをいう。
【０００５】本発明の半導体基板の第１の製造方法は、
ＳｉＣ単結晶の初期成長時に図２に示す分子線成膜装置
２０を用いて、図１に示すようにＳｉ基板１１を５００
℃以上８５０℃以下に加熱しながらＣを含有する分子線
を照射してＳｉ基板１１上にＣとＳｉとを含むアモルフ
ァス層１２ａを形成する工程（図１（ａ），（ｂ））
と、このアモルファス層１２ａを形成したＳｉ基板１１
を８５０℃以上１０００℃以下に加熱してアモルファス
層１２ａを結晶化させることによりＳｉＣ薄膜１２ｂを
形成する工程と（図１（ｃ））を含むことを特徴とす
る。ここで、アモルファス層を形成するときのＳｉ基板
の温度が５００℃未満では分子線を照射しても反応せ
ず、８５０℃を越えると最終的に得られるＳｉＣ膜１２
の結晶性が劣化する。このときの好ましい基板温度は７
００℃以上８００℃以下である。またアモルファス層を
結晶化させるときのＳｉ基板の温度が８５０℃未満では
結晶化せず、１０００℃を越えると最終的に得られるＳ
ｉＣ膜１２中の不純物が増加する。このときの好ましい
基板温度は９００℃以上９５０℃以下である。
ＳｉＣ単結晶の初期成長時に図２に示す分子線成膜装置
２０を用いて、図１に示すようにＳｉ基板１１を５００
℃以上８５０℃以下に加熱しながらＣを含有する分子線
を照射してＳｉ基板１１上にＣとＳｉとを含むアモルフ
ァス層１２ａを形成する工程（図１（ａ），（ｂ））
と、このアモルファス層１２ａを形成したＳｉ基板１１
を８５０℃以上１０００℃以下に加熱してアモルファス
層１２ａを結晶化させることによりＳｉＣ薄膜１２ｂを
形成する工程と（図１（ｃ））を含むことを特徴とす
る。ここで、アモルファス層を形成するときのＳｉ基板
の温度が５００℃未満では分子線を照射しても反応せ
ず、８５０℃を越えると最終的に得られるＳｉＣ膜１２
の結晶性が劣化する。このときの好ましい基板温度は７
００℃以上８００℃以下である。またアモルファス層を
結晶化させるときのＳｉ基板の温度が８５０℃未満では
結晶化せず、１０００℃を越えると最終的に得られるＳ
ｉＣ膜１２中の不純物が増加する。このときの好ましい
基板温度は９００℃以上９５０℃以下である。
【０００６】またアモルファス層を形成するために照射
する分子線は炭素（Ｃ）の他にシリコン（Ｓｉ）を含有
することが好ましい。これはＣの分子線のみを照射する
とＳｉＣ薄膜を作製するためにＳｉ基板表面のＳｉが反
応し、基板表面のマイクロラフネスが大きくなり、結果
としてＳｉＣ膜のマイクロラフネスも大きくなり、その
表面平坦性が劣化し易いためである。またＳｉ基板の分
子線成膜面は（００１）面であることが、結晶性及び製
造コストの面で好ましい。またこの分子線成膜面は（０
０１）面を
する分子線は炭素（Ｃ）の他にシリコン（Ｓｉ）を含有
することが好ましい。これはＣの分子線のみを照射する
とＳｉＣ薄膜を作製するためにＳｉ基板表面のＳｉが反
応し、基板表面のマイクロラフネスが大きくなり、結果
としてＳｉＣ膜のマイクロラフネスも大きくなり、その
表面平坦性が劣化し易いためである。またＳｉ基板の分
子線成膜面は（００１）面であることが、結晶性及び製
造コストの面で好ましい。またこの分子線成膜面は（０
０１）面を
【０００７】
【外２】
【０００８】方向に２゜〜６゜傾斜させた面（以下、
（２゜〜６゜ｏｆｆ）方位面という）であることが更に
好ましい。即ち、基板温度が低くビーム強度が大きい場
合には過飽和度σが大きくなり、基板上にはアモルファ
スクラスターが形成される。これに熱処理を施すことに
よって結晶化したＳｉＣが得られる。図３（ａ）〜図３
（ｄ）に示すように、Ｓｉ基板の（００１）面を分子線
成膜面とすると、この（００１）面には原子ステップが
少ないため、（００１）面上ではＳｉＣの表面拡散速度
が大きく、ＳｉＣ結晶１６は島状成長し易い。このよう
に表面にＳｉとＳｉＣが共存した状態で成長を行うと、
Ｓｉ基板上とＳｉＣ上でのＳｉＣ形成反応速度が異なる
ためにピット１８が生じ易くなる。この場合の成膜後の
ＳｉＣ基板表面のマイクロラフネスＲmaxは５〜１００
ｎｍになる。これに対して図４（ａ）〜図４（ｄ）に示
すように、（２゜〜６゜ｏｆｆ）方位面を分子線成膜面
とすると、人工的に基板表面に原子レベルのステップが
多数導入され、これらのステップが熱処理時に核形成セ
ンターとして働くために島状結晶の密度が高くなる。こ
の結果、露出するＳｉ基板の面積が減少するため、ピッ
ト１６の生成が制限される。この場合の成膜後のＳｉＣ
基板表面のマイクロラフネスＲmaxは２〜７ｎｍ程度に
なる。更に図示しないが、分子線成膜面に（１１１）面
を用いると原子ステップの密度が一層高くなりしかも表
面での拡散速度が小さくなるため結晶をより平坦化して
その表面のマイクロラフネスＲmaxを０．１〜３ｎｍ程
度に小さくする。この結果、ＳｉＣ薄膜の結晶性及び表
面平坦性は著しく向上する。
（２゜〜６゜ｏｆｆ）方位面という）であることが更に
好ましい。即ち、基板温度が低くビーム強度が大きい場
合には過飽和度σが大きくなり、基板上にはアモルファ
スクラスターが形成される。これに熱処理を施すことに
よって結晶化したＳｉＣが得られる。図３（ａ）〜図３
（ｄ）に示すように、Ｓｉ基板の（００１）面を分子線
成膜面とすると、この（００１）面には原子ステップが
少ないため、（００１）面上ではＳｉＣの表面拡散速度
が大きく、ＳｉＣ結晶１６は島状成長し易い。このよう
に表面にＳｉとＳｉＣが共存した状態で成長を行うと、
Ｓｉ基板上とＳｉＣ上でのＳｉＣ形成反応速度が異なる
ためにピット１８が生じ易くなる。この場合の成膜後の
ＳｉＣ基板表面のマイクロラフネスＲmaxは５〜１００
ｎｍになる。これに対して図４（ａ）〜図４（ｄ）に示
すように、（２゜〜６゜ｏｆｆ）方位面を分子線成膜面
とすると、人工的に基板表面に原子レベルのステップが
多数導入され、これらのステップが熱処理時に核形成セ
ンターとして働くために島状結晶の密度が高くなる。こ
の結果、露出するＳｉ基板の面積が減少するため、ピッ
ト１６の生成が制限される。この場合の成膜後のＳｉＣ
基板表面のマイクロラフネスＲmaxは２〜７ｎｍ程度に
なる。更に図示しないが、分子線成膜面に（１１１）面
を用いると原子ステップの密度が一層高くなりしかも表
面での拡散速度が小さくなるため結晶をより平坦化して
その表面のマイクロラフネスＲmaxを０．１〜３ｎｍ程
度に小さくする。この結果、ＳｉＣ薄膜の結晶性及び表
面平坦性は著しく向上する。
【０００９】本発明の半導体基板の第２の製造方法は、
図１（ｄ）に示すように第１の製造方法で形成されたＳ
ｉＣ薄膜１２ｂ上に分子線成膜装置２０を用いてＳｉ基
板１１を８５０℃以上１０００℃以下に加熱しながらＣ
及びＳｉの分子線を同時に又は交互に照射してＳｉＣ単
結晶をヘテロキャピタキシャル成長させることによりＳ
ｉＣ膜１２を形成する工程を更に含む方法である。ここ
で、Ｓｉ基板の温度が８５０℃未満では結晶化せず、１
０００℃を越えると最終的に得られるＳｉＣ膜１２中の
不純物が増加する。このときの好ましい基板温度は９０
０℃以上９５０℃以下である。
図１（ｄ）に示すように第１の製造方法で形成されたＳ
ｉＣ薄膜１２ｂ上に分子線成膜装置２０を用いてＳｉ基
板１１を８５０℃以上１０００℃以下に加熱しながらＣ
及びＳｉの分子線を同時に又は交互に照射してＳｉＣ単
結晶をヘテロキャピタキシャル成長させることによりＳ
ｉＣ膜１２を形成する工程を更に含む方法である。ここ
で、Ｓｉ基板の温度が８５０℃未満では結晶化せず、１
０００℃を越えると最終的に得られるＳｉＣ膜１２中の
不純物が増加する。このときの好ましい基板温度は９０
０℃以上９５０℃以下である。
【００１０】第１及び第２の製造方法とも、Ｃの分子線
源（以下、Ｃ源という）としてはメタン（ＣＨ4）、ア
セチレン（Ｃ2Ｈ2）、プロパン（Ｃ3Ｈ8）等が挙げられ
るが、ＣＨ4が好ましい。これはＣ源としてＣＨ4を用い
るとＳｉＣ結晶が三次元的でなく二次元的に成長し、Ｓ
ｉＣ膜の表面平坦性が向上するためである。この理由は
現段階では未だ十分に解明していないが、Ｃ源としてＣ
2Ｈ2を用いると、Ｓｉ基板表面の格子端の２つのＳｉ原
子にＣ2Ｈ2が結合するのに対して、Ｃ源としてＣＨ4を
用いると、Ｓｉ基板表面の格子端のＳｉ原子毎にＣＨ4
がＣＨ3基の形態で格子端に結合するためと推定され
る。またＳｉの分子線源（以下、Ｓｉ源という）として
は金属Ｓｉ、シラン（ＳｉＨ4）、ジシラン（Ｓｉ
2Ｈ6）等が挙げられるが、金属Ｓｉが最も高純度のもの
が得られるため好ましい。Ｃ及びＳｉの分子線を同時に
照射する方法としては、図２に示す分子線成膜装置２０
の２つの分子線源セルからＣの分子線とＳｉの分子線と
を個別に照射してもよいが、モノメチルシラン（ＣＨ3
ＳｉＨ3）、ジメチルシラン（（ＣＨ3）2ＳｉＨ2）、ト
リメチルシラン（（ＣＨ3）3ＳｉＨ）等のＣとＳｉの双
方を含む化合物を１つの分子線源セルから照射してもよ
い。第２の製造方法で、Ｃ及びＳｉの分子線を交互に照
射すると、同時に照射するときより、成膜速度は遅くな
るもののより結晶性の高いＳｉＣ膜が形成される。
源（以下、Ｃ源という）としてはメタン（ＣＨ4）、ア
セチレン（Ｃ2Ｈ2）、プロパン（Ｃ3Ｈ8）等が挙げられ
るが、ＣＨ4が好ましい。これはＣ源としてＣＨ4を用い
るとＳｉＣ結晶が三次元的でなく二次元的に成長し、Ｓ
ｉＣ膜の表面平坦性が向上するためである。この理由は
現段階では未だ十分に解明していないが、Ｃ源としてＣ
2Ｈ2を用いると、Ｓｉ基板表面の格子端の２つのＳｉ原
子にＣ2Ｈ2が結合するのに対して、Ｃ源としてＣＨ4を
用いると、Ｓｉ基板表面の格子端のＳｉ原子毎にＣＨ4
がＣＨ3基の形態で格子端に結合するためと推定され
る。またＳｉの分子線源（以下、Ｓｉ源という）として
は金属Ｓｉ、シラン（ＳｉＨ4）、ジシラン（Ｓｉ
2Ｈ6）等が挙げられるが、金属Ｓｉが最も高純度のもの
が得られるため好ましい。Ｃ及びＳｉの分子線を同時に
照射する方法としては、図２に示す分子線成膜装置２０
の２つの分子線源セルからＣの分子線とＳｉの分子線と
を個別に照射してもよいが、モノメチルシラン（ＣＨ3
ＳｉＨ3）、ジメチルシラン（（ＣＨ3）2ＳｉＨ2）、ト
リメチルシラン（（ＣＨ3）3ＳｉＨ）等のＣとＳｉの双
方を含む化合物を１つの分子線源セルから照射してもよ
い。第２の製造方法で、Ｃ及びＳｉの分子線を交互に照
射すると、同時に照射するときより、成膜速度は遅くな
るもののより結晶性の高いＳｉＣ膜が形成される。
【００１１】
【作用】第１の製造方法で、分子線成膜装置を用いてＳ
ｉ基板上にＳｉＣをヘテロエピタキシャル成長させると
きに、最初に５００〜８５０℃の比較的低温でＣの分子
線又はＣとＳｉの分子線により成膜することにより、Ｓ
ｉ基板上にＣとＳｉとを含むアモルファス層が形成され
る。このアモルファス層を形成した後で８５０〜１００
０℃の温度で熱処理し、アモルファス層を結晶化させる
ことによりＳｉ基板上におけるＳｉＣ単結晶が島状にな
らず、平坦化し、ＳｉＣ薄膜のマイクロラフネスを小さ
くする。アモルファス層を結晶化させて形成されたＳｉ
Ｃ薄膜の膜厚が半導体基板の用途により十分厚くない場
合には、このＳｉＣ薄膜の上に第２の製造方法によりＳ
ｉＣ単結晶を更に形成する。
ｉ基板上にＳｉＣをヘテロエピタキシャル成長させると
きに、最初に５００〜８５０℃の比較的低温でＣの分子
線又はＣとＳｉの分子線により成膜することにより、Ｓ
ｉ基板上にＣとＳｉとを含むアモルファス層が形成され
る。このアモルファス層を形成した後で８５０〜１００
０℃の温度で熱処理し、アモルファス層を結晶化させる
ことによりＳｉ基板上におけるＳｉＣ単結晶が島状にな
らず、平坦化し、ＳｉＣ薄膜のマイクロラフネスを小さ
くする。アモルファス層を結晶化させて形成されたＳｉ
Ｃ薄膜の膜厚が半導体基板の用途により十分厚くない場
合には、このＳｉＣ薄膜の上に第２の製造方法によりＳ
ｉＣ単結晶を更に形成する。
【００１２】
【実施例】次に、本発明の実施例を図面に基づいて詳し
く説明する。 ＜実施例１＞図２に示す分子線成膜装置２０により、図
１（ａ）〜図１（ｃ）に示すようにＳｉ基板１１上にＳ
ｉＣ薄膜１２ｂを形成した。先ず直径２インチで厚さ５
００μｍのＳｉ基板を（００１）面を分子線成膜面とな
るように装置２０の基板ホルダ２１に装着し、分子線源
セル２２にＣ源としてＣＨ4を供給した。次いで真空容
器２５を超高真空にして、Ｓｉ基板１１を８００℃まで
加熱した。続いて同じ基板温度で、セルシャッタ２２ａ
を開いて分子線源セル２２からクラッキング温度１１０
０℃、分子線強度５．０×１０-5Ｔｏｒｒで、ＣＨ4の
分子線２２ｂをＳｉ基板１１に３０分間照射した。これ
により図１（ｂ）に示すようにアモルファス層１２ａが
形成された。更にこれを９８０℃まで加熱することによ
り図１（ｃ）に示すようにアモルファス層１２ａを結晶
化させた。これによりＳｉ基板上にＳｉＣ薄膜１２ｂを
形成した。
く説明する。 ＜実施例１＞図２に示す分子線成膜装置２０により、図
１（ａ）〜図１（ｃ）に示すようにＳｉ基板１１上にＳ
ｉＣ薄膜１２ｂを形成した。先ず直径２インチで厚さ５
００μｍのＳｉ基板を（００１）面を分子線成膜面とな
るように装置２０の基板ホルダ２１に装着し、分子線源
セル２２にＣ源としてＣＨ4を供給した。次いで真空容
器２５を超高真空にして、Ｓｉ基板１１を８００℃まで
加熱した。続いて同じ基板温度で、セルシャッタ２２ａ
を開いて分子線源セル２２からクラッキング温度１１０
０℃、分子線強度５．０×１０-5Ｔｏｒｒで、ＣＨ4の
分子線２２ｂをＳｉ基板１１に３０分間照射した。これ
により図１（ｂ）に示すようにアモルファス層１２ａが
形成された。更にこれを９８０℃まで加熱することによ
り図１（ｃ）に示すようにアモルファス層１２ａを結晶
化させた。これによりＳｉ基板上にＳｉＣ薄膜１２ｂを
形成した。
【００１３】図２において、２６は四重極型質量分析装
置、２７は分子線モニタイオンゲージ、２８は基板位置
調整回転マニピュレータ、２９は反射型電子線回折装置
（以下、ＲＨＥＥＤという）、３０はＲＨＥＥＤ蛍光ス
クリーン、３１はゲートバルブ、３２は液体窒素シュラ
ウドである。
置、２７は分子線モニタイオンゲージ、２８は基板位置
調整回転マニピュレータ、２９は反射型電子線回折装置
（以下、ＲＨＥＥＤという）、３０はＲＨＥＥＤ蛍光ス
クリーン、３１はゲートバルブ、３２は液体窒素シュラ
ウドである。
【００１４】＜実施例２＞実施例１と同様に分子線成膜
装置２０により、Ｓｉ基板１１上にＳｉＣ薄膜１２ｂを
形成した。先ず直径２インチで厚さ５００μｍのＳｉ基
板を（００１）面を分子線成膜面となるように装置２０
の基板ホルダ２１に装着し、分子線源セル２２にＣ源と
してＣＨ4を供給し、分子線源セル２３にＳｉ源として
Ｓｉ粉を供給した。次いで真空容器２５を超高真空にし
て、Ｓｉ基板１１を８００℃まで加熱した。続いて同じ
基板温度で、セルシャッタ２２ａを開いて分子線源セル
２２からクラッキング温度１１００℃、分子線強度５．
０×１０-5Ｔｏｒｒで、ＣＨ4の分子線２２ｂをＳｉ基
板１１に照射し、同時にセルシャッタ２３ａを開いて分
子線源セル２３から分子線強度１．０×１０-6Ｔｏｒｒ
で、Ｓｉの分子線２２ｂをＳｉ基板１１に照射した。こ
のＣＨ4とＳｉの分子線の照射時間は３０分であった。
これにより実施例１と同様にＳｉ基板上にＳｉＣ薄膜１
２ｂを形成した。
装置２０により、Ｓｉ基板１１上にＳｉＣ薄膜１２ｂを
形成した。先ず直径２インチで厚さ５００μｍのＳｉ基
板を（００１）面を分子線成膜面となるように装置２０
の基板ホルダ２１に装着し、分子線源セル２２にＣ源と
してＣＨ4を供給し、分子線源セル２３にＳｉ源として
Ｓｉ粉を供給した。次いで真空容器２５を超高真空にし
て、Ｓｉ基板１１を８００℃まで加熱した。続いて同じ
基板温度で、セルシャッタ２２ａを開いて分子線源セル
２２からクラッキング温度１１００℃、分子線強度５．
０×１０-5Ｔｏｒｒで、ＣＨ4の分子線２２ｂをＳｉ基
板１１に照射し、同時にセルシャッタ２３ａを開いて分
子線源セル２３から分子線強度１．０×１０-6Ｔｏｒｒ
で、Ｓｉの分子線２２ｂをＳｉ基板１１に照射した。こ
のＣＨ4とＳｉの分子線の照射時間は３０分であった。
これにより実施例１と同様にＳｉ基板上にＳｉＣ薄膜１
２ｂを形成した。
【００１５】＜実施例３＞（１１１）面が分子線成膜面
となるように装置２０の基板ホルダ２１にＳｉ基板を装
着した以外は、実施例１と同様にしてＳｉ基板上にＳｉ
Ｃ薄膜１２ｂを形成した。
となるように装置２０の基板ホルダ２１にＳｉ基板を装
着した以外は、実施例１と同様にしてＳｉ基板上にＳｉ
Ｃ薄膜１２ｂを形成した。
【００１６】＜比較例１＞先ず直径２インチで厚さ５０
０μｍのＳｉ基板を（００１）面を分子線成膜面となる
ように図２に示す分子線成膜装置２０の基板ホルダ２１
に装着し、分子線源セル２２にＣ源としてＣＨ4を供給
した。次いで真空容器２５を超高真空にして、Ｓｉ基板
を９００℃まで加熱した。続いて同じ基板温度で、セル
シャッタ２２ａを開いて分子線源セル２２からクラッキ
ング温度１１００℃、分子線強度５．０×１０-5Ｔｏｒ
ｒで、ＣＨ4の分子線２２ｂをＳｉ基板１１に３０分間
照射した。これによりＳｉ基板上にＳｉＣ膜を形成し
た。
０μｍのＳｉ基板を（００１）面を分子線成膜面となる
ように図２に示す分子線成膜装置２０の基板ホルダ２１
に装着し、分子線源セル２２にＣ源としてＣＨ4を供給
した。次いで真空容器２５を超高真空にして、Ｓｉ基板
を９００℃まで加熱した。続いて同じ基板温度で、セル
シャッタ２２ａを開いて分子線源セル２２からクラッキ
ング温度１１００℃、分子線強度５．０×１０-5Ｔｏｒ
ｒで、ＣＨ4の分子線２２ｂをＳｉ基板１１に３０分間
照射した。これによりＳｉ基板上にＳｉＣ膜を形成し
た。
【００１７】＜評価＞実施例１〜３及び比較例１の各半
導体基板の表面を微分干渉顕微鏡を用いて観察し、それ
ぞれの表面平坦性について調べた。実施例１については
図５に、実施例２については図６に、実施例３について
は図７に、比較例１については図８にそれぞれ示す。図
８に示すように比較例１のアモルファス層を形成するこ
となく作製されたＳｉＣ膜は膜表面に比較的粗い粒子状
物が密集していることから、表面平坦性に劣っているの
に対して、図５に示すように実施例１のアモルファス層
を形成した後にこれを結晶化させたＳｉＣ薄膜は膜表面
の粒子状物が微細になっていて表面平坦性に優れてい
た。また図６に示すように実施例２のＳｉＣ薄膜は膜表
面の粒子状物が更に微細になっており、図７に示すよう
に実施例３のＳｉＣ薄膜では粒子状物は消えていた。こ
れらのことから、実施例１〜３の順に表面平坦度、即ち
マイクロラフネスが小さくなっていることが判った。
導体基板の表面を微分干渉顕微鏡を用いて観察し、それ
ぞれの表面平坦性について調べた。実施例１については
図５に、実施例２については図６に、実施例３について
は図７に、比較例１については図８にそれぞれ示す。図
８に示すように比較例１のアモルファス層を形成するこ
となく作製されたＳｉＣ膜は膜表面に比較的粗い粒子状
物が密集していることから、表面平坦性に劣っているの
に対して、図５に示すように実施例１のアモルファス層
を形成した後にこれを結晶化させたＳｉＣ薄膜は膜表面
の粒子状物が微細になっていて表面平坦性に優れてい
た。また図６に示すように実施例２のＳｉＣ薄膜は膜表
面の粒子状物が更に微細になっており、図７に示すよう
に実施例３のＳｉＣ薄膜では粒子状物は消えていた。こ
れらのことから、実施例１〜３の順に表面平坦度、即ち
マイクロラフネスが小さくなっていることが判った。
【００１８】更に実施例１〜３の半導体基板表面の５０
０ｎｍの距離におけるマイクロラフネスを原子間力顕微
鏡（atomic force microscope: 以下、ＡＦＭという）
を用いて測定した。また比較例１の半導体基板表面の約
１００μｍの距離におけるマイクロラフネスを非接触式
のＷＹＫＯ社が開発した表面形状測定装置を用いて測定
した。この測定装置は干渉顕微鏡を基本として表面高さ
を位相測定干渉法により計測し、結果の表示や分析には
コンピュータが使用される。図９及び図１０から明らか
なように、比較例１の表面粗さ、即ちマイクロラフネス
Ｒmaxは約２００ｎｍと著しく大きかったのに対して、
実施例３のマイクロラフネスＲmaxは０．５ｎｍと極め
て小さかった。また図示しないが実施例１のマイクロラ
フネスＲmaxは約７〜９ｎｍ、実施例２のマイクロラフ
ネスＲmaxは約５〜７ｎｍであった。
０ｎｍの距離におけるマイクロラフネスを原子間力顕微
鏡（atomic force microscope: 以下、ＡＦＭという）
を用いて測定した。また比較例１の半導体基板表面の約
１００μｍの距離におけるマイクロラフネスを非接触式
のＷＹＫＯ社が開発した表面形状測定装置を用いて測定
した。この測定装置は干渉顕微鏡を基本として表面高さ
を位相測定干渉法により計測し、結果の表示や分析には
コンピュータが使用される。図９及び図１０から明らか
なように、比較例１の表面粗さ、即ちマイクロラフネス
Ｒmaxは約２００ｎｍと著しく大きかったのに対して、
実施例３のマイクロラフネスＲmaxは０．５ｎｍと極め
て小さかった。また図示しないが実施例１のマイクロラ
フネスＲmaxは約７〜９ｎｍ、実施例２のマイクロラフ
ネスＲmaxは約５〜７ｎｍであった。
【００１９】
【発明の効果】以上述べたように、本発明によればヘテ
ロエピタキシャルの初期成長時にＳｉ基板の温度を低温
にしてＣとＳｉを含むアモルファス層を形成し、これを
熱処理して結晶化させることによりＳｉＣ薄膜を形成す
るようにしたので、Ｓｉ基板上におけるＳｉＣ単結晶が
島状にならず、平坦化し、ＳｉＣ薄膜のマイクロラフネ
スを小さくする。結果として、本発明の方法によれば結
晶性と表面平坦性に優れた高品質なＳｉＣ膜をＳｉ基板
上に制御よく形成することができる。
ロエピタキシャルの初期成長時にＳｉ基板の温度を低温
にしてＣとＳｉを含むアモルファス層を形成し、これを
熱処理して結晶化させることによりＳｉＣ薄膜を形成す
るようにしたので、Ｓｉ基板上におけるＳｉＣ単結晶が
島状にならず、平坦化し、ＳｉＣ薄膜のマイクロラフネ
スを小さくする。結果として、本発明の方法によれば結
晶性と表面平坦性に優れた高品質なＳｉＣ膜をＳｉ基板
上に制御よく形成することができる。
【図１】本発明の半導体基板の製造方法を示す部分断面
図。
図。
【図２】本発明実施例の分子線成膜装置の構成図。
【図３】分子線成膜面を（００１）面としてＳｉ基板上
にＳｉＣ結晶が形成される状況を模式的に示す図。
にＳｉＣ結晶が形成される状況を模式的に示す図。
【図４】分子線成膜面を（２゜〜６゜ｏｆｆ）方位面と
してＳｉ基板上にＳｉＣ結晶が形成される状況を模式的
に示す図。
してＳｉ基板上にＳｉＣ結晶が形成される状況を模式的
に示す図。
【図５】実施例１の半導体基板表面を示す微分干渉顕微
鏡写真図。
鏡写真図。
【図６】実施例２の半導体基板表面を示す微分干渉顕微
鏡写真図。
鏡写真図。
【図７】実施例３の半導体基板表面を示す微分干渉顕微
鏡写真図。
鏡写真図。
【図８】比較例１の半導体基板表面を示す微分干渉顕微
鏡写真図。
鏡写真図。
【図９】実施例３の半導体基板の原子間力顕微鏡による
基板表面粗さを示す図。
基板表面粗さを示す図。
【図１０】比較例１の半導体基板の非接触式のＷＹＫＯ
社が開発した表面形状測定装置による基板表面粗さを示
す図。
社が開発した表面形状測定装置による基板表面粗さを示
す図。
１０ 半導体基板 １１ Ｓｉ基板 １２ａ アモルファス層 １２ｂ ＳｉＣ薄膜 １２ ＳｉＣ膜 ２０ 分子線成膜装置
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年１月２７日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正内容】
【図６】
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正内容】
【図８】
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/812
Claims (7)
- 【請求項１】 Ｓｉ基板(11)上にＳｉＣ単結晶をヘテロ
エピタキシャル成長させることによりＳｉＣ膜(12)が形
成された半導体基板において、 前記ＳｉＣ膜(12)の表面のマイクロラフネスＲmaxが
０．１ｎｍ〜１００ｎｍであることを特徴とする半導体
基板。 - 【請求項２】 Ｓｉ基板(11)上にＳｉＣ単結晶をヘテロ
エピタキシャル成長させることによりＳｉＣ膜(12)を形
成する半導体基板の製造方法において、 前記ＳｉＣ単結晶の初期成長時に分子線成膜装置(20)を
用いて前記Ｓｉ基板(11)を５００℃以上８５０℃以下に
加熱しながらＣを含有する分子線を照射して前記Ｓｉ基
板(11)上にＣとＳｉとを含むアモルファス層(12a)を形
成する工程と、 前記アモルファス層を形成したＳｉ基板(11)を８５０℃
以上１０００℃以下に加熱して前記アモルファス層(12
a)を結晶化させることによりＳｉＣ薄膜(12b)を形成す
る工程とを含むことを特徴とする半導体基板の製造方
法。 - 【請求項３】 照射する分子線がＣの他にＳｉを含有す
る請求項２記載の半導体基板の製造方法。 - 【請求項４】 Ｓｉ基板の分子線成膜面が（００１）面
である請求項２又は３記載の半導体基板の製造方法。 - 【請求項５】 Ｓｉ基板の分子線成膜面が（００１）面
を 【外１】 方向に２゜〜６゜傾斜させた面である請求項２又は３記
載の半導体基板の製造方法。 - 【請求項６】 Ｓｉ基板の分子線成膜面が（１１１）面
である請求項２又は３記載の半導体基板の製造方法。 - 【請求項７】 請求項１〜６いずれかの方法で形成した
ＳｉＣ薄膜(12b)上に分子線成膜装置(20)を用いて前記
Ｓｉ基板(11)を８５０℃以上１０００℃以下に加熱しな
がらＣ及びＳｉの分子線を同時に又は交互に照射してＳ
ｉＣ単結晶をヘテロキャピタキシャル成長させることに
よりＳｉＣ膜(12)を形成する工程を更に含むことを特徴
とする半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7011213A JPH08203823A (ja) | 1995-01-27 | 1995-01-27 | 半導体基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7011213A JPH08203823A (ja) | 1995-01-27 | 1995-01-27 | 半導体基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08203823A true JPH08203823A (ja) | 1996-08-09 |
Family
ID=11771714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7011213A Withdrawn JPH08203823A (ja) | 1995-01-27 | 1995-01-27 | 半導体基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08203823A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003010114A1 (en) * | 2001-07-25 | 2003-02-06 | Zhongshan University | A method of producing nanometer silicon carbide material |
-
1995
- 1995-01-27 JP JP7011213A patent/JPH08203823A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003010114A1 (en) * | 2001-07-25 | 2003-02-06 | Zhongshan University | A method of producing nanometer silicon carbide material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW417315B (en) | GaN single crystal substrate and its manufacture method of the same | |
| US5230768A (en) | Method for the production of SiC single crystals by using a specific substrate crystal orientation | |
| JP3263964B2 (ja) | 半導体装置形成用結晶とその製造方法 | |
| US20050160965A1 (en) | Seed crystal of silicon carbide single crystal and method for producing ingot using same | |
| JP4664464B2 (ja) | モザイク性の小さな炭化珪素単結晶ウエハ | |
| JP4603386B2 (ja) | 炭化珪素単結晶の製造方法 | |
| JP2007230823A (ja) | 炭化珪素単結晶インゴットの製造方法及び炭化珪素単結晶インゴット | |
| JP3628079B2 (ja) | 炭化珪素薄膜製造方法並びに炭化珪素薄膜および積層基板 | |
| JP3007971B1 (ja) | 単結晶薄膜の形成方法 | |
| US12049709B2 (en) | Method for growing high-quality heteroepitaxial monoclinic gallium oxide crystal | |
| US5438951A (en) | Method of growing compound semiconductor on silicon wafer | |
| JPH0529234A (ja) | エピタキシヤル成長法 | |
| JP2633403B2 (ja) | 炭化珪素単結晶の製造方法 | |
| JPH04182386A (ja) | エピタキシャル成長基板サセプタ | |
| JP3055158B2 (ja) | 炭化珪素半導体膜の製造方法 | |
| JP3421672B2 (ja) | 結晶性薄膜の製造方法 | |
| JPH0897142A (ja) | 半導体基板及びその製造方法 | |
| JPS62132312A (ja) | 半導体薄膜の製造方法 | |
| JP2651146B2 (ja) | 結晶の製造方法 | |
| JP3150719B2 (ja) | 薄膜半導体基板およびその製造方法 | |
| JP2003318109A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JPS6134922A (ja) | 超格子半導体装置の製造方法 | |
| JP2737152B2 (ja) | Ｓｏｉ形成方法 | |
| CN120138600A (zh) | 一种利用HVPE在蓝宝石衬底生长(-201)取向的纯相β-Ga2O3厚膜的外延工艺 | |
| JPS61205693A (ja) | 結晶成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020402 |