JPH08203897A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08203897A JPH08203897A JP7012252A JP1225295A JPH08203897A JP H08203897 A JPH08203897 A JP H08203897A JP 7012252 A JP7012252 A JP 7012252A JP 1225295 A JP1225295 A JP 1225295A JP H08203897 A JPH08203897 A JP H08203897A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- intermetallic compound
- molecular
- superlattice
- monoatomic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体装置に関し、その上にエピタキシャル
成長が可能な超格子金属間化合物層からなる埋め込み配
線層の抵抗率をより低減する。 【構成】 化合物半導体基板1上に、Al或いはGa単
原子層2及びIn単原子層4からなるIII 族単原子層と
Ni単原子層3とを交互に積層させて形成したNiAl
分子層或いはNiGa分子層とNiIn分子層とによる
超格子金属間化合物層を埋め込み配線層として用いると
共に、超格子金属間化合物層の平均格子定数の2倍と化
合物半導体基板1の格子定数とを略等しくする。
成長が可能な超格子金属間化合物層からなる埋め込み配
線層の抵抗率をより低減する。 【構成】 化合物半導体基板1上に、Al或いはGa単
原子層2及びIn単原子層4からなるIII 族単原子層と
Ni単原子層3とを交互に積層させて形成したNiAl
分子層或いはNiGa分子層とNiIn分子層とによる
超格子金属間化合物層を埋め込み配線層として用いると
共に、超格子金属間化合物層の平均格子定数の2倍と化
合物半導体基板1の格子定数とを略等しくする。
Description
【0001】
【産業上の利用分野】本発明は半導体装置に関し、特
に、RHET(共鳴トンネルホットエレクトロントラン
ジスタ)やHBT(ヘテロ接合バイポーラトランジス
タ)等の化合物半導体装置に用いる埋め込み金属配線層
に関するものである。
に、RHET(共鳴トンネルホットエレクトロントラン
ジスタ)やHBT(ヘテロ接合バイポーラトランジス
タ)等の化合物半導体装置に用いる埋め込み金属配線層
に関するものである。
【0002】
【従来の技術】近年、半導体装置の高速化、或いは、高
機能化のためにGaAs等の化合物半導体を用いた半導
体装置が実用化されており、これらの化合物半導体装置
においても集積度の向上が要請されている。
機能化のためにGaAs等の化合物半導体を用いた半導
体装置が実用化されており、これらの化合物半導体装置
においても集積度の向上が要請されている。
【0003】従来、この様な化合物半導体装置を集積化
する場合にも、シリコン半導体集積回路装置と同様に全
ての電極を、引出電極等を用いて表面側から取り出して
いたので、配線密度の関係から集積度の向上にはフォト
リソグラフィー技術の精度に応じた限界があった。
する場合にも、シリコン半導体集積回路装置と同様に全
ての電極を、引出電極等を用いて表面側から取り出して
いたので、配線密度の関係から集積度の向上にはフォト
リソグラフィー技術の精度に応じた限界があった。
【0004】このような問題点を解決するために、本発
明者等は、コレクタ層等に対する配線層として化合物半
導体と格子整合する埋め込み金属間化合物層を用い、こ
の金属間化合物層の上に化合物半導体層をエピタキシャ
ル成長させ、このエピタキシャル成長層にRHET構造
からなる量子効果メモリデバイスを形成することによっ
て集積度を向上させることを既に提案している(特願平
6−200726号)。
明者等は、コレクタ層等に対する配線層として化合物半
導体と格子整合する埋め込み金属間化合物層を用い、こ
の金属間化合物層の上に化合物半導体層をエピタキシャ
ル成長させ、このエピタキシャル成長層にRHET構造
からなる量子効果メモリデバイスを形成することによっ
て集積度を向上させることを既に提案している(特願平
6−200726号)。
【0005】図6乃至図8は前記提案に係わる従来の量
子効果メモリデバイスを説明する図であり、図6は従来
の量子効果メモリデバイスの積層構造の説明図、図7は
従来の量子効果メモリデバイスの金属間化合物層の構造
の説明図、及び、図8は従来の量子効果メモリデバイス
の斜視図である。
子効果メモリデバイスを説明する図であり、図6は従来
の量子効果メモリデバイスの積層構造の説明図、図7は
従来の量子効果メモリデバイスの金属間化合物層の構造
の説明図、及び、図8は従来の量子効果メモリデバイス
の斜視図である。
【0006】図6(a)参照 まず、半絶縁性のInP基板5上に夫々InP基板と格
子整合する200nmのInGaAsバッファ層(In
0.53Ga0.47As層)6及び10nmのInAlAsバ
ッファ層(In0.52Al0.48As層)7をMBE法によ
って堆積させたのち、Niセル、Inセル、及び、Al
セル或いはGaセルを所定の温度に昇温させると共に、
基板温度を250℃に設定した状態で、InP基板と略
格子整合するNiIn0.24Al0.76或いはNiIn0.23
Ga0.77の組成比の金属間化合物層26を100nm堆
積させる。
子整合する200nmのInGaAsバッファ層(In
0.53Ga0.47As層)6及び10nmのInAlAsバ
ッファ層(In0.52Al0.48As層)7をMBE法によ
って堆積させたのち、Niセル、Inセル、及び、Al
セル或いはGaセルを所定の温度に昇温させると共に、
基板温度を250℃に設定した状態で、InP基板と略
格子整合するNiIn0.24Al0.76或いはNiIn0.23
Ga0.77の組成比の金属間化合物層26を100nm堆
積させる。
【0007】この金属間化合物層26の組成は、格子定
数が2.886ÅであるNiAlを用いたNiAl系の
場合には、この2倍の値とInPの格子定数の5.86
9Åとの格子不整は−1.65%であるので、格子整合
のためにはNiIn0.24Al 0.76にする必要があり、ま
た、格子定数が2.887ÅであるNiGaを用いたN
iGa系の場合にはNiIn0.23Ga0.77にする必要が
ある。
数が2.886ÅであるNiAlを用いたNiAl系の
場合には、この2倍の値とInPの格子定数の5.86
9Åとの格子不整は−1.65%であるので、格子整合
のためにはNiIn0.24Al 0.76にする必要があり、ま
た、格子定数が2.887ÅであるNiGaを用いたN
iGa系の場合にはNiIn0.23Ga0.77にする必要が
ある。
【0008】また、この金属間化合物層26におけるI
nPに対する格子整合のための組成比の許容誤差を±
0.04、即ち、格子不整に換算して約0.2%の差以
内にすると金属間化合物層26の厚さを40nmにして
も良好な成長が可能になり、さらに、組成比の許容誤差
を±0.02、即ち、格子不整に換算して約0.1%以
内にすると、金属間化合物層26の厚さを100nmに
しても良好な成長が可能である。なお、以下の説明にお
いては、特段の断りがないかぎり、InGaAsはIn
0.53Ga0.47Asの組成のものを表し、InAlAsは
In0.52Al0.48Asの組成のものを表す。
nPに対する格子整合のための組成比の許容誤差を±
0.04、即ち、格子不整に換算して約0.2%の差以
内にすると金属間化合物層26の厚さを40nmにして
も良好な成長が可能になり、さらに、組成比の許容誤差
を±0.02、即ち、格子不整に換算して約0.1%以
内にすると、金属間化合物層26の厚さを100nmに
しても良好な成長が可能である。なお、以下の説明にお
いては、特段の断りがないかぎり、InGaAsはIn
0.53Ga0.47Asの組成のものを表し、InAlAsは
In0.52Al0.48Asの組成のものを表す。
【0009】次いで、この金属間化合物層26上に2n
mのn++型InAlAsシード層12、100nmのn
++型InGaAs層13、100nmのn+ 型InGa
Asコレクタ層14、60nmのi型InAlGaAs
バリア層15、100nmのn+ 型InGaAsベース
層16、4nmのi型InAlAsバリア層17、4n
mのi型InGaAsウエル層18、4nmのi型In
AlAsバリア層19、300nmのn+ 型InGaA
sエミッタ層20、50nmのn++型InGaAsコン
タクト層21を順次MBE法を用いてエピタキシャル成
長させる。
mのn++型InAlAsシード層12、100nmのn
++型InGaAs層13、100nmのn+ 型InGa
Asコレクタ層14、60nmのi型InAlGaAs
バリア層15、100nmのn+ 型InGaAsベース
層16、4nmのi型InAlAsバリア層17、4n
mのi型InGaAsウエル層18、4nmのi型In
AlAsバリア層19、300nmのn+ 型InGaA
sエミッタ層20、50nmのn++型InGaAsコン
タクト層21を順次MBE法を用いてエピタキシャル成
長させる。
【0010】図6(b)参照 図6(b)は図6(a)の積層構造に沿った伝導帯側の
エネルギ・バンド・ダイヤグラムを示すもので、この場
合、i型InAlAsバリア層17、i型InGaAs
ウエル層18、及び、i型InAlAsバリア層19に
よって、共鳴トンネルバリア構造が形成され、i型In
GaAsウエル層18に形成された量子準位27を介し
て電子が共鳴トンネル注入されることになる。
エネルギ・バンド・ダイヤグラムを示すもので、この場
合、i型InAlAsバリア層17、i型InGaAs
ウエル層18、及び、i型InAlAsバリア層19に
よって、共鳴トンネルバリア構造が形成され、i型In
GaAsウエル層18に形成された量子準位27を介し
て電子が共鳴トンネル注入されることになる。
【0011】図7参照 図7は金属間化合物層26を拡大したものであり、In
P基板、InGaAsバッファ層、及び、InAlAs
バッファ層からなる化合物半導体基板28上に、In
0.24Al0.76単原子層或いはIn0.23Ga0.77単原子層
29とNi単原子層30とを交互に設けた構造になって
いる。この金属間化合物層26は、In0.24Al0.76単
原子層或いはIn0.23Ga0. 77単原子層29とNi単原
子層30とを交互に堆積させた場合にも、また、NiI
n0.24Al0.76或いはNiIn0.23Ga0.77自体を直接
堆積させた場合にも略同様の超格子的な構造が得られる
ものである。
P基板、InGaAsバッファ層、及び、InAlAs
バッファ層からなる化合物半導体基板28上に、In
0.24Al0.76単原子層或いはIn0.23Ga0.77単原子層
29とNi単原子層30とを交互に設けた構造になって
いる。この金属間化合物層26は、In0.24Al0.76単
原子層或いはIn0.23Ga0. 77単原子層29とNi単原
子層30とを交互に堆積させた場合にも、また、NiI
n0.24Al0.76或いはNiIn0.23Ga0.77自体を直接
堆積させた場合にも略同様の超格子的な構造が得られる
ものである。
【0012】それは、NiとIII 族元素との金属間化合
物は、Niだけによって正方晶系の結晶構造を構成し、
また、III 族元素だけによって正方晶系の結晶構造を構
成し、互いの結晶構造の中心に相手の原子を体心立方晶
的に取り込むことによって、化合物を形成するものであ
るので、Ni単原子層とIII 族元素からなる単原子層と
が交互に配列し、必然的に超格子的な構成を取ることに
なるからである。
物は、Niだけによって正方晶系の結晶構造を構成し、
また、III 族元素だけによって正方晶系の結晶構造を構
成し、互いの結晶構造の中心に相手の原子を体心立方晶
的に取り込むことによって、化合物を形成するものであ
るので、Ni単原子層とIII 族元素からなる単原子層と
が交互に配列し、必然的に超格子的な構成を取ることに
なるからである。
【0013】そして、III 族元素であるInとGa或い
はAlは互いに固溶するので、格子整合のために金属間
化合物であるNiGa或いはNiAlにInを混入した
場合には、InがNiGaのGaサイト或いはNiAl
のAlサイトを優先的に置換して、Ni単原子層とIn
Ga単原子層或いはInAl単原子層とが交互に配列し
て、1層のNi単原子層と1層のInGa単原子層或い
は一層のInAl単原子層とによって、1層のNiIn
x Ga1-x 3元分子層或いは1層のNiInxAl1-x
3元分子層を構成することになる。
はAlは互いに固溶するので、格子整合のために金属間
化合物であるNiGa或いはNiAlにInを混入した
場合には、InがNiGaのGaサイト或いはNiAl
のAlサイトを優先的に置換して、Ni単原子層とIn
Ga単原子層或いはInAl単原子層とが交互に配列し
て、1層のNi単原子層と1層のInGa単原子層或い
は一層のInAl単原子層とによって、1層のNiIn
x Ga1-x 3元分子層或いは1層のNiInxAl1-x
3元分子層を構成することになる。
【0014】図8参照 次いで、エミッタメサ22及びベース・コレクタメサ2
3をウェット・エッチング法により形成したのち、金属
間化合物層26をスパッタエッチングして行アドレス信
号配線層を形成する。
3をウェット・エッチング法により形成したのち、金属
間化合物層26をスパッタエッチングして行アドレス信
号配線層を形成する。
【0015】最後に、保護絶縁層(図示せず)に設けた
コンタクトホールを介してエミッタ側のn++型InGa
Asコンタクト層21に接続する電極25を設けて行ア
ドレス信号配線層と略直交する方向に延在する列アドレ
ス信号配線層を形成して、微分負性特性を示すダブルエ
ミッタ構造の量子効果メモリデバイスが完成する。な
お、微分負性特性を示すダブルエミッタ構造の量子効果
メモリデバイス自体は、特開平6−112426号公報
に記載されている。
コンタクトホールを介してエミッタ側のn++型InGa
Asコンタクト層21に接続する電極25を設けて行ア
ドレス信号配線層と略直交する方向に延在する列アドレ
ス信号配線層を形成して、微分負性特性を示すダブルエ
ミッタ構造の量子効果メモリデバイスが完成する。な
お、微分負性特性を示すダブルエミッタ構造の量子効果
メモリデバイス自体は、特開平6−112426号公報
に記載されている。
【0016】
【発明が解決しようとする課題】しかし、NiIn0.24
Al0.76或いはNiIn0.23Ga0.77からなる金属間化
合物層は3元金属間化合物であるので、抵抗率の観点か
らは、従来検討されていた2元金属間化合物に劣るとい
う欠点がある。即ち、NiIn0.24Al0.76或いはNi
In0.23Ga0.77を構成するIn0.24Al0.76単原子層
或いはIn0.23Ga0.77単原子層におけるInの分布は
ランダムであるので、2元金属間化合物に比べて合金散
乱が支配的となり、抵抗率が増加する問題があった。
Al0.76或いはNiIn0.23Ga0.77からなる金属間化
合物層は3元金属間化合物であるので、抵抗率の観点か
らは、従来検討されていた2元金属間化合物に劣るとい
う欠点がある。即ち、NiIn0.24Al0.76或いはNi
In0.23Ga0.77を構成するIn0.24Al0.76単原子層
或いはIn0.23Ga0.77単原子層におけるInの分布は
ランダムであるので、2元金属間化合物に比べて合金散
乱が支配的となり、抵抗率が増加する問題があった。
【0017】そして、この様な3元金属間化合物からな
る金属間化合物層を埋め込み配線層として用いる場合に
は、抵抗を低下させるためにその膜厚を増大させる必要
があるが、膜厚を増加させた場合には、その上に設ける
エピタキシャル成長層の特性が劣化することになり、膜
厚の増大には限界があった。
る金属間化合物層を埋め込み配線層として用いる場合に
は、抵抗を低下させるためにその膜厚を増大させる必要
があるが、膜厚を増加させた場合には、その上に設ける
エピタキシャル成長層の特性が劣化することになり、膜
厚の増大には限界があった。
【0018】したがって、本発明は、その上にエピタキ
シャル成長が可能な超格子金属間化合物からなる埋め込
み配線層の抵抗率をより低減することを目的とする。
シャル成長が可能な超格子金属間化合物からなる埋め込
み配線層の抵抗率をより低減することを目的とする。
【0019】
【課題を解決するための手段】図1は本発明の原理的構
成の説明図であり、この図1を参照して本発明における
課題を解決するための手段を説明する。 図1参照 本発明は、化合物半導体基板1上に、III 族元素からな
る単原子層2,4とNi単原子層3とを交互に積層させ
た2種類の2元金属間化合物分子層からなる超格子金属
間化合物層を埋め込み配線層として用いた半導体装置に
おいて、2元金属間化合物分子層はIII 族元素がAl及
びGaの内の一方とNiからなる分子層とNiIn分子
層とによって構成され、超格子金属間化合物層の平均格
子定数の2倍と前記化合物半導体基板の格子定数とが略
等しいことを特徴とする。
成の説明図であり、この図1を参照して本発明における
課題を解決するための手段を説明する。 図1参照 本発明は、化合物半導体基板1上に、III 族元素からな
る単原子層2,4とNi単原子層3とを交互に積層させ
た2種類の2元金属間化合物分子層からなる超格子金属
間化合物層を埋め込み配線層として用いた半導体装置に
おいて、2元金属間化合物分子層はIII 族元素がAl及
びGaの内の一方とNiからなる分子層とNiIn分子
層とによって構成され、超格子金属間化合物層の平均格
子定数の2倍と前記化合物半導体基板の格子定数とが略
等しいことを特徴とする。
【0020】また、本発明は、化合物半導体基板1がI
nP基板であり、また、超格子金属間化合物層が{(N
iAl分子層)3n/(NiIn分子層)n }m 又は
{(NiGa分子層)3n/(NiIn分子層)n }m の
いずれかであり、さらに、nは1又は2、且つ、mは整
数であることを特徴とする。
nP基板であり、また、超格子金属間化合物層が{(N
iAl分子層)3n/(NiIn分子層)n }m 又は
{(NiGa分子層)3n/(NiIn分子層)n }m の
いずれかであり、さらに、nは1又は2、且つ、mは整
数であることを特徴とする。
【0021】また、本発明は、InP基板上にInGa
As層及びInAlAs層の少なくとも一方をバッファ
層として設けたことを特徴とする。
As層及びInAlAs層の少なくとも一方をバッファ
層として設けたことを特徴とする。
【0022】
【作用】超格子金属間化合物層の平均格子定数の2倍の
値を化合物半導体基板1の格子定数と略等しくすること
によって実効的な格子整合が得られ、且つ、超格子金属
間化合物層を2種類の2元金属間化合物分子層で構成す
ることによって合金散乱が抑制されて抵抗率が低下し、
埋め込み配線層の厚さを厚くする必要がなくなるので、
その上に設けるエピタキシャル層の結晶性を良好にする
ことができる。なお、この場合の略等しいとは、化合物
半導体基板との格子不整が0.2%以下であることを意
味する。
値を化合物半導体基板1の格子定数と略等しくすること
によって実効的な格子整合が得られ、且つ、超格子金属
間化合物層を2種類の2元金属間化合物分子層で構成す
ることによって合金散乱が抑制されて抵抗率が低下し、
埋め込み配線層の厚さを厚くする必要がなくなるので、
その上に設けるエピタキシャル層の結晶性を良好にする
ことができる。なお、この場合の略等しいとは、化合物
半導体基板との格子不整が0.2%以下であることを意
味する。
【0023】また、化合物半導体基板1としてInP基
板を用い、且つ、超格子金属間化合物層として{(Ni
Al分子層)3n/(NiIn分子層)n }m 又は{(N
iGa分子層)3n/(NiIn分子層)n }m のいずれ
かを用いることによって、非常に良好な格子整合を取る
ことができる。
板を用い、且つ、超格子金属間化合物層として{(Ni
Al分子層)3n/(NiIn分子層)n }m 又は{(N
iGa分子層)3n/(NiIn分子層)n }m のいずれ
かを用いることによって、非常に良好な格子整合を取る
ことができる。
【0024】また、InP基板上にInGaAs層及び
InAlAs層の少なくとも一方をバッファ層として設
けることによって、特に、In0.53Ga0.47As組成及
びIn0.52Al0.48As組成のバッファ層を用いること
によって、さらに良好なエピタキシャル層の成長が可能
となる。
InAlAs層の少なくとも一方をバッファ層として設
けることによって、特に、In0.53Ga0.47As組成及
びIn0.52Al0.48As組成のバッファ層を用いること
によって、さらに良好なエピタキシャル層の成長が可能
となる。
【0025】
【実施例】本発明の第1の実施例の量子効果メモデバイ
スの製造工程を図2乃至図5を参照して説明する。な
お、図3(c)、図4(e)、及び、図5(g)は行ア
ドレス信号配線層に沿った方向、即ち、図8のA−A’
に沿った方向の断面図であり、また、図3(d)、図4
(f)、及び、図5(h)は列アドレス信号配線層に沿
った方向、即ち、図8のB−B’に沿った方向の断面図
である。
スの製造工程を図2乃至図5を参照して説明する。な
お、図3(c)、図4(e)、及び、図5(g)は行ア
ドレス信号配線層に沿った方向、即ち、図8のA−A’
に沿った方向の断面図であり、また、図3(d)、図4
(f)、及び、図5(h)は列アドレス信号配線層に沿
った方向、即ち、図8のB−B’に沿った方向の断面図
である。
【0026】図2(a)参照 まず、有機溶剤による脱脂処理及び表面のエッチング処
理を行った(001)面のInP基板5をMoブロック
(図示せず)に固定して超高真空チャンバ内に導入し、
3×10-6TorrのAs雰囲気中で熱クリーニングを
行って表面の酸化膜を除去し、次いで、InP基板5上
に夫々InP基板と格子整合する100nmのInGa
Asバッファ層(In0.53Ga0.47As層)6及び10
nmのInAlAsバッファ層(In0.52Al0.48As
層)7をMBE法によって堆積させる。
理を行った(001)面のInP基板5をMoブロック
(図示せず)に固定して超高真空チャンバ内に導入し、
3×10-6TorrのAs雰囲気中で熱クリーニングを
行って表面の酸化膜を除去し、次いで、InP基板5上
に夫々InP基板と格子整合する100nmのInGa
Asバッファ層(In0.53Ga0.47As層)6及び10
nmのInAlAsバッファ層(In0.52Al0.48As
層)7をMBE法によって堆積させる。
【0027】この時のRHEED(Reflectiv
e High Energy Electron Di
ffraction)パターンは、再構成(Recon
struction)により砒素安定化面である2×4
構造、即ち、X方向の格子間隔が理想的な格子定数の2
倍であり、Y方向の格子間隔が理想的な格子定数の4倍
の表面構造を示し、このRHEEDパターンにおいて
は、通常見られる縞状のストリークパターンと共に、そ
れ以上に結晶性の良さを示す放射線状の菊池ラインと0
次のラウエリングとが観測された。
e High Energy Electron Di
ffraction)パターンは、再構成(Recon
struction)により砒素安定化面である2×4
構造、即ち、X方向の格子間隔が理想的な格子定数の2
倍であり、Y方向の格子間隔が理想的な格子定数の4倍
の表面構造を示し、このRHEEDパターンにおいて
は、通常見られる縞状のストリークパターンと共に、そ
れ以上に結晶性の良さを示す放射線状の菊池ラインと0
次のラウエリングとが観測された。
【0028】なお、このInGaAsバッファ層及びI
nAlAsバッファ層は、超格子金属間化合物層を堆積
しやすくするために設けるものであるが、実施例のよう
に2層にする必要は必ずしもなく、何方か一方のみを設
けても良く、超格子金属間化合物と半導体の界面の急峻
化のためには、Ni(InAl)に対してはInAlA
s層が、また、Ni(InGa)に対してはInGaA
s層が好適である。
nAlAsバッファ層は、超格子金属間化合物層を堆積
しやすくするために設けるものであるが、実施例のよう
に2層にする必要は必ずしもなく、何方か一方のみを設
けても良く、超格子金属間化合物と半導体の界面の急峻
化のためには、Ni(InAl)に対してはInAlA
s層が、また、Ni(InGa)に対してはInGaA
s層が好適である。
【0029】また、本発明の実施例においても他に特段
の断りがないかぎり、InGaAsはIn0.53Ga0.47
Asの組成のものを表し、InAlAsはIn0.52Al
0.48Asの組成のものを表すが、厳密にこの組成に限ら
れるものではない。
の断りがないかぎり、InGaAsはIn0.53Ga0.47
Asの組成のものを表し、InAlAsはIn0.52Al
0.48Asの組成のものを表すが、厳密にこの組成に限ら
れるものではない。
【0030】次いで、バックグラウンドの砒素によりN
iAsが形成されるのを防ぐため、バッファ層の成長
後、Asセルのシャッターを閉じてAsセルを室温まで
降温したのち、Niセルを1500℃に、Inセルを5
20℃に、及び、Alセルを920℃に昇温させると共
に、基板温度を250℃に設定した状態で、4周期毎に
一回Inを供給するようにしてAl単原子層8或いはI
n単原子層10とNi単原子層9とを交互に堆積させ
て、実効的に3つのNiAl分子層と1つのNiIn分
子層とからなる周期的構造を形成し、全体が200分子
層(約60nm)からなる超格子金属間化合物層11を
形成する。
iAsが形成されるのを防ぐため、バッファ層の成長
後、Asセルのシャッターを閉じてAsセルを室温まで
降温したのち、Niセルを1500℃に、Inセルを5
20℃に、及び、Alセルを920℃に昇温させると共
に、基板温度を250℃に設定した状態で、4周期毎に
一回Inを供給するようにしてAl単原子層8或いはI
n単原子層10とNi単原子層9とを交互に堆積させ
て、実効的に3つのNiAl分子層と1つのNiIn分
子層とからなる周期的構造を形成し、全体が200分子
層(約60nm)からなる超格子金属間化合物層11を
形成する。
【0031】なお、この場合の各単原子層の成長時間
は、Ni単原子層の場合には予め測定したNi層の成長
速度に基づき決定し、In単原子層及びAl単原子層に
ついては予め測定したInAs及びAlAs成長時のR
HEED振動から決定し、また、各単原子層の成長の間
に2秒間の中断を入れた。
は、Ni単原子層の場合には予め測定したNi層の成長
速度に基づき決定し、In単原子層及びAl単原子層に
ついては予め測定したInAs及びAlAs成長時のR
HEED振動から決定し、また、各単原子層の成長の間
に2秒間の中断を入れた。
【0032】また、この時のRHEEDパターンにおい
ては、シャープなストリークパターンが観測され、結晶
性が比較的良好であることを示しており、この超格子金
属間化合物層11の抵抗率は15〜30μΩ・cmを示
し、従来の3元金属間化合物の抵抗率である20〜60
μΩ・cmより抵抗率が低減しているのが確認された。
ては、シャープなストリークパターンが観測され、結晶
性が比較的良好であることを示しており、この超格子金
属間化合物層11の抵抗率は15〜30μΩ・cmを示
し、従来の3元金属間化合物の抵抗率である20〜60
μΩ・cmより抵抗率が低減しているのが確認された。
【0033】この超格子金属間化合物層11は、Al単
原子層8とNi単原子層9とによるNiAl分子層とI
n単原子層10とNi単原子層9とによるNiIn分子
層とを3:1の割合で周期的配列した構造、即ち、
{(NiAl分子層)3 /(NiIn分子層)1 }50で
表される超格子構造になっているが、必ずしもこの様な
層構造に限られるものではない。
原子層8とNi単原子層9とによるNiAl分子層とI
n単原子層10とNi単原子層9とによるNiIn分子
層とを3:1の割合で周期的配列した構造、即ち、
{(NiAl分子層)3 /(NiIn分子層)1 }50で
表される超格子構造になっているが、必ずしもこの様な
層構造に限られるものではない。
【0034】即ち、この超格子金属間化合物層11は、
平均組成がNiInx Al1-x のInPに対する格子整
合の条件であるx=0.24±0.04の条件を満たす
NiIn0.25Al0.75となる一般式{(NiAl分子
層)3n/(NiIn分子層)n}m (n及びmは整数)
で表されるものであれば良く、この構成によってある程
度の厚さの埋め込み配線層を形成することが可能とな
る。
平均組成がNiInx Al1-x のInPに対する格子整
合の条件であるx=0.24±0.04の条件を満たす
NiIn0.25Al0.75となる一般式{(NiAl分子
層)3n/(NiIn分子層)n}m (n及びmは整数)
で表されるものであれば良く、この構成によってある程
度の厚さの埋め込み配線層を形成することが可能とな
る。
【0035】また、nを2以下の整数、即ち、1或いは
2にすることによって、各層分子層においても、膜厚を
ミスフィット転位が発生しない臨界膜厚以下に保つこと
ができる。因に、NiAlのInPに対する格子不整は
1.65%でその臨界膜厚は約6nmであり、また、N
iInのInPに対する格子不整は5.3%でその臨界
膜厚は約1nm以下である。
2にすることによって、各層分子層においても、膜厚を
ミスフィット転位が発生しない臨界膜厚以下に保つこと
ができる。因に、NiAlのInPに対する格子不整は
1.65%でその臨界膜厚は約6nmであり、また、N
iInのInPに対する格子不整は5.3%でその臨界
膜厚は約1nm以下である。
【0036】図2(b)参照 以後の工程は、従来の量子効果メモリデバイスと同様で
あり、まず、この超格子金属間化合物層11上に2nm
のn++型InAlAsシード層12、100nmのn++
型InGaAs層13、100nmのn+ 型InGaA
sコレクタ層14、60nmのi型InAlGaAsバ
リア層15、100nmのn+ 型InGaAsベース層
16、4nmのi型InAlAsバリア層17、4nm
のi型InGaAsウエル層18、4nmのi型InA
lAsバリア層19、300nmのn+ 型InGaAs
エミッタ層20、50nmのn++型InGaAsコンタ
クト層21を順次MBE法を用いてエピタキシャル成長
させる。
あり、まず、この超格子金属間化合物層11上に2nm
のn++型InAlAsシード層12、100nmのn++
型InGaAs層13、100nmのn+ 型InGaA
sコレクタ層14、60nmのi型InAlGaAsバ
リア層15、100nmのn+ 型InGaAsベース層
16、4nmのi型InAlAsバリア層17、4nm
のi型InGaAsウエル層18、4nmのi型InA
lAsバリア層19、300nmのn+ 型InGaAs
エミッタ層20、50nmのn++型InGaAsコンタ
クト層21を順次MBE法を用いてエピタキシャル成長
させる。
【0037】この場合も従来例と同様に、i型InAl
Asバリア層17、i型InGaAsウエル層18、及
び、i型InAlAsバリア層19によって、共鳴トン
ネルバリア構造が形成され、i型InGaAsウエル層
18に形成された量子準位を介して電子が共鳴トンネル
注入されることになる。
Asバリア層17、i型InGaAsウエル層18、及
び、i型InAlAsバリア層19によって、共鳴トン
ネルバリア構造が形成され、i型InGaAsウエル層
18に形成された量子準位を介して電子が共鳴トンネル
注入されることになる。
【0038】なお、各層の堆積時の基板温度は、n++型
InAlAsシード層12の場合が200℃で、その他
の層の場合には500℃であり、また、このn++型In
AlAsシード層12は、超格子金属間化合物層11と
の界面の急峻性を高めるために設けるものである。
InAlAsシード層12の場合が200℃で、その他
の層の場合には500℃であり、また、このn++型In
AlAsシード層12は、超格子金属間化合物層11と
の界面の急峻性を高めるために設けるものである。
【0039】図3(c)及び(d)参照 次いで、ウェット・エッチングにより、n++型InGa
Asコンタクト層21乃至i型InAlAsバリア層1
7をパターニングして2つのエミッタメサ22からなる
ダブルエミッタ構造を形成する。
Asコンタクト層21乃至i型InAlAsバリア層1
7をパターニングして2つのエミッタメサ22からなる
ダブルエミッタ構造を形成する。
【0040】図4(e)及び(f)参照 次いで、同じくウェット・エッチングにより、n+ 型I
nGaAsベース層16乃至n++型InAlAsシード
層12をパターニングしてベース・コレクタメサ23を
形成して、一つのメモリ単位を構成する量子効果メモリ
素子が、他の量子効果メモリ素子と分離される。
nGaAsベース層16乃至n++型InAlAsシード
層12をパターニングしてベース・コレクタメサ23を
形成して、一つのメモリ単位を構成する量子効果メモリ
素子が、他の量子効果メモリ素子と分離される。
【0041】図5(g)及び(h)参照 次いで、スパッタ・エッチングにより、超格子金属間化
合物層11及びInAlAsバッファ層7を2つのエミ
ッタメサの配列方向に延在するストライプ状にパターニ
ングして、行アドレス信号配線層を形成したのち、Si
O2 等の絶縁膜24を堆積させ、各エミッタメサのn++
型InGaAsコンタクト層21に対するコンタクトホ
ールを設け、次いで、Au・Ge等の導電層を堆積させ
てパターニングすることにより、行アドレス信号配線層
に略直交する2本の列アドレス信号配線層となる電極2
5を形成して、量子効果メモリデバイスが完成する。
合物層11及びInAlAsバッファ層7を2つのエミ
ッタメサの配列方向に延在するストライプ状にパターニ
ングして、行アドレス信号配線層を形成したのち、Si
O2 等の絶縁膜24を堆積させ、各エミッタメサのn++
型InGaAsコンタクト層21に対するコンタクトホ
ールを設け、次いで、Au・Ge等の導電層を堆積させ
てパターニングすることにより、行アドレス信号配線層
に略直交する2本の列アドレス信号配線層となる電極2
5を形成して、量子効果メモリデバイスが完成する。
【0042】この様に、埋め込み配線層として{(Ni
Al分子層)3n/(NiIn分子層)n }m からなる低
抵抗率の超格子金属間化合物層を用いたので、埋め込み
配線層の厚さを厚くしなくとも低抵抗が得られることに
なり、その上に設けるエピタキシャル成長層はミスフィ
ット転位のない良質な単結晶となるので、このエピタキ
シャル成長層に形成したダブルエミッタトランジスタの
特性も良好になる。
Al分子層)3n/(NiIn分子層)n }m からなる低
抵抗率の超格子金属間化合物層を用いたので、埋め込み
配線層の厚さを厚くしなくとも低抵抗が得られることに
なり、その上に設けるエピタキシャル成長層はミスフィ
ット転位のない良質な単結晶となるので、このエピタキ
シャル成長層に形成したダブルエミッタトランジスタの
特性も良好になる。
【0043】次に、埋め込み配線層として{(NiGa
分子層)3n/(NiIn分子層)n}m からなる低抵抗
率の超格子金属間化合物層を用いた本発明の第2の実施
例を説明する。この第2の実施例においては、超格子金
属間化合物層を形成する工程以外は、第1の実施例と全
く同様であるので、超格子金属間化合物層を形成する工
程のみを説明する。
分子層)3n/(NiIn分子層)n}m からなる低抵抗
率の超格子金属間化合物層を用いた本発明の第2の実施
例を説明する。この第2の実施例においては、超格子金
属間化合物層を形成する工程以外は、第1の実施例と全
く同様であるので、超格子金属間化合物層を形成する工
程のみを説明する。
【0044】InP基板と格子整合する100nmのI
nGaAsバッファ層及び100nmのInAlAsバ
ッファ層を形成したのち、Asセルのシャッターを閉じ
てAsセルを室温まで降温したのち、Niセルを150
0℃に、Inセルを520℃に、及び、Gaセルを86
0℃に昇温させると共に、基板温度を250℃に設定し
た状態で、4周期毎に一回Inを供給するようにしてG
a単原子層或いはIn単原子層とNi単原子層とを交互
に堆積させて全体が200分子層(約60nm)からな
る{(NiGa分子層)3 /(NiIn分子層)1 }50
超格子金属間化合物層を形成する。
nGaAsバッファ層及び100nmのInAlAsバ
ッファ層を形成したのち、Asセルのシャッターを閉じ
てAsセルを室温まで降温したのち、Niセルを150
0℃に、Inセルを520℃に、及び、Gaセルを86
0℃に昇温させると共に、基板温度を250℃に設定し
た状態で、4周期毎に一回Inを供給するようにしてG
a単原子層或いはIn単原子層とNi単原子層とを交互
に堆積させて全体が200分子層(約60nm)からな
る{(NiGa分子層)3 /(NiIn分子層)1 }50
超格子金属間化合物層を形成する。
【0045】この超格子金属間化合物層の場合も、平均
組成がNiInx Ga1-x のInPに対する格子整合の
条件であるx=0.23±0.04の条件を満たすNi
In 0.25Ga0.75となる一般式{(NiGa分子層)3n
/(NiIn分子層)n }m(n及びmは整数)にすれ
ば良いものであり、この構成によってある程度の厚さの
配線層を形成することが可能となる。
組成がNiInx Ga1-x のInPに対する格子整合の
条件であるx=0.23±0.04の条件を満たすNi
In 0.25Ga0.75となる一般式{(NiGa分子層)3n
/(NiIn分子層)n }m(n及びmは整数)にすれ
ば良いものであり、この構成によってある程度の厚さの
配線層を形成することが可能となる。
【0046】この場合にも、nを2以下の整数、即ち、
1或いは2にすることによって、各層分子層において
も、膜厚をミスフィット転位が発生しない臨界膜厚以下
に保つことができる。因に、NiGaのInPに対する
格子不整は1.62%でその臨界膜厚は約6nmであ
り、また、NiInのInPに対する格子不整は5.3
%でその臨界膜厚は約1nm以下である。
1或いは2にすることによって、各層分子層において
も、膜厚をミスフィット転位が発生しない臨界膜厚以下
に保つことができる。因に、NiGaのInPに対する
格子不整は1.62%でその臨界膜厚は約6nmであ
り、また、NiInのInPに対する格子不整は5.3
%でその臨界膜厚は約1nm以下である。
【0047】この場合、平均組成NiIn0.25Ga0.75
は格子整合条件x=0.23から0.02ずれているの
で、膜厚をあまり厚くできないという点では0.01の
ずれである第1の実施例の{(NiAl分子層)3n/
(NiIn分子層)n }m より劣ることになるが、Al
の方がGaより安価で扱いが簡単であるので、製造工程
的には第2の実施例の方が優れていることになる。
は格子整合条件x=0.23から0.02ずれているの
で、膜厚をあまり厚くできないという点では0.01の
ずれである第1の実施例の{(NiAl分子層)3n/
(NiIn分子層)n }m より劣ることになるが、Al
の方がGaより安価で扱いが簡単であるので、製造工程
的には第2の実施例の方が優れていることになる。
【0048】また、超格子金属間化合物/半導体界面の
急峻性を考慮するならば、InGaAsに対してはNi
(InGa)系が、また、InAlAsに対してはNi
(InAl)系が好適である。
急峻性を考慮するならば、InGaAsに対してはNi
(InGa)系が、また、InAlAsに対してはNi
(InAl)系が好適である。
【0049】その後の工程は、第1の実施例と全く同様
とすることによって量子効果メモリデバイスを形成する
ことができる。
とすることによって量子効果メモリデバイスを形成する
ことができる。
【0050】なお、上記の実施例においては、量子効果
メモリデバイスについて説明しているが、他の化合物半
導体デバイスにも適用できることは言うまでもないこと
であり、例えば、HBT(ヘテロ接合バイポーラトラン
ジスタ)、HET(ホットエレクトロントランジス
タ)、或いは、RHET(共鳴トンネルホットエレクト
ロントランジスタ)等も対象とするものであり、更に
は、メタルベーストランジスタをも対象とするものであ
る。
メモリデバイスについて説明しているが、他の化合物半
導体デバイスにも適用できることは言うまでもないこと
であり、例えば、HBT(ヘテロ接合バイポーラトラン
ジスタ)、HET(ホットエレクトロントランジス
タ)、或いは、RHET(共鳴トンネルホットエレクト
ロントランジスタ)等も対象とするものであり、更に
は、メタルベーストランジスタをも対象とするものであ
る。
【0051】
【発明の効果】本発明によれば、InPと格子整合する
埋め込み配線層を、{(NiAl分子層)3n/(NiI
n分子層)n }m 或いは{(NiGa分子層)3n/(N
iIn分子層)n }m からなる超格子金属間化合物層で
構成することによって、合金散乱に起因する抵抗率の増
大を防止できるので、埋め込み配線層の膜厚を厚くする
必要がなく、したがって、その上に成長させるエピタキ
シャル層の結晶性を良好にすることができることにな
り、化合物半導体装置の集積度の向上に寄与するところ
が大きい。
埋め込み配線層を、{(NiAl分子層)3n/(NiI
n分子層)n }m 或いは{(NiGa分子層)3n/(N
iIn分子層)n }m からなる超格子金属間化合物層で
構成することによって、合金散乱に起因する抵抗率の増
大を防止できるので、埋め込み配線層の膜厚を厚くする
必要がなく、したがって、その上に成長させるエピタキ
シャル層の結晶性を良好にすることができることにな
り、化合物半導体装置の集積度の向上に寄与するところ
が大きい。
【図1】本発明の原理的構成の説明図である。
【図2】本発明の第1の実施例の途中までの製造工程の
説明図である。
説明図である。
【図3】本発明の第1の実施例の図2以降の途中までの
製造工程の説明図である。
製造工程の説明図である。
【図4】本発明の第1の実施例の図3以降の途中までの
製造工程の説明図である。
製造工程の説明図である。
【図5】本発明の第1の実施例の図4以降の製造工程の
説明図である。
説明図である。
【図6】従来の量子効果メモリデバイスの積層構造の説
明図である。
明図である。
【図7】従来の量子効果メモリデバイスの金属間化合物
層の構造の説明図である。
層の構造の説明図である。
【図8】従来の量子効果メモリデバイスの斜視図であ
る。
る。
1 化合物半導体基板 2 Al或いはGa単原子層 3 Ni単原子層 4 In単原子層 5 InP基板 6 InGaAsバッファ層 7 InAlAsバッファ層 8 Al単原子層 9 Ni単原子層 10 In単原子層 11 超格子金属間化合物層 12 n++型InAlAsシード層 13 n++型InGaAs層 14 n+ 型InGaAsコレクタ層 15 i型InAlGaAsバリア層 16 n+ 型InGaAsベース層 17 i型InAlAsバリア層 18 i型InGaAsウエル層 19 i型InAlAsバリア層 20 n+ 型InGaAsエミッタ層 21 n++型InGaAsコンタクト層 22 エミッタメサ 23 ベース・コレクタメサ 24 絶縁膜 25 電極 26 金属間化合物層 27 量子準位 28 化合物半導体基板 29 In0.24Al0.76(In0.23Ga0.77)単原子層 30 Ni単原子層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/73 H01L 29/205 29/72
Claims (3)
- 【請求項1】 化合物半導体基板上に、III 族元素から
なる単原子層とNi単原子層とを交互に積層させて形成
した2種類の2元金属間化合物分子層からなる超格子金
属間化合物層を埋め込み配線層として用いた半導体装置
において、前記2元金属間化合物分子層はIII 族元素が
Al及びGaの内の一方とNiからなる分子層とNiI
n分子層とによって構成され、前記超格子金属間化合物
層の平均格子定数の2倍と前記化合物半導体基板の格子
定数とが略等しいことを特徴とする半導体装置。 - 【請求項2】 上記化合物半導体基板がInP基板であ
り、また、上記超格子金属間化合物層が{(NiAl分
子層)3n/(NiIn分子層)n }m 又は{(NiGa
分子層)3n/(NiIn分子層)n }m のいずれかであ
り、さらに、nは1又は2、且つ、mは整数であること
を特徴とする請求項1記載の半導体装置。 - 【請求項3】 上記InP基板上にInGaAs層及び
InAlAs層の少なくとも一方をバッファ層として設
けたことを特徴とする請求項2記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7012252A JPH08203897A (ja) | 1995-01-30 | 1995-01-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7012252A JPH08203897A (ja) | 1995-01-30 | 1995-01-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08203897A true JPH08203897A (ja) | 1996-08-09 |
Family
ID=11800180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7012252A Withdrawn JPH08203897A (ja) | 1995-01-30 | 1995-01-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08203897A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005294321A (ja) * | 2004-03-31 | 2005-10-20 | Furukawa Electric Co Ltd:The | 積層回路材料 |
-
1995
- 1995-01-30 JP JP7012252A patent/JPH08203897A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005294321A (ja) * | 2004-03-31 | 2005-10-20 | Furukawa Electric Co Ltd:The | 積層回路材料 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2801624B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US20040016921A1 (en) | High peak current density resonant tunneling diode | |
| JP3708114B2 (ja) | バリスティック半導体素子 | |
| WO2010047281A1 (ja) | バイポーラトランジスタ | |
| JPH06260493A (ja) | 半導体装置 | |
| US4929984A (en) | Resonant tunnelling barrier structure device | |
| JP5336186B2 (ja) | ヘテロ接合バイポーラトランジスタを製造する方法 | |
| JP5628680B2 (ja) | バイポーラトランジスタ | |
| JP3515944B2 (ja) | ヘテロバイポーラトランジスタ | |
| US5338942A (en) | Semiconductor projections having layers with different lattice constants | |
| JP2687519B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001156301A (ja) | 共鳴トンネル装置 | |
| US6172420B1 (en) | Silicon delta-doped gallium arsenide/indium arsenide heterojunction OHMIC contact | |
| CN114005866A (zh) | GaN高电子迁移率异质结结构及制备方法、二极管、晶体管 | |
| JP3172958B2 (ja) | 化合物半導体薄膜の製造方法 | |
| JP6096569B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2000012834A (ja) | ダブルヘテロ構造高電子移動度トランジスタおよびその製造方法、並びに該トランジスタ用ウエハ | |
| JP2000174031A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2004140038A (ja) | 薄膜結晶ウェーハの製造方法及び半導体デバイス並びにその製造方法 | |
| US11798995B2 (en) | Hetero-junction bipolar transistor and method for manufacturing the same | |
| JP2710783B2 (ja) | 半導体装置 | |
| JP2557613B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2004200286A (ja) | 共鳴トンネル障壁構造 | |
| JP2592302B2 (ja) | 量子効果半導体装置 | |
| JP2518347B2 (ja) | バイポ―ラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020402 |