JPH08205091A - 同期信号処理回路 - Google Patents
同期信号処理回路Info
- Publication number
- JPH08205091A JPH08205091A JP7007592A JP759295A JPH08205091A JP H08205091 A JPH08205091 A JP H08205091A JP 7007592 A JP7007592 A JP 7007592A JP 759295 A JP759295 A JP 759295A JP H08205091 A JPH08205091 A JP H08205091A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- counter
- processing circuit
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【目的】 ＶＴＲの特殊再生で出力される垂直同期信号
ＶＤと疑似垂直同期信号ＶＤ′に起因する表示画像の上
下振動が生じないようにする。 【構成】 ＶＴＲよりのＶＤ／ＶＤ′を１Ｈパルス生成
回路１に印加し、ＶＴＲよりのＨＤ（水平同期信号）を
基準にして１Ｈ幅のパルスを生成し、このパルスを
８Ｈシフト回路２で位相を８Ｈシフトし、論理積回路３
に印加し、ＶＤ／ＶＤ′と論理積演算して信号を出力
し、カウンタ４、５に入力する。カウンタ４は信号で
リセットされ、ＨＤをカウントし、16カウントにて信号
を出力する。カウンタ５は信号のカウント１にて信
号（マスクパルス）を出力開始し、カウンタ４よりの
信号で出力（マスクパルス）を停止する。このマスク
パルスを表示装置の垂直同期信号処理回路に供給し、Ｖ
Ｄをマスクし、ＶＤ′で同期をかけるようにする。
ＶＤと疑似垂直同期信号ＶＤ′に起因する表示画像の上
下振動が生じないようにする。 【構成】 ＶＴＲよりのＶＤ／ＶＤ′を１Ｈパルス生成
回路１に印加し、ＶＴＲよりのＨＤ（水平同期信号）を
基準にして１Ｈ幅のパルスを生成し、このパルスを
８Ｈシフト回路２で位相を８Ｈシフトし、論理積回路３
に印加し、ＶＤ／ＶＤ′と論理積演算して信号を出力
し、カウンタ４、５に入力する。カウンタ４は信号で
リセットされ、ＨＤをカウントし、16カウントにて信号
を出力する。カウンタ５は信号のカウント１にて信
号（マスクパルス）を出力開始し、カウンタ４よりの
信号で出力（マスクパルス）を停止する。このマスク
パルスを表示装置の垂直同期信号処理回路に供給し、Ｖ
Ｄをマスクし、ＶＤ′で同期をかけるようにする。
Description
【０００１】
【産業上の利用分野】本発明は同期信号処理回路に係
り、ＶＴＲ（ビデオテープレコーダ）の特殊再生時の画
像の上下振動をなくするための垂直同期信号の処理回路
に関する。
り、ＶＴＲ（ビデオテープレコーダ）の特殊再生時の画
像の上下振動をなくするための垂直同期信号の処理回路
に関する。
【０００２】
【従来の技術】ＶＴＲには、スチル再生あるいは早送り
再生等の特殊再生にて、図３に示す如く垂直同期信号Ｖ
Ｄの他に疑似垂直同期信号ＶＤ′が出力される。これ
は、特殊再生時にビデオヘッドがビデオテープ上のビデ
オトラックを斜めに横切るためノイズが発生し、このノ
イズがＶＤに重なると再生画像の垂直同期が乱れ、画面
が見ずらくなるので、これを防止するため本来のＶＤの
前に疑似ＶＤ（ＶＤ′）を挿入し、このＶＤ′で垂直同
期をとるようにしている。このＶＤ′は、例えば、ＶＨ
Ｓ方式の場合、ＶＤの6.5H±1.5H前にビデオヘッドが切
換えられ、続く5H以内にＶＤ′を挿入する規格になって
いる。ところが、垂直帰線期間にＶＤとＶＤ′の二つが
存在することにため、表示装置の信号処理回路（例え
ば、映像信号をディジタル信号に変換して処理するもの
等）によっては、このＶＤとＶＤ′によってフィールド
の開始点があたかも二つ存在する如くになり、表示画像
が上下振動を生ずる場合がある。
再生等の特殊再生にて、図３に示す如く垂直同期信号Ｖ
Ｄの他に疑似垂直同期信号ＶＤ′が出力される。これ
は、特殊再生時にビデオヘッドがビデオテープ上のビデ
オトラックを斜めに横切るためノイズが発生し、このノ
イズがＶＤに重なると再生画像の垂直同期が乱れ、画面
が見ずらくなるので、これを防止するため本来のＶＤの
前に疑似ＶＤ（ＶＤ′）を挿入し、このＶＤ′で垂直同
期をとるようにしている。このＶＤ′は、例えば、ＶＨ
Ｓ方式の場合、ＶＤの6.5H±1.5H前にビデオヘッドが切
換えられ、続く5H以内にＶＤ′を挿入する規格になって
いる。ところが、垂直帰線期間にＶＤとＶＤ′の二つが
存在することにため、表示装置の信号処理回路（例え
ば、映像信号をディジタル信号に変換して処理するもの
等）によっては、このＶＤとＶＤ′によってフィールド
の開始点があたかも二つ存在する如くになり、表示画像
が上下振動を生ずる場合がある。
【０００３】これを解決するため、ＶＤ′をマスクする
マスクパルスを生成し、このマスクパルスを同期回路に
印加してＶＤ′をマスクするようにしたものがある。図
４はこのマスクパルスを生成する回路の一例で、ＶＤで
１Ｈパルス生成回路11をリセットし、ＨＤ（水平同期信
号）に基づいて１Ｈ幅のパルスを生成し、この１Ｈパル
スでカウンタ12およびカウンタ13をリセットし、それぞ
れ所要数のＨＤをカウントし、カウンタ12のＲＣ出力
（カウントアップ信号）でマスクパルス生成回路14をセ
ットしてマスクパルスを立ち上げ、カウンタ13のＲＣ出
力でマスクパルスをリセットする回路である。このた
め、カウンタ13はＨＤを200 以上カウントすることにな
るのでビット数の多いものが必要になる他、マスクパル
スの幅が狭ければＶＤ′がマスクされず、マスクパルス
の幅を広くしすぎるとＶＴＲの通常再生で起動時等のＶ
Ｄの周波数が不安定な場合に１つしかないＶＤがマスク
されて同期がかからないという問題を生ずるため、Ｖ
Ｄ′を確実にマスクするようなマスクパルスを設定する
ことが難しいという問題がある。
マスクパルスを生成し、このマスクパルスを同期回路に
印加してＶＤ′をマスクするようにしたものがある。図
４はこのマスクパルスを生成する回路の一例で、ＶＤで
１Ｈパルス生成回路11をリセットし、ＨＤ（水平同期信
号）に基づいて１Ｈ幅のパルスを生成し、この１Ｈパル
スでカウンタ12およびカウンタ13をリセットし、それぞ
れ所要数のＨＤをカウントし、カウンタ12のＲＣ出力
（カウントアップ信号）でマスクパルス生成回路14をセ
ットしてマスクパルスを立ち上げ、カウンタ13のＲＣ出
力でマスクパルスをリセットする回路である。このた
め、カウンタ13はＨＤを200 以上カウントすることにな
るのでビット数の多いものが必要になる他、マスクパル
スの幅が狭ければＶＤ′がマスクされず、マスクパルス
の幅を広くしすぎるとＶＴＲの通常再生で起動時等のＶ
Ｄの周波数が不安定な場合に１つしかないＶＤがマスク
されて同期がかからないという問題を生ずるため、Ｖ
Ｄ′を確実にマスクするようなマスクパルスを設定する
ことが難しいという問題がある。
【０００４】
【発明が解決しようとする課題】上述のように、ＶＴＲ
の特殊再生時にはＶＤに先立って必ずＶＤ′が出力され
るので、このＶＤ′を垂直同期に使用し、ＶＤをマスク
しても後続の回路の動作に支障を生じない。本発明はこ
のような点に鑑み、従来よりビット数の少ないカウンタ
でマスクパルスの生成ができ、かつ、特殊再生時のＶＤ
を確実にマスクするようにすることにある。
の特殊再生時にはＶＤに先立って必ずＶＤ′が出力され
るので、このＶＤ′を垂直同期に使用し、ＶＤをマスク
しても後続の回路の動作に支障を生じない。本発明はこ
のような点に鑑み、従来よりビット数の少ないカウンタ
でマスクパルスの生成ができ、かつ、特殊再生時のＶＤ
を確実にマスクするようにすることにある。
【０００５】
【課題を解決するための手段】本発明は上述の課題を解
決するため、垂直同期信号に同期した１Ｈ（１Ｈは１水
平走査時間）幅のパルスを生成する１Ｈパルス生成回路
と、１Ｈパルス生成回路よりのパルスの位相を、例え
ば、８Ｈシフトするシフト回路と、前記垂直同期信号お
よびシフト回路よりの信号を論理積演算する論理積回路
と、論理積回路よりの信号でリセットされ、水平同期信
号を、例えば、16個カウントする第１カウンタと、前記
論理積回路よりの信号の１カウントにて信号出力を開始
し、第１カウンタよりのカウントアップ信号にて信号出
力を停止する第２カウンタとからなり、第２カウンタよ
りの信号を同期回路の垂直同期信号処理回路に印加し、
各垂直帰線期間の垂直同期信号を１個以外をマスクする
ようにした同期信号処理回路を提供するものである。
決するため、垂直同期信号に同期した１Ｈ（１Ｈは１水
平走査時間）幅のパルスを生成する１Ｈパルス生成回路
と、１Ｈパルス生成回路よりのパルスの位相を、例え
ば、８Ｈシフトするシフト回路と、前記垂直同期信号お
よびシフト回路よりの信号を論理積演算する論理積回路
と、論理積回路よりの信号でリセットされ、水平同期信
号を、例えば、16個カウントする第１カウンタと、前記
論理積回路よりの信号の１カウントにて信号出力を開始
し、第１カウンタよりのカウントアップ信号にて信号出
力を停止する第２カウンタとからなり、第２カウンタよ
りの信号を同期回路の垂直同期信号処理回路に印加し、
各垂直帰線期間の垂直同期信号を１個以外をマスクする
ようにした同期信号処理回路を提供するものである。
【０００６】
【作用】以上のように構成したので、本発明による同期
信号処理回路においては、ＶＴＲの特殊再生時、ＶＴＲ
より出力される疑似垂直同期信号以外の垂直同期信号は
マスクされ、疑似垂直同期信号のみが表示装置の垂直同
期信号処理回路に印加される。
信号処理回路においては、ＶＴＲの特殊再生時、ＶＴＲ
より出力される疑似垂直同期信号以外の垂直同期信号は
マスクされ、疑似垂直同期信号のみが表示装置の垂直同
期信号処理回路に印加される。
【０００７】
【実施例】以下、本発明による同期信号処理回路の実施
例を詳細に説明する。図１は本発明による同期信号処理
回路の一実施例の要部ブロック図である。図において、
１は１Ｈパルス生成回路で、Ｄ型フリップフロップ回路
等で構成され、ＶＴＲの特殊再生による同期信号を入力
し、垂直同期信号ＶＤあるいは疑似垂直同期信号ＶＤ′
に同期した１Ｈ幅のパルスを生成する。２は８Ｈシフト
回路で、１Ｈパルス生成回路１よりのパルスの位相を８
Ｈシフトする。３は論理積回路（ＡＮＤゲート）で、８
Ｈシフト回路２よりの信号およびＶＴＲよりの垂直同期
信号ＶＤまたはＶＤ′を論理積演算する。４はカウンタ
で、論理積回路３よりの信号をカウントし、１カウント
にて信号を出力する。５はカウンタで、カウンタ４より
の信号でセットされ、論理積回路３よりの信号をカウン
トし、16カウントにてリセットし、セット〜リセット間
のパルスを出力する。
例を詳細に説明する。図１は本発明による同期信号処理
回路の一実施例の要部ブロック図である。図において、
１は１Ｈパルス生成回路で、Ｄ型フリップフロップ回路
等で構成され、ＶＴＲの特殊再生による同期信号を入力
し、垂直同期信号ＶＤあるいは疑似垂直同期信号ＶＤ′
に同期した１Ｈ幅のパルスを生成する。２は８Ｈシフト
回路で、１Ｈパルス生成回路１よりのパルスの位相を８
Ｈシフトする。３は論理積回路（ＡＮＤゲート）で、８
Ｈシフト回路２よりの信号およびＶＴＲよりの垂直同期
信号ＶＤまたはＶＤ′を論理積演算する。４はカウンタ
で、論理積回路３よりの信号をカウントし、１カウント
にて信号を出力する。５はカウンタで、カウンタ４より
の信号でセットされ、論理積回路３よりの信号をカウン
トし、16カウントにてリセットし、セット〜リセット間
のパルスを出力する。
【０００８】次に、本発明による同期信号処理回路の動
作を図２に示すタイムチャートを用いて説明する。ＶＴ
Ｒは、スチル再生あるいは早送り再生等の特殊再生時、
図２に示す如く垂直同期信号ＶＤの前に疑似垂直同期信
号ＶＤ′が出力される。このＶＤ′は、ＶＨＳ方式の場
合、ＶＤの前８Ｈ以内に挿入される（図２はＶＤの６Ｈ
前にＶＤ′が挿入されている例である）。このＶＤおよ
びＶＤ′は１Ｈパルス生成回路１に印加され、ＶＴＲよ
りのＨＤを基準にして１Ｈ幅のパルス、すなわちＶＤ／
ＶＤ′に同期した１Ｈパルスを生成する。この１Ｈパ
ルスは８Ｈシフト回路２に印加され、８Ｈシフトされ
（）、論理積回路３に印加される。論理積回路３はこ
の８Ｈシフト信号とＶＴＲよりのＶＤ／ＶＤ′とを論
理積演算し、信号を出力する。従って、この論理積回
路３の出力する信号は、ＶＴＲが特殊再生（ＶＤおよ
びＶＤ′が出力される）の場合に３個〜４個となる（図
２は、８Ｈシフト回路２よりの信号の１個がＶＤと重
なり、論理積回路３の出力信号が３個となった例であ
るが、ＶＤとＶＤ′の間隔が狭く、信号がＶＤに重な
らない場合は４個が出力される）。この信号はカウン
タ４およびカウンタ５にそれぞれ印加される。カウンタ
４は、信号の入力（カウンタ５でカウント）にてリセ
ットされ、16カウントされた場合に信号を出力し、カ
ウンタ５は、信号の１カウントにてマスクパルスを
出力開始し、カウンタ５よりの信号にてマスクパルス
を停止する。
作を図２に示すタイムチャートを用いて説明する。ＶＴ
Ｒは、スチル再生あるいは早送り再生等の特殊再生時、
図２に示す如く垂直同期信号ＶＤの前に疑似垂直同期信
号ＶＤ′が出力される。このＶＤ′は、ＶＨＳ方式の場
合、ＶＤの前８Ｈ以内に挿入される（図２はＶＤの６Ｈ
前にＶＤ′が挿入されている例である）。このＶＤおよ
びＶＤ′は１Ｈパルス生成回路１に印加され、ＶＴＲよ
りのＨＤを基準にして１Ｈ幅のパルス、すなわちＶＤ／
ＶＤ′に同期した１Ｈパルスを生成する。この１Ｈパ
ルスは８Ｈシフト回路２に印加され、８Ｈシフトされ
（）、論理積回路３に印加される。論理積回路３はこ
の８Ｈシフト信号とＶＴＲよりのＶＤ／ＶＤ′とを論
理積演算し、信号を出力する。従って、この論理積回
路３の出力する信号は、ＶＴＲが特殊再生（ＶＤおよ
びＶＤ′が出力される）の場合に３個〜４個となる（図
２は、８Ｈシフト回路２よりの信号の１個がＶＤと重
なり、論理積回路３の出力信号が３個となった例であ
るが、ＶＤとＶＤ′の間隔が狭く、信号がＶＤに重な
らない場合は４個が出力される）。この信号はカウン
タ４およびカウンタ５にそれぞれ印加される。カウンタ
４は、信号の入力（カウンタ５でカウント）にてリセ
ットされ、16カウントされた場合に信号を出力し、カ
ウンタ５は、信号の１カウントにてマスクパルスを
出力開始し、カウンタ５よりの信号にてマスクパルス
を停止する。
【０００９】上述のように、カウンタ４は16をカウント
すればよいので４ビットの小型のもので構成でき、また
カウンタ５は、上述のように信号の数が最大で４個で
あるから３ビットのもので構成できる。そして、ＶＤ′
の後に入力されるＶＤはＶＤ′との間隔にばらつきがあ
っても確実にマスクされるものとなり、垂直帰線期間に
ＶＤが二つあることによる表示画像の上下振動をなくす
ることができる。なお、カウンタ５よりのマスクパルス
とＶＴＲよりのＶＤとを図示しない論理和回路で論理
和演算して出力するようにしてもよい。また、論理積回
路３の出力信号の数が３（カウンタ４でカウントされ
る）以上の場合にマスクパルスを出力するように切換
えるようにしてもよい。
すればよいので４ビットの小型のもので構成でき、また
カウンタ５は、上述のように信号の数が最大で４個で
あるから３ビットのもので構成できる。そして、ＶＤ′
の後に入力されるＶＤはＶＤ′との間隔にばらつきがあ
っても確実にマスクされるものとなり、垂直帰線期間に
ＶＤが二つあることによる表示画像の上下振動をなくす
ることができる。なお、カウンタ５よりのマスクパルス
とＶＴＲよりのＶＤとを図示しない論理和回路で論理
和演算して出力するようにしてもよい。また、論理積回
路３の出力信号の数が３（カウンタ４でカウントされ
る）以上の場合にマスクパルスを出力するように切換
えるようにしてもよい。
【００１０】
【発明の効果】以上に説明したように、本発明による同
期信号処理回路によれば、ＶＴＲの特殊再生時、表示装
置の垂直同期信号処理回路にはＶＴＲより出力される垂
直同期信号が確実にマスクされ、疑似垂直同期信号のみ
が印加されるので、２個の垂直同期信号に起因する画像
の上下振動が解消される。しかも、この垂直同期信号の
マスクパルスの生成に使用するカウンタは３ビットのも
のと４ビットのものでよく、小規模の回路で構成でき、
コストを軽減することができる。
期信号処理回路によれば、ＶＴＲの特殊再生時、表示装
置の垂直同期信号処理回路にはＶＴＲより出力される垂
直同期信号が確実にマスクされ、疑似垂直同期信号のみ
が印加されるので、２個の垂直同期信号に起因する画像
の上下振動が解消される。しかも、この垂直同期信号の
マスクパルスの生成に使用するカウンタは３ビットのも
のと４ビットのものでよく、小規模の回路で構成でき、
コストを軽減することができる。
【図１】本発明による同期信号処理回路の一実施例の要
部ブロック図である。
部ブロック図である。
【図２】本発明による同期信号処理回路の動作を説明す
るためのタイムチャートである。
るためのタイムチャートである。
【図３】従来の同期信号処理回路の動作を説明するため
のタイムチャートである。
のタイムチャートである。
【図４】従来の同期信号処理回路の一例の要部ブロック
図である。
図である。
１ １Ｈパルス生成回路 ２ ８Ｈシフト回路 ３ 論理積回路（ＡＮＤゲート） ４ カウンタ（３ビット） ５ カウンタ（４ビット）
Claims (7)
- 【請求項１】 垂直同期信号に同期した１水平走査時間
幅のパルスを生成する１Ｈパルス生成回路と、１Ｈパル
ス生成回路よりのパルスの位相を所要時間シフトするシ
フト回路と、前記垂直同期信号およびシフト回路よりの
信号を論理積演算する論理積回路と、論理積回路よりの
信号でリセットされ、水平同期信号を所要数カウントす
る第１カウンタと、前記論理積回路よりの信号の所要数
カウントにて信号出力を開始し、第１カウンタよりのカ
ウントアップ信号にて信号出力を停止する第２カウンタ
とからなり、第２カウンタよりの信号を同期回路の垂直
同期信号処理回路に印加し、各垂直帰線期間の垂直同期
信号を１個以外をマスクするようにした同期信号処理回
路。 - 【請求項２】 論理和回路を設け、垂直同期信号および
前記第２カウンタよりの信号を演算し、同期回路の垂直
同期信号処理回路に印加するようにした請求項１記載の
同期信号処理回路。 - 【請求項３】 前記シフト回路は、前記１Ｈパルス生成
回路よりのパルスの位相を８水平走査時間シフトするも
のでなる請求項１または請求項２記載の同期信号処理回
路。 - 【請求項４】 前記第１カウンタは、水平同期信号を16
カウントするもので構成してなる請求項１、請求項２ま
たは請求項３記載の同期信号処理回路。 - 【請求項５】 前記第２カウンタは、前記論理積回路よ
りの信号の１カウントにて信号出力を開始するものでな
る請求項１、請求項２、請求項３または請求項４記載の
同期信号処理回路。 - 【請求項６】 ビデオテープレコーダの再生信号の処理
回路において、前記論理積回路よりの信号に基づいて特
殊再生であることを判別し、前記第２カウンタよりの信
号を出力するようにした請求項１、請求項２、請求項
３、請求項４または請求項５記載の同期信号処理回路。 - 【請求項７】 前記論理積回路よりの信号数が３個以上
の場合に特殊再生であることを判別するようにした請求
項６記載の同期信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7007592A JPH08205091A (ja) | 1995-01-20 | 1995-01-20 | 同期信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7007592A JPH08205091A (ja) | 1995-01-20 | 1995-01-20 | 同期信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08205091A true JPH08205091A (ja) | 1996-08-09 |
Family
ID=11670084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7007592A Pending JPH08205091A (ja) | 1995-01-20 | 1995-01-20 | 同期信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08205091A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009044700A (ja) * | 2007-08-13 | 2009-02-26 | Yamaha Corp | 垂直表示タイミング調整回路 |
-
1995
- 1995-01-20 JP JP7007592A patent/JPH08205091A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009044700A (ja) * | 2007-08-13 | 2009-02-26 | Yamaha Corp | 垂直表示タイミング調整回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4599611A (en) | Interactive computer-based information display system | |
| JPH0252911B2 (ja) | ||
| JPS6110379A (ja) | スキユ−歪除去装置 | |
| EP0369481B1 (en) | Video signal display apparatus with a liquid crystal display unit | |
| JPH0666940B2 (ja) | ビデオデイスク再生装置 | |
| US4868656A (en) | Method and apparatus for reducing visibility of scanning lines in television picture | |
| JPH08205091A (ja) | 同期信号処理回路 | |
| JP2608908B2 (ja) | デイジタルコンバーゼンス補正装置 | |
| JP3259627B2 (ja) | 走査線変換装置 | |
| JPH0251983A (ja) | 静止画像記録装置 | |
| JP3091293B2 (ja) | 映像再生速度変換装置 | |
| US4377824A (en) | Multi-channel longitudinal video tape recording | |
| JPH10173995A (ja) | ビデオ信号切り替え回路 | |
| JP2849384B2 (ja) | 画像記録再生方式 | |
| KR0150961B1 (ko) | 문자자막정보장치의 레퍼런스신호 발생회로 | |
| JP2783607B2 (ja) | 同期信号発生器 | |
| JPH0134512B2 (ja) | ||
| JP4059307B2 (ja) | 水平同期信号再生装置 | |
| US5223988A (en) | Recording/reproducing apparatus with noise removal and masking of phase rotational position signal | |
| JPS62239684A (ja) | 磁気記録再生装置 | |
| JPH0413375A (ja) | 同期分離回路 | |
| JPS6343479A (ja) | 磁気記録再生装置 | |
| JPH04344782A (ja) | テレビジョン信号の走査速度変換装置 | |
| JPH04180365A (ja) | ノイズパルス除去回路 | |
| JP2001045433A (ja) | 映像信号生成装置及び映像信号生成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |