JPH0820949B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH0820949B2 JPH0820949B2 JP3310536A JP31053691A JPH0820949B2 JP H0820949 B2 JPH0820949 B2 JP H0820949B2 JP 3310536 A JP3310536 A JP 3310536A JP 31053691 A JP31053691 A JP 31053691A JP H0820949 B2 JPH0820949 B2 JP H0820949B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- instruction
- field
- dependency
- destination register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
- G06F9/3856—Reordering of instructions, e.g. using queues or age tags
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、命令をプログラム中に
かかれている順番と異なる順番で実行する情報処理装置
に関するものである。
かかれている順番と異なる順番で実行する情報処理装置
に関するものである。
【０００２】
【従来の技術】従来、情報処理装置においては、性能を
上げるために、複数の命令をオーバーラップして実行す
るパイプライン処理が行なわれている。しかし、メモリ
からのデータの読みだしや浮動小数点演算などのよう
に、１つの命令のパイプラインの段数が多い場合に、そ
の命令によって得られるデータを次の命令が必要とする
場合、データが得られるまで次の命令の実行ができなく
なり、性能の低下をもたらす。このように、前の命令に
よって得られるデータを後の命令が必要とすることはデ
ータ依存と呼ばれている。
上げるために、複数の命令をオーバーラップして実行す
るパイプライン処理が行なわれている。しかし、メモリ
からのデータの読みだしや浮動小数点演算などのよう
に、１つの命令のパイプラインの段数が多い場合に、そ
の命令によって得られるデータを次の命令が必要とする
場合、データが得られるまで次の命令の実行ができなく
なり、性能の低下をもたらす。このように、前の命令に
よって得られるデータを後の命令が必要とすることはデ
ータ依存と呼ばれている。
【０００３】これに対し、データ依存のためにある命令
が実行できない場合でも、その命令の後の命令で実行で
きる命令があれば、その命令を先に実行することによっ
て、データ依存による性能の低下を避ける方法が文献
「R.M.Tomasulo : An Efficient Algorithm for Exploi
ting Multiple Arithmetic Unit :アイヒ゛-エム シ゛ャ-ナルIBM J
ournal,Vol.11 January 1967,pp.25-33」に示されてい
る。プログラムの中の命令の順番と異なる順番で命令を
実行する方法はout-of-order実行と呼ばれている。この
文献では、実行される命令にはそれぞれ異なるタグが割
り付けられ、実行ユニットで命令が実行されると、結果
のデータとともにこのタグが出力される。さらに複数の
実行ユニットのそれぞれの入力にはリザベーションステ
ーション（Reservation Station）が設けられ、命令が
デコードされると、その命令に必要なデータがレジスタ
ファイルから読みだされ、デコードされた命令と一緒に
対応する実行ユニットのリザベーションステーションに
格納される。以前の命令とのデータ依存のために必要と
するデータが得られない場合は、そのデータを供給する
命令のタグがリザベーションステーションに格納され
る。リザベーションステーションは各実行ユニットが出
力するタグとリザベーションステーションに格納されて
いるタグを比較することによって、必要とするデータを
取り込む。リザベーションステーションに格納されてい
る複数の命令のうち、実行に必要なデータが揃ったもの
から実行を開始する。図１０にリザベーションステーシ
ョンを用いた従来の情報処理装置のブロック図を示す。
が実行できない場合でも、その命令の後の命令で実行で
きる命令があれば、その命令を先に実行することによっ
て、データ依存による性能の低下を避ける方法が文献
「R.M.Tomasulo : An Efficient Algorithm for Exploi
ting Multiple Arithmetic Unit :アイヒ゛-エム シ゛ャ-ナルIBM J
ournal,Vol.11 January 1967,pp.25-33」に示されてい
る。プログラムの中の命令の順番と異なる順番で命令を
実行する方法はout-of-order実行と呼ばれている。この
文献では、実行される命令にはそれぞれ異なるタグが割
り付けられ、実行ユニットで命令が実行されると、結果
のデータとともにこのタグが出力される。さらに複数の
実行ユニットのそれぞれの入力にはリザベーションステ
ーション（Reservation Station）が設けられ、命令が
デコードされると、その命令に必要なデータがレジスタ
ファイルから読みだされ、デコードされた命令と一緒に
対応する実行ユニットのリザベーションステーションに
格納される。以前の命令とのデータ依存のために必要と
するデータが得られない場合は、そのデータを供給する
命令のタグがリザベーションステーションに格納され
る。リザベーションステーションは各実行ユニットが出
力するタグとリザベーションステーションに格納されて
いるタグを比較することによって、必要とするデータを
取り込む。リザベーションステーションに格納されてい
る複数の命令のうち、実行に必要なデータが揃ったもの
から実行を開始する。図１０にリザベーションステーシ
ョンを用いた従来の情報処理装置のブロック図を示す。
【０００４】図１０において、１０１はレジスタファイ
ルであり、データを格納するレジスタを複数有する。１
０２はそれぞれ実行ユニットの演算器であり、演算結果
のデータを結果バス１０３に、どの命令の結果データか
を識別するためのタグをタグバス１０４に出力する。こ
の例では、演算器を３つ持ち、同時に３つの演算を実行
することが可能である。１０５はそれぞれリザベーショ
ンステーションの１エントリーである。
ルであり、データを格納するレジスタを複数有する。１
０２はそれぞれ実行ユニットの演算器であり、演算結果
のデータを結果バス１０３に、どの命令の結果データか
を識別するためのタグをタグバス１０４に出力する。こ
の例では、演算器を３つ持ち、同時に３つの演算を実行
することが可能である。１０５はそれぞれリザベーショ
ンステーションの１エントリーである。
【０００５】それぞれのエントリー１０５は命令をデコ
ードして得られる制御情報を格納する制御フィールド１
１１、タグ１フィールド１１２、ソース１フィールド１
１３、タグ２フィールド１１４、および、ソース２フィ
ールド１１５を持つ。ソース１フィールド１１３および
ソース２フィールド１１５は演算器１０２での演算に用
いられる２つのソースデータを格納する。タグ１フィー
ルド１１２およびタグ２フィールド１１４はそれぞれソ
ース１フィールド１１３およびソース２フィールド１１
５に対応し、ソースデータが前の命令とのデータ依存の
ためにレジスタファイル１０１から供給されない場合、
３つの演算器１０２のいずれかから供給されるデータを
識別するためのタグを格納する。各エントリー１０５
は、３つの演算器１０２から出力されるタグと、タグ１
フィールド１１２およびタグ２フィールド１１４に格納
されているタグをそれぞれ比較するための比較器１１６
を６つ持つ。比較の結果、一致する場合、対応する演算
器１０２の結果データを対応するソース１フィールド１
１３またはソース２フィールド１１５に格納し、２つの
ソースデータが揃った場合、接続されている演算器１０
２で演算が実行される。
ードして得られる制御情報を格納する制御フィールド１
１１、タグ１フィールド１１２、ソース１フィールド１
１３、タグ２フィールド１１４、および、ソース２フィ
ールド１１５を持つ。ソース１フィールド１１３および
ソース２フィールド１１５は演算器１０２での演算に用
いられる２つのソースデータを格納する。タグ１フィー
ルド１１２およびタグ２フィールド１１４はそれぞれソ
ース１フィールド１１３およびソース２フィールド１１
５に対応し、ソースデータが前の命令とのデータ依存の
ためにレジスタファイル１０１から供給されない場合、
３つの演算器１０２のいずれかから供給されるデータを
識別するためのタグを格納する。各エントリー１０５
は、３つの演算器１０２から出力されるタグと、タグ１
フィールド１１２およびタグ２フィールド１１４に格納
されているタグをそれぞれ比較するための比較器１１６
を６つ持つ。比較の結果、一致する場合、対応する演算
器１０２の結果データを対応するソース１フィールド１
１３またはソース２フィールド１１５に格納し、２つの
ソースデータが揃った場合、接続されている演算器１０
２で演算が実行される。
【０００６】この例のように、同時に結果のデータを出
力する実行ユニットの数が３で、演算に必要なデータの
数が２の場合、リザベーションステーションの１つのエ
ントリーに対して、３ｘ２、即ち、６個の比較器が必要
である。３つの実行ユニットにそれぞれ２エントリーの
リザベーションステーションを持つとすると、全部で３
６個の多くの比較器が必要である。また、データ依存の
解消を検出して次に実行される命令を見つけるために、
タグの比較を必要とし、高速動作が困難である。また、
この構成では、２つのソースデータが揃っても、対応す
る演算器でしか実行できず、他の演算器が空いていても
利用することができない。
力する実行ユニットの数が３で、演算に必要なデータの
数が２の場合、リザベーションステーションの１つのエ
ントリーに対して、３ｘ２、即ち、６個の比較器が必要
である。３つの実行ユニットにそれぞれ２エントリーの
リザベーションステーションを持つとすると、全部で３
６個の多くの比較器が必要である。また、データ依存の
解消を検出して次に実行される命令を見つけるために、
タグの比較を必要とし、高速動作が困難である。また、
この構成では、２つのソースデータが揃っても、対応す
る演算器でしか実行できず、他の演算器が空いていても
利用することができない。
【０００７】Ｏｕｔーｏｆーｏｒｄｅｒで実行され、得
られたデータをそのままレジスタファイルに書き込む
と、例外が発生した場合に問題となる。例外が発生する
とその例外のために完了できなかった命令のアドレスが
退避され、例外の処理を行なった後、退避されたアドレ
スから、再び実行が開始される。ところが、Ｏｕｔーｏ
ｆーｏｒｄｅｒ実行のために、退避されたアドレスの後
の命令が、例外発生時にすでに実行を終え、しかもレジ
スタファイルを更新していたとすると、その命令は例外
の処理の後、再び実行されることになる。この問題を解
決するため、リオーダーバッファ（Reorder Buffer）が
提案されている（文献「James E.Smith etal : Impleme
nting Precise Interrupts in Pipelined Processors :
アイイ-イ-イ-トランサ゛クションス゛ オン コンヒ゜ュ-タス゛ IEEE Transactio
ns on Computers, Vol.37,No.5,MAY 1988,pp562-573
」）。
られたデータをそのままレジスタファイルに書き込む
と、例外が発生した場合に問題となる。例外が発生する
とその例外のために完了できなかった命令のアドレスが
退避され、例外の処理を行なった後、退避されたアドレ
スから、再び実行が開始される。ところが、Ｏｕｔーｏ
ｆーｏｒｄｅｒ実行のために、退避されたアドレスの後
の命令が、例外発生時にすでに実行を終え、しかもレジ
スタファイルを更新していたとすると、その命令は例外
の処理の後、再び実行されることになる。この問題を解
決するため、リオーダーバッファ（Reorder Buffer）が
提案されている（文献「James E.Smith etal : Impleme
nting Precise Interrupts in Pipelined Processors :
アイイ-イ-イ-トランサ゛クションス゛ オン コンヒ゜ュ-タス゛ IEEE Transactio
ns on Computers, Vol.37,No.5,MAY 1988,pp562-573
」）。
【０００８】図１１にリオーダーバッファを用いた従来
の情報処理装置のブロック図を示す。図１１において、
１２１はリオーダーバッファであり、データを格納する
データフィールド５６とその格納先のレジスタ番号（デ
スティネーションレジスタ番号）を格納するデスティネ
ーションレジスタフィールド５５からなるエントリー１
２２を複数持ち、Ｏｕｔーｏｆーｏｒｄｅｒで得られた
演算器５２の結果のデータを一旦格納し、これを、プロ
グラムに書かれている命令の順番でレジスタファイル５
１にデータを格納するものである。リオーダーバッファ
１２１に保持されたデータをレジスタファイル５１に格
納する前に、後続の命令がそのデータを必要とする場
合、レジスタファイル５１からの読みだしを禁止し、リ
オーダーバッファ１２１からデータを供給する必要があ
る。これは、リオーダーバッファ１２１の各エントリー
１２２に依存検出器５７を設け、エントリー１２２のデ
スティネーションレジスタフィールド５５に格納されて
いるデスティネーションレジスタ番号と後続の命令のソ
ースレジスタ番号６０および６１を比較することによっ
てデータ依存が検出され、データ依存情報６４、６５に
よってエントリー１２２のデータフィールド５６の出力
が制御される。ところが、リオーダーバッファ１２１に
同じデスティネーションレジスタ番号を持つエントリー
が複数ある場合、最新のデータを選ばなければならな
い。そのため、通常、比較した結果、得られる複数の一
致信号の中から優先度をつけて選ぶ回路が用いられる。
図１２に優先度付き選択回路１３０を示す。優先度付き
選択回路１３０は、高い優先度を持つ一致信号によって
低い優先度を持つ一致信号を無効にするもので、リオー
ダーバッファ１２１のエントリー数が多くなればなるほ
ど、ゲート段数が多くなり、動作速度が遅くなる。
の情報処理装置のブロック図を示す。図１１において、
１２１はリオーダーバッファであり、データを格納する
データフィールド５６とその格納先のレジスタ番号（デ
スティネーションレジスタ番号）を格納するデスティネ
ーションレジスタフィールド５５からなるエントリー１
２２を複数持ち、Ｏｕｔーｏｆーｏｒｄｅｒで得られた
演算器５２の結果のデータを一旦格納し、これを、プロ
グラムに書かれている命令の順番でレジスタファイル５
１にデータを格納するものである。リオーダーバッファ
１２１に保持されたデータをレジスタファイル５１に格
納する前に、後続の命令がそのデータを必要とする場
合、レジスタファイル５１からの読みだしを禁止し、リ
オーダーバッファ１２１からデータを供給する必要があ
る。これは、リオーダーバッファ１２１の各エントリー
１２２に依存検出器５７を設け、エントリー１２２のデ
スティネーションレジスタフィールド５５に格納されて
いるデスティネーションレジスタ番号と後続の命令のソ
ースレジスタ番号６０および６１を比較することによっ
てデータ依存が検出され、データ依存情報６４、６５に
よってエントリー１２２のデータフィールド５６の出力
が制御される。ところが、リオーダーバッファ１２１に
同じデスティネーションレジスタ番号を持つエントリー
が複数ある場合、最新のデータを選ばなければならな
い。そのため、通常、比較した結果、得られる複数の一
致信号の中から優先度をつけて選ぶ回路が用いられる。
図１２に優先度付き選択回路１３０を示す。優先度付き
選択回路１３０は、高い優先度を持つ一致信号によって
低い優先度を持つ一致信号を無効にするもので、リオー
ダーバッファ１２１のエントリー数が多くなればなるほ
ど、ゲート段数が多くなり、動作速度が遅くなる。
【０００９】通常のアプリケーションにおいて、実行さ
れる全命令の１５％から２５％は分岐命令である。さら
にこの分岐命令の大部分は条件分岐命令で、命令で指定
した条件をコンディションコードの値が満たすかどうか
で、分岐するかどうかが決められる。条件分岐命令の直
前の命令がコンディションコードを更新する場合、分岐
の判定が遅くなり、これを待って分岐先の命令をフェッ
チすると、分岐先の命令が得られるまで無駄なサイクル
が生じる。この無駄なサイクルを減らすために、あらか
じめ分岐先の命令をフェッチしておき、分岐の判定が終
わってから実行を開始する方法が考えられる。しかし、
この方法でも、分岐判定が終わるまで分岐命令の後の命
令を実行することができず、out-of-orderで実行される
命令は２つの分岐命令の間の少ない命令に限定され、分
岐命令の頻度が大きい場合、out-of-order実行の効果が
出ない。
れる全命令の１５％から２５％は分岐命令である。さら
にこの分岐命令の大部分は条件分岐命令で、命令で指定
した条件をコンディションコードの値が満たすかどうか
で、分岐するかどうかが決められる。条件分岐命令の直
前の命令がコンディションコードを更新する場合、分岐
の判定が遅くなり、これを待って分岐先の命令をフェッ
チすると、分岐先の命令が得られるまで無駄なサイクル
が生じる。この無駄なサイクルを減らすために、あらか
じめ分岐先の命令をフェッチしておき、分岐の判定が終
わってから実行を開始する方法が考えられる。しかし、
この方法でも、分岐判定が終わるまで分岐命令の後の命
令を実行することができず、out-of-orderで実行される
命令は２つの分岐命令の間の少ない命令に限定され、分
岐命令の頻度が大きい場合、out-of-order実行の効果が
出ない。
【００１０】
【発明が解決しようとする課題】このように、従来の情
報処理装置では、実行できなかった命令を保持するため
に、必要なソースデータを格納するフィールドとすぐに
は得られなかったソースデータを後で獲得するためのタ
グを格納するフィールド等、多くの情報を格納するため
の回路と、演算器から送られてくるタグと格納されてい
るタグを比較してデータ依存の解消を検出するための比
較器を必要とし、回路規模の増大とそれにともなう処理
速度の低下が見られた。
報処理装置では、実行できなかった命令を保持するため
に、必要なソースデータを格納するフィールドとすぐに
は得られなかったソースデータを後で獲得するためのタ
グを格納するフィールド等、多くの情報を格納するため
の回路と、演算器から送られてくるタグと格納されてい
るタグを比較してデータ依存の解消を検出するための比
較器を必要とし、回路規模の増大とそれにともなう処理
速度の低下が見られた。
【００１１】さらに、out-of-orderで得られた結果をプ
ログラムに書かれている命令の順番でレジスタファイル
へ格納するためのバッファでデータ依存の検出を行なう
場合、同じレジスタ番号が複数登録されていると、優先
度を付けて検出しなければならず、バッファのエントリ
ー数の増大にともなって、検出の遅延が大きくなる。
ログラムに書かれている命令の順番でレジスタファイル
へ格納するためのバッファでデータ依存の検出を行なう
場合、同じレジスタ番号が複数登録されていると、優先
度を付けて検出しなければならず、バッファのエントリ
ー数の増大にともなって、検出の遅延が大きくなる。
【００１２】さらに、分岐条件が確定するまで分岐命令
以降の命令を実行できないため、out-of-order実行の範
囲が狭くなり、その効果が十分得られないなどの問題が
あった。
以降の命令を実行できないため、out-of-order実行の範
囲が狭くなり、その効果が十分得られないなどの問題が
あった。
【００１３】本発明は、かかる問題点に鑑みてなされた
もので、テータ依存の解消の検出をタグを使わずに行な
うことによって、タグを格納する回路や比較器を不要と
し、回路規模を小さくすると共に、処理速度を向上する
情報処理装置を提供することを目的としている。
もので、テータ依存の解消の検出をタグを使わずに行な
うことによって、タグを格納する回路や比較器を不要と
し、回路規模を小さくすると共に、処理速度を向上する
情報処理装置を提供することを目的としている。
【００１４】また、本発明はデータ依存の検出のための
レジスタ番号の比較において、同じレジスタ番号が複数
登録されていても、最新のものだけを対象にすることに
よって、複数エントリーに対する依存信号の発生をなく
し、優先度を付けた一致信号の選択を不要とし、エント
リー数が多くなっても高速にデータ依存の検出を行なう
情報処理装置を提供することを目的としている。
レジスタ番号の比較において、同じレジスタ番号が複数
登録されていても、最新のものだけを対象にすることに
よって、複数エントリーに対する依存信号の発生をなく
し、優先度を付けた一致信号の選択を不要とし、エント
リー数が多くなっても高速にデータ依存の検出を行なう
情報処理装置を提供することを目的としている。
【００１５】さらに、本発明はフロービットによって複
数のフローを区別して依存検出ができ、また、分岐条件
確定後、不要なフローを指定して無効化できるので、分
岐条件確定前に分岐命令を越えて命令を実行できる情報
処理装置を提供することを目的としている。
数のフローを区別して依存検出ができ、また、分岐条件
確定後、不要なフローを指定して無効化できるので、分
岐条件確定前に分岐命令を越えて命令を実行できる情報
処理装置を提供することを目的としている。
【００１６】
【課題を解決するための手段】本発明の請求項１記載の
情報処理装置は、データを格納するレジスタを複数有す
るレジスタファイルと、複数のデータ保持エントリーを
有するデータ保持装置と、複数の命令保持エントリーを
有し、命令を一時的に保持する命令保持装置と、前記レ
ジスタファイルまたは前記データ保持装置から読みだし
たデータを用いて、命令で指示された処理を行なって結
果のデータを出力する実行ユニットと、前記命令保持装
置に保持された命令から実行可能な命令を選択する命令
選択装置とを備え、前記データ保持エントリーは前記実
行ユニットの結果のデータを格納するデータフィールド
と、デスティネーションレジスタ番号を格納するデステ
ィネーションレジスタフィールドと、依存検出器と、依
存情報フィールドと、前記データフィールドへのデータ
の格納を示すデータ格納ビットを有し、前記依存検出器
は前記デスティネーションレジスタフィールドに接続さ
れ、後続の命令のソースレジスタ番号と前記デスティネ
ーションレジスタフィールドに格納されているデスティ
ネーションレジスタ番号を比較してデータ依存を検出し
てデータ依存情報を出力し、前記依存情報フィールドは
前記データ依存情報を保持し、前記データ依存情報と前
記データ格納ビットにより命令実行可能信号を出力し、
前記命令選択装置は前記命令実行可能信号により、前記
命令保持装置に格納されている命令から実行可能命令を
選択する。
情報処理装置は、データを格納するレジスタを複数有す
るレジスタファイルと、複数のデータ保持エントリーを
有するデータ保持装置と、複数の命令保持エントリーを
有し、命令を一時的に保持する命令保持装置と、前記レ
ジスタファイルまたは前記データ保持装置から読みだし
たデータを用いて、命令で指示された処理を行なって結
果のデータを出力する実行ユニットと、前記命令保持装
置に保持された命令から実行可能な命令を選択する命令
選択装置とを備え、前記データ保持エントリーは前記実
行ユニットの結果のデータを格納するデータフィールド
と、デスティネーションレジスタ番号を格納するデステ
ィネーションレジスタフィールドと、依存検出器と、依
存情報フィールドと、前記データフィールドへのデータ
の格納を示すデータ格納ビットを有し、前記依存検出器
は前記デスティネーションレジスタフィールドに接続さ
れ、後続の命令のソースレジスタ番号と前記デスティネ
ーションレジスタフィールドに格納されているデスティ
ネーションレジスタ番号を比較してデータ依存を検出し
てデータ依存情報を出力し、前記依存情報フィールドは
前記データ依存情報を保持し、前記データ依存情報と前
記データ格納ビットにより命令実行可能信号を出力し、
前記命令選択装置は前記命令実行可能信号により、前記
命令保持装置に格納されている命令から実行可能命令を
選択する。
【００１７】また本発明の請求項３記載の情報処理装置
は、データを格納するレジスタを複数有するレジスタフ
ァイルと、複数のデータ保持エントリーを有するデータ
保持装置と、前記レジスタファイルまたは前記データ保
持装置から読みだしたデータを用いて、命令で指示され
た処理を行なって結果のデータを出力する実行ユニット
とを備え、前記データ保持エントリーは前記実行ユニッ
トの結果のデータを格納するデータフィールドと、デス
ティネーションレジスタ番号を格納するデスティネーシ
ョンレジスタフィールドと、依存検出器と、依存対象ビ
ットと、比較器を有し、前記依存対象ビットは対応する
データ保持エントリーの前記デスティネーションレジス
タフィールドにデスティネーションレジスタ番号が格納
されたときにセットされ、前記比較器は前記デスティネ
ーションレジスタフィールドに格納されているデスティ
ネーションレジスタ番号と後続の命令のデスティネーシ
ョンレジスタ番号を比較して、一致する場合は一致信号
を出力し、前記依存対象ビットは前記一致信号によって
リセットされ、前記依存検出器は前記デスティネーショ
ンレジスタフィールドに接続され、前記依存対象ビット
がセットされている場合に後続の命令のソースレジスタ
番号と前記デスティネーションレジスタフィールドに格
納されているデスティネーションレジスタ番号を比較し
てデータ依存を検出してデータ依存情報を出力する。
は、データを格納するレジスタを複数有するレジスタフ
ァイルと、複数のデータ保持エントリーを有するデータ
保持装置と、前記レジスタファイルまたは前記データ保
持装置から読みだしたデータを用いて、命令で指示され
た処理を行なって結果のデータを出力する実行ユニット
とを備え、前記データ保持エントリーは前記実行ユニッ
トの結果のデータを格納するデータフィールドと、デス
ティネーションレジスタ番号を格納するデスティネーシ
ョンレジスタフィールドと、依存検出器と、依存対象ビ
ットと、比較器を有し、前記依存対象ビットは対応する
データ保持エントリーの前記デスティネーションレジス
タフィールドにデスティネーションレジスタ番号が格納
されたときにセットされ、前記比較器は前記デスティネ
ーションレジスタフィールドに格納されているデスティ
ネーションレジスタ番号と後続の命令のデスティネーシ
ョンレジスタ番号を比較して、一致する場合は一致信号
を出力し、前記依存対象ビットは前記一致信号によって
リセットされ、前記依存検出器は前記デスティネーショ
ンレジスタフィールドに接続され、前記依存対象ビット
がセットされている場合に後続の命令のソースレジスタ
番号と前記デスティネーションレジスタフィールドに格
納されているデスティネーションレジスタ番号を比較し
てデータ依存を検出してデータ依存情報を出力する。
【００１８】更に本発明の請求項４記載の情報処理装置
は、データを格納するレジスタを複数有するレジスタフ
ァイルと、複数のデータ保持エントリーを有するデータ
保持装置と、前記レジスタファイルまたは前記データ保
持装置から読みだしたデータを用いて、命令で指示され
た処理を行なって結果のデータを出力する実行ユニット
とを備え、前記データ保持エントリーは前記実行ユニッ
トの結果のデータを格納するデータフィールドと、デス
ティネーションレジスタ番号を格納するデスティネーシ
ョンレジスタフィールドと、依存検出器と、エントリー
有効ビットと、フローフィールドと、フロー識別回路
と、フロー無効化回路を有し、前記エントリー有効ビッ
トは前記デスティネーションレジスタフィールドにデス
ティネーションレジスタ番号が格納されるときにセット
され、前記フローフィールドは命令のフローを識別する
フロービットを格納し、前記フロー識別回路はデータ依
存検出の対象となるフローを示すフロービットと前記フ
ローフィールドに格納されているフロービットを比較し
て依存対象信号を出力し、前記依存検出器は前記デステ
ィネーションレジスタフィールドに接続され、前記依存
対象信号が出力されている場合に後続の命令のソースレ
ジスタ番号と前記デスティネーションレジスタフィール
ドに格納されているデスティネーションレジスタ番号を
比較してデータ依存を検出してデータ依存情報を出力
し、前記無効化回路は無効化フロービットと無効化要求
信号を入力とし、無効化要求信号によって無効化の要求
が与えられると、前記無効化フロービットと前記フロー
フィールドに格納されているフロービットを比較し、比
較結果に応じて前記エントリー有効ビットをリセットす
る。
は、データを格納するレジスタを複数有するレジスタフ
ァイルと、複数のデータ保持エントリーを有するデータ
保持装置と、前記レジスタファイルまたは前記データ保
持装置から読みだしたデータを用いて、命令で指示され
た処理を行なって結果のデータを出力する実行ユニット
とを備え、前記データ保持エントリーは前記実行ユニッ
トの結果のデータを格納するデータフィールドと、デス
ティネーションレジスタ番号を格納するデスティネーシ
ョンレジスタフィールドと、依存検出器と、エントリー
有効ビットと、フローフィールドと、フロー識別回路
と、フロー無効化回路を有し、前記エントリー有効ビッ
トは前記デスティネーションレジスタフィールドにデス
ティネーションレジスタ番号が格納されるときにセット
され、前記フローフィールドは命令のフローを識別する
フロービットを格納し、前記フロー識別回路はデータ依
存検出の対象となるフローを示すフロービットと前記フ
ローフィールドに格納されているフロービットを比較し
て依存対象信号を出力し、前記依存検出器は前記デステ
ィネーションレジスタフィールドに接続され、前記依存
対象信号が出力されている場合に後続の命令のソースレ
ジスタ番号と前記デスティネーションレジスタフィール
ドに格納されているデスティネーションレジスタ番号を
比較してデータ依存を検出してデータ依存情報を出力
し、前記無効化回路は無効化フロービットと無効化要求
信号を入力とし、無効化要求信号によって無効化の要求
が与えられると、前記無効化フロービットと前記フロー
フィールドに格納されているフロービットを比較し、比
較結果に応じて前記エントリー有効ビットをリセットす
る。
【００１９】
【作用】本発明の請求項１記載の構成により、データ依
存情報をデータ保持エントリーの依存情報フィールドに
保持し、結果のデータが得られると、データ格納ビット
によって依存情報フィールドが検索され、データ依存の
解消が検出され、次に実行可能な命令を高速に選択する
ことができる。
存情報をデータ保持エントリーの依存情報フィールドに
保持し、結果のデータが得られると、データ格納ビット
によって依存情報フィールドが検索され、データ依存の
解消が検出され、次に実行可能な命令を高速に選択する
ことができる。
【００２０】また本発明の請求項３記載の構成により、
依存対象ビットによって依存検出の対象が指定でき、同
一のデスティネーションレジスタ番号が複数のデータ保
持エントリーに格納されていても複数の依存検出情報が
得られることなく、高速に依存検出ができる。
依存対象ビットによって依存検出の対象が指定でき、同
一のデスティネーションレジスタ番号が複数のデータ保
持エントリーに格納されていても複数の依存検出情報が
得られることなく、高速に依存検出ができる。
【００２１】また本発明の請求項４記載の構成により、
フロービットによって複数のフローを区別して依存検出
ができ、また、分岐条件確定後、不要なフローを指定し
て無効化できるので、分岐条件確定前に分岐命令を越え
て命令を実行できる。
フロービットによって複数のフローを区別して依存検出
ができ、また、分岐条件確定後、不要なフローを指定し
て無効化できるので、分岐条件確定前に分岐命令を越え
て命令を実行できる。
【００２２】
（実施例１）図１に本発明の情報処理装置の一実施例の
ブロック図を示す。図１において、１は命令保持装置、
２はデータ保持装置、３は命令選択装置、４は命令デコ
ーダである。５はレジスタファイルであり、データを格
納するレジスタを複数有する。６および７はともに実行
ユニットの演算器であり、それぞれ独立に、命令で指示
された演算を行なう。この例では毎サイクル２つの命令
が供給され、２つの演算器を用いて、命令がｏｕｔーｏ
ｆーｏｒｄｅｒで実行される。
ブロック図を示す。図１において、１は命令保持装置、
２はデータ保持装置、３は命令選択装置、４は命令デコ
ーダである。５はレジスタファイルであり、データを格
納するレジスタを複数有する。６および７はともに実行
ユニットの演算器であり、それぞれ独立に、命令で指示
された演算を行なう。この例では毎サイクル２つの命令
が供給され、２つの演算器を用いて、命令がｏｕｔーｏ
ｆーｏｒｄｅｒで実行される。
【００２３】本実施例では、デコードされた命令が、以
前の命令の結果を必要とするために、すぐに実行できな
い場合でも、デコードした命令を命令保持装置１に格納
することによって、新たな命令のデコードを続け、デー
タ依存のためにすぐには実行できない命令の後の命令か
ら実行可能な命令を探して、ｏｕｔーｏｆーｏｒｄｅｒ
で実行することができる。
前の命令の結果を必要とするために、すぐに実行できな
い場合でも、デコードした命令を命令保持装置１に格納
することによって、新たな命令のデコードを続け、デー
タ依存のためにすぐには実行できない命令の後の命令か
ら実行可能な命令を探して、ｏｕｔーｏｆーｏｒｄｅｒ
で実行することができる。
【００２４】命令保持装置１は、４つの命令保持エント
リーＩＢ０〜ＩＢ３を持ち、各エントリーは命令デコー
ダ４によって命令をデコードして得られる制御情報を格
納する制御フィールド１１、命令の実行に用いられる第
１および第２のソースレジスタ番号をそれぞれ格納する
第１および第２ソースレジスタフィールド１２,１３、
および、データ保持装置２内のエントリーのポインタを
格納するデータ保持エントリーポインタフィールド１４
を有する。
リーＩＢ０〜ＩＢ３を持ち、各エントリーは命令デコー
ダ４によって命令をデコードして得られる制御情報を格
納する制御フィールド１１、命令の実行に用いられる第
１および第２のソースレジスタ番号をそれぞれ格納する
第１および第２ソースレジスタフィールド１２,１３、
および、データ保持装置２内のエントリーのポインタを
格納するデータ保持エントリーポインタフィールド１４
を有する。
【００２５】データ保持装置２は、６つのデータ保持エ
ントリーＤＢ０〜ＤＢ５を有し、各エントリーは、命令
の実行結果のデータの格納先であるデスティネーション
レジスタの番号、データ依存情報、および実行結果のデ
ータをそれぞれ保持するデスティネーションレジスタフ
ィールド２１、依存情報フィールド２２、および、デー
タフィールド２３を有する。
ントリーＤＢ０〜ＤＢ５を有し、各エントリーは、命令
の実行結果のデータの格納先であるデスティネーション
レジスタの番号、データ依存情報、および実行結果のデ
ータをそれぞれ保持するデスティネーションレジスタフ
ィールド２１、依存情報フィールド２２、および、デー
タフィールド２３を有する。
【００２６】各データ保持エントリーＤＢ０〜ＤＢ５
は、それぞれ依存検出器２４を持つ。依存情報フィール
ド２２は、命令保持装置１の各エントリーＩＢ０〜ＩＢ
３にそれぞれ対応したデータ依存サブフィールドＤＥＰ
０〜ＤＥＰ３からなる。
は、それぞれ依存検出器２４を持つ。依存情報フィール
ド２２は、命令保持装置１の各エントリーＩＢ０〜ＩＢ
３にそれぞれ対応したデータ依存サブフィールドＤＥＰ
０〜ＤＥＰ３からなる。
【００２７】毎サイクル２つの命令が供給されるが、こ
こでは簡単のために、１つの命令について説明する。命
令が供給されると、命令デコーダ４によってデコードさ
れると同時に、命令の実行に必要な第１および第２のソ
ースレジスタの番号４１、４２がデータ保持装置２に与
えられる。各データ保持エントリーＤＢ０〜ＤＢ５の依
存検出器２４は、与えられた第１および第２のソースレ
ジスタ番号４１、４２とデスティネーションレジスタフ
ィールド２１にすでに格納されているデスティネーショ
ンレジスタ番号を比較して、データ依存を調べ、データ
依存情報２５を出力する。
こでは簡単のために、１つの命令について説明する。命
令が供給されると、命令デコーダ４によってデコードさ
れると同時に、命令の実行に必要な第１および第２のソ
ースレジスタの番号４１、４２がデータ保持装置２に与
えられる。各データ保持エントリーＤＢ０〜ＤＢ５の依
存検出器２４は、与えられた第１および第２のソースレ
ジスタ番号４１、４２とデスティネーションレジスタフ
ィールド２１にすでに格納されているデスティネーショ
ンレジスタ番号を比較して、データ依存を調べ、データ
依存情報２５を出力する。
【００２８】命令デコーダ４によってデコードされた命
令は、第１および第２のソースレジスタ番号４１、４２
と共に命令保持装置１の４つの命令保持エントリーＩＢ
０〜ＩＢ３の１つに格納されるが、同時に、データ依存
サブフィールドＤＥＰ０〜ＤＥＰ３の一つに依存検出器
２４が出力するデータ依存情報２５を格納し、デスティ
ネーションレジスタ番号４３を６つのデータ保持エント
リーＤＢ０〜ＤＢ５の１つのデスティネーションレジス
タフィールド２１に格納する。この時、データ依存情報
２５が格納されるデータ依存サブフィールドはデコード
された命令が格納される命令保持エントリーに対応した
データ依存サブフィールドであり、書き込み信号３２で
指定される。さらにそのデータ保持エントリーの番号
は、デコードした命令を格納する命令保持エントリーの
データ保持エントリーポインタフィールド１４に格納さ
れる。データ依存情報２５によって、データ依存がない
か、あるいはデータ依存があるが、すでにデータフィー
ルド２３に結果のデータをもっている場合は、命令実行
可能信号３１を出力し、対応する命令保持エントリーＩ
Ｂ０〜ＩＢ３の命令が実行可能であることを示す。この
実施例では、毎サイクル２つの命令が供給されるので、
上に示した処理が２つの命令に対して独立に行なわれ
る。この際、２つの命令の間のデータ依存は命令デコー
ダ４によって検出され、供給命令間依存信号４４がデー
タ保持装置２に与えられ、対応するデータ保持エントリ
ーのデータ依存サブフィールドＤＥＰ０〜ＤＥＰ３に格
納される。
令は、第１および第２のソースレジスタ番号４１、４２
と共に命令保持装置１の４つの命令保持エントリーＩＢ
０〜ＩＢ３の１つに格納されるが、同時に、データ依存
サブフィールドＤＥＰ０〜ＤＥＰ３の一つに依存検出器
２４が出力するデータ依存情報２５を格納し、デスティ
ネーションレジスタ番号４３を６つのデータ保持エント
リーＤＢ０〜ＤＢ５の１つのデスティネーションレジス
タフィールド２１に格納する。この時、データ依存情報
２５が格納されるデータ依存サブフィールドはデコード
された命令が格納される命令保持エントリーに対応した
データ依存サブフィールドであり、書き込み信号３２で
指定される。さらにそのデータ保持エントリーの番号
は、デコードした命令を格納する命令保持エントリーの
データ保持エントリーポインタフィールド１４に格納さ
れる。データ依存情報２５によって、データ依存がない
か、あるいはデータ依存があるが、すでにデータフィー
ルド２３に結果のデータをもっている場合は、命令実行
可能信号３１を出力し、対応する命令保持エントリーＩ
Ｂ０〜ＩＢ３の命令が実行可能であることを示す。この
実施例では、毎サイクル２つの命令が供給されるので、
上に示した処理が２つの命令に対して独立に行なわれ
る。この際、２つの命令の間のデータ依存は命令デコー
ダ４によって検出され、供給命令間依存信号４４がデー
タ保持装置２に与えられ、対応するデータ保持エントリ
ーのデータ依存サブフィールドＤＥＰ０〜ＤＥＰ３に格
納される。
【００２９】命令選択装置３は、データ保持装置２の各
データ依存サブフィールドＤＥＰ０〜ＤＥＰ３から出力
される命令実行可能信号３１から、実際に実行を開始す
る命令、ここでは演算器は２つであるので最大２つの命
令を選び、命令保持装置１から読みだす。同時に、読み
だした命令に対応するデータ保持装置２のデータ依存サ
ブフィールドＤＥＰ０〜ＤＥＰ３にデータ読みだし信号
３３を与える。データ保持装置２はデータ読みだし信号
３３を与えられたデータ依存サブフィールドを検索し、
データ依存があったデータ保持エントリーを探しだし、
そのエントリーのデータフィールド２３のデータを読み
だす。データと一緒にそのデータの有効性を示すデータ
有効信号２６が出力される。データ保持装置２からのデ
ータの読み出しと並行して、命令保持装置１から読みだ
された第１および第２のソースレジスタフィールド１
２、１３の値を用いてレジスタファイル５がアクセスさ
れ、データ有効信号２６によってデータ保持装置２のデ
ータかまたはレジスタファイル５のデータが選択され、
２つの演算器６、７のいずれかに与えられ、対応する命
令保持エントリーの制御フィールド１１から読みだされ
た制御情報で指定された演算を行なう。演算結果は、命
令保持装置１のデータ保持エントリーポインタフィール
ド１４に格納されているポインタによって指定されるデ
ータ保持エントリーのデータフィールド２３に格納され
る。結果のデータがデータ保持エントリーの１つに格納
されると、データ格納ビット２７がセットされ、そのエ
ントリーの依存情報フィールド２２が検索され、データ
依存があったデータ依存サブフィールドＤＥＰ０〜ＤＥ
Ｐ３を探しだし、依存が解けて実行可能になったことを
示す命令実行可能信号３１を出力する。この信号をもと
に、命令選択装置３は次に実行する命令を選択する。結
果のデータの到着があらかじめわかる場合、すなわち、
命令の実行に要する時間があらかじめわかる場合は、結
果のデータが得られる前に、依存情報フィールド２２の
検索を開始し、次に実行する命令の選択を素早く行なう
こともできる。
データ依存サブフィールドＤＥＰ０〜ＤＥＰ３から出力
される命令実行可能信号３１から、実際に実行を開始す
る命令、ここでは演算器は２つであるので最大２つの命
令を選び、命令保持装置１から読みだす。同時に、読み
だした命令に対応するデータ保持装置２のデータ依存サ
ブフィールドＤＥＰ０〜ＤＥＰ３にデータ読みだし信号
３３を与える。データ保持装置２はデータ読みだし信号
３３を与えられたデータ依存サブフィールドを検索し、
データ依存があったデータ保持エントリーを探しだし、
そのエントリーのデータフィールド２３のデータを読み
だす。データと一緒にそのデータの有効性を示すデータ
有効信号２６が出力される。データ保持装置２からのデ
ータの読み出しと並行して、命令保持装置１から読みだ
された第１および第２のソースレジスタフィールド１
２、１３の値を用いてレジスタファイル５がアクセスさ
れ、データ有効信号２６によってデータ保持装置２のデ
ータかまたはレジスタファイル５のデータが選択され、
２つの演算器６、７のいずれかに与えられ、対応する命
令保持エントリーの制御フィールド１１から読みだされ
た制御情報で指定された演算を行なう。演算結果は、命
令保持装置１のデータ保持エントリーポインタフィール
ド１４に格納されているポインタによって指定されるデ
ータ保持エントリーのデータフィールド２３に格納され
る。結果のデータがデータ保持エントリーの１つに格納
されると、データ格納ビット２７がセットされ、そのエ
ントリーの依存情報フィールド２２が検索され、データ
依存があったデータ依存サブフィールドＤＥＰ０〜ＤＥ
Ｐ３を探しだし、依存が解けて実行可能になったことを
示す命令実行可能信号３１を出力する。この信号をもと
に、命令選択装置３は次に実行する命令を選択する。結
果のデータの到着があらかじめわかる場合、すなわち、
命令の実行に要する時間があらかじめわかる場合は、結
果のデータが得られる前に、依存情報フィールド２２の
検索を開始し、次に実行する命令の選択を素早く行なう
こともできる。
【００３０】図２〜図６に示す簡単な例を用いて説明す
る。この例ではデータ保持装置２はＤＢ０〜ＤＢ５の６
エントリー、命令保持装置１はＩＢ０〜ＩＢ３の４エン
トリである。データ保持装置２の各エントリのデータ依
存情報フィールドは命令保持装置１の各エントリに対応
するデータ依存サブフィールドＤＥＰ０〜３から構成さ
れる。
る。この例ではデータ保持装置２はＤＢ０〜ＤＢ５の６
エントリー、命令保持装置１はＩＢ０〜ＩＢ３の４エン
トリである。データ保持装置２の各エントリのデータ依
存情報フィールドは命令保持装置１の各エントリに対応
するデータ依存サブフィールドＤＥＰ０〜３から構成さ
れる。
【００３１】まず、図２において、ｏｒ命令とｓｕｂ命
令が命令保持装置１の命令保持エントリーＩＢ０とＩＢ
１にそれぞれ格納され、実行が待たされている。ｏｒ命
令の結果を格納すべきデータ保持装置２のエントリーは
ＤＢ２であり、ＩＢ０のデータ保持エントリーポインタ
フィールド１４より指定される。ＤＢ２のデスティネー
ションレジスタフィールド２１よりｏｒ命令のデスティ
ネーションレジスタはｒ３であることがわかる。同様に
ｓｕｂ命令の結果はＤＢ３に格納され、デスティネーシ
ョンレジスタはｒ５である。
令が命令保持装置１の命令保持エントリーＩＢ０とＩＢ
１にそれぞれ格納され、実行が待たされている。ｏｒ命
令の結果を格納すべきデータ保持装置２のエントリーは
ＤＢ２であり、ＩＢ０のデータ保持エントリーポインタ
フィールド１４より指定される。ＤＢ２のデスティネー
ションレジスタフィールド２１よりｏｒ命令のデスティ
ネーションレジスタはｒ３であることがわかる。同様に
ｓｕｂ命令の結果はＤＢ３に格納され、デスティネーシ
ョンレジスタはｒ５である。
【００３２】ここで新たな命令ａｄｄが供給されたとす
る。ａｄｄ命令のソースレジスタはｒ３およびｒ５であ
り、デスティネーションレジスタはｒ５である。ａｄｄ
命令のソースレジスタ番号が格納される命令保持エント
リーはＩＢ２であり、命令格納ポインタＩＰＴＲによっ
て指定される。ａｄｄ命令のデスティネーションレジス
タ番号が格納されるデータ保持エントリーはＤＢ４であ
り、デスティネーション格納ポインタＤＰＴＲによって
指定される。命令格納ポインタＩＰＴＲおよびデスティ
ネーション格納ポインタＤＰＴＲは命令を格納した後、
自動的にインクリメントされ、次の命令のためのエント
リーを指す。
る。ａｄｄ命令のソースレジスタはｒ３およびｒ５であ
り、デスティネーションレジスタはｒ５である。ａｄｄ
命令のソースレジスタ番号が格納される命令保持エント
リーはＩＢ２であり、命令格納ポインタＩＰＴＲによっ
て指定される。ａｄｄ命令のデスティネーションレジス
タ番号が格納されるデータ保持エントリーはＤＢ４であ
り、デスティネーション格納ポインタＤＰＴＲによって
指定される。命令格納ポインタＩＰＴＲおよびデスティ
ネーション格納ポインタＤＰＴＲは命令を格納した後、
自動的にインクリメントされ、次の命令のためのエント
リーを指す。
【００３３】データ依存を検出するために、ａｄｄ命令
のソースレジスタ番号ｒ３およびｒ５がデータ保持装置
２の全エントリーのデスティネーションレジスタフィー
ルド２１の比較器に与えられ、デスティネーションレジ
スタフィールドの内容と比較される（図３）。これによ
ってＤＢ２とＤＢ３に対してデータ依存があることがわ
かる。また、ａｄｄ命令はＩＢ２に格納されるのでＩＢ
２に対応するＤＥＰ２に、書き込み信号３２によってデ
ータ依存情報が格納される。つまり、ＤＢ２のＤＥＰ２
に１０、ＤＢ３のＤＥＰ２に０１がセットされる。２ビ
ットのうち上位が第１、下位が第２のソースレジスタに
対する依存を表す。
のソースレジスタ番号ｒ３およびｒ５がデータ保持装置
２の全エントリーのデスティネーションレジスタフィー
ルド２１の比較器に与えられ、デスティネーションレジ
スタフィールドの内容と比較される（図３）。これによ
ってＤＢ２とＤＢ３に対してデータ依存があることがわ
かる。また、ａｄｄ命令はＩＢ２に格納されるのでＩＢ
２に対応するＤＥＰ２に、書き込み信号３２によってデ
ータ依存情報が格納される。つまり、ＤＢ２のＤＥＰ２
に１０、ＤＢ３のＤＥＰ２に０１がセットされる。２ビ
ットのうち上位が第１、下位が第２のソースレジスタに
対する依存を表す。
【００３４】次にａｄｄ命令のデスティネーションレジ
スタ番号ｒ５がＤＢ４のデスティネーションレジスタフ
ィールド２１に格納され、ａｄｄ命令がＩＢ２に格納さ
れる（図４）。このとき、ＩＢ２のデータ保持エントリ
ーポインタフィールド１４には、デスティネーション格
納ポインタＤＰＴＲの値、即ち、デスティネーションレ
ジスタ番号を格納したデータ保持装置２のエントリーの
番号４が格納される。同時に、データ依存のためにａｄ
ｄ命令が実行できないことが命令選択装置３に知らされ
る。
スタ番号ｒ５がＤＢ４のデスティネーションレジスタフ
ィールド２１に格納され、ａｄｄ命令がＩＢ２に格納さ
れる（図４）。このとき、ＩＢ２のデータ保持エントリ
ーポインタフィールド１４には、デスティネーション格
納ポインタＤＰＴＲの値、即ち、デスティネーションレ
ジスタ番号を格納したデータ保持装置２のエントリーの
番号４が格納される。同時に、データ依存のためにａｄ
ｄ命令が実行できないことが命令選択装置３に知らされ
る。
【００３５】図５にデータ依存が解消される様子を示
す。命令保持装置１に格納されているｏｒ命令とｓｕｂ
命令の実行が開始されると、データ保持エントリーポイ
ンタフィールド１４によってＤＢ２とＤＢ３が選択さ
れ、データ格納ビット２７がセットされる。データ格納
ビットがセットされるとそのエントリのデータ依存サブ
フィールドＤＥＰ０〜３が検索され、１がセットされて
いるＤＥＰ２が見つけられる。これによってＤＥＰ２の
依存が解消されたことが、命令実行可能信号３１によっ
て命令実行制御部３へ知らされ、ＤＥＰ２に対応するＩ
Ｂ２の命令が実行可能であることがわかる。ＤＥＰ２以
外のデータ依存サブフィールドでも１がセットされてい
れば、同時に複数の命令が実行可能となる。
す。命令保持装置１に格納されているｏｒ命令とｓｕｂ
命令の実行が開始されると、データ保持エントリーポイ
ンタフィールド１４によってＤＢ２とＤＢ３が選択さ
れ、データ格納ビット２７がセットされる。データ格納
ビットがセットされるとそのエントリのデータ依存サブ
フィールドＤＥＰ０〜３が検索され、１がセットされて
いるＤＥＰ２が見つけられる。これによってＤＥＰ２の
依存が解消されたことが、命令実行可能信号３１によっ
て命令実行制御部３へ知らされ、ＤＥＰ２に対応するＩ
Ｂ２の命令が実行可能であることがわかる。ＤＥＰ２以
外のデータ依存サブフィールドでも１がセットされてい
れば、同時に複数の命令が実行可能となる。
【００３６】ＩＢ２の命令ａｄｄに必要なデータを読み
だすには、図６に示すようにデータ保持装置２のＤＥＰ
２にデータ読み出し信号３３を与える。これによりデー
タ保持装置２の各エントリーのＤＥＰ２が検索され、１
がセットされているエントリーのデータフィールド２３
のデータ、即ち、ＤＢ２のデータが演算器の第１入力デ
ータとして、ＤＢ３のデータが演算器の第２入力データ
として出力される。このときレジスタファイルの出力は
禁止される。もちろん、２つのデータのうち１つはデー
タ保持装置２から、他方はレジスタファイルから供給さ
れることもある。
だすには、図６に示すようにデータ保持装置２のＤＥＰ
２にデータ読み出し信号３３を与える。これによりデー
タ保持装置２の各エントリーのＤＥＰ２が検索され、１
がセットされているエントリーのデータフィールド２３
のデータ、即ち、ＤＢ２のデータが演算器の第１入力デ
ータとして、ＤＢ３のデータが演算器の第２入力データ
として出力される。このときレジスタファイルの出力は
禁止される。もちろん、２つのデータのうち１つはデー
タ保持装置２から、他方はレジスタファイルから供給さ
れることもある。
【００３７】ここでは、命令保持装置のエントリー数を
データ保持装置のエントリー数より少なくしているが、
これは命令の実行を開始すると命令保持装置のエントリ
ーは次の命令のために使用可能となるのに対し、データ
保持装置のエントリーは結果のデータをレジスタファイ
ルへ格納するまで使われるためである。命令保持装置の
エントリー数とデータ保持装置のエントリー数を等しく
して、命令と結果のデータが格納されるエントリーの番
号を命令保持装置とデータ保持装置で同じにすることに
よって、命令保持装置のデータ保持エントリーポインタ
フィールドを不要とすることもできる。
データ保持装置のエントリー数より少なくしているが、
これは命令の実行を開始すると命令保持装置のエントリ
ーは次の命令のために使用可能となるのに対し、データ
保持装置のエントリーは結果のデータをレジスタファイ
ルへ格納するまで使われるためである。命令保持装置の
エントリー数とデータ保持装置のエントリー数を等しく
して、命令と結果のデータが格納されるエントリーの番
号を命令保持装置とデータ保持装置で同じにすることに
よって、命令保持装置のデータ保持エントリーポインタ
フィールドを不要とすることもできる。
【００３８】なお、図２〜図６において、７４はエント
リー有効ビットであり、データ保持エントリーの内容が
有効であることを示す。５８は依存対象ビットであり、
第２の実施例において説明する。
リー有効ビットであり、データ保持エントリーの内容が
有効であることを示す。５８は依存対象ビットであり、
第２の実施例において説明する。
【００３９】このように、本実施例ではデータ依存の解
消を調べる場合、命令保持装置のデータ保持エントリー
ポインターフィールド１４に格納されているポインタを
用いて、データ保持エントリーを指定し、その依存情報
サブフィールドを検索するだけで次に実行可能な命令を
探すことができ、従来例で示したようなタグの比較を必
要とせず、回路規模を小さくし、高速動作を実現するこ
とができる。さらに本実施例の構成では、実行待ちの命
令を一括して管理するので、実行可能になった時に空い
ている演算器を割り当てることができ、複数を演算器を
効率よく利用することができる。
消を調べる場合、命令保持装置のデータ保持エントリー
ポインターフィールド１４に格納されているポインタを
用いて、データ保持エントリーを指定し、その依存情報
サブフィールドを検索するだけで次に実行可能な命令を
探すことができ、従来例で示したようなタグの比較を必
要とせず、回路規模を小さくし、高速動作を実現するこ
とができる。さらに本実施例の構成では、実行待ちの命
令を一括して管理するので、実行可能になった時に空い
ている演算器を割り当てることができ、複数を演算器を
効率よく利用することができる。
【００４０】（実施例２） 図７に、本発明の情報処理装置の他の実施例のブロック
図を示す。図７において、５１はレジスタファイル、５
２は演算器、５３はデータ保持装置である。データ保持
装置５３は複数のデータ保持エントリー５４を持つ。各
データ保持エントリー５４はデスティネーションレジス
タフィールド５５、データフィールド５６、依存検出器
５７、依存対象ビット５８および、比較器５９を有す
る。図１１に示す従来例との大きな違いは、依存対象ビ
ット５８と比較器５９を持つ点であり、同じ番号を付け
たものについては図１１のものと同等であるので、ここ
では説明を省く。
図を示す。図７において、５１はレジスタファイル、５
２は演算器、５３はデータ保持装置である。データ保持
装置５３は複数のデータ保持エントリー５４を持つ。各
データ保持エントリー５４はデスティネーションレジス
タフィールド５５、データフィールド５６、依存検出器
５７、依存対象ビット５８および、比較器５９を有す
る。図１１に示す従来例との大きな違いは、依存対象ビ
ット５８と比較器５９を持つ点であり、同じ番号を付け
たものについては図１１のものと同等であるので、ここ
では説明を省く。
【００４１】データ保持装置の複数のデータ保持エント
リー５４のデスティネーションレジスタフィールド５５
に同一のデスティネーションレジスタ番号が格納されて
いる場合、後続の命令とのデータ依存を調べる場合、同
一のデスティネーションレジスタ番号を持つ複数のデー
タ保持エントリーＤＢ０〜５のうち、最後に登録された
データ保持エントリーに対してデータ依存検出を行なわ
なければならない。そのために、各データ保持エントリ
ー５４は依存対象ビット５８を持つ。この依存対象ビッ
ト５８は、デスティネーションレジスタ番号６２がデス
ティネーションレジスタフィールド５５に登録されると
きにセットされる。次に、別のデータ保持エントリー５
４に同じデスティネーションレジスタ番号が登録される
場合、新たに入力されたデスティネーションレジスタ番
号６２と既にデスティネーションレジスタフィールド５
５に格納されている値を比較器５９を用いて比較し、一
致した場合、比較器が出力する一致信号６３を用いて、
依存対象ビット５８をリセットする。即ち、同一のデス
ティネーションレジスタ番号が複数のデータ保持エント
リー５４に格納されている場合でも、最後に格納された
データ保持エントリー５４の依存対象ビット５８だけが
１に設定されている。この依存対象ビット５８の値は依
存検出器５７に与えられ、入力されたソースレジスタ番
号６０および６１とデスティネーションレジスタフィー
ルド５５に格納されているデスティネーションレジスタ
番号が一致し、しかも依存対象ビット５８がセットされ
ている場合のみ、依存検出器５７はデータ依存があった
とみなし、データ依存情報６４、６５を出力する。
リー５４のデスティネーションレジスタフィールド５５
に同一のデスティネーションレジスタ番号が格納されて
いる場合、後続の命令とのデータ依存を調べる場合、同
一のデスティネーションレジスタ番号を持つ複数のデー
タ保持エントリーＤＢ０〜５のうち、最後に登録された
データ保持エントリーに対してデータ依存検出を行なわ
なければならない。そのために、各データ保持エントリ
ー５４は依存対象ビット５８を持つ。この依存対象ビッ
ト５８は、デスティネーションレジスタ番号６２がデス
ティネーションレジスタフィールド５５に登録されると
きにセットされる。次に、別のデータ保持エントリー５
４に同じデスティネーションレジスタ番号が登録される
場合、新たに入力されたデスティネーションレジスタ番
号６２と既にデスティネーションレジスタフィールド５
５に格納されている値を比較器５９を用いて比較し、一
致した場合、比較器が出力する一致信号６３を用いて、
依存対象ビット５８をリセットする。即ち、同一のデス
ティネーションレジスタ番号が複数のデータ保持エント
リー５４に格納されている場合でも、最後に格納された
データ保持エントリー５４の依存対象ビット５８だけが
１に設定されている。この依存対象ビット５８の値は依
存検出器５７に与えられ、入力されたソースレジスタ番
号６０および６１とデスティネーションレジスタフィー
ルド５５に格納されているデスティネーションレジスタ
番号が一致し、しかも依存対象ビット５８がセットされ
ている場合のみ、依存検出器５７はデータ依存があった
とみなし、データ依存情報６４、６５を出力する。
【００４２】図４を用いて説明する。新しく与えられた
命令ａｄｄのデスティネーションレジスタはｒ５であ
り、データ保持エントリーＤＢ３に格納されているデス
ティネーションレジスタ番号に等しい。ａｄｄ命令のデ
スティネーションレジスタ番号ｒ５をデータ保持装置２
に格納する時、データ保持装置２の全エントリーのデス
ティネーションレジスタフィールド２１が検索され、一
致するデスティネーションレジスタ番号を持つエントリ
ーＤＢ２の依存対象ビット５８が０にリセットされる。
これにより、同じデスティネーションレジスタ番号ｒ５
を持つ複数のエントリーのうち、最新のエントリーであ
るＤＢ４の依存対象ビットだけが１にセットされてい
る。
命令ａｄｄのデスティネーションレジスタはｒ５であ
り、データ保持エントリーＤＢ３に格納されているデス
ティネーションレジスタ番号に等しい。ａｄｄ命令のデ
スティネーションレジスタ番号ｒ５をデータ保持装置２
に格納する時、データ保持装置２の全エントリーのデス
ティネーションレジスタフィールド２１が検索され、一
致するデスティネーションレジスタ番号を持つエントリ
ーＤＢ２の依存対象ビット５８が０にリセットされる。
これにより、同じデスティネーションレジスタ番号ｒ５
を持つ複数のエントリーのうち、最新のエントリーであ
るＤＢ４の依存対象ビットだけが１にセットされてい
る。
【００４３】このように、同一のデスティネーションレ
ジスタ番号が複数のデータ保持エントリーに格納されて
いても、依存検出器は最新のデスティネーションレジス
タ番号に対してのみデータ依存を検出するので、複数の
データ依存情報から優先度をつけて選択する必要がな
く、高速にデータ依存の検出ができる。
ジスタ番号が複数のデータ保持エントリーに格納されて
いても、依存検出器は最新のデスティネーションレジス
タ番号に対してのみデータ依存を検出するので、複数の
データ依存情報から優先度をつけて選択する必要がな
く、高速にデータ依存の検出ができる。
【００４４】（実施例３）図８に、本発明の情報処理装
置の他の実施例のブロック図を示す。図８において、７
１はデータ保持装置であり、複数のデータ保持エントリ
ー７２を持つ。
置の他の実施例のブロック図を示す。図８において、７
１はデータ保持装置であり、複数のデータ保持エントリ
ー７２を持つ。
【００４５】データ保持エントリー７１は、図１１で示
したリオーダーバッファが持つデスティネーションレジ
スタフィールド５５、データフィールド５６、および依
存検出器５７のほかにフローフィールド７３、有効ビッ
ト７４、フロー識別回路７５、および、フロー無効化回
路７６を持つ。フローフィールド７３は３ビットのフロ
ービットを格納する。フロービットとは、対応する命令
がプログラムのどのフローのものであるかを示す。即
ち、分岐前のフロー、分岐先命令フロー（ｔａｋｅｎフ
ロー）、および、分岐条件が成立しなかった場合に実行
されるフロー（ｎｏｔーｔａｋｅｎフロー）などを区別
する。
したリオーダーバッファが持つデスティネーションレジ
スタフィールド５５、データフィールド５６、および依
存検出器５７のほかにフローフィールド７３、有効ビッ
ト７４、フロー識別回路７５、および、フロー無効化回
路７６を持つ。フローフィールド７３は３ビットのフロ
ービットを格納する。フロービットとは、対応する命令
がプログラムのどのフローのものであるかを示す。即
ち、分岐前のフロー、分岐先命令フロー（ｔａｋｅｎフ
ロー）、および、分岐条件が成立しなかった場合に実行
されるフロー（ｎｏｔーｔａｋｅｎフロー）などを区別
する。
【００４６】図９に例を示す。１００番地の命令ａｄｄ
のフローを分岐前のフローとみなして、フロービットを
００１で表すとする。１０８番地の分岐命令ｂｅまでは
同じフローである。さらに、ここでは、遅延分岐が行な
われるとする。即ち、分岐先の命令を実行する前に分岐
命令の次の命令を実行する。従って、１０ｃ番地の命令
ｏｒも分岐条件によらず、必ず実行されるので分岐前の
フローとみなし、同じフロービットで表すことができ
る。分岐条件が成立した場合、２００番地の命令ｓｕｂ
が実行される。この２００番地以降の命令をｔａｋｅｎ
フローとして、フロービットを１００で表す。分岐条件
が成立しなかった場合、１１０番地以降の命令が実行さ
れるので、１１０番地以降の命令をｎｏｔーｔａｋｅｎ
フローとして、フロービット０１０で表す。分岐条件が
確定すると、条件判定の結果に応じて、ｔａｋｅｎフロ
ーまたはｎｏｔーｔａｋｅｎフローが分岐の前のフロー
とみなされ、次に分岐命令が現われるまで同じフロービ
ットが命令に与えられる。例えば、分岐が成立した場
合、フロービット１００が分岐前のフローを表し、次の
分岐命令に対し、ｎｏｔーｔａｋｅｎフローは００１、
ｔａｋｅｎフローは０１０で表される。このように、分
岐命令前後のフローを３ビットのフロービットを用いて
区別することができる。
のフローを分岐前のフローとみなして、フロービットを
００１で表すとする。１０８番地の分岐命令ｂｅまでは
同じフローである。さらに、ここでは、遅延分岐が行な
われるとする。即ち、分岐先の命令を実行する前に分岐
命令の次の命令を実行する。従って、１０ｃ番地の命令
ｏｒも分岐条件によらず、必ず実行されるので分岐前の
フローとみなし、同じフロービットで表すことができ
る。分岐条件が成立した場合、２００番地の命令ｓｕｂ
が実行される。この２００番地以降の命令をｔａｋｅｎ
フローとして、フロービットを１００で表す。分岐条件
が成立しなかった場合、１１０番地以降の命令が実行さ
れるので、１１０番地以降の命令をｎｏｔーｔａｋｅｎ
フローとして、フロービット０１０で表す。分岐条件が
確定すると、条件判定の結果に応じて、ｔａｋｅｎフロ
ーまたはｎｏｔーｔａｋｅｎフローが分岐の前のフロー
とみなされ、次に分岐命令が現われるまで同じフロービ
ットが命令に与えられる。例えば、分岐が成立した場
合、フロービット１００が分岐前のフローを表し、次の
分岐命令に対し、ｎｏｔーｔａｋｅｎフローは００１、
ｔａｋｅｎフローは０１０で表される。このように、分
岐命令前後のフローを３ビットのフロービットを用いて
区別することができる。
【００４７】このフロービットを用いることによって、
分岐条件の確定を待たずに、分岐命令を越えて、ｔａｋ
ｅｎフローまたはｎｏｔーｔａｋｅｎフローの命令を実
行することができる。実行して得られたデータはデータ
保持装置のデータフィールド５６に格納され、分岐条件
の確定を待つ。分岐条件が確定すると、データ保持装置
の中の不要になった命令、即ち、分岐条件が成立した場
合はｎｏｔーｔａｋｅｎフローの命令、分岐条件が不成
立の場合はｔａｋｅｎフローの命令が無効化される。
分岐条件の確定を待たずに、分岐命令を越えて、ｔａｋ
ｅｎフローまたはｎｏｔーｔａｋｅｎフローの命令を実
行することができる。実行して得られたデータはデータ
保持装置のデータフィールド５６に格納され、分岐条件
の確定を待つ。分岐条件が確定すると、データ保持装置
の中の不要になった命令、即ち、分岐条件が成立した場
合はｎｏｔーｔａｋｅｎフローの命令、分岐条件が不成
立の場合はｔａｋｅｎフローの命令が無効化される。
【００４８】また、複数のフローの命令がデータ保持装
置に登録されている場合、新たに与えられた命令のソー
スレジスタ番号とのデータ依存関係を検出する場合、フ
ローの違いを識別して行なう必要がある。
置に登録されている場合、新たに与えられた命令のソー
スレジスタ番号とのデータ依存関係を検出する場合、フ
ローの違いを識別して行なう必要がある。
【００４９】図８を用いて説明する。デスティネーショ
ンレジスタ番号６２をデータ保持エントリー７２のデス
ティネーションレジスタフィールド５５に格納する場
合、その命令のフローに対応したフロービット７７をフ
ローフィールド７３に格納する。この時エントリー有効
ビット７４がセットされる。次に、ソースレジスタ番号
６０、６１を与えてデータ依存を検出する場合、ソース
レジスタ番号６０、６１と一緒に、データ依存の対象と
なるフローを表すフロービット７８を与える。例えば、
与えられたソースレジスタがｔａｋｅｎフローの命令の
ものである場合、データ依存の対象となるフローは、分
岐前のフローとｔａｋｅｎフローである。この場合、２
つのフローのフロービットの論理和である１０１がデー
タ依存用のフロービットとして与えられる。各データ保
持エントリー７２のフロー識別回路７５は与えられたフ
ロービット７８とフローフィールド７３に格納されてい
るフロービットを比較し、依存対象信号７９を出力す
る。この場合、それぞれのビット毎に論理積が取られ、
いずれかのビットが１の場合に、そのデータ保持エント
リー７２がデータ依存の対象になっていることがわか
る。依存対象信号７９が依存検出器５７に与えられ、デ
ータ依存の対象になっている場合のみ、データ依存情報
６４、６５を出力する。
ンレジスタ番号６２をデータ保持エントリー７２のデス
ティネーションレジスタフィールド５５に格納する場
合、その命令のフローに対応したフロービット７７をフ
ローフィールド７３に格納する。この時エントリー有効
ビット７４がセットされる。次に、ソースレジスタ番号
６０、６１を与えてデータ依存を検出する場合、ソース
レジスタ番号６０、６１と一緒に、データ依存の対象と
なるフローを表すフロービット７８を与える。例えば、
与えられたソースレジスタがｔａｋｅｎフローの命令の
ものである場合、データ依存の対象となるフローは、分
岐前のフローとｔａｋｅｎフローである。この場合、２
つのフローのフロービットの論理和である１０１がデー
タ依存用のフロービットとして与えられる。各データ保
持エントリー７２のフロー識別回路７５は与えられたフ
ロービット７８とフローフィールド７３に格納されてい
るフロービットを比較し、依存対象信号７９を出力す
る。この場合、それぞれのビット毎に論理積が取られ、
いずれかのビットが１の場合に、そのデータ保持エント
リー７２がデータ依存の対象になっていることがわか
る。依存対象信号７９が依存検出器５７に与えられ、デ
ータ依存の対象になっている場合のみ、データ依存情報
６４、６５を出力する。
【００５０】また、分岐条件確定前に実行され、結果の
データがデータ保持装置７１に保持された命令が、分岐
条件確定によって不要になった場合、不要になったフロ
ーを示すフロービット８０と無効化要求信号８１が与え
られる。例えば、分岐条件判定の結果、分岐しないこと
がわかった場合、ｔａｋｅｎフローの命令が不要である
ので１００のフロービットを与える。無効化のためのフ
ロービット８０と無効化要求信号８１は各データ保持エ
ントリー７２のフロー無効化回路７６に与えられる。フ
ロー無効化回路７６は与えられたフロービット８０とフ
ローフィールド７３に格納されているフロービットを比
較して一致した場合、そのデータ保持エントリー７２の
エントリー有効ビット７４をリセットすることによって
無効化する。エントリー有効ビットがリセットされてい
るデータ保持エントリー７２のデータフィールド５６の
データはレジスタファイル５１へ格納されない。
データがデータ保持装置７１に保持された命令が、分岐
条件確定によって不要になった場合、不要になったフロ
ーを示すフロービット８０と無効化要求信号８１が与え
られる。例えば、分岐条件判定の結果、分岐しないこと
がわかった場合、ｔａｋｅｎフローの命令が不要である
ので１００のフロービットを与える。無効化のためのフ
ロービット８０と無効化要求信号８１は各データ保持エ
ントリー７２のフロー無効化回路７６に与えられる。フ
ロー無効化回路７６は与えられたフロービット８０とフ
ローフィールド７３に格納されているフロービットを比
較して一致した場合、そのデータ保持エントリー７２の
エントリー有効ビット７４をリセットすることによって
無効化する。エントリー有効ビットがリセットされてい
るデータ保持エントリー７２のデータフィールド５６の
データはレジスタファイル５１へ格納されない。
【００５１】ここでは、フロービットを３ビットとした
が、さらに多くのビットを用いて、複数の分岐命令を越
えたフローを区別し、分岐条件の確定を待たずに複数の
分岐命令を越えたout-of-order実行が可能である。
が、さらに多くのビットを用いて、複数の分岐命令を越
えたフローを区別し、分岐条件の確定を待たずに複数の
分岐命令を越えたout-of-order実行が可能である。
【００５２】このように、分岐条件が確定する前でも、
分岐命令を越え、複数のフローの命令を実行することが
でき、分岐条件が確定しないために命令の処理が止まる
性能低下を少なくすることができる。
分岐命令を越え、複数のフローの命令を実行することが
でき、分岐条件が確定しないために命令の処理が止まる
性能低下を少なくすることができる。
【００５３】また、条件分岐命令に対し、分岐するかど
うかを予測し、予測したフローの命令を実行し、予測が
外れた場合だけ予測したフローの命令を無効化する場
合、フロー識別回路を除いた構成で実現できる。
うかを予測し、予測したフローの命令を実行し、予測が
外れた場合だけ予測したフローの命令を無効化する場
合、フロー識別回路を除いた構成で実現できる。
【００５４】ここでは、示していないが、命令フロー毎
の各データ保持エントリーに依存対象ビットを設ける事
によって、命令フロー毎に最新のデスティネーションレ
ジスタ番号に対してデータ依存の検出が行なえる。
の各データ保持エントリーに依存対象ビットを設ける事
によって、命令フロー毎に最新のデスティネーションレ
ジスタ番号に対してデータ依存の検出が行なえる。
【００５５】図１、２、３で示した実施例では、実行ユ
ニットとして演算器を用いているが、ロード／ストア処
理装置や分岐処理装置なども実行ユニットとして適用で
きる。
ニットとして演算器を用いているが、ロード／ストア処
理装置や分岐処理装置なども実行ユニットとして適用で
きる。
【００５６】
【発明の効果】以上述べてきたように、本発明の請求項
１によれば、データ保持エントリーの依存情報フィール
ドにデータ依存情報を保持し、データ保持エントリーの
データ格納ビットをセットして、依存情報フィールドを
検索することによってデータ依存の解消を検出し、次に
実行可能な命令を検出することができるので高速で、回
路規模を小さくすることができる。
１によれば、データ保持エントリーの依存情報フィール
ドにデータ依存情報を保持し、データ保持エントリーの
データ格納ビットをセットして、依存情報フィールドを
検索することによってデータ依存の解消を検出し、次に
実行可能な命令を検出することができるので高速で、回
路規模を小さくすることができる。
【００５７】また、本発明の請求項３によれば、依存対
象ビットによって、データ依存検出の対象とすべき最新
のデータ保持エントリーが指定できるので、複数の依存
が検出されることがなく、同一のデスティネーションレ
ジスタ番号が複数のデータ保持エントリーに格納されて
いても、比較的少ない回路で高速に依存検出ができる。
象ビットによって、データ依存検出の対象とすべき最新
のデータ保持エントリーが指定できるので、複数の依存
が検出されることがなく、同一のデスティネーションレ
ジスタ番号が複数のデータ保持エントリーに格納されて
いても、比較的少ない回路で高速に依存検出ができる。
【００５８】また、本発明の請求項４によれば、複数の
命令のフローを識別してデータ依存の検出をし、特定の
フローの命令を無効化することができるので、分岐条件
の確定を待たずに分岐命令を越えた命令の実行ができ、
性能の向上を図ることができる。このように、本発明は
実用的にきわめて有用である。
命令のフローを識別してデータ依存の検出をし、特定の
フローの命令を無効化することができるので、分岐条件
の確定を待たずに分岐命令を越えた命令の実行ができ、
性能の向上を図ることができる。このように、本発明は
実用的にきわめて有用である。
【図１】本発明の一実施例の情報処理装置のブロック図
【図２】同実施例の簡単な一部動作説明図
【図３】同実施例の簡単な一部動作説明図
【図４】同実施例の簡単な一部動作説明図
【図５】同実施例の簡単な一部動作説明図
【図６】同実施例の簡単な一部動作説明図
【図７】本発明の他の実施例の情報処理装置のブロック
図
図
【図８】本発明の他の実施例の情報処理装置のブロック
図
図
【図９】フロービットの例を示す図
【図１０】リザベションステーションを用いた従来の情
報処理装置のブロック図
報処理装置のブロック図
【図１１】リオーダーバッファを用いた従来の情報処理
装置のブロック図
装置のブロック図
【図１２】優先度付き選択回路の構成図
１ 命令保持装置 ２、５３、７１ データ保持装置 ３ 命令選択装置 ４ 命令デコーダ ５、５１、１０１ レジスタファイル ６、７、５２、１０２ 演算器 ２４、５７ 依存検出器 ５８ 依存対象ビット ７３ フローフィールド ２７ データ格納ビット ７５ フロー識別回路 ２１、５５ デスティネーションレジスタフィールド ２３、５６ データフィールド ２２ 依存情報フィールド
Claims (4)
- 【請求項１】 データを格納するレジスタを複数有する
レジスタファイルと、複数のデータ保持エントリーを有
するデータ保持装置と、複数の命令保持エントリーを有
し、命令を一時的に保持する命令保持装置と、前記レジ
スタファイルまたは前記データ保持装置から読みだした
データを用いて、命令で指示された処理を行なって結果
のデータを出力する実行ユニットと、前記命令保持装置
に保持された命令から実行可能な命令を選択する命令選
択装置とを備え、 前記データ保持エントリーは前記実行ユニットの結果の
データを格納するデータフィールドと、デスティネーシ
ョンレジスタ番号を格納するデスティネーションレジス
タフィールドと、依存検出器と、依存情報フィールド
と、前記データフィールドへのデータの格納を示すデー
タ格納ビットを有し、 前記依存検出器は前記デスティネーションレジスタフィ
ールドに接続され、後続の命令のソースレジスタ番号と
前記デスティネーションレジスタフィールドに格納され
ているデスティネーションレジスタ番号を比較してデー
タ依存を検出してデータ依存情報を出力し、 前記依存情報フィールドは前記データ依存情報を保持
し、前記データ依存情報と前記データ格納ビットにより
命令実行可能信号を出力し、前記命令選択装置は前記命
令実行可能信号により、前記命令保持装置に格納されて
いる命令から実行可能命令を選択することを特徴とした
情報処理装置。 - 【請求項２】請求項１記載の依存情報フィールドは、前
記複数の命令保持エントリーのそれぞれに対応した複数
の依存情報サブフィールドからなり、前記データ依存情
報は該当する命令を保持する前記命令保持エントリーに
対応した前記依存情報サブフィールドに格納され、前記
依存情報サブフィールドは前記データ依存情報と前記デ
ータ格納ビットにより命令実行可能信号を出力する情報
処理装置。 - 【請求項３】 データを格納するレジスタを複数有する
レジスタファイルと、複数のデータ保持エントリーを有
するデータ保持装置と、前記レジスタファイルまたは前
記データ保持装置から読みだしたデータを用いて、命令
で指示された処理を行なって結果のデータを出力する実
行ユニットとを備え、 前記データ保持エントリーは前記実行ユニットの結果の
データを格納するデータフィールドと、デスティネーシ
ョンレジスタ番号を格納するデスティネーションレジス
タフィールドと、依存検出器と、依存対象ビットと、比
較器を有し、前記依存対象ビットは対応するデータ保持
エントリーの前記デスティネーションレジスタフィール
ドにデスティネーションレジスタ番号が格納されたとき
にセットされ、 前記比較器は前記デスティネーションレジスタフィール
ドに格納されているデスティネーションレジスタ番号と
後続の命令のデスティネーションレジスタ番号を比較し
て、一致する場合は一致信号を出力し、前記依存対象ビ
ットは前記一致信号によってリセットされ、前記依存検
出器は前記デスティネーションレジスタフィールドに接
続され、前記依存対象ビットがセットされている場合に
後続の命令のソースレジスタ番号と前記デスティネーシ
ョンレジスタフィールドに格納されているデスティネー
ションレジスタ番号を比較してデータ依存を検出してデ
ータ依存情報を出力することを特徴とした情報処理装
置。 - 【請求項４】データを格納するレジスタを複数有するレ
ジスタファイルと、複数のデータ保持エントリーを有す
るデータ保持装置と、前記レジスタファイルまたは前記
データ保持装置から読みだしたデータを用いて、命令で
指示された処理を行なって結果のデータを出力する実行
ユニットとを備え、 前記データ保持エントリーは前記実行ユニットの結果の
データを格納するデータフィールドと、デスティネーシ
ョンレジスタ番号を格納するデスティネーションレジス
タフィールドと、依存検出器と、エントリー有効ビット
と、フローフィールドと、フロー識別回路と、フロー無
効化回路を有し、前記エントリー有効ビットは前記デス
ティネーションレジスタフィールドにデスティネーショ
ンレジスタ番号が格納されるときにセットされ、前記フ
ローフィールドは命令のフローを識別するフロービット
を格納し、 前記フロー識別回路はデータ依存検出の対象となるフロ
ーを示すフロービットと前記フローフィールドに格納さ
れているフロービットを比較して依存対象信号を出力
し、前記依存検出器は前記デスティネーションレジスタ
フィールドに接続され、前記依存対象信号が出力されて
いる場合に後続の命令のソースレジスタ番号と前記デス
ティネーションレジスタフィールドに格納されているデ
スティネーションレジスタ番号を比較してデータ依存を
検出してデータ依存情報を出力し、 前記無効化回路は無効化フロービットと無効化要求信号
を入力とし、無効化要求信号によって無効化の要求が与
えられると、前記無効化フロービットと前記フローフィ
ールドに格納されているフロービットを比較し、比較結
果に応じて前記エントリー有効ビットをリセットするこ
とを特徴とした情報処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3310536A JPH0820949B2 (ja) | 1991-11-26 | 1991-11-26 | 情報処理装置 |
| US07/976,053 US5404470A (en) | 1991-11-26 | 1992-11-13 | Information processing apparatus for processing instructions by out-of-order execution |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3310536A JPH0820949B2 (ja) | 1991-11-26 | 1991-11-26 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0619707A JPH0619707A (ja) | 1994-01-28 |
| JPH0820949B2 true JPH0820949B2 (ja) | 1996-03-04 |
Family
ID=18006420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3310536A Expired - Fee Related JPH0820949B2 (ja) | 1991-11-26 | 1991-11-26 | 情報処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5404470A (ja) |
| JP (1) | JPH0820949B2 (ja) |
Families Citing this family (95)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100299691B1 (ko) | 1991-07-08 | 2001-11-22 | 구사마 사부로 | 확장가능알아이에스씨마이크로프로세서구조 |
| US5493687A (en) | 1991-07-08 | 1996-02-20 | Seiko Epson Corporation | RISC microprocessor architecture implementing multiple typed register sets |
| US5539911A (en) * | 1991-07-08 | 1996-07-23 | Seiko Epson Corporation | High-performance, superscalar-based computer system with out-of-order instruction execution |
| DE69311330T2 (de) * | 1992-03-31 | 1997-09-25 | Seiko Epson Corp., Tokio/Tokyo | Befehlsablauffolgeplanung von einem risc-superskalarprozessor |
| EP0638183B1 (en) | 1992-05-01 | 1997-03-05 | Seiko Epson Corporation | A system and method for retiring instructions in a superscalar microprocessor |
| US5628021A (en) * | 1992-12-31 | 1997-05-06 | Seiko Epson Corporation | System and method for assigning tags to control instruction processing in a superscalar processor |
| WO1994016384A1 (en) | 1992-12-31 | 1994-07-21 | Seiko Epson Corporation | System and method for register renaming |
| JPH0793152A (ja) * | 1993-09-20 | 1995-04-07 | Fujitsu Ltd | マイクロプロセッサ制御装置 |
| US5761467A (en) * | 1993-09-28 | 1998-06-02 | Mitsubishi Denki Kabushiki Kaisha | System for committing execution results when branch conditions coincide with predetermined commit conditions specified in the instruction field |
| US5548776A (en) * | 1993-09-30 | 1996-08-20 | Intel Corporation | N-wide bypass for data dependencies within register alias table |
| US5517651A (en) * | 1993-12-29 | 1996-05-14 | Intel Corporation | Method and apparatus for loading a segment register in a microprocessor capable of operating in multiple modes |
| US5717882A (en) * | 1994-01-04 | 1998-02-10 | Intel Corporation | Method and apparatus for dispatching and executing a load operation to memory |
| US5809271A (en) * | 1994-03-01 | 1998-09-15 | Intel Corporation | Method and apparatus for changing flow of control in a processor |
| US5625788A (en) * | 1994-03-01 | 1997-04-29 | Intel Corporation | Microprocessor with novel instruction for signaling event occurrence and for providing event handling information in response thereto |
| US5590352A (en) * | 1994-04-26 | 1996-12-31 | Advanced Micro Devices, Inc. | Dependency checking and forwarding of variable width operands |
| US5649225A (en) * | 1994-06-01 | 1997-07-15 | Advanced Micro Devices, Inc. | Resynchronization of a superscalar processor |
| US5559975A (en) | 1994-06-01 | 1996-09-24 | Advanced Micro Devices, Inc. | Program counter update mechanism |
| US5535346A (en) * | 1994-07-05 | 1996-07-09 | Motorola, Inc. | Data processor with future file with parallel update and method of operation |
| US5745726A (en) * | 1995-03-03 | 1998-04-28 | Fujitsu, Ltd | Method and apparatus for selecting the oldest queued instructions without data dependencies |
| US5822574A (en) * | 1995-04-12 | 1998-10-13 | Advanced Micro Devices, Inc. | Functional unit with a pointer for mispredicted resolution, and a superscalar microprocessor employing the same |
| US6038657A (en) * | 1995-10-06 | 2000-03-14 | Advanced Micro Devices, Inc. | Scan chains for out-of-order load/store execution control |
| US5835747A (en) * | 1996-01-26 | 1998-11-10 | Advanced Micro Devices, Inc. | Hierarchical scan logic for out-of-order load/store execution control |
| US5754812A (en) * | 1995-10-06 | 1998-05-19 | Advanced Micro Devices, Inc. | Out-of-order load/store execution control |
| US5765035A (en) * | 1995-11-20 | 1998-06-09 | Advanced Micro Devices, Inc. | Recorder buffer capable of detecting dependencies between accesses to a pair of caches |
| US5838942A (en) * | 1996-03-01 | 1998-11-17 | Hewlett-Packard Company | Panic trap system and method |
| US5809275A (en) * | 1996-03-01 | 1998-09-15 | Hewlett-Packard Company | Store-to-load hazard resolution system and method for a processor that executes instructions out of order |
| US5799167A (en) * | 1996-05-15 | 1998-08-25 | Hewlett-Packard Company | Instruction nullification system and method for a processor that executes instructions out of order |
| JP2810033B2 (ja) * | 1996-07-08 | 1998-10-15 | 村越 弘昌 | 稼働管理システム及び稼働管理方法 |
| US5802386A (en) * | 1996-11-19 | 1998-09-01 | International Business Machines Corporation | Latency-based scheduling of instructions in a superscalar processor |
| US6243805B1 (en) * | 1998-08-11 | 2001-06-05 | Advanced Micro Devices, Inc. | Programming paradigm and microprocessor architecture for exact branch targeting |
| US6212623B1 (en) | 1998-08-24 | 2001-04-03 | Advanced Micro Devices, Inc. | Universal dependency vector/queue entry |
| US6122727A (en) * | 1998-08-24 | 2000-09-19 | Advanced Micro Devices, Inc. | Symmetrical instructions queue for high clock frequency scheduling |
| EP1122639A3 (en) * | 1998-08-24 | 2002-02-13 | Advanced Micro Devices, Inc. | Mechanism for load block on store address generation and universal dependency vector/queue entry |
| US6212622B1 (en) | 1998-08-24 | 2001-04-03 | Advanced Micro Devices, Inc. | Mechanism for load block on store address generation |
| US6289442B1 (en) * | 1998-10-05 | 2001-09-11 | Advanced Micro Devices, Inc. | Circuit and method for tagging and invalidating speculatively executed instructions |
| JP3475860B2 (ja) * | 1999-06-24 | 2003-12-10 | 日本電気株式会社 | 演算処理装置 |
| US6651161B1 (en) | 2000-01-03 | 2003-11-18 | Advanced Micro Devices, Inc. | Store load forward predictor untraining |
| US6622235B1 (en) | 2000-01-03 | 2003-09-16 | Advanced Micro Devices, Inc. | Scheduler which retries load/store hit situations |
| US6622237B1 (en) | 2000-01-03 | 2003-09-16 | Advanced Micro Devices, Inc. | Store to load forward predictor training using delta tag |
| US6542984B1 (en) | 2000-01-03 | 2003-04-01 | Advanced Micro Devices, Inc. | Scheduler capable of issuing and reissuing dependency chains |
| US6564315B1 (en) | 2000-01-03 | 2003-05-13 | Advanced Micro Devices, Inc. | Scheduler which discovers non-speculative nature of an instruction after issuing and reissues the instruction |
| US6694424B1 (en) | 2000-01-03 | 2004-02-17 | Advanced Micro Devices, Inc. | Store load forward predictor training |
| US7844799B2 (en) * | 2000-12-23 | 2010-11-30 | International Business Machines Corporation | Method and system for pipeline reduction |
| EP1217514A3 (en) * | 2000-12-23 | 2003-08-13 | International Business Machines Corporation | Method and apparatus for bypassing pipeline stages |
| US7237090B1 (en) | 2000-12-29 | 2007-06-26 | Mips Technologies, Inc. | Configurable out-of-order data transfer in a coprocessor interface |
| US7287147B1 (en) | 2000-12-29 | 2007-10-23 | Mips Technologies, Inc. | Configurable co-processor interface |
| US7168066B1 (en) * | 2001-04-30 | 2007-01-23 | Mips Technologies, Inc. | Tracing out-of order load data |
| US7134116B1 (en) | 2001-04-30 | 2006-11-07 | Mips Technologies, Inc. | External trace synchronization via periodic sampling |
| US7185234B1 (en) * | 2001-04-30 | 2007-02-27 | Mips Technologies, Inc. | Trace control from hardware and software |
| US7069544B1 (en) | 2001-04-30 | 2006-06-27 | Mips Technologies, Inc. | Dynamic selection of a compression algorithm for trace data |
| US7124072B1 (en) | 2001-04-30 | 2006-10-17 | Mips Technologies, Inc. | Program counter and data tracing from a multi-issue processor |
| US7181728B1 (en) | 2001-04-30 | 2007-02-20 | Mips Technologies, Inc. | User controlled trace records |
| US7178133B1 (en) | 2001-04-30 | 2007-02-13 | Mips Technologies, Inc. | Trace control based on a characteristic of a processor's operating state |
| US7065675B1 (en) | 2001-05-08 | 2006-06-20 | Mips Technologies, Inc. | System and method for speeding up EJTAG block data transfers |
| US7043668B1 (en) | 2001-06-29 | 2006-05-09 | Mips Technologies, Inc. | Optimized external trace formats |
| US7231551B1 (en) | 2001-06-29 | 2007-06-12 | Mips Technologies, Inc. | Distributed tap controller |
| US7398375B2 (en) * | 2002-04-04 | 2008-07-08 | The Regents Of The University Of Michigan | Technique for reduced-tag dynamic scheduling and reduced-tag prediction |
| US7159101B1 (en) | 2003-05-28 | 2007-01-02 | Mips Technologies, Inc. | System and method to trace high performance multi-issue processors |
| US7321964B2 (en) * | 2003-07-08 | 2008-01-22 | Advanced Micro Devices, Inc. | Store-to-load forwarding buffer using indexed lookup |
| EP1761844A2 (en) * | 2004-06-25 | 2007-03-14 | Koninklijke Philips Electronics N.V. | Instruction processing circuit |
| US7376817B2 (en) * | 2005-08-10 | 2008-05-20 | P.A. Semi, Inc. | Partial load/store forward prediction |
| US8078671B2 (en) * | 2005-09-21 | 2011-12-13 | Sap Ag | System and method for dynamic web services descriptor generation using templates |
| US8024425B2 (en) * | 2005-12-30 | 2011-09-20 | Sap Ag | Web services deployment |
| US8010695B2 (en) * | 2005-12-30 | 2011-08-30 | Sap Ag | Web services archive |
| EP2011018B1 (en) | 2006-04-12 | 2016-07-13 | Soft Machines, Inc. | Apparatus and method for processing an instruction matrix specifying parallel and dependent operations |
| US7380104B2 (en) * | 2006-04-25 | 2008-05-27 | International Business Machines Corporation | Method and apparatus for back to back issue of dependent instructions in an out of order issue queue |
| CN107368285B (zh) | 2006-11-14 | 2020-10-09 | 英特尔公司 | 多线程架构 |
| JP4978332B2 (ja) * | 2007-06-22 | 2012-07-18 | 富士通株式会社 | 演算処置装置および電力制御方法 |
| EP3156896B1 (en) | 2010-09-17 | 2020-04-08 | Soft Machines, Inc. | Single cycle multi-branch prediction including shadow cache for early far branch prediction |
| CN108108188B (zh) | 2011-03-25 | 2022-06-28 | 英特尔公司 | 用于通过使用由可分区引擎实例化的虚拟核来支持代码块执行的存储器片段 |
| CN103547993B (zh) | 2011-03-25 | 2018-06-26 | 英特尔公司 | 通过使用由可分割引擎实例化的虚拟核来执行指令序列代码块 |
| KR101620676B1 (ko) | 2011-03-25 | 2016-05-23 | 소프트 머신즈, 인크. | 분할가능한 엔진에 의해 인스턴스화된 가상 코어를 이용한 코드 블록의 실행을 지원하는 레지스터 파일 세그먼트 |
| CN107729267B (zh) | 2011-05-20 | 2022-01-25 | 英特尔公司 | 资源的分散分配以及用于支持由多个引擎执行指令序列的互连结构 |
| US9442772B2 (en) | 2011-05-20 | 2016-09-13 | Soft Machines Inc. | Global and local interconnect structure comprising routing matrix to support the execution of instruction sequences by a plurality of engines |
| WO2013077876A1 (en) | 2011-11-22 | 2013-05-30 | Soft Machines, Inc. | A microprocessor accelerated code optimizer |
| KR101703401B1 (ko) | 2011-11-22 | 2017-02-06 | 소프트 머신즈, 인크. | 다중 엔진 마이크로프로세서용 가속 코드 최적화기 |
| US9128725B2 (en) | 2012-05-04 | 2015-09-08 | Apple Inc. | Load-store dependency predictor content management |
| US9600289B2 (en) | 2012-05-30 | 2017-03-21 | Apple Inc. | Load-store dependency predictor PC hashing |
| US9632825B2 (en) | 2013-03-15 | 2017-04-25 | Intel Corporation | Method and apparatus for efficient scheduling for asymmetrical execution units |
| WO2014151043A1 (en) | 2013-03-15 | 2014-09-25 | Soft Machines, Inc. | A method for emulating a guest centralized flag architecture by using a native distributed flag architecture |
| WO2014150971A1 (en) * | 2013-03-15 | 2014-09-25 | Soft Machines, Inc. | A method for dependency broadcasting through a block organized source view data structure |
| EP2972845B1 (en) | 2013-03-15 | 2021-07-07 | Intel Corporation | A method for executing multithreaded instructions grouped onto blocks |
| US9886279B2 (en) | 2013-03-15 | 2018-02-06 | Intel Corporation | Method for populating and instruction view data structure by using register template snapshots |
| WO2014150991A1 (en) * | 2013-03-15 | 2014-09-25 | Soft Machines, Inc. | A method for implementing a reduced size register view data structure in a microprocessor |
| US10275255B2 (en) * | 2013-03-15 | 2019-04-30 | Intel Corporation | Method for dependency broadcasting through a source organized source view data structure |
| US9811342B2 (en) | 2013-03-15 | 2017-11-07 | Intel Corporation | Method for performing dual dispatch of blocks and half blocks |
| WO2014150806A1 (en) * | 2013-03-15 | 2014-09-25 | Soft Machines, Inc. | A method for populating register view data structure by using register template snapshots |
| US9569216B2 (en) | 2013-03-15 | 2017-02-14 | Soft Machines, Inc. | Method for populating a source view data structure by using register template snapshots |
| US10140138B2 (en) | 2013-03-15 | 2018-11-27 | Intel Corporation | Methods, systems and apparatus for supporting wide and efficient front-end operation with guest-architecture emulation |
| US9891924B2 (en) | 2013-03-15 | 2018-02-13 | Intel Corporation | Method for implementing a reduced size register view data structure in a microprocessor |
| US9904625B2 (en) | 2013-03-15 | 2018-02-27 | Intel Corporation | Methods, systems and apparatus for predicting the way of a set associative cache |
| EP2972794A4 (en) * | 2013-03-15 | 2017-05-03 | Soft Machines, Inc. | A method for executing blocks of instructions using a microprocessor architecture having a register view, source view, instruction view, and a plurality of register templates |
| US9710268B2 (en) | 2014-04-29 | 2017-07-18 | Apple Inc. | Reducing latency for pointer chasing loads |
| US10514925B1 (en) | 2016-01-28 | 2019-12-24 | Apple Inc. | Load speculation recovery |
| US10437595B1 (en) | 2016-03-15 | 2019-10-08 | Apple Inc. | Load/store dependency predictor optimization for replayed loads |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4630195A (en) * | 1984-05-31 | 1986-12-16 | International Business Machines Corporation | Data processing system with CPU register to register data transfers overlapped with data transfer to and from main storage |
| JPH01213719A (ja) * | 1988-02-23 | 1989-08-28 | Fuji Xerox Co Ltd | パイプライン処理用データ組替装置 |
| US5201056A (en) * | 1990-05-02 | 1993-04-06 | Motorola, Inc. | RISC microprocessor architecture with multi-bit tag extended instructions for selectively attaching tag from either instruction or input data to arithmetic operation output |
-
1991
- 1991-11-26 JP JP3310536A patent/JPH0820949B2/ja not_active Expired - Fee Related
-
1992
- 1992-11-13 US US07/976,053 patent/US5404470A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5404470A (en) | 1995-04-04 |
| JPH0619707A (ja) | 1994-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0820949B2 (ja) | 情報処理装置 | |
| US6415380B1 (en) | Speculative execution of a load instruction by associating the load instruction with a previously executed store instruction | |
| US5625837A (en) | Processor architecture having out-of-order execution, speculative branching, and giving priority to instructions which affect a condition code | |
| TWI537824B (zh) | 零循環載入 | |
| US20080276072A1 (en) | System and Method for using a Local Condition Code Register for Accelerating Conditional Instruction Execution in a Pipeline Processor | |
| US20090006811A1 (en) | Method and System for Expanding a Conditional Instruction into a Unconditional Instruction and a Select Instruction | |
| JPH04275628A (ja) | 演算処理装置 | |
| EP0651331B1 (en) | A write buffer for a superpipelined, superscalar microprocessor | |
| CN117806706B (zh) | 存储顺序违例处理方法、装置、电子设备及介质 | |
| JP3518510B2 (ja) | リオーダバッファの管理方法及びプロセッサ | |
| JP2000322257A (ja) | 条件分岐命令の投機的実行制御方法 | |
| US7711934B2 (en) | Processor core and method for managing branch misprediction in an out-of-order processor pipeline | |
| JPH09152973A (ja) | カウント／リンク・レジスタ変更命令の投機実行をサポートする方法及び装置 | |
| US11055101B2 (en) | Processing apparatus and controlling method for processing apparatus | |
| US7240183B2 (en) | System and method for detecting instruction dependencies in multiple phases | |
| US20100306513A1 (en) | Processor Core and Method for Managing Program Counter Redirection in an Out-of-Order Processor Pipeline | |
| US10929137B2 (en) | Arithmetic processing device and control method for arithmetic processing device | |
| US12147707B2 (en) | Buffer circuitry for store to load forwarding | |
| KR20080065733A (ko) | 레지스터 값의 유사성에 기반을 둔 레지스터 리네이밍시스템 및 방법 | |
| US7065635B1 (en) | Method for handling condition code modifiers in an out-of-order multi-issue multi-stranded processor | |
| KR100837400B1 (ko) | 멀티스레딩/비순차 병합 기법에 따라 처리하는 방법 및장치 | |
| US11507377B2 (en) | Arithmetic processing circuit and arithmetic processing method | |
| JP2904624B2 (ja) | 並列演算処理装置 | |
| JP2001075803A (ja) | スーパースカラ型プロセッサにおけるリオーダーバッファ装置 | |
| KR20250135894A (ko) | 예측 스토어-투-로드 포워딩 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |