JPH0821087B2 - ３次元陰影画像生成処理方法 - Google Patents
３次元陰影画像生成処理方法Info
- Publication number
- JPH0821087B2 JPH0821087B2 JP61232436A JP23243686A JPH0821087B2 JP H0821087 B2 JPH0821087 B2 JP H0821087B2 JP 61232436 A JP61232436 A JP 61232436A JP 23243686 A JP23243686 A JP 23243686A JP H0821087 B2 JPH0821087 B2 JP H0821087B2
- Authority
- JP
- Japan
- Prior art keywords
- calculation step
- arithmetic units
- arithmetic
- outputs
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Generation (AREA)
- Complex Calculations (AREA)
Description
（発明の属する技術分野） 本発明は、数値で表わされた３次元物体の形状データ
に基づき、３次元的な陰影画像を生成する処理方法に関
するものである。 （従来の技術） 近年、数値で表わされた３次元物体の形状データをも
とに、計算機を用いた数値計算により、任意の位置から
これを観測した３次元的な陰影画像を作成する技術が注
目されている。これは、各種産業や工業における商品の
設計やシミュレーションなどの有効な手段として、ある
いはTV放送や映画のための効果的な映像作成手段とし
て、利用されるようになっている。 しかし、物体の形状データから陰影画像を作成するた
めには、膨大な数値演算処理が必要であり、処理時間が
かかり過ぎたり、高速の大型計算機を使用する必要があ
るなどの問題があった。この種の問題は、上記の商品の
設計や映像作成を行う際の作業の能率の低下や、設備コ
ストを高くする大きな要因ともなっている。 最近の計算機を中心としたハードウェア技術の発達に
伴い、この種の処理を高速に実行する３次元陰影画像生
成装置が開発されている。特に簡便な処理方法に基づい
て陰影画像を高速に生成する装置は、急速に実用化が進
んでおり、低価格で利用できるようになってきた。 例えば、CAD,CAMの分野で使用されるワークステーシ
ョンでも、データの入力と共に陰影画像の生成・表示が
可能となっている。 従来の多くの装置は、デップス・バッファ法やキャン
ライン法と呼ばれている画像生成処理法を採用してい
る。これらの手法は、必要な処理量が比較的少なく、高
速に画像を生成することが可能であるが、物体形状が限
定されたり、反射や屈折等の光学現像できない等の欠点
を持っている。 よりリアルで精密な陰影画像生成法として、光線追跡
法と呼ばれる処理方法がある。この手法によれば、上記
手法の欠点のない画像を生成することができるが、作成
すべき画像の各画素から出る仮想的な光線が物体と交わ
る点を探索して、当該画素の明るさを計算するため、上
記手法に比べ桁違いの演算量が必要となる。 従来より、上記の光線追跡法を高速に実行することを
目的とした専用装置が、研究・開発されている。この種
の装置の構成を大別すると、多数のマイクロプロセッサ
を並列に接続した構成や、浮動小数点演算専用LSIを用
いて高速演算を可能にした構成がある。しかし、前者の
装置では個々のプロセッサの能力が小さいため、処理を
高速にするには多くのプロセッサを用いる必要があり、
装置の規模が大きくなるという問題がある。また、後者
の装置では、浮動小数点演算LSIにより、演算を高速に
実行することが可能である。しかし、このためには、演
算に使用する物体形状データの設定や演算結果の判定等
の処理もまた高速に行う必要があるが、浮動小数点演算
器とこの種の処理を行うプロセッサとの結合が不充分
で、必ずしも全体として高速演算が可能にならないとい
う問題があった。 （発明の目的） 本発明は、リアルで精密な陰影画像を高速で生成する
ことができる光線追跡処理等の高速処理を可能にするた
め、処理ユニットを並列に接続したマルチプロセッサ構
成をとる構成とし,4個の浮動小数点演算器の間で各演算
器に高速にデータを転送するようにしたものであり、そ
の目的は、上記陰影画像生成処理で煩雑に現れる３次元
ベクトルの演算や行列演算を前記４個の浮動小数点演算
器により並列に実行すると共に、前記算術論理演算器に
より演算結果の判定等の処理を実行することにより、高
速に３次元陰影画像生成処理を行うことにある。 （発明の構成及び作用） 第１図は、複数の処理ユニットを並列に接続したマル
チプロセッサ構成をとる３次元陰影画像生成装置の構成
例である。当該マルチプロセッサ装置の構成は、特別に
高速なデバイスを用いずに膨大な処理を並列に行うこと
のできる構成法として既知であって、例えば、前述の従
来の装置も同様な構成がとられている。 第１図において、PUはプロセッサユニットであって、
システムバス10に接続されそれぞれ独立に処理を行う処
理ユニットである。 また、DCは各プロセッサユニットPUで作成した画像デ
ータを収集するためのデータコレクタであり、DMは集め
られた画像データを記憶しこれをディスプレイに表示す
るためのディスプレイメモリ、CRTは画像を表示するデ
ィスプレイ装置、MPは装置全体を制御する主制御部であ
る。 一般にこのように構成された装置を動作させるには、
最初に主制御部MPから各プロセッサユニットPUに対し
て、画像生成に使用する物体形状データと必要な処理プ
ログラムをロードする。 次いで各々のプロセッサユニットPUは、上記ロードさ
れたプログラムとデータに従って画像を作成し、データ
コレクタDCを介してディスプレイメモリDMに画像データ
を転送することにより、ディスプレイに画像を表示す
る。各々のプロセッサユニットPUは、それぞれ画面の一
部分の作成を分担し、同時に画像生成を実行する。 このように構成された装置において、画像生成を高速
に行うには、プロセッサユニットの数を多くする方法
と、個々のプロセッサユニットの処理能力を向上させる
方法がある。しかし、前者では装置の規模が膨大とな
り、その制御も難しくなるという問題があるため、プロ
セッサユニットの数をむやみに増加させることは現実的
ではない。後者の方法は、装置全体の規模も小さくてす
み、各種LSIの高機能化が進んでいる昨今においては、
より現実的な方法である。 第２図は、本発明の一実施例であって、第１図のマル
チプロセッサ構成をとった３次元陰影画像生成装置に適
用するプロセッサユニットPUの構成例である。 図において、IFはシステムバス10とのインタフェース
部、DBM＃１〜＃４は画像生成処理に使用する物体形状
データや処理パラメータを格納するデータメモリ、FPU
＃１〜＃３は浮動小数点演算ユニット、FAPU浮動小数点
演算器と算術論理演算器を並列に結合した演算ユニッ
ト、20はDBM＃１〜＃４とFPU＃１〜＃３およびFAPUを結
合する高速データバス、DCは演算器で作成した画像デー
タを収集して第１図のディスプレイメモリDMに書き込む
ためのデータコレクタ、WCSは各演算ユニットやメモ
リ、論理回路を制御するための命令を格納するプログラ
ムメモリ、SEQはプログラムメモリWCSに格納された命令
を取り出すシーケンサ、ADGはSEQによって取り出された
命令のうち、メモリアドレス指定命令からDBMの物理ア
ドレスを生成するアドレス生成器である。 第２図のプロセッサユニットに対して、前記の如く第
１図の主制御部MPより、システムバス10とバスインタフ
ェース部IFを介して、プログラムメモリWCSに処理プロ
グラムが、またデータメモリDBMに画像生成に必要な３
次元物体形状データと観測位置等の処理パラメータがそ
れぞれロードされる。 この後、プログラムメモリWCSの予め定められた場所
からシーケンサSEQにより順次命令を取り出し、当該命
令に従って各部を制御し、処理を実行することとなる。 第３図は第２図における演算部、即ち、浮動小数点演
算ユニットFPU＃１〜＃３および浮動小数点演算器と算
術論理演算器を並列に結合した演算ユニットFAPUの具体
的構成例を示したものである。 第３図においてFPP＃１〜＃４は浮動小数点演算器、A
LUは算術論理演算器、MPXは多数のデータの一つを選択
するデータマルチプレクサ、REG＃１〜＃４は演算デー
タを記憶するデータレジスタ、LUTは平方根や三角関数
等の関数を高速に計算するためのパラメータを格納した
参照テーブルである。 第３図に示すように、３個の浮動小数点演算部FPP＃
１〜＃３のそれぞれの入力端子には、データレジスタの
出力と、隣接する浮動小数点演算器の出力がデータマル
チプレクサMPXを介してたすきがけ状に接続されてい
る。 即ち、FPP＃１の出力をFPP＃２および＃３に、FPP＃
２の出力をFPP＃１および＃３に、FPP＃３の出力をFPP
＃２および＃１に、それぞれ入力することができるよう
にたすきがけ状に接続されている。 また、FPP＃４と算術論理演算器ALUは並列に接続され
ており、上記３個の浮動小数点演算器FPP＃１〜＃３の
出力がデータマルチプレクサMPXを介して入力端子に接
続されると共に、当該演算器の組の出力はFPP＃１〜＃
３の入力端子にデータマルチプレクサMPXを介して接続
されている。 演算部がこのように構成されており、かつそれぞれの
演算部が独立に動作するから、例えば、浮動小数点演算
器FPP＃１〜＃４を用いれば、４種類の浮動小数点演算
を並列に行ったり、たすきがけ接続を利用したパイプラ
イン演算を効率的に行うことができる。このような動作
は３次元画像生成処理に多く現れる座標変換処理等を効
率的に行うのに適している。例えば、
に基づき、３次元的な陰影画像を生成する処理方法に関
するものである。 （従来の技術） 近年、数値で表わされた３次元物体の形状データをも
とに、計算機を用いた数値計算により、任意の位置から
これを観測した３次元的な陰影画像を作成する技術が注
目されている。これは、各種産業や工業における商品の
設計やシミュレーションなどの有効な手段として、ある
いはTV放送や映画のための効果的な映像作成手段とし
て、利用されるようになっている。 しかし、物体の形状データから陰影画像を作成するた
めには、膨大な数値演算処理が必要であり、処理時間が
かかり過ぎたり、高速の大型計算機を使用する必要があ
るなどの問題があった。この種の問題は、上記の商品の
設計や映像作成を行う際の作業の能率の低下や、設備コ
ストを高くする大きな要因ともなっている。 最近の計算機を中心としたハードウェア技術の発達に
伴い、この種の処理を高速に実行する３次元陰影画像生
成装置が開発されている。特に簡便な処理方法に基づい
て陰影画像を高速に生成する装置は、急速に実用化が進
んでおり、低価格で利用できるようになってきた。 例えば、CAD,CAMの分野で使用されるワークステーシ
ョンでも、データの入力と共に陰影画像の生成・表示が
可能となっている。 従来の多くの装置は、デップス・バッファ法やキャン
ライン法と呼ばれている画像生成処理法を採用してい
る。これらの手法は、必要な処理量が比較的少なく、高
速に画像を生成することが可能であるが、物体形状が限
定されたり、反射や屈折等の光学現像できない等の欠点
を持っている。 よりリアルで精密な陰影画像生成法として、光線追跡
法と呼ばれる処理方法がある。この手法によれば、上記
手法の欠点のない画像を生成することができるが、作成
すべき画像の各画素から出る仮想的な光線が物体と交わ
る点を探索して、当該画素の明るさを計算するため、上
記手法に比べ桁違いの演算量が必要となる。 従来より、上記の光線追跡法を高速に実行することを
目的とした専用装置が、研究・開発されている。この種
の装置の構成を大別すると、多数のマイクロプロセッサ
を並列に接続した構成や、浮動小数点演算専用LSIを用
いて高速演算を可能にした構成がある。しかし、前者の
装置では個々のプロセッサの能力が小さいため、処理を
高速にするには多くのプロセッサを用いる必要があり、
装置の規模が大きくなるという問題がある。また、後者
の装置では、浮動小数点演算LSIにより、演算を高速に
実行することが可能である。しかし、このためには、演
算に使用する物体形状データの設定や演算結果の判定等
の処理もまた高速に行う必要があるが、浮動小数点演算
器とこの種の処理を行うプロセッサとの結合が不充分
で、必ずしも全体として高速演算が可能にならないとい
う問題があった。 （発明の目的） 本発明は、リアルで精密な陰影画像を高速で生成する
ことができる光線追跡処理等の高速処理を可能にするた
め、処理ユニットを並列に接続したマルチプロセッサ構
成をとる構成とし,4個の浮動小数点演算器の間で各演算
器に高速にデータを転送するようにしたものであり、そ
の目的は、上記陰影画像生成処理で煩雑に現れる３次元
ベクトルの演算や行列演算を前記４個の浮動小数点演算
器により並列に実行すると共に、前記算術論理演算器に
より演算結果の判定等の処理を実行することにより、高
速に３次元陰影画像生成処理を行うことにある。 （発明の構成及び作用） 第１図は、複数の処理ユニットを並列に接続したマル
チプロセッサ構成をとる３次元陰影画像生成装置の構成
例である。当該マルチプロセッサ装置の構成は、特別に
高速なデバイスを用いずに膨大な処理を並列に行うこと
のできる構成法として既知であって、例えば、前述の従
来の装置も同様な構成がとられている。 第１図において、PUはプロセッサユニットであって、
システムバス10に接続されそれぞれ独立に処理を行う処
理ユニットである。 また、DCは各プロセッサユニットPUで作成した画像デ
ータを収集するためのデータコレクタであり、DMは集め
られた画像データを記憶しこれをディスプレイに表示す
るためのディスプレイメモリ、CRTは画像を表示するデ
ィスプレイ装置、MPは装置全体を制御する主制御部であ
る。 一般にこのように構成された装置を動作させるには、
最初に主制御部MPから各プロセッサユニットPUに対し
て、画像生成に使用する物体形状データと必要な処理プ
ログラムをロードする。 次いで各々のプロセッサユニットPUは、上記ロードさ
れたプログラムとデータに従って画像を作成し、データ
コレクタDCを介してディスプレイメモリDMに画像データ
を転送することにより、ディスプレイに画像を表示す
る。各々のプロセッサユニットPUは、それぞれ画面の一
部分の作成を分担し、同時に画像生成を実行する。 このように構成された装置において、画像生成を高速
に行うには、プロセッサユニットの数を多くする方法
と、個々のプロセッサユニットの処理能力を向上させる
方法がある。しかし、前者では装置の規模が膨大とな
り、その制御も難しくなるという問題があるため、プロ
セッサユニットの数をむやみに増加させることは現実的
ではない。後者の方法は、装置全体の規模も小さくてす
み、各種LSIの高機能化が進んでいる昨今においては、
より現実的な方法である。 第２図は、本発明の一実施例であって、第１図のマル
チプロセッサ構成をとった３次元陰影画像生成装置に適
用するプロセッサユニットPUの構成例である。 図において、IFはシステムバス10とのインタフェース
部、DBM＃１〜＃４は画像生成処理に使用する物体形状
データや処理パラメータを格納するデータメモリ、FPU
＃１〜＃３は浮動小数点演算ユニット、FAPU浮動小数点
演算器と算術論理演算器を並列に結合した演算ユニッ
ト、20はDBM＃１〜＃４とFPU＃１〜＃３およびFAPUを結
合する高速データバス、DCは演算器で作成した画像デー
タを収集して第１図のディスプレイメモリDMに書き込む
ためのデータコレクタ、WCSは各演算ユニットやメモ
リ、論理回路を制御するための命令を格納するプログラ
ムメモリ、SEQはプログラムメモリWCSに格納された命令
を取り出すシーケンサ、ADGはSEQによって取り出された
命令のうち、メモリアドレス指定命令からDBMの物理ア
ドレスを生成するアドレス生成器である。 第２図のプロセッサユニットに対して、前記の如く第
１図の主制御部MPより、システムバス10とバスインタフ
ェース部IFを介して、プログラムメモリWCSに処理プロ
グラムが、またデータメモリDBMに画像生成に必要な３
次元物体形状データと観測位置等の処理パラメータがそ
れぞれロードされる。 この後、プログラムメモリWCSの予め定められた場所
からシーケンサSEQにより順次命令を取り出し、当該命
令に従って各部を制御し、処理を実行することとなる。 第３図は第２図における演算部、即ち、浮動小数点演
算ユニットFPU＃１〜＃３および浮動小数点演算器と算
術論理演算器を並列に結合した演算ユニットFAPUの具体
的構成例を示したものである。 第３図においてFPP＃１〜＃４は浮動小数点演算器、A
LUは算術論理演算器、MPXは多数のデータの一つを選択
するデータマルチプレクサ、REG＃１〜＃４は演算デー
タを記憶するデータレジスタ、LUTは平方根や三角関数
等の関数を高速に計算するためのパラメータを格納した
参照テーブルである。 第３図に示すように、３個の浮動小数点演算部FPP＃
１〜＃３のそれぞれの入力端子には、データレジスタの
出力と、隣接する浮動小数点演算器の出力がデータマル
チプレクサMPXを介してたすきがけ状に接続されてい
る。 即ち、FPP＃１の出力をFPP＃２および＃３に、FPP＃
２の出力をFPP＃１および＃３に、FPP＃３の出力をFPP
＃２および＃１に、それぞれ入力することができるよう
にたすきがけ状に接続されている。 また、FPP＃４と算術論理演算器ALUは並列に接続され
ており、上記３個の浮動小数点演算器FPP＃１〜＃３の
出力がデータマルチプレクサMPXを介して入力端子に接
続されると共に、当該演算器の組の出力はFPP＃１〜＃
３の入力端子にデータマルチプレクサMPXを介して接続
されている。 演算部がこのように構成されており、かつそれぞれの
演算部が独立に動作するから、例えば、浮動小数点演算
器FPP＃１〜＃４を用いれば、４種類の浮動小数点演算
を並列に行ったり、たすきがけ接続を利用したパイプラ
イン演算を効率的に行うことができる。このような動作
は３次元画像生成処理に多く現れる座標変換処理等を効
率的に行うのに適している。例えば、
【Ｘ′Ｙ′Ｚ′Ｗ′】＝
【Ｔ】
（１） は、同次座標上の点（X,Y,Z,W）を、４行４列の変換行
列
（１） は、同次座標上の点（X,Y,Z,W）を、４行４列の変換行
列
【Ｔ】により、点（Ｘ′,Y′,Z′,W′）に変換する同
次座標変換である。 これを第３図の演算部で実行する場合の処理ステップ
を第４図に示す。ただし、計算に使用する座標値（X,Y,
Z,W）及び変換行列
次座標変換である。 これを第３図の演算部で実行する場合の処理ステップ
を第４図に示す。ただし、計算に使用する座標値（X,Y,
Z,W）及び変換行列
【Ｔ】の要素Tij（i,j＝１〜４）は
予め各演算器のデータレジスタREG＃１〜＃４に格納さ
れているものとした。 式（１）を計算するには、16回の乗算と12回の加算が
必要であるが、第３図の演算部によれば第４図に示す如
く、これを12ステップで行うことができる。従って、逐
次処理を行う汎用計算機に比べで、半分以下のステップ
（１）式が計算できることになる。即ち、もし１ステッ
プ当りに必要な演算時間が同じでも、汎用計算機に比べ
て倍以上の高速演算が可能になる。 ここで、第４図は第３図の演算部により同次座標変換
処理の演算過程を示す図であり、第４図のａは演算器の
データレジスタの内容、ｂは実行演算ステップを示す。 次に、代表的な３次元陰影画像生成処理手法である光
線追跡法について簡単に説明する。光線追跡法は既知で
あり、その処理の概要は第５図および第６図に示すとお
りである。 まず、第５図において、観測する視点Vpと仮想的な画
面Ｓを定める。 次に、視点Vpと仮想画面Ｓ上の１点Ｐを通りベクトル
（これを光線ベクトルと呼ぶ）を定める。次に、第５
図および第６図のように、このベクトルが３次元物体Ｏ
と交わるかどうかを調べ、交わればその交点Ｑを求め
る。複数の物体について交点Ｑが存在すれば、そのうち
最も視点に近い交点Ｑから光源Ｌへのベクトル′と物
体が交差しないかどうかを調べ、交差しなければ物体の
反射率等を用いて交点Ｑの輝度を計算する。 以上の処理を仮想画面Ｓ上のすべての点について繰り
返す。 以上の光線追跡法の処理では、３次元ベクトル演算等
が多く含まれている。特に、光線ベクトルと物体Ｏの
交差判定を行い、交点Ｑを算出する処理は、物体の数お
よび作成する画面の画素数に比例した回数だけ繰り返す
必要があるため、最も多くの演算を必要とする。この種
の処理を第３図の演算部で行う場合の動作について説明
する。 光線ベクトルはｔを媒介変数として、視点Vpから画
面上の点への単位方向ベクトルと、視点Vpの位置ベ
クトルを用いて次式で表わされる。 ＝＊ｔ＋ （２） まず、物体Ｏが次式で表わされる平面であるとする。 ａ＊Ｘ＋ｂ＊Ｙ＋ｃ＊Ｚ＋ｄ＝Ｏ （３） 式（２），（３）より光線と物体との交点Ｑは、次式を
満足するtqで与えられる。 tq＝−（ａ＊Vx＋ｂ＊Vy＋ｃ＊Vz＋ｄ）／ （ａ＊Ux＋ｂ＊Uy＋ｃ＊Uz） （４） ただし、（Ux,Uy,Uz），（Vx,Vy,Vz）はそれぞれ単位ベ
クトルおよび視点Vpの位置ベクトルの要素を表わ
す。 第４図と同様に、第３図の演算部によれば、（４）式
の分母および分子の計算をそれぞれ３ステップで行うこ
とができる。しかし、（４）式の割り算は浮動小数点演
算器で直接計算できないので、第３図の浮動小数点演算
器FPP＃４がもつ参照テーブルLUTを利用して分母の逆数
を計算し、この結果と分子の積を求めることにより計算
することになる。逆数計算には数ステップ必要である
が、それでも式（４）は約12ステップで計算できる。 式（４）で表わされる平面のみでは曲面物体を表わす
ことが困難であるため、多様な物体形状を表現するため
に、物体を以下の式で表わされる２次曲面の組み合わせ
で表現することが多く行われている。 ここで、（X,Y,Z）は曲面上の３次元座標、mij（i,j＝
1,2,3）は曲面方程式の係数行列要素である。式（５）
で表わされる２次曲面と光線ベクトルとの交点Ｑの座標
（＊tq＋）は、式（１）の光線ベクトルの方程式を
式（５）に代入して得られる次式を満足する変数tqを求
めることにより計算できる。 Ａtq2＝2Btq＋Ｃ＝Ｏ （６） ただし、方程式（６）の係数A,B,Cは次式で与えられ
る。 Ａ＝m11＊Ux2＋m22＊Uy2＋m33＊Uz2＋ ２＊（m12＊Ux＊Uy＋m33＊Uy＊Uz＋m31＊Uz＊Ux）
（７） Ｂ＝（m11＊Ux＊Vx＋m22＊Uy＊Vy＋m33＊Uz＊Vz）＋ （m12＊Ux＊Vy＋m23＊Uy＊Vz＋m13＊Uz＊Vx）＋ （m12＊Uy＊Vx＋m23＊Uz＊Vy＋m13＊Ux＊Vz）
（８） Ｃ＝m11＊Vx2＋m22＊Vy2＋m33＊Vz2＋ ２＊（m12＊Vx＊Vy＋m23＊Vy＊Vz＋m31＊Vz＊Vx）
−２ （９） 以上より、光線ベクトルが２次曲面物体と交差する条
件は、tqに関する２次方程式（６）が実根をもつことで
ある。即ち、次式が成り立てば、交点が存在することに
なる。 Ｄ＝B2−Ａ＊Ｃ≧Ｏ （10） 詳細な演算過程は省略するが、第３図の演算部のレジス
タREGに演算パラメータがセットされていれば、FPP＃１
〜＃３を用いて、式（７）からＡの算出に８ステップ、
式（８），（９）からB,Cの算出にそれぞれ９ステッ
プ、計26ステップで２次方程式（６）の係数A,B,Cが計
算できる。その結果から式（10）を２ステップ計算でき
るから、結局28ステップで２次曲面で表わされた物体と
計線ベクトルとの交差判定を行うことができることにな
る。従ってこの場合も、逐次処理型の汎用計算機に比べ
て半分以下のステップで計算できることとなる。 また、以上の処理は第３図の浮動小数点演算器FPP＃
１〜＃３のみを用いて行うことができるので、この動作
を行っている間に、算術論理演算器ALUを上記演算に必
要なデータをデータメモリから取り出し、各演算器のデ
ータレジスタに格納するよう動作させれば、メモリから
レジスタへのデータロード等の命令実行時間を無視する
ことができるように動作させることができる。 従って、実際の処理時間は、汎用計算機等と比べて数
分の１以下にすることができる。 以上は第２図および第３図のプロセッサユニットによ
り、光線追跡法による３次元陰影画像生成処理を行った
場合の主要な動作であるが、他の３次元陰影画像生成処
理手法を適用する際にも、式（１）で示される座標変換
等の処理を行うために、この種の処理を高速に実行する
ことができることになる。 以上、第３図の演算部の代表的な動作を説明したが、
これらの動作は演算に使用するデータをデータレジスタ
内に格納した後のものであった。 一般には多数の物体を含む情景を対象とすることが多
いため、第２図に示したように、演算に必要な３次元形
状データ等を格納する大容量のデータメモリを設ける必
要がある。 従って、この種のデータメモリから演算に必要なデー
タを取り出し、これを第３図の演算部のデータレジスタ
に移す処理をも高速に行うことが必要になる。 これを解決するために、第２図におけるデータメモリ
DBMと各演算ユニットを結ぶ高速データバス20は、デー
タメモリDBM＃１〜＃４と演算ユニットの間でデータを
並列に一括転送できるように構成されている。 一方データメモリにはメモリアドレスが付与されてお
り、このアドレスにより該当するデータ格納領域を指定
することにより、該当領域にデータを書き込み又は読み
出しが可能になる。この種の装置を動作させるための処
理プログラムでは、プログラム作成の容易さ等の点か
ら、データメモリ内の領域を相対変位アドレス値により
指定するのが望ましい。従って、これをデータメモリの
物理アドレスに変換することが必要になる。 第７図は、第２図におけるアドレス生成器ADGの実施
例であって、プロセッサユニットのプログラムメモリWC
S内に格納された処理プログラムに含まれているデータ
メモリDBMのアドレス命令を解読し、これをデータメモ
リDBMの物理アドレスに変換する機能を有するものであ
る。 図において、WCSおよびSEQはそれぞれ第２図に示した
プログラムメモリおよびプログラムシーケンサ、命令レ
ジスタは実行すべき命令を格納するレジスタであり、ベ
ースアドレスレジスタは基底アドレス値を格納するレジ
スタ、インデックスレジスタは基底アドレスからの相対
アドレス値を格納するレジスタ、アトリビュートレジス
タはアドレス生成の条件（一次元アクセスか２次元アク
セスかの指定、およびアクセス単位の指定等）を指定す
るパラメータ値を格納するレジスタ、SUMは加算回路、M
UXはデータマルチプレクサである。 また、２次元アドレス生成回路はアトリビュートレジ
スタで２次元アクセスが指定された時に、（x,y）の２
次元で指定される相対アドレスを１次元アドレスに変換
する回路であり、バイトアドレス生成回路はアトリビュ
ートレジスタで指定されたアドレス単位をもトにバイト
アドレスを生成する回路である。 このように構成されているので、プログラムメモリWC
Sから抽出した命令中の相対変位アドレス値DAは、以下
のようにデータメモリの物理バイトアドレス値AAに変換
される。 即ち、アトリビュートレジスタにより１次元アクセス
指定が行われているとき、 AA＝（IR＋DA）＊ｎ＋BR （11） となる。 ただし、IRはインデックスレジスタ内の相対アドレス
値、BRベースレジスタ内の基底アドレス値、ｎはアドレ
ス単位を示す２の巾乗の整数で、例えばｎ＝４であれば
４バイト単位のアクセスを示す。 また、２次元アクセス指定の場合には、 AA＝［｛IR（ｘ）＋DA（ｘ）｝＋｛IR（ｙ）＋DA
（ｙ）｝＊Ｎ］＊ｎ＋BR （12） によりデータメモリの物理バイトアドレスが生成され
る。 ここで、IR（ｘ）,IR（ｙ）はインデックスレジスタ
で示されるｘ方向の相対アドレス値とｙ方向の相対アド
レス値であって、例えばインデックスレジスタが32ビッ
トのとき、上位16ビットをｙアドレス、下位16ビットを
ｘアドレスの如く定める。 同様に、DA（ｘ）,DA（ｙ）は命令レジスタ内の相対
変位アドレスのｘ方向相対変位アドレス値および方向相
対変位アドレス値である。 また、Ｎはｘ方向の大きさを定める正の整数で、一般
には２の巾乗の整数が選択される。 以上のように、ベースアドレスレジスタ、アトリビュ
ートレジスタおよびインデックスレジスタに、それぞれ
基底アドレスBR、アクセス種別とアドレス単位ｎ、Ｎ、
および相対アドレスIRを予め格納しておくことにより、
その後処理プログラム内で命令を相対変位アドレスDAで
表わすのみで、条件に応じたデータメモリの物理アドレ
スを生成することができる。 しかも、本アドレス生成器は簡単な論理回路のみで構
成できるため、上記アドレス計算を高速に実行すること
ができる。例えば、これを汎用的な算術論理演算器で行
う場合に比べて、1/3〜1/6程度の時間でアドレス計算を
行うことも可能になる。 なお、上記２次元アドレス計算により、表形式で表さ
れたデータや、２次元画像データをx,y方向の位置の指
定のみでアクセスすることができるので、これらのデー
タの高速アクセスに極めて有効である。 （発明の効果） 以上説明したように、本発明によれば３次元陰影画像
生成処理に大量に含まれる３次元ベクトル演算や行列演
算などを、３個または４個の浮動小数点演算器により並
列またはパイプライン的に実行することができ、さらに
データメモリに格納された物体形状等のデータのうち、
演算に使用するデータのメモリアドレス生成器により高
速に生成し、高速データバスを介して該当するデータを
上記演算器に供給することができるため、上記浮動小数
点演算器の使用効率を落とすことなく、画像生成処理を
実行することができるという特徴がある。 従って、反射や屈折等の光学的性質を疑似することの
できる光線追跡法による現実感のある３次元陰影画像の
生成処理の大幅な高速化を行うことできるほか、他の簡
易な手法を用いた画像生成処理をもより高速に行うこと
ができる。 これにより、マルチプロセッサ構成をとる装置におい
て、望ましい処理能力を得るために必要となる処理ユニ
ットの数を大幅に減少させることができるため、装置の
小型化や制御の容易さが図れるという利点もある。 また、本発明におけるプロセッサユニットは、特殊な
素子を使用しておらず、浮動小数点演算器や算術論理演
算器等の素子には、一般の汎用的なLSIを用いることが
できるため、将来においてこの種のLSIがより高性能に
なっても、本発明の構成を大きく変更することなくこれ
らの素子を適用して、より高性能化を図ることができ
る。あるいはまた、最近のより高度なLSI技術を用い
て、上記プロセッサユニットの演算部やアドレス生成器
等の一部又は全部をLSIとし、より小型で高機能な装置
とすることもできよう。
予め各演算器のデータレジスタREG＃１〜＃４に格納さ
れているものとした。 式（１）を計算するには、16回の乗算と12回の加算が
必要であるが、第３図の演算部によれば第４図に示す如
く、これを12ステップで行うことができる。従って、逐
次処理を行う汎用計算機に比べで、半分以下のステップ
（１）式が計算できることになる。即ち、もし１ステッ
プ当りに必要な演算時間が同じでも、汎用計算機に比べ
て倍以上の高速演算が可能になる。 ここで、第４図は第３図の演算部により同次座標変換
処理の演算過程を示す図であり、第４図のａは演算器の
データレジスタの内容、ｂは実行演算ステップを示す。 次に、代表的な３次元陰影画像生成処理手法である光
線追跡法について簡単に説明する。光線追跡法は既知で
あり、その処理の概要は第５図および第６図に示すとお
りである。 まず、第５図において、観測する視点Vpと仮想的な画
面Ｓを定める。 次に、視点Vpと仮想画面Ｓ上の１点Ｐを通りベクトル
（これを光線ベクトルと呼ぶ）を定める。次に、第５
図および第６図のように、このベクトルが３次元物体Ｏ
と交わるかどうかを調べ、交わればその交点Ｑを求め
る。複数の物体について交点Ｑが存在すれば、そのうち
最も視点に近い交点Ｑから光源Ｌへのベクトル′と物
体が交差しないかどうかを調べ、交差しなければ物体の
反射率等を用いて交点Ｑの輝度を計算する。 以上の処理を仮想画面Ｓ上のすべての点について繰り
返す。 以上の光線追跡法の処理では、３次元ベクトル演算等
が多く含まれている。特に、光線ベクトルと物体Ｏの
交差判定を行い、交点Ｑを算出する処理は、物体の数お
よび作成する画面の画素数に比例した回数だけ繰り返す
必要があるため、最も多くの演算を必要とする。この種
の処理を第３図の演算部で行う場合の動作について説明
する。 光線ベクトルはｔを媒介変数として、視点Vpから画
面上の点への単位方向ベクトルと、視点Vpの位置ベ
クトルを用いて次式で表わされる。 ＝＊ｔ＋ （２） まず、物体Ｏが次式で表わされる平面であるとする。 ａ＊Ｘ＋ｂ＊Ｙ＋ｃ＊Ｚ＋ｄ＝Ｏ （３） 式（２），（３）より光線と物体との交点Ｑは、次式を
満足するtqで与えられる。 tq＝−（ａ＊Vx＋ｂ＊Vy＋ｃ＊Vz＋ｄ）／ （ａ＊Ux＋ｂ＊Uy＋ｃ＊Uz） （４） ただし、（Ux,Uy,Uz），（Vx,Vy,Vz）はそれぞれ単位ベ
クトルおよび視点Vpの位置ベクトルの要素を表わ
す。 第４図と同様に、第３図の演算部によれば、（４）式
の分母および分子の計算をそれぞれ３ステップで行うこ
とができる。しかし、（４）式の割り算は浮動小数点演
算器で直接計算できないので、第３図の浮動小数点演算
器FPP＃４がもつ参照テーブルLUTを利用して分母の逆数
を計算し、この結果と分子の積を求めることにより計算
することになる。逆数計算には数ステップ必要である
が、それでも式（４）は約12ステップで計算できる。 式（４）で表わされる平面のみでは曲面物体を表わす
ことが困難であるため、多様な物体形状を表現するため
に、物体を以下の式で表わされる２次曲面の組み合わせ
で表現することが多く行われている。 ここで、（X,Y,Z）は曲面上の３次元座標、mij（i,j＝
1,2,3）は曲面方程式の係数行列要素である。式（５）
で表わされる２次曲面と光線ベクトルとの交点Ｑの座標
（＊tq＋）は、式（１）の光線ベクトルの方程式を
式（５）に代入して得られる次式を満足する変数tqを求
めることにより計算できる。 Ａtq2＝2Btq＋Ｃ＝Ｏ （６） ただし、方程式（６）の係数A,B,Cは次式で与えられ
る。 Ａ＝m11＊Ux2＋m22＊Uy2＋m33＊Uz2＋ ２＊（m12＊Ux＊Uy＋m33＊Uy＊Uz＋m31＊Uz＊Ux）
（７） Ｂ＝（m11＊Ux＊Vx＋m22＊Uy＊Vy＋m33＊Uz＊Vz）＋ （m12＊Ux＊Vy＋m23＊Uy＊Vz＋m13＊Uz＊Vx）＋ （m12＊Uy＊Vx＋m23＊Uz＊Vy＋m13＊Ux＊Vz）
（８） Ｃ＝m11＊Vx2＋m22＊Vy2＋m33＊Vz2＋ ２＊（m12＊Vx＊Vy＋m23＊Vy＊Vz＋m31＊Vz＊Vx）
−２ （９） 以上より、光線ベクトルが２次曲面物体と交差する条
件は、tqに関する２次方程式（６）が実根をもつことで
ある。即ち、次式が成り立てば、交点が存在することに
なる。 Ｄ＝B2−Ａ＊Ｃ≧Ｏ （10） 詳細な演算過程は省略するが、第３図の演算部のレジス
タREGに演算パラメータがセットされていれば、FPP＃１
〜＃３を用いて、式（７）からＡの算出に８ステップ、
式（８），（９）からB,Cの算出にそれぞれ９ステッ
プ、計26ステップで２次方程式（６）の係数A,B,Cが計
算できる。その結果から式（10）を２ステップ計算でき
るから、結局28ステップで２次曲面で表わされた物体と
計線ベクトルとの交差判定を行うことができることにな
る。従ってこの場合も、逐次処理型の汎用計算機に比べ
て半分以下のステップで計算できることとなる。 また、以上の処理は第３図の浮動小数点演算器FPP＃
１〜＃３のみを用いて行うことができるので、この動作
を行っている間に、算術論理演算器ALUを上記演算に必
要なデータをデータメモリから取り出し、各演算器のデ
ータレジスタに格納するよう動作させれば、メモリから
レジスタへのデータロード等の命令実行時間を無視する
ことができるように動作させることができる。 従って、実際の処理時間は、汎用計算機等と比べて数
分の１以下にすることができる。 以上は第２図および第３図のプロセッサユニットによ
り、光線追跡法による３次元陰影画像生成処理を行った
場合の主要な動作であるが、他の３次元陰影画像生成処
理手法を適用する際にも、式（１）で示される座標変換
等の処理を行うために、この種の処理を高速に実行する
ことができることになる。 以上、第３図の演算部の代表的な動作を説明したが、
これらの動作は演算に使用するデータをデータレジスタ
内に格納した後のものであった。 一般には多数の物体を含む情景を対象とすることが多
いため、第２図に示したように、演算に必要な３次元形
状データ等を格納する大容量のデータメモリを設ける必
要がある。 従って、この種のデータメモリから演算に必要なデー
タを取り出し、これを第３図の演算部のデータレジスタ
に移す処理をも高速に行うことが必要になる。 これを解決するために、第２図におけるデータメモリ
DBMと各演算ユニットを結ぶ高速データバス20は、デー
タメモリDBM＃１〜＃４と演算ユニットの間でデータを
並列に一括転送できるように構成されている。 一方データメモリにはメモリアドレスが付与されてお
り、このアドレスにより該当するデータ格納領域を指定
することにより、該当領域にデータを書き込み又は読み
出しが可能になる。この種の装置を動作させるための処
理プログラムでは、プログラム作成の容易さ等の点か
ら、データメモリ内の領域を相対変位アドレス値により
指定するのが望ましい。従って、これをデータメモリの
物理アドレスに変換することが必要になる。 第７図は、第２図におけるアドレス生成器ADGの実施
例であって、プロセッサユニットのプログラムメモリWC
S内に格納された処理プログラムに含まれているデータ
メモリDBMのアドレス命令を解読し、これをデータメモ
リDBMの物理アドレスに変換する機能を有するものであ
る。 図において、WCSおよびSEQはそれぞれ第２図に示した
プログラムメモリおよびプログラムシーケンサ、命令レ
ジスタは実行すべき命令を格納するレジスタであり、ベ
ースアドレスレジスタは基底アドレス値を格納するレジ
スタ、インデックスレジスタは基底アドレスからの相対
アドレス値を格納するレジスタ、アトリビュートレジス
タはアドレス生成の条件（一次元アクセスか２次元アク
セスかの指定、およびアクセス単位の指定等）を指定す
るパラメータ値を格納するレジスタ、SUMは加算回路、M
UXはデータマルチプレクサである。 また、２次元アドレス生成回路はアトリビュートレジ
スタで２次元アクセスが指定された時に、（x,y）の２
次元で指定される相対アドレスを１次元アドレスに変換
する回路であり、バイトアドレス生成回路はアトリビュ
ートレジスタで指定されたアドレス単位をもトにバイト
アドレスを生成する回路である。 このように構成されているので、プログラムメモリWC
Sから抽出した命令中の相対変位アドレス値DAは、以下
のようにデータメモリの物理バイトアドレス値AAに変換
される。 即ち、アトリビュートレジスタにより１次元アクセス
指定が行われているとき、 AA＝（IR＋DA）＊ｎ＋BR （11） となる。 ただし、IRはインデックスレジスタ内の相対アドレス
値、BRベースレジスタ内の基底アドレス値、ｎはアドレ
ス単位を示す２の巾乗の整数で、例えばｎ＝４であれば
４バイト単位のアクセスを示す。 また、２次元アクセス指定の場合には、 AA＝［｛IR（ｘ）＋DA（ｘ）｝＋｛IR（ｙ）＋DA
（ｙ）｝＊Ｎ］＊ｎ＋BR （12） によりデータメモリの物理バイトアドレスが生成され
る。 ここで、IR（ｘ）,IR（ｙ）はインデックスレジスタ
で示されるｘ方向の相対アドレス値とｙ方向の相対アド
レス値であって、例えばインデックスレジスタが32ビッ
トのとき、上位16ビットをｙアドレス、下位16ビットを
ｘアドレスの如く定める。 同様に、DA（ｘ）,DA（ｙ）は命令レジスタ内の相対
変位アドレスのｘ方向相対変位アドレス値および方向相
対変位アドレス値である。 また、Ｎはｘ方向の大きさを定める正の整数で、一般
には２の巾乗の整数が選択される。 以上のように、ベースアドレスレジスタ、アトリビュ
ートレジスタおよびインデックスレジスタに、それぞれ
基底アドレスBR、アクセス種別とアドレス単位ｎ、Ｎ、
および相対アドレスIRを予め格納しておくことにより、
その後処理プログラム内で命令を相対変位アドレスDAで
表わすのみで、条件に応じたデータメモリの物理アドレ
スを生成することができる。 しかも、本アドレス生成器は簡単な論理回路のみで構
成できるため、上記アドレス計算を高速に実行すること
ができる。例えば、これを汎用的な算術論理演算器で行
う場合に比べて、1/3〜1/6程度の時間でアドレス計算を
行うことも可能になる。 なお、上記２次元アドレス計算により、表形式で表さ
れたデータや、２次元画像データをx,y方向の位置の指
定のみでアクセスすることができるので、これらのデー
タの高速アクセスに極めて有効である。 （発明の効果） 以上説明したように、本発明によれば３次元陰影画像
生成処理に大量に含まれる３次元ベクトル演算や行列演
算などを、３個または４個の浮動小数点演算器により並
列またはパイプライン的に実行することができ、さらに
データメモリに格納された物体形状等のデータのうち、
演算に使用するデータのメモリアドレス生成器により高
速に生成し、高速データバスを介して該当するデータを
上記演算器に供給することができるため、上記浮動小数
点演算器の使用効率を落とすことなく、画像生成処理を
実行することができるという特徴がある。 従って、反射や屈折等の光学的性質を疑似することの
できる光線追跡法による現実感のある３次元陰影画像の
生成処理の大幅な高速化を行うことできるほか、他の簡
易な手法を用いた画像生成処理をもより高速に行うこと
ができる。 これにより、マルチプロセッサ構成をとる装置におい
て、望ましい処理能力を得るために必要となる処理ユニ
ットの数を大幅に減少させることができるため、装置の
小型化や制御の容易さが図れるという利点もある。 また、本発明におけるプロセッサユニットは、特殊な
素子を使用しておらず、浮動小数点演算器や算術論理演
算器等の素子には、一般の汎用的なLSIを用いることが
できるため、将来においてこの種のLSIがより高性能に
なっても、本発明の構成を大きく変更することなくこれ
らの素子を適用して、より高性能化を図ることができ
る。あるいはまた、最近のより高度なLSI技術を用い
て、上記プロセッサユニットの演算部やアドレス生成器
等の一部又は全部をLSIとし、より小型で高機能な装置
とすることもできよう。
第１図はマルチプロセッサ構成をとる３次元陰影画像生
成装置の一般的な構成図、第２図は本発明におけるプロ
セッサユニットの構成例、第３図は第２図の演算部の詳
細な構成例、第４図は第３図の演算部により同次座標変
換処理の演算過程を示す図、第５図および第６図は代表
的な３次元陰影画像生成処理手法である光線追跡法の説
明図と処理の概要を示す図、第７図は処理プログラム内
のデータメモリアドレス命令を物理アドレスに変換する
ためのアドレス生成器の構成例である。 10……イステムバス、20……高速データバス、PU……プ
ロセッサユニット、DC……データコレクタ、MP……主制
御部、DM……ディスプレイメモリ、CRT……ディスプレ
イ装置、IF……インタフェース部、DBM……データメモ
リ、FPU……浮動小数点演算ユニット、FAPU……演算ユ
ニット、WCS……プログラムメモリ、SEQ……シーケン
サ、ADG……アドレス生成器、FPP……浮動小数点演算
器、ALU……算術論理演算器、MPX……データマルチプレ
クサ、REG……データレジスタ、LUT……参照テーブル、
Vp……視点、Ｓ……仮想画面、Ｑ……交点、Ｌ……光
源。
成装置の一般的な構成図、第２図は本発明におけるプロ
セッサユニットの構成例、第３図は第２図の演算部の詳
細な構成例、第４図は第３図の演算部により同次座標変
換処理の演算過程を示す図、第５図および第６図は代表
的な３次元陰影画像生成処理手法である光線追跡法の説
明図と処理の概要を示す図、第７図は処理プログラム内
のデータメモリアドレス命令を物理アドレスに変換する
ためのアドレス生成器の構成例である。 10……イステムバス、20……高速データバス、PU……プ
ロセッサユニット、DC……データコレクタ、MP……主制
御部、DM……ディスプレイメモリ、CRT……ディスプレ
イ装置、IF……インタフェース部、DBM……データメモ
リ、FPU……浮動小数点演算ユニット、FAPU……演算ユ
ニット、WCS……プログラムメモリ、SEQ……シーケン
サ、ADG……アドレス生成器、FPP……浮動小数点演算
器、ALU……算術論理演算器、MPX……データマルチプレ
クサ、REG……データレジスタ、LUT……参照テーブル、
Vp……視点、Ｓ……仮想画面、Ｑ……交点、Ｌ……光
源。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 15/347 Ｍ (56)参考文献 特開 昭59−194242（ＪＰ，Ａ) 電子通信学会論文誌’86／３Ｖｏｌ．Ｊ 69−Ｄ Ｎｏ．３ＰＰ．474〜476 情報処理学会、計算機３−キテクチャ研 究会報告，58−６
Claims (2)
- 【請求項１】マルチプロセッサ構成をとる３次元陰影画
像生成処理装置のプロセッサユニットにおいて ４個の演算器の組を並列接続し，前記各演算器の出力が
自分以外の他の演算器の入力となるようたすきがけ状に
接続されてなり， ｆ＝ａ＊ｘ＋ｂ＊ｙ＋ｃ＊ｚ＋ｄ＊ｗで表されるベクト
ル演算を行うに当たり 第１の計算ステップにおいては，第1,第2,第3,第４の演
算器を使い，それぞれａ＊x,b＊y,c＊z,d＊ｗを算出
し， 第２の計算ステップにおいて，前記第１の計算ステップ
の第１と第２の演算器の出力および第３と第４の演算器
の出力をそれぞれ第1,第２のいずれか一方の演算器と第
3,第４のいずか一方の演算器の入力とし，それぞれ加算
を実施し， 第３の計算ステップにおいては，前記第２の計算ステッ
プの２つの演算器の出力をいずれか一方の演算器の入力
として加算を実施し， 合わせて３回の計算ステップで上記ベクトル演算ｆを行
うことを特徴とする３次元陰影画像生成処理方法。 - 【請求項２】マルチプロセッサ構成をとる３次元陰影画
像生成処理装置のプロセッサユニットにおいて ４個の演算器の組を並列接続し，前記各演算器の出力が
自分以外の他の演算器の入力となるようたすきがけ状に
接続されてなり， 〔Ｘ′,Y′,Z′,W′〕＝〔X,Y,Z,W〕〔Ｔ〕で表される
行列演算を行うに当たり （ただし変換行列〔Ｔ〕はTij（ij＝１〜４）で表され
る４行４列の行列） 第１の計算ステップにおいては，第1,第2,第3,第４の演
算器を使い，それぞれT11＊X,T21＊Y,T31＊Z,T41＊Ｗを
算出し， 第２の計算ステップにおいて，前記第１の計算ステップ
の第１と第２の演算器の出力および第３と第４の演算器
の出力をそれぞれ第1,第２のいずれか一方の演算器と第
3,第４のいずれか一方の演算器の入力とし，それぞれ加
算を実施し， 第３の計算ステップにおいては，前記第２の計算ステッ
プの２つの演算器の出力をいずれか一方の演算器の入力
として加算を実施し， 第４の計算ステップにおいては，第1,第2,第3,第４の演
算器を使い，それぞれT12＊X,T22＊Y,T32＊Z,T42＊Ｗを
算出し， 第５の計算ステップにおいて，前記第４の計算ステップ
の第１と第２の演算器の出力および第３と第４の演算器
の出力をそれぞれで第1,第２のいずれか一方の演算器と
第3,第４のいずれか一方の演算器の入力とし，それぞれ
加算を実施し， 第６の計算ステップにおいては，第５の計算ステップの
２つの演算器の出力をいずれか一方の演算器の入力とし
て加算を実施し， 第７の計算ステップにおいては，第1,第2,第3,第４の演
算器を使い，それぞれT13＊X,T23＊Y,T33＊Z,T43＊Ｗを
算出し， 第８の計算ステップにおいて，前記第７の計算ステップ
の第１と第２の演算器の出力および第３と第４の演算器
の出力をそれぞれ第1,第２のいずれか一方の演算器と第
3,第４のいずれか一方の演算器の入力とし，それぞれ加
算を実施し， 第９の計算ステップにおいては，前記第８の計算ステッ
プの２つの演算器の出力をいずれか一方の演算器の入力
として加算を実施し， 第10の計算ステップにおいては，第1,第2,第3,第４の演
算器を使い，それぞれT14＊X,T24＊Y,T34＊Z,T44＊Ｗを
算出し， 第11の計算ステップにおいて，前記第10の計算ステップ
の第１と第２の演算器の出力および第３と第４の演算器
の出力をそれぞれ第1,第２のいずれか一方の演算器と第
3,第４のいずれか一方の演算器の入力とし，それぞれ加
算を実施し， 第12の計算ステップにおいては，前記第11の計算ステッ
プの２つの演算器の出力をいずれか一方の演算器の入力
として加算を実施し， 合わせて12回のステップでＸ′,Y′,Z′,W′の演算を行
うことを特徴とする３次元陰影画像生成処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61232436A JPH0821087B2 (ja) | 1986-09-30 | 1986-09-30 | ３次元陰影画像生成処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61232436A JPH0821087B2 (ja) | 1986-09-30 | 1986-09-30 | ３次元陰影画像生成処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6386079A JPS6386079A (ja) | 1988-04-16 |
| JPH0821087B2 true JPH0821087B2 (ja) | 1996-03-04 |
Family
ID=16939234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61232436A Expired - Fee Related JPH0821087B2 (ja) | 1986-09-30 | 1986-09-30 | ３次元陰影画像生成処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821087B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5315701A (en) * | 1992-08-07 | 1994-05-24 | International Business Machines Corporation | Method and system for processing graphics data streams utilizing scalable processing nodes |
| JP3203180B2 (ja) * | 1996-03-27 | 2001-08-27 | 三菱電機株式会社 | 幾何学演算装置 |
| US6076152A (en) * | 1997-12-17 | 2000-06-13 | Src Computers, Inc. | Multiprocessor computer architecture incorporating a plurality of memory algorithm processors in the memory subsystem |
| US7424552B2 (en) | 1997-12-17 | 2008-09-09 | Src Computers, Inc. | Switch/network adapter port incorporating shared memory resources selectively accessible by a direct execution logic element and one or more dense logic devices |
| US7565461B2 (en) | 1997-12-17 | 2009-07-21 | Src Computers, Inc. | Switch/network adapter port coupling a reconfigurable processing element to one or more microprocessors for use with interleaved memory controllers |
| US20040236877A1 (en) | 1997-12-17 | 2004-11-25 | Lee A. Burton | Switch/network adapter port incorporating shared memory resources selectively accessible by a direct execution logic element and one or more dense logic devices in a fully buffered dual in-line memory module format (FB-DIMM) |
| US7373440B2 (en) | 1997-12-17 | 2008-05-13 | Src Computers, Inc. | Switch/network adapter port for clustered computers employing a chain of multi-adaptive processors in a dual in-line memory module format |
| US7406573B2 (en) | 2002-05-09 | 2008-07-29 | Src Computers, Inc. | Reconfigurable processor element utilizing both coarse and fine grained reconfigurable elements |
| US7225324B2 (en) | 2002-10-31 | 2007-05-29 | Src Computers, Inc. | Multi-adaptive processing systems and techniques for enhancing parallelism and performance of computational functions |
| WO2008015780A1 (en) * | 2006-08-01 | 2008-02-07 | Digital Media Professionals Inc. | System for calculating storage density image for gaseous object to be coupled to surface body |
-
1986
- 1986-09-30 JP JP61232436A patent/JPH0821087B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| 情報処理学会、計算機３−キテクチャ研究会報告，５８−６ |
| 電子通信学会論文誌’８６／３Ｖｏｌ．Ｊ６９−ＤＮｏ．３ＰＰ．４７４〜４７６ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6386079A (ja) | 1988-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5973705A (en) | Geometry pipeline implemented on a SIMD machine | |
| JP4608510B2 (ja) | 単一の半導体プラットフォームで支持される変換、ライティング、ラスター化システム | |
| US6014144A (en) | Rapid computation of local eye vectors in a fixed point lighting unit | |
| EP3678037A1 (en) | Neural network generator | |
| KR20090071366A (ko) | 화상 변환 장치 및 화상 변환 방법 | |
| CN109087384A (zh) | 光线跟踪系统中经压缩的光线方向数据 | |
| JPH03139777A (ja) | グラフイツク表示システム及び方法 | |
| CN113850917A (zh) | 三维模型体素化方法、装置、电子设备及存储介质 | |
| JP4526121B2 (ja) | 三角形と線分の交点計算方法とそのプログラム | |
| JPH0821087B2 (ja) | ３次元陰影画像生成処理方法 | |
| Read | Developing the next generation cockpit display system | |
| JPH0776987B2 (ja) | 図形表示システムにおける図形の変換方法 | |
| Ortega et al. | Fast data parallel polygon rendering | |
| US6681237B1 (en) | Exponentiation circuit for graphics adapter | |
| CN118885102B (zh) | 基于Unreal Engine平台的精确跟随交互方法、装置及存储介质 | |
| DE102020106728A1 (de) | Hintergrundschätzung für Objektsegmentierung mittels Grobstufenverfolgung | |
| Bensaali et al. | An FPGA implementation of 3D affine transformations | |
| JP3505338B2 (ja) | 数値解析装置及び数値解析方法並びに集積回路 | |
| Kelleher | Pixelvision architecture | |
| JPH0623991B2 (ja) | 座標格子生成支援方法及び装置 | |
| Song et al. | IRIS: An Energy-Efficient Spatial Computing SoC for Real-Time Interactive Rendering and Modeling With Surface-Aware 3-D Gaussian Splatting | |
| Mills et al. | High-performance floating-point image computing workstation for medical applications | |
| CN115457189B (zh) | 一种基于团着色的pbd骨骼驱动软体仿真系统及方法 | |
| US20260030840A1 (en) | Hardware accelerator for gaussian rendering and reconstruction | |
| US6822656B1 (en) | Sphere mode texture coordinate generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |