JPH08213390A - 半導体加工片の処理方法 - Google Patents

半導体加工片の処理方法

Info

Publication number
JPH08213390A
JPH08213390A JP7280775A JP28077595A JPH08213390A JP H08213390 A JPH08213390 A JP H08213390A JP 7280775 A JP7280775 A JP 7280775A JP 28077595 A JP28077595 A JP 28077595A JP H08213390 A JPH08213390 A JP H08213390A
Authority
JP
Japan
Prior art keywords
material layer
semiconductor
surface material
work piece
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7280775A
Other languages
English (en)
Inventor
Tetsuro Matsuda
哲朗 松田
Katsuya Okumura
勝弥 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JPH08213390A publication Critical patent/JPH08213390A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/06—Planarisation of inorganic insulating materials

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】半導体デバイスの製造に適用する簡単でコスト
の安い表面の平滑方法を提供する。 【解決手段】半導体加工片、例えば、絶縁体、導体、ま
たは半導体の多層を持つ基板２０を用意する。これらの
層はトポグラフィー、高さおよび幅を変えることが出来
る。例えば、ラミネーション（積層）法をこれらの層の
形成に使用することが出来、この場合、準備された薄い
フィルムが真空の中で基板の上に拡げられる。表面材料
の層２６は上面２６ａと下面２６ｂとを持つ。表面材料
の特定の層の上面を平らにするために、加圧手段３０に
よる物理的圧力が表面材料の層２６の上面２６ａに掛け
られる。この工程によって表面材料層２６の上面２６ａ
が平らにされる。表面材料層は物理的圧力を掛けている
間加熱することが出来る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体加工片の処理
方法、特に表面平滑化を行なう方法に係り、さらには集
積回路の製造に用いられる半導体ウエハー表面の平滑化
を行なう半導体加工片の処理方法に関する。
【０００２】
【従来の技術】例えば、Peter Van Zantによる“ Micro
chip Fabrication”（1990年）の第５及び８〜１０章で
教示されるように、ウエハーの製造とは、普通、シリコ
ンで形成されたウエハーの表面の中または上に半導体デ
バイスを作る一連の工程のことをいう。このウエハーの
製造においては、集積回路またはチップのごとき複数の
デバイスが１つのウエハー上に印刷される。デバイスは
それぞれ導体、半導体および絶縁体からなる多数の薄い
層を持っている。
【０００３】このウエハーの製造は多数の異なった機能
および設計を持つチップの製造に使用することが出来
る。デバイスおよび回路の設計は多数の異なったトラン
ジスタ構造に基礎を置いている。バイポーラおよびＭＯ
Ｓトランジスタは主要な構造設計であるが、多種多様の
変形がある。更に、各種の手順および材料を使用して、
それぞれ任意の特定の構造を持つ層を作ることが出来
る。一般的に、その製造過程において、４つの基本的作
業が１つのウエハーの上で行われる。即ち、レーヤーリ
ング、パターンニング、ドーピングおよび熱処理の４つ
である。製造の間に、複数の層が使用され、パターンニ
ングされ、ドーピングされ、そして熱処理されて完成チ
ップが出来上がる。
【０００４】要するに、レイヤーリングとは薄い層をウ
エハーの表面に付加するのに用いられる作業である。こ
れらの層は導体、半導体または絶縁体のいずれかであ
る。これらの層は異なった材料からなり、各種の技術に
よって成長または堆積される。例えば、酸化とは二酸化
シリコンの層をシリコンウエハーの上に成長させる技術
である。一般的な堆積技術は化学的気相成長法（ＣＶ
Ｄ）、蒸着およびスパッタリングである。
【０００５】パターニング処理は回路を形成するデバイ
スの表面パーツを作り出す。パターニングは、ウエハー
表面に加えられた表面層の特定の部分を除去する一連の
手順である。除去後、その層のパターンがウエハー表面
に残される。除去された材料は層の中の１つのホール、
または、丁度、材料が残存してアイランドの形をしてい
る。このパターニング手順は、一般に、ホトリソグラフ
ィー、ホトマスキング、マスキングおよびマイクロリソ
グラフィーとして知られている。ホトリソグラフィック
のパターニングは、ステンシリングまたは写真と同じマ
ルチステップ・パターン転写方法の１つである。ホトリ
ソグラフィーにおいては、所要のパターンが先ずレティ
クルまたはホトマスクに形成され、次に、ホトマスキン
グ手順を経て、ウエハーの表面層に転移される。この転
移は２段階で行われる。先ず、レティクルまたはマスク
上のパターンがホトレジストの層の中に転移される。ホ
トレジストは普通の写真フィルムのコーティングに似た
感光性材料である。光に当たるとその構造および性質が
変化する。ネガティブのホトレジストは重合を行い、可
溶性の状態から不溶性の状態に変化する。化学溶剤また
は現像剤によりこの可溶性部分を除去し、レティクルの
不透明パターンに相当するレシスト層の中に１つのホー
ルを残す。転移の第２段階はホトレジスト層からウエハ
ー表面層に向かって行われる。耐エッチ性のホトレジス
トは使用した化学エッチング溶液には溶解せず、ウエハ
ー・エッチ液が、ホトレジストで覆われていないウエハ
ーの表面層の部分を除去するとき移転が起きる。
【０００６】ネガティブのホトレジストの使用について
上述したが、ポジティブに作用するホトレジストもホト
リソグラフ法に使用される。上述したパターニング手順
はデバイスおよび回路の種々の部分における水平方向の
寸法を決定するので、パターニングは半導体ウエハー処
理の４つの基本的作業の中で最も重要である。パターニ
ング処理における欠陥は、デバイスまたは回路の電気的
機能を変えてしまうような歪んだまたは間違ったパター
ンに繋がる。ホトリソグラフィック・フィーチャ解像お
よび寸法制御を共に改良し、トポグラフィの急変に繋が
るメタライゼイションの不連続性を緩和するためには、
平滑化（planarization ）が必要である。次に加工片の
上で行われる処理手順を確実に有効にするためには、ウ
エハー表面の全体的な平滑化が必要である。
【０００７】回路が超大規模集積回路（ＶＬＳＩ）のレ
ベルに達するとこの点で問題が発生する。ＶＬＳＩ技術
はウエハー表面に無数の層を加える必要がある。この結
果、図１６に示すように、これらの層にはウエハー表面
に段が増える。図１６には、パターニング中の従来の半
導体加工片１０が示されている。加工片１０は金属層１
４を持つ基板１２と、この上に形成されたレジスト層１
６とから構成されている。入射光が矢印１８で示されて
おり、マスク１９に衝突する。図１６に示すように、ウ
エハー面上の多数の段が、光の反射とこの段の上のレジ
スト層によって、小さなイメージ・サイズの解像を困難
にしている。従来、様々なウエハーのトポグラフィーの
影響を無くすために色々な技術が使用されて来た。
【０００８】従来では、半導体加工片の表面を全体的に
平滑にするために、色々な技術の使用が試みられて来
た。多くの場合、加工中に公知の手段によって、個々の
層を単純に研磨し清浄にして、次に作られる表面層のた
めに平らな表面を提供するようにする。更に、従来で
は、化学的機械的平滑化技術（ＣＭＰ）、多層レジスト
処理、ポリイミド平滑化層、エッチ・バックおよびリフ
ロー法が使用されている。
【０００９】
【発明が解決しようとする課題】上記ＣＭＰは機械的磨
耗と化学的磨耗との組み合わせであって、酸性または塩
基性のスラリーを用いて行われる。研磨パッドの機械的
バフ作用と酸または塩基の作用とによって、ウエハーの
表面から材料が除去される。しかし、ＣＭＰ法は半導体
加工片の表面層の最終厚さに悪影響を与える。この厚さ
は非常に狭い許容範囲内に保たれねばならない。更に、
ＣＭＰ法は、研磨パッドの変形により、ウエハー表面を
ディッシング（皿状に凹ます）する傾向がある。
【００１０】多層レジスト、ポリイミド平滑化層、およ
びリフローの技術は全て、先のVanZantの“ Microchip
Fabrication”の第２４７〜２５１頁に記載されてい
る。多層レジスト法は、各種トポグラフィーを持つウエ
ハー表面の小さな起伏を解消するのに適しており、二層
および三層レジスト法が共に使われている。レジストの
比較的厚い層が設けられ、熱流動点にまでベークされ
る。目標はレジストの平らな表面である。代表的方法に
おいては、強い紫外線放射に敏感にポジティブに作用す
るポリメチルメタ・アクリレート（ＰＭＭＡ）レジスト
が使用される。次に、紫外線にのみ反応するポジティブ
のレジストの薄い層が第１の層の上にスピンコートさ
れ、成長手順を経て処理される。この薄い上の層によっ
て、厚いレジスト層または表面の段からの反射に基づく
悪影響なしに、パターンを解消することが出来る。レジ
ストのこの上の層は放射ブロックとして作用し、底の層
をパターンされない状態に保つ。次に、ウエハーに強い
紫外線露出のブランケットまたはフラッド（flood ）が
与えられる。これは上の層のホールを介して下の正のレ
ジストを露出し、従って、パターンがウエハー面にまで
伸びる。現像工程によりホールの形成を完成し、ウエハ
ーがエッチ可能な状態になる。場合によっては好適であ
るが、多層レジストは全てのウエハーの製造法に完全に
適している訳ではない。一般的に、多層レジスト法は時
間集約的で、多数の歩留り制限的手順を必要とする。
【００１１】ポリイミドは、堆積した二酸化シリコンの
フィルムの誘電性強度と、ホトレジストに用いられるの
と同じスピニング装置をウエハーに適用する処理上の利
点とを持つ。一度、ウエハーに適用されると、ポリイミ
ドは表面を流れて、これをより平滑にする。ポリイミド
を適用し、流した後、これを固い層で被い、ホトレジス
トに似た化学物質でパターニングすることが出来る。ポ
リイミド層の一般的使用方法は導体金属の２つの層の間
に誘電体間層として使用する方法である。
【００１２】リフローは、絶縁層を流れさせて平らにす
るためにウエハーを高温に加熱する手順を含む。固い平
滑化した１つの層または複数の層がこのようにしてウエ
ハー面に加えられる。一般的なリフロー平滑化層は、ボ
ロンでドープした二酸化シリコンを堆積したボロン・シ
リケート・グラス（ＢＳＧ）である。ボロンが存在する
ことによって、ガラスが比較的低温で流れる。使用され
るその他の固い平滑化層はスピン・オン・グラス（ＳＯ
Ｇ）である。ＳＯＧは、迅速に気化する溶剤に溶解した
二酸化シリコンの混合物である。スピンを適用した後、
ガラスのフィルムがベークされ、平滑化した二酸化シリ
コンのフィルムが残る。
【００１３】エッチ・バックには、ホトレジストのごと
き犠牲レベリング層の堆積が含まれ、次の表面層の適用
に与えられるボイドおよび割れ目が充填される。犠牲層
によって作られた平らな表面が、次に、一定の割合でエ
ッチバックされ、所望の厚さの絶縁材料層が残る。犠牲
層のエッチ・バックはイオンビームの腐食、および高周
波の低圧バッチ・プラズマ・エッチングで行われてい
る。その他のエッチ・バック技術が米国特許第 4,676,8
68号に記載されている。エッチ・バック技術はしばしば
時間が掛かり、バッチ処理のため、個々のウエハーに跨
がる平滑度の均一性に欠ける。更に、犠牲エッチバック
層の使用は、半導体加工片の表面層の最終厚さに悪い影
響を与える。これは本来狭い許容範囲内に止めるべきも
のである。
【００１４】この発明は上記のような事情を考慮してな
されたものであり、その目的は、半導体デバイスの製造
に適用する簡単でコストの安い表面の平滑方法を提供す
ることである。
【００１５】
【課題を解決するための手段】本発明は、半導体デバイ
スの表面の平滑化に物理的圧力を使用する。本発明の方
法は半導体加工片の表面を平滑化し、これに続く後の処
理手順の生産性を高める。要するに、本発明は物理的圧
力を使用して半導体加工片の表面層を平らにする。物理
的圧力としては静的圧力または動的圧力を使用すること
が出来る。
【００１６】本発明は、特に、プラスチック材料で作ら
れた表面層の平滑化に用いられる。例えば、層間誘電体
のごときプラスチック材料の平滑化は本発明を実施する
ことによって達成される。必要とする物理的圧力は各種
異なった方法で与えることが出来る。例えば、物理的圧
力は加熱した金属を圧迫することによって与えられる。
ローラーまたは傾斜した金属板を使用して表面層に圧力
を掛けることも出来る。あるいは、液体またはガス層か
らの静的圧力をプラスチック材料で作られた表面層の平
滑化に使用することも出来る。
【００１７】概して言えば、本発明は複数の手順からな
る半導体加工片の処理方法に関する。本方法は、加工片
の表面に平らな表面を持たせる必要のある任意の電子デ
バイスに適用することが出来る。先ず、半導体加工片を
準備する。この半導体加工片は、使用する絶縁体、導
体、または半導体の多層を持つ基板を含むことが出来
る。これらの層はトポグラフィー、高さおよび幅を変え
ることが出来、従来の半導体製造技術に基づいてこれら
を加工片に設けることが出来る。例えば、ラミネーショ
ン（積層）法をこれらの層の形成に使用することが出
来、この場合、準備された薄いフィルムが真空の中で基
板の上に拡げられる。表面材料の各層は上面と下面とを
持つ。表面材料の特定の層の上面が本発明によって平ら
にされる。物理的圧力が表面材料の層の上面に掛けられ
る。この工程によって表面材料層の上面が平らにされ
る。表面材料層は物理的圧力を掛けている間加熱するこ
とが出来る。
【００１８】本発明の特定の実施の態様においては、半
導体加工片表面の平滑化方法の１つが提供される。この
平滑化方法は半導体加工片の処理方法の実施に利用する
ことが出来る。この場合は、半導体加工片が設けられ、
表面材料の１つの層が公知の方法でこれに設けられる。
この表面材料の層は上面と下面とを持ち、この上面が本
発明によって平らにされる。圧力を掛ける手段が設けら
れる。この加圧手段は高い温度に予め加熱することが出
来る。加圧手段が半導体加工片の表面に接触するように
動かすことによって、半導体加工片表面がこの予熱され
た加圧手段に接触する。次に、この加圧手段が、半導体
加工片表面と接触した状態で、更に高い温度に加熱され
る。この圧力と温度との組み合わせによって半導体加工
片の表面が平らにされる。平滑化手順の時間、圧力およ
び温度のパラメータは当該技術者の判断によって変える
ことが出来る。表面材料の層は加圧手段と接触する前に
加熱することが出来る。
【００１９】本発明の方法は各種の加圧手段を用いて行
うことが出来る。例えば、加圧手段は上面と下面とを持
つ金属板を含み、金属板の下面を半導体加工片の面に接
触させるようにしする。この金属板にはアパーチャが設
けられており、金属板が加工片の面と接触したとき、半
導体加工片の面から余分な材料がこのアパーチャに流れ
出るようにする。この金属板の下面は又パターンを持つ
ことが出来る。或いは、加圧手段をローラーまたは傾斜
金属板の形にして、これを表面材料の層の上で移動さ
せ、表面層を平らにすることが出来る。本発明に使用さ
れる金属板またはローラーは、シリコンまたはフルオロ
カーボン材料のごとき非粘着性材料の層でコーティング
することが出来る。最後に、この加圧手段は、液体また
はガス相法により与えられる静的圧力の形を取ることが
出来ると考えられる。
【００２０】本発明は、特に、誘電体のごときプラスチ
ック材料からなる半導体加工片の表面に適用される。ス
ピン・オン・グラス（ＳＯＧ）のごとき二酸化シリコン
を含む材料、および、フォスフォラス・シリケート・グ
ラス（ＰＳＧ）およびボロホスフォラス・シリケート・
グラス（ＢＰＳＧ）のごときドープした二酸化シリコン
材料からなる表面層は本発明の方法の実施に好適であ
る。本発明の方法は、半導体加工片の表面が、例えば、
銅、アルミニウムのごとき金属材料、半導体材料または
フィールド・オキサイドからなる場合にも使用すること
が出来る。
【００２１】
【発明の実施の形態】本発明の好ましい実施の態様が、
金属化層のごとき導体層の上に施された二酸化シリコン
の絶縁層または誘電層を含む半導体加工片について説明
される。これは本発明の１つの実施の態様に過ぎず、本
発明の実施に用いられる唯一の形態を示すものではな
い。従来の他の材料を使用することも出来る。例えば、
シリコン・ナイトライド、シリコン・オキシナイトライ
ド、ポリイミド、等の公知の誘電材料を絶縁材料として
使用することが出来、一方、下のトポグラフィックの不
規則性は、導体層は勿論、トランジスタおよびその他の
デバイスを含む各種の表面特性に基づく。
【００２２】更に、本発明の方法は、表面層が絶縁材
料、導電性材料または半導体材料のいずれからなるかを
問わず、平滑な表面が必要な場合は何時でも使用するこ
とが出来る。しかし、普通は、本発明の方法は、絶縁層
または誘電体が、例えば、導体層の不規則な表面に設け
られる場合に実施される。本発明の方法はウエハー上に
集積回路を作る過程で、２〜３回用いられることがあ
る。
【００２３】本発明の実施の態様に用いた半導体加工片
２０が図１に示されている。図１の加工片２０は単に説
明のためのもので、本発明の実施の態様に用いられる実
際の加工片はトポグラフィー、高さおよび幅が変わって
もよい。本発明の実施の態様に用いられた特定の加工片
は、酸化物または窒化物のごときマルチレベルの絶縁体
と、金属またはドープしたポリシリコンのごときマルチ
レベルの導体とを含むことが出来る。本発明は、加工片
の上に平らな面を持たせたい任意の電子デバイスに広く
適用することが出来る。
【００２４】図１に示す半導体加工片２０は一般的基板
２２と幾つかの積層領域２４とを含む。これらの積層領
域２４は、各種の形状体がウエハー表面に施されて出来
たトポグラフィックの不規則性を表す。例えば、これら
の積層領域２４は、反応性イオン・エッチング（ＲＩ
Ｅ）により基板表面に形成された金属相互配線を表す。
表面材料の層２６が基板２２および積層領域２４の上に
公知の方法で設けられる。この表面材料層２６は、例え
ば、スピン・オン・グラス（ＳＯＧ）のごとき二酸化シ
リコンを含む材料からなる。
【００２５】本発明は、広くは、半導体加工片２０の処
理方法に関する。表面材料層２６は上面２６ａと下面２
６ｂとを持つ。この表面材料層２６の上面２６ａは本発
明によって平らにすることが出来る。即ち、物理的圧力
が表面材料層２６の上面２６ａに掛けられる。この工程
が表面材料層２６の上面２６ａを平らにして、図２に示
すような平らになった半導体加工片表面を作る。物理的
圧力は加圧手段によって与えられる。この加圧手段は表
面材料層に押し付けられる金属板、または傾斜金属板ま
たはローラーの形を持ち、これが表面材料層の上を移動
して、物理的圧力を与える。或いは、この物理的圧力は
液体またはガス相法を介して掛けることも出来る。この
物理的圧力は表面材料層２６の熱処理と一緒に掛けるこ
とが出来る。
【００２６】本発明による半導体加工片の表面の平滑化
方法の１つの具体的形が図３に示されている。図１に示
すごとく設けられた表面材料層２６を持つ半導体加工片
２０のために１つの平滑化方法が提供される。ここで
も、表面材料層２６は上面２６ａと下面２６ｂとを持
ち、この上面２６ａが本発明によって平らにされる。図
３に示されるように加圧手段３０が設けられる。この加
圧手段３０は高い温度に予熱しておくことが出来る。次
に、加熱した加圧手段３０を図３に矢印Ａで示すごとく
に動かして接触させることによって、半導体加工片表面
２６ａをこの加熱された加圧手段３０に接触させる。次
に、加圧手段３０が、半導体加工片表面２６ａと接触し
ながら、更に高温に加熱される。図２に示すごとく、圧
力と熱との組み合わせによって、半導体加工片表面２６
ａが平滑化される。この平滑化工程の時間、圧力、温度
のパラメータの正確な値は当該技術者の判断によって変
えることが出来る。図４、図５及び図６は、本発明の実
施の態様で用いられる、考え得る平滑化パターン（圧力
と温度変化）の例示にすぎない。表面材料層２６は従来
の方法で加熱して、加圧手段と接触させることが出来
る。この予熱処理は表面材料層２６の上面２６ａの平滑
化に役立つ。
【００２７】この加圧手段３０は当該技術者に公知の各
種の形をとることが出来る。例えば、図３に示すごと
く、この加圧手段３０は上面３０ａと下面３０ｂとを持
つ平らな金属板を含み、この金属板の下面３０ｂを動か
して半導体加工片の上面２６ａと接触させることが出来
る。図３に示す加圧手段３０は、また、ローラーまたは
傾けることの出来る金属板を含むことが出来る。本発明
によれば、ローラーまたは傾けられた金属板の下面が表
面材料層の上を移動し、表面層を平らにする。加圧手段
３０は加熱出来るようにし、例えば、図３に示すような
１つまたは複数の電気素子（発熱体）３５を持ってい
る。
【００２８】上述したごとく、加圧手段３０は平らな金
属板、傾いた金属板またはローラーの形にすることが出
来る。実際に金属板またはローラーを加圧手段として使
用する場合は、金属板の下面またはローラーは、シリコ
ンまたはフルオロカーボン材料のごとく、非粘着性材料
でコーティングしたほうが良い。このような非粘着性材
料を使用すると、半導体加工片の表面から離すとき、表
面層材料が金属板またはローラーに粘着しないようにす
ることが出来る。
【００２９】加圧手段はまた液体またはガス相法から静
的圧力の形にすることが出来る。例えば、平らにすべき
上面を持つ半導体加工片は、所定圧力の液体で満たされ
た密封容器の中に置くことが出来る。容器の中の圧力が
当該技術者に公知の方法で増圧される。容器の内圧の変
化によって半導体加工片の表面における圧力が変わる。
従って、圧力を変えることによって加工片の上面の平滑
化が適切に行われる。容器の中の液圧の増圧に用いられ
る各種の処理パラメータは当該技術者の判断に任され
る。
【００３０】ガス相法は本発明の実施の態様で同じよう
に使用される。半導体加工片が所定圧力のガスで充填さ
れた密封容器の中に置かれる。ガスの圧力は、例えば、
高圧ガスを流し込むことによって増圧される。すると、
容器内の温度が上昇する。要するに、容器内の圧力と温
度の増加によって、半導体加工片の表面の圧力が増加す
る。この物理圧力が半導体加工片の上面の平滑化に使用
される。容器内のガスの温度および圧力に使用される各
種の処理パラメータは当該技術者の判断に任される。
【００３１】図７は、同様に本発明の方法を使用する別
の半導体加工片１２０の形態を示す。この実施の態様に
おいては、半導体加工片１２０は基板１２２と幾つかの
積層領域１２４とを含む。表面材料層１２６が基板１２
２と積層領域１２４の上に設けられる。ここでも、この
表面材料層は、例えば、スピン・オン・グラス（ＳＯ
Ｇ）のごとき二酸化シリコンを含む材料からなる。この
実施の態様では、更に別の表面材料層１２８が表面材料
層１２６の上に設けられる。この別の表面材料層１２８
は上面１２８ａおよび下面１２８ｂを含む。本発明の方
法は、前記加圧手段３０の下面３０ｂを別の表面材料層
１２８の上面１２８ａと接触させることによって行われ
る。加圧手段３０および別の材料層１２８の熱処理が希
望に応じて行われる。
【００３２】好ましくは、この別の材料層１２８はフィ
ールド・オキサイドである。フィールド・オキサイドは
望ましくは加熱した時に低いフロー・レートを持つ。こ
のことによって、本発明の方法は半導体加工片の表面の
より大きな平滑化を達成する。しかし、フィールド・オ
キサイドの電気特性はあまり良くない。従って、図７の
形態を使用する時は、本発明は表面の平滑化にフィール
ド・オキサイドのフロー特性を利用するが、表面材料層
１２６が設けられるので、加工片の電気的能力を犠牲に
はしない。
【００３３】特に、平滑化する必要のある表面材料層の
上面を完全に平らに、または階段状にすることが出来
る。特に、表面材料層の上面は、図２および図７に２
６，１２８で示す如く、加工片または加工片の表面の全
体に亘って延びている。この場合、表面材料層の上面２
６ａ，１２８ａは完全に平らである。
【００３４】或いは、本発明は表面材料層の階段状の上
面を平らにするのに利用することが出来る。例えば、本
発明の方法は、図２および７に示す如く、積層領域２
４，１２４で表す表面材料層の上面２４ａ，１２４ａの
平滑化に利用することが出来る。この場合、本発明の方
法は、表面材料層の階段状上面２４ａ，１２４ａを集合
的に形成する各積層区域２４，１２４の上面の平滑化を
行う。勿論、この平滑化は表面材料２６，１２６，１２
８の層を作る前に行なわれる。
【００３５】更に、図８、図９、図１０は、本発明の他
の実施の態様で使用される前記加圧手段３０の金属板の
他の構成を示す。図８に示す如く、上面および下面１３
０ａ，１３０ｂを持つ金属板１３０が設けられる。この
金属板１３０はその中に複数のアパーチャ１３３を持
ち、金属板１３０が加工片表面に接触したとき、表面材
料の層からの余分な材料がこのアパーチャ１３３を通っ
て流れるようにする。この形態は表面材料の層のより完
全な平滑化に貢献する。
【００３６】或いは、上面および下面２３０ａ，２３０
ｂを持つ金属板２３０が図９に示す如くに設けられる。
この場合は、金属板２３０の下面２３０ｂが凹面状また
は弓形に形成される。本発明の方法が行われたとき、こ
の金属板２３０の下面２３０ｂの形が半導体加工片の表
面に出来る。従って、図９の金属板２３０を使用する
と、半導体加工片に施された表面材料の層全体に亘っ
て、意図的な厚さの不均一性を作ることが出来る。
【００３７】図１０は本発明の方法を実施するときに別
に使用される上下面３３０ａ，３３０ｂを持つ金属板３
３０を示す。この場合、金属板３３０の下面３３０ｂは
複数の凹凸を持った模様を持っている。本発明の方法を
実施するのにこの金属板３３０を使用すると、半導体加
工片の表面材料の層全体に亘って意図的な突起形状を形
成することが出来る。
【００３８】本発明の方法を実施する場合、種々の基板
構造を使うことが出来る。例えば、図１１の斜視図及び
図１２の断面図に示されるウエハー形基板２２２はその
外周に隆起した円形フリンジ２２５を持つ。このフリン
ジ２２５は、スピン・オン・グラス（ＳＯＧ）の層のご
とき表面材料の層を基板２２２の基準レベルと平行に保
つ働きをする。
【００３９】或いは、図１３の斜視図に示すような基板
３２２が本発明の方法の実施に使用できる。集積回路を
製造する際に多くの場合、ウエハー表面は切断スペース
を持っており、ここから個々のチップ５００を切り離せ
るようになっている。それ以外には役に立たない切断ス
ペースを利用して、上述した円形フリンジ２２５と同じ
フリンジ部３２５を切断領域に沿って設けることが出来
る。
【００４０】更に、本発明の実施に使用される加圧手段
３０はこれらのフリンジ２２５，３２５に対応するよう
な形にすることが出来る。例えば、本発明の方法の実施
に使用する金属板は図１１に示すものと同じ形にするこ
とができる。このようにすれば、金属板を表面材料の層
と接触させるとき、金属板のフリンジが表面材料を基準
レベルに保つ助けとなる。
【００４１】本発明は、特に、誘電体のごとき、プラス
チック材料からなる半導体表面層の平滑化に適用され
る。スピン・オン・グラス（ＳＯＧ）のごとき二酸化シ
リコンからなる材料およびホスフォラス・シリケート・
グラス（ＰＳＧ）およびボロホスフォラス・シリケート
・グラス（ＢＰＳＧ）のごときドープされた二酸化シリ
コン材料からなる表面層は本発明の方法の実施に好適で
ある。しかし、本発明の方法は、例えばアルミニウムま
たは銅のごとき金属材料、半導体材料またはフィールド
・オキサイドからなる表面層の平滑化を行うときにも適
用することが出来る。
【００４２】
【実施例】本発明の１実施例においては、半導体加工片
２０は、図１に示す如く、一般的基板２２と幾つかの積
層領域２４とを含む。これらの積層区域２４は、反応性
イオン・エッチング（ＲＩＥ）により基板表面に形成さ
れた金属相互配線を表す。この金属相互配線は０．４μ
ｍの高さと０．３μｍの幅とを持つ。表面材料層２６が
基板２２および積層領域２４の上に設けられる。この表
面材料層２６は０．６μｍのシラノール形スピン・オン
・グラス（ＳＯＧ）を含む。表面材料層２６を施した
後、スピン・オン・グラス（ＳＯＧ）材料が１２０℃に
加熱され、スピン・オン・グラス（ＳＯＧ）溶液の中の
ソルベントの一部を蒸発させる。この加熱処理は当該技
術に関し普通の技能を持つ者には公知の方法で行うこと
が出来る。この点、図１に示す如く、表面材料層２６の
上面２６ａは、その下のトポグラフィックな不規則性に
対応するやや不平滑な形をしている。本発明に基づいて
加熱されると、スピン・オン・グラス（ＳＯＧ）材料は
その流動性および可塑性を保っているが、表面材料層２
６の上面２６ｂの表面張力はこの時点ではパランスして
いる。
【００４３】次に、加圧手段３０が設けられる。この加
圧手段３０は、好ましくは、平らな金属板の形をしてい
るが、傾斜した金属板またはローラーであっても良い。
平らな金属板が１２０℃に加熱され、図３に示す如く、
スピン・オン・グラス（ＳＯＧ）の材料層の上面２６ａ
に接触する。金属板が半導体加工片の表面を押し、スピ
ン・オン・グラス（ＳＯＧ）の材料層を変形する。半導
体加工片の表面の圧力は平方インチ当り３５ポンドであ
る。表面材料層２６を２０秒押し続けた後、金属板の温
度が３５０℃に上昇する。従って、スピン・オン・グラ
ス（ＳＯＧ）の材料層の上面２６ａがキュアされ、硬化
する。金属板が半導体加工片との接触を解除されると、
表面材料層２６の上面２６ａが完全に平らになってお
り、平滑表面になる。
【００４４】本発明の別の実施例においては、半導体加
工片２０は図１に示す如く従来の基板２２と幾つかの積
層領域２４とを含む。表面材料層２６が基板２２と積層
領域２４との上に設けられる。図１に示す如く、表面材
料層２６の上面２６ａが平らにすべき僅かに平らでない
形をしている。表面材料層の上面２６ａに対する加圧手
段が設けられる。この加圧手段は液相法からの物理的圧
力の形をとる。
【００４５】図１４に示す如く、半導体加工片２０が直
径１０インチ（inch）の密封容器５０の中に置かれる。
この容器５０が３５０℃のシリコン・オイルで満たされ
る。例えば、図１４の如くに設けられたピストン６０お
よびシリンダー７０を使用することによって、容器５０
の内圧が上げられる。このピストン６０およびシリンダ
ー７０は適当な接続手段８０によって容器に接続されて
おり、力Ｆがピストン６０に掛けられる。容器５０内の
シリコン・オイルの圧力がパスカルの法則で顕著に増加
する。この関係は次の如くに示すことが出来る。即ち、 圧力（ｖ）／圧力（ｐ）＝面積（ｖ）／面積（ｐ） ここで、圧力（ｖ）は容器中の圧力を示し、圧力（ｐ）
はピストンの中の圧力を示し、面積（ｖ）は容器の断面
積を示し、面積（ｐ）はピストンの断面積を示す。ピス
トン６０の直径が３２インチで、力Ｆが５０ｐｓｉ（ｐ
ｏｕｎｄ ｐｅｒ ｓｑｕａｒｅ）の場合、容器内のシ
リコン・オイルの内圧は次の式から計算される。即ち、 圧力（ｖ）／５０ｐｓｉ ＝（π×３２ｉｎｃｈ×３２inch）／（π×１００inch×１００inch） よって、圧力（ｖ）＝５１２ｐｓｉ ピストン６０に力Ｆを掛けることにより、容器５０の内
圧は非常に増加する。この容器内の内圧の変化が半導体
加工片の表面の圧力に影響する。従って、圧力の変化が
加工片の上面の平滑化にうまく作用する。容器内の液体
の圧力を所望の如くに昇圧するのに用いられる色々な処
理パラメータは当該技術者において知られている。
【００４６】本発明の方法の実施において物理的圧力を
掛けるために、ガス相法も同様に使用することが出来
る。ここでも、図１に示す如く、半導体加工片２０は従
来の基板２２と幾つかの積層領域２４とを含む。表面材
料層２６が基板２２と積層領域２４との上に設けられ
る。図１に示す如く、表面材料層の上面２６ａは平滑に
すべき僅かに平らでない形をしている。表面材料層の上
面２６ａに対する加圧手段が設けられる。
【００４７】図１５に示す如く、半導体加工片２０が所
定の圧力と温度のガスで充填された密封容器１５０の中
に置かれる。例えば、容器１５０は１００℃に保持さ
れ、１気圧のヘリウムで満たされる。次に、例えば、隣
接したタンク１７０の中に高圧で充填されたヘリウムを
流し込むことによって、ガス圧が１０気圧に上げられ
る。次に、容器１５０の中のヘリウムの温度が１００℃
から２５０℃に上がる。従って、容器１５０の中の高圧
及び高温によって、物理的圧力が半導体加工片２０の表
面に掛かる。この物理的圧力が半導体加工片２０の上面
の平滑化に使用される。更に、温度を３５０℃に上げ
て、半導体加工片２０の上面を更に安定化及び硬化させ
ることが出来る。又、例えばＣ2 Ｈ2 ＋Ｏ2 のごとき反
応性ガスの爆発により、容積を増加させ、容器１５０内
のガスを加圧することも考えられる。以上の詳細な説明
により、本発明の多数の変化、応用、及び変形が当該技
術者において行われることは明かである。
【００４８】
【発明の効果】以上説明したように本発明によれば、半
導体デバイスの表面の形成及び平滑化に物理的圧力を使
用する簡単で安価な平滑化技術を提供することができ
る。すなわち、本発明の方法は半導体加工片を平滑化
し、次の処理手順の生産性を上げる働きをする。
【００４９】従来の平滑化技術の各種の欠点が本発明の
方法によって克服される。例えば、ＣＭＰ法と異なり、
研磨パッドは使用されず、加工片表面の皿状化が防げ
る。本発明は、又、代表的なエッチ・バックまたは多層
レジスト法ほどタイム・インテンシブでない。更に、従
来のＣＭＰおよびエッチ・バック技術においては、ウエ
ハー表面の最終厚さを所要の許容範囲内に保つことが困
難である。本発明の方法を使用した場合は、平滑化した
ウエハー表面の最終厚さを容易にこの狭い許容範囲内に
保つことが出来る。
【図面の簡単な説明】
【図１】本発明の実施の形態で使用される半導体加工片
の断面図。
【図２】本発明の実施の形態を実施した後の半導体加工
片の断面図。
【図３】半導体加工片に行われている本発明の方法の１
つの実施の形態を説明する断面図。
【図４】本発明の実施の形態で使用される考え得る平滑
化パターンを示す図。
【図５】本発明の実施の形態で使用される考え得る平滑
化パターンを示す図。
【図６】本発明の実施の形態で使用される考え得る平滑
化パターンを示す図。
【図７】本発明の実施の形態を実施した後の別の半導体
加工片を示す断面図。
【図８】本発明の実施の形態で使用される加圧手段の１
態様を示す断面図。
【図９】本発明の実施の形態で使用される加圧手段の他
の態様を示す断面図。
【図１０】本発明の実施の形態で使用される加圧手段の
他の態様を示す断面図。
【図１１】本発明の実施の形態で使用される半導体加工
片の基板の斜視図。
【図１２】図１１の半導体加工片の断面図。
【図１３】本発明の実施の形態で使用される半導体加工
片の別の基板の斜視図。
【図１４】本発明の実施の形態で使用される加圧手段の
別の例を示す図。
【図１５】本発明の実施の形態で使用される加圧手段の
別の例を示す図。
【図１６】ホトリソグラフ法を実施する従来の半導体加
工片を示す断面図。
【符号の説明】
２０半導体加工片、 ２２…一般的基板、 ２４…積層領域、 ２６…表面材料層、 ２６ａ…表面材料層の上面、 ２６ｂ…表面材料層の下面、 ３０…加圧手段、 ３０ａ…加圧手段の上面、 ３０ｂ…加圧手段の下面、 ３５…電気素子（発熱体）、 ５０…密封容器、 ６０…ピストン、 ７０…シリンダー、 ８０…接続手段、 １２８…表面材料層、 １２８ａ…表面材料層の上面、 １３０…金属板、 １３０ａ…金属板の上面、 １３０ｂ…金属板の下面、 １３３…アパーチャ、 １５０…容器、 １７０…タンク、 ２２２…ウエハー形基板、 ２２５…円形フリンジ、 ２３０…金属板、 ２３０ａ…金属板の上面、 ２３０ｂ…金属板の下面、 ３２２…基板、 ３２５…フリンジ部、 ３３０…金属板、 ３３０ａ…金属板の上面、 ３３０ｂ…金属板の下面、 ５００…チップ。

Claims (27)

    【特許請求の範囲】
  1. 【請求項１】 半導体加工片に表面材料層を形成する手
    順と、 上記表面材料層の上面を加圧手段と接触させて上記表面
    材料層の上面を平らにすることによって上記表面材料層
    の上面を平滑化する手順とを具備したことを特徴とする
    半導体加工片の処理方法。
  2. 【請求項２】 上記表面材料層の上面を平滑化する手順
    が、さらに、上記表面材料層を加熱する手順を含むこと
    を特徴とする請求項１記載の半導体加工片の処理方法。
  3. 【請求項３】 上記表面材料層の上面を平滑化する手順
    が、さらに、上記表面材料層の上面を上記加圧手段と接
    触させる前に加圧手段を予熱し、かつ上記加圧手段が上
    記表面材料層の上面と接触している間も上記加圧手段を
    加熱する手順を含むことを特徴とする請求項１記載の半
    導体加工片の処理方法。
  4. 【請求項４】 上記加圧手段が上面と下面とを持つ金属
    板を含み、上記金属板の下面が移動して、上記表面材料
    層の上面と接触するようにされることを特徴とする請求
    項１記載の半導体加工片の処理方法。
  5. 【請求項５】 上記加圧手段がその中にアパーチャを持
    ち、上記加圧手段が上記表面材料層の上面と接触したと
    きに余剰の表面材料が上記アパーチャの中を流れるよう
    にされることを特徴とする請求項１記載の半導体加工片
    の処理方法。
  6. 【請求項６】 上記加圧手段の下面が模様を持っている
    ことを特徴とする請求項１記載の半導体加工片の処理方
    法。
  7. 【請求項７】 上記加圧手段の下面が非粘着性の材料の
    層でコーティングされていることを特徴とする請求項１
    記載の半導体加工片の処理方法。
  8. 【請求項８】 上記加圧手段が外面を持つローラーであ
    り、このローラーの外面が移動して上記表面材料層の上
    面と接触するようにされることを特徴とする請求項１記
    載の半導体加工片の処理方法。
  9. 【請求項９】 上記ローラーの外面が非粘着性の材料の
    層でコーティングされていることを特徴とする請求項８
    記載の半導体加工片の処理方法。
  10. 【請求項１０】 上記加圧手段が移動して上記表面材料
    層の上面と接触するようにされることを特徴とする請求
    項１記載の半導体加工片の処理方法。
  11. 【請求項１１】 加圧手段を高めた温度に予熱する手順
    と、 半導体加工片を上記加圧手段と接触させる手順と、 上記半導体加工片の表面と上記加圧手段を接触させてい
    る間に上記加圧手段を更に高い温度に加熱して上記半導
    体加工片の表面を平滑にする手順とを含むことを特徴と
    する半導体加工片の処理方法。
  12. 【請求項１２】 上記加圧手段が上面と下面とを持つ金
    属板を含み、上記金属板の下面を移動させて上記半導体
    加工片の表面と接触させるようにしたことを特徴とする
    請求項１１記載の半導体加工片の処理方法。
  13. 【請求項１３】 上記加圧手段がその中にアパーチャを
    持ち、上記加圧手段が上記半導体加工片の表面と接触し
    たときに上記半導体加工片からの余剰材料が上記アパー
    チャの中を流れるようにされることを特徴とする請求項
    １１記載の半導体加工片の処理方法。
  14. 【請求項１４】 上記加圧手段の下面が模様を持ってい
    ることを特徴とする請求項１１記載の半導体加工片の処
    理方法。
  15. 【請求項１５】 上記加圧手段の下面が非粘着性の材料
    でコーティングされていることを特徴とする請求項１１
    記載の半導体加工片の処理方法。
  16. 【請求項１６】 上記加圧手段が外面を持つローラーを
    含み、このローラーの外面が移動して上記表面材料層の
    上面と接触するようにされることを特徴とする請求項１
    １記載の半導体加工片の処理方法。
  17. 【請求項１７】 上記ローラーの外面が非粘着材料の層
    でコーティングされていることを特徴とする請求項１６
    記載の半導体加工片の処理方法。
  18. 【請求項１８】 半導体加工片を表面材料層でコーティ
    ングする手順と、 上記表面材料層の上面に物理的圧力を掛け、上記表面材
    料層の上面を平らにすることにより上記表面材料層の上
    面を平滑化する手順とを含むことを特徴とする半導体加
    工片の処理方法。
  19. 【請求項１９】 さらに、上記物理的圧力を掛けている
    間に上記表面材料層を加熱する手順を含むことを特徴と
    する請求項１８記載の半導体加工片の処理方法。
  20. 【請求項２０】 金属板によって、物理的圧力が上記表
    面材料層の上面に掛けられることを特徴とする請求項１
    ８記載の半導体加工片の処理方法。
  21. 【請求項２１】 上記金属板が加熱されていることを特
    徴とする請求項２０記載の半導体加工片の処理方法。
  22. 【請求項２２】 ローラーによって、物理的圧力が上記
    表面材料層の上面に掛けられることを特徴とする請求項
    １８記載の半導体加工片の処理方法。
  23. 【請求項２３】 液相法によって、物理的圧力が上記表
    面材料層の上面に掛けられることを特徴とする請求項１
    ８記載の半導体加工片の処理方法。
  24. 【請求項２４】 上記液相法は、 上記半導体加工片を液体の充填された密封容器の中に置
    く手順と、 上記密封容器内の液体の圧力を上げ、上記液体の圧力の
    増加によって、上記表面材料層の上面に物理的圧力を掛
    けて上記表面材料層の上面を平らにする手順を含むこと
    を特徴とする請求項２３記載の半導体加工片の処理方
    法。
  25. 【請求項２５】 ガス相法によって、物理的圧力が上記
    表面材料層の上面に掛けられることを特徴とする請求項
    １８記載の半導体加工片の処理方法。
  26. 【請求項２６】 上記ガス相法は、 所定温度に保たれ所定圧力に保持されたガスで充填され
    た密封容器の中に上記半導体加工片を置く手順と、 上記密封容器の中のガスの圧力を上げ、上記ガスの圧力
    を上げることによって、上記表面材料層の上面に物理的
    圧力を掛けて上記表面材料層の上面を平らにする；手順
    を含むことを特徴とする請求項２５記載の半導体加工片
    の処理方法。
  27. 【請求項２７】 ガス相法が、さらに、上記密封容器内
    のガスの温度を上げ、上記ガスの温度を上げることによ
    って、上記表面材料層の上面を平らにする手順を含むこ
    とを特徴とする請求項２６記載の半導体加工片の処理方
    法。
JP7280775A 1994-12-15 1995-10-27 半導体加工片の処理方法 Pending JPH08213390A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US356541 1994-12-15
US08/356,541 US5679610A (en) 1994-12-15 1994-12-15 Method of planarizing a semiconductor workpiece surface

Publications (1)

Publication Number Publication Date
JPH08213390A true JPH08213390A (ja) 1996-08-20

Family

ID=23401878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7280775A Pending JPH08213390A (ja) 1994-12-15 1995-10-27 半導体加工片の処理方法

Country Status (2)

Country Link
US (1) US5679610A (ja)
JP (1) JPH08213390A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5993546A (en) * 1996-10-18 1999-11-30 Nec Corporation Apparatus for forming a solid thin film from a layer of liquid material without void
JP2002158221A (ja) * 2000-11-17 2002-05-31 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
WO2004114388A1 (ja) * 2003-06-20 2004-12-29 Matsushita Electric Industrial Co., Ltd. 半導体装置の製造方法
JP2005532576A (ja) * 2002-02-27 2005-10-27 ブルーワー サイエンス アイ エヌ シー． 多層リソグラフィープロセスに関する新規な平坦化方法
US7018926B2 (en) 2002-06-14 2006-03-28 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor device
JP2007054798A (ja) * 2005-08-26 2007-03-08 Tokyo Electron Ltd 基板の処理方法及び基板の処理装置
JP2008168296A (ja) * 2008-03-05 2008-07-24 Dainippon Screen Mfg Co Ltd 薄膜形成装置および方法
JP2009054883A (ja) * 2007-08-28 2009-03-12 Tokyo Ohka Kogyo Co Ltd 基板処理方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5967030A (en) * 1995-11-17 1999-10-19 Micron Technology, Inc. Global planarization method and apparatus
JP2980052B2 (ja) * 1997-03-31 1999-11-22 日本電気株式会社 半導体装置の製造方法
US6316363B1 (en) 1999-09-02 2001-11-13 Micron Technology, Inc. Deadhesion method and mechanism for wafer processing
US6331488B1 (en) * 1997-05-23 2001-12-18 Micron Technology, Inc. Planarization process for semiconductor substrates
TW375550B (en) * 1997-06-19 1999-12-01 Komatsu Denshi Kinzoku Kk Polishing apparatus for semiconductor wafer
US6103638A (en) * 1997-11-07 2000-08-15 Micron Technology, Inc. Formation of planar dielectric layers using liquid interfaces
US6218316B1 (en) 1998-10-22 2001-04-17 Micron Technology, Inc. Planarization of non-planar surfaces in device fabrication
TW498433B (en) 1998-11-16 2002-08-11 Taiwan Semiconductor Mfg A surface planarization method
US6518172B1 (en) * 2000-08-29 2003-02-11 Micron Technology, Inc. Method for applying uniform pressurized film across wafer
US20020164875A1 (en) * 2001-05-04 2002-11-07 Leong Lup San Thermal mechanical planarization in integrated circuits
GB2383187B (en) * 2001-09-13 2005-06-22 Microsaic Systems Ltd Electrode structures
US6716767B2 (en) * 2001-10-31 2004-04-06 Brewer Science, Inc. Contact planarization materials that generate no volatile byproducts or residue during curing
JP2003324104A (ja) * 2002-04-26 2003-11-14 Umc Japan 半導体装置の製造方法
US20050191860A1 (en) * 2003-06-20 2005-09-01 Matsushita Electric Industrial Co., Ltd. Method for forming semiconductor device
US7790231B2 (en) * 2003-07-10 2010-09-07 Brewer Science Inc. Automated process and apparatus for planarization of topographical surfaces
US20060211237A1 (en) 2005-03-21 2006-09-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for planarizing gap-filling material
US8003470B2 (en) 2005-09-13 2011-08-23 Infineon Technologies Ag Strained semiconductor device and method of making the same
US7775785B2 (en) * 2006-12-20 2010-08-17 Brewer Science Inc. Contact planarization apparatus
US9330933B2 (en) 2008-06-11 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for planarizing a polymer layer
US8865599B2 (en) * 2011-11-08 2014-10-21 Brewer Science Inc. Self-leveling planarization materials for microelectronic topography
CN104795400B (zh) * 2015-02-12 2018-10-30 合肥鑫晟光电科技有限公司 阵列基板制造方法、阵列基板和显示装置
CN115101447A (zh) * 2015-06-02 2022-09-23 东京毅力科创株式会社 用于旋涂碳平坦化的技术
CN113016053B (zh) * 2018-11-16 2025-08-19 朗姆研究公司 气泡缺陷减少
US11018018B2 (en) * 2018-12-05 2021-05-25 Canon Kabushiki Kaisha Superstrate and methods of using the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4609139A (en) * 1984-05-14 1986-09-02 Rca Corporation Method of burnishing malleable films on semiconductor substrates
JPH0669037B2 (ja) * 1985-08-23 1994-08-31 富士通株式会社 半導体装置の製造方法
US4676868A (en) * 1986-04-23 1987-06-30 Fairchild Semiconductor Corporation Method for planarizing semiconductor substrates
EP0262635B1 (en) * 1986-09-29 1992-05-06 Kabushiki Kaisha Meiki Seisakusho Hot press
US4758533A (en) * 1987-09-22 1988-07-19 Xmr Inc. Laser planarization of nonrefractory metal during integrated circuit fabrication
FR2622147B1 (fr) * 1987-10-21 1992-12-11 Lavigne Calendriers Jean Procede de reunion en blocs de feuillets imprimes, notamment pour constituer des calendriers
US5078820A (en) * 1988-03-25 1992-01-07 Somar Corporation Method and apparatus for pressure sticking a thin film to a base plate
US5034801A (en) * 1989-07-31 1991-07-23 W. L. Gore & Associates, Inc. Intergrated circuit element having a planar, solvent-free dielectric layer
US5580827A (en) * 1989-10-10 1996-12-03 The Board Of Trustees Of The Leland Stanford Junior University Casting sharpened microminiature tips
DE3934140A1 (de) * 1989-10-12 1991-04-18 Wacker Chemitronic Verfahren zur die ausbildung von getterfaehigen zentren induzierenden oberflaechenbehandlung von halbleiterscheiben und dadurch erhaeltliche beidseitig polierte scheiben
US5104828A (en) * 1990-03-01 1992-04-14 Intel Corporation Method of planarizing a dielectric formed over a semiconductor substrate
US5257478A (en) * 1990-03-22 1993-11-02 Rodel, Inc. Apparatus for interlayer planarization of semiconductor material
US5173766A (en) * 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
JPH04111454A (ja) * 1990-08-31 1992-04-13 Nec Kansai Ltd 半導体装置及びその樹脂モールド装置
US5106779A (en) * 1990-12-06 1992-04-21 Micron Technology, Inc. Method for widening the laser planarization process window for metalized films on semiconductor wafers
US5285102A (en) * 1991-07-25 1994-02-08 Texas Instruments Incorporated Method of forming a planarized insulation layer
JP2957335B2 (ja) * 1991-10-29 1999-10-04 ローム株式会社 リードフレームの製造方法
JP3156344B2 (ja) * 1992-03-13 2001-04-16 富士通株式会社 半導体ウェーハへのテープ添着方法とその装置
US5318663A (en) * 1992-12-23 1994-06-07 International Business Machines Corporation Method for thinning SOI films having improved thickness uniformity
US5434107A (en) * 1994-01-28 1995-07-18 Texas Instruments Incorporated Method for planarization

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5993546A (en) * 1996-10-18 1999-11-30 Nec Corporation Apparatus for forming a solid thin film from a layer of liquid material without void
US6184131B1 (en) 1996-10-18 2001-02-06 Nec Corporation Process of forming solid thin film from layer of liquid material without void and film forming apparatus used therein
JP2002158221A (ja) * 2000-11-17 2002-05-31 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005532576A (ja) * 2002-02-27 2005-10-27 ブルーワー サイエンス アイ エヌ シー． 多層リソグラフィープロセスに関する新規な平坦化方法
US7018926B2 (en) 2002-06-14 2006-03-28 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor device
WO2004114388A1 (ja) * 2003-06-20 2004-12-29 Matsushita Electric Industrial Co., Ltd. 半導体装置の製造方法
JP2007054798A (ja) * 2005-08-26 2007-03-08 Tokyo Electron Ltd 基板の処理方法及び基板の処理装置
JP2009054883A (ja) * 2007-08-28 2009-03-12 Tokyo Ohka Kogyo Co Ltd 基板処理方法
JP2008168296A (ja) * 2008-03-05 2008-07-24 Dainippon Screen Mfg Co Ltd 薄膜形成装置および方法

Also Published As

Publication number Publication date
US5679610A (en) 1997-10-21

Similar Documents

Publication Publication Date Title
JPH08213390A (ja) 半導体加工片の処理方法
US6645851B1 (en) Method of forming planarized coatings on contact hole patterns of various duty ratios
KR920001036B1 (ko) 높이가 고르지 않은 기판상에서 금속필라를 평탄화시키는 방법
AU581110B2 (en) Method for forming vertical interconnects in polyimide insulating layers
US4732841A (en) Tri-level resist process for fine resolution photolithography
JPH05347296A (ja) 半導体ボディに形成された凹面構造の側壁部分の選択的マスキング方法
JPH0344418B2 (ja)
US8110496B2 (en) Method for performing chemical shrink process over BARC (bottom anti-reflective coating)
CN101310374B (zh) 用于高级焊料凸点形成的方法
US5283208A (en) Method of making a submicrometer local structure using an organic mandrel
CN107703722A (zh) 图案化光阻的形成方法
TW439148B (en) Method of enhancing CMP removal rate of polymer-like material and improving planarization in integrated circuit structure
KR920010129B1 (ko) 콘택홀의 패턴형성방법
KR100364807B1 (ko) 듀얼 다마신 공정을 이용한 금속 배선 형성 방법
KR100216500B1 (ko) 반도체 소자의 평탄화 방법
KR0179000B1 (ko) 반도체 장치의 평탄화방법
KR100460718B1 (ko) 금속 절연체 금속 캐패시터 제조 방법
JP3497725B2 (ja) 半導体装置およびその製造方法
KR100311495B1 (ko) 반도체소자의 절연막 평탄화방법
JP2001023981A (ja) 半導体装置の製造方法
KR100685618B1 (ko) 반도체 소자의 제조 방법
KR100769206B1 (ko) 반도체 소자의 평탄화 방법
KR930006133B1 (ko) 모스소자의 콘택트홀 형성방법
TW418496B (en) Method of protecting sidewall of photosensitive low-dielectric interlayer via
US20040241587A1 (en) Profile improvement method for patterning