JPH08213401A - バンプ電極及びその製造方法 - Google Patents
バンプ電極及びその製造方法Info
- Publication number
- JPH08213401A JPH08213401A JP7035942A JP3594295A JPH08213401A JP H08213401 A JPH08213401 A JP H08213401A JP 7035942 A JP7035942 A JP 7035942A JP 3594295 A JP3594295 A JP 3594295A JP H08213401 A JPH08213401 A JP H08213401A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- diameter
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】電極根元部の径が電極部の径より大きく、バラ
ツキがないこと。 【構成】バンプ電極１０は、ウエハ基板１上に配置され
た素子を結線するために配線上に設けられたＡｌパッド
２（電極パッド）と、配線や素子を保護するためにＡｌ
パッド２の位置にＡｌパッド２の径より小さい径のホー
ル３’が設けられたＳｉＮから成るパッシベーション膜
３（絶縁膜）との上に、ＴｉＮから成るバリアメタル第
１層４（電極根元部の第１層に相当）、Ｔｉから成りバ
リアメタル第１層４の径より小さい径のバリアメタル第
２層５（電極根元部の第２層に相当）、Ｃｕから成りバ
リアメタル第２層５と同径の電極下地膜６、Ｃｕから成
り電極下地膜６と同径の電極部８、ハンダから成るハン
ダバンプ９が順次積層形成された構成される。
ツキがないこと。 【構成】バンプ電極１０は、ウエハ基板１上に配置され
た素子を結線するために配線上に設けられたＡｌパッド
２（電極パッド）と、配線や素子を保護するためにＡｌ
パッド２の位置にＡｌパッド２の径より小さい径のホー
ル３’が設けられたＳｉＮから成るパッシベーション膜
３（絶縁膜）との上に、ＴｉＮから成るバリアメタル第
１層４（電極根元部の第１層に相当）、Ｔｉから成りバ
リアメタル第１層４の径より小さい径のバリアメタル第
２層５（電極根元部の第２層に相当）、Ｃｕから成りバ
リアメタル第２層５と同径の電極下地膜６、Ｃｕから成
り電極下地膜６と同径の電極部８、ハンダから成るハン
ダバンプ９が順次積層形成された構成される。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路等から成る電
子装置と外部との電気的接続のために用いられるバンプ
電極及びその製造方法に関する。
子装置と外部との電気的接続のために用いられるバンプ
電極及びその製造方法に関する。
【０００２】
【従来の技術】近年、コストダウンのためコンピュータ
等の電子機器及び自動車用ハイブリッドＩＣの高密度実
装化が要望されている。その中で、ハンダバンプ突起電
極を用いたフリップチップ実装方式は、接合面積が他の
実装方法と比較して小さく、また、その接合強度も高い
ということで高密度実装方法として注目されている。
等の電子機器及び自動車用ハイブリッドＩＣの高密度実
装化が要望されている。その中で、ハンダバンプ突起電
極を用いたフリップチップ実装方式は、接合面積が他の
実装方法と比較して小さく、また、その接合強度も高い
ということで高密度実装方法として注目されている。
【０００３】とりわけ、近年においては製品の高集積
化、多機能化に伴い、ＩＣも高集積化しており、そのた
めにバンプ突起電極は微細化の傾向にある。また、従
来、フリップチップ実装方式で実装した実装構造体とし
ては、半導体素子の信号の取り出し、取り入れ電極下に
バリアメタル（電極根元部）をＴｉをスパッタ法にて形
成した後、バンプ電極を蒸着法、メッキ法などで形成し
たものがよく知られている（特開平４−２１７３２３
号）。
化、多機能化に伴い、ＩＣも高集積化しており、そのた
めにバンプ突起電極は微細化の傾向にある。また、従
来、フリップチップ実装方式で実装した実装構造体とし
ては、半導体素子の信号の取り出し、取り入れ電極下に
バリアメタル（電極根元部）をＴｉをスパッタ法にて形
成した後、バンプ電極を蒸着法、メッキ法などで形成し
たものがよく知られている（特開平４−２１７３２３
号）。
【０００４】
【発明が解決しようとする課題】しかしながら、特開平
４−２１７３２３号に示されるようなバリアメタルにＴ
ｉを用いた構造では、エッチング時間の多少によりオー
バーエッチング或いはアンダーエッチングとなり、その
ためにバンプ電極の径の大きさにバラツキを生じ、バン
プ電極の強度にバラツキを生じるという問題がある。例
えば、バンプ電極の径の大きさとバンプ電極の強度との
関係を図４に示すが、バンプ電極の径が２２０μｍから
１６０μｍに変化すると、その強度は３００ｇからその
約１／２に減少し、さらにバンプ電極の径が５０μｍに
なるとその強度は約１５ｇにまで減少する。
４−２１７３２３号に示されるようなバリアメタルにＴ
ｉを用いた構造では、エッチング時間の多少によりオー
バーエッチング或いはアンダーエッチングとなり、その
ためにバンプ電極の径の大きさにバラツキを生じ、バン
プ電極の強度にバラツキを生じるという問題がある。例
えば、バンプ電極の径の大きさとバンプ電極の強度との
関係を図４に示すが、バンプ電極の径が２２０μｍから
１６０μｍに変化すると、その強度は３００ｇからその
約１／２に減少し、さらにバンプ電極の径が５０μｍに
なるとその強度は約１５ｇにまで減少する。
【０００５】また、バンプ電極の径が１６０μｍ及び５
０μｍを中心にエッチングによりそれぞれ±１０μｍだ
けバラツキを生じると、１６０μｍ及び５０μｍでの強
度を１とするとそれぞれの強度のバラツキは図５に示す
ようになる。即ち、バンプ電極の径がエンチングにより
１６０μｍを中心に±１０μｍだけバラツキを生じる
と、その強度は０．８８〜１．１２のバラツキに過ぎな
いが、５０μｍを中心に±１０μｍだけバラツキを生じ
ると、その強度は０．６４〜１．４４と大きくばらつ
く。
０μｍを中心にエッチングによりそれぞれ±１０μｍだ
けバラツキを生じると、１６０μｍ及び５０μｍでの強
度を１とするとそれぞれの強度のバラツキは図５に示す
ようになる。即ち、バンプ電極の径がエンチングにより
１６０μｍを中心に±１０μｍだけバラツキを生じる
と、その強度は０．８８〜１．１２のバラツキに過ぎな
いが、５０μｍを中心に±１０μｍだけバラツキを生じ
ると、その強度は０．６４〜１．４４と大きくばらつ
く。
【０００６】従って、本発明の目的は、電極根元部の径
が大きく、その径の大きさにバラツキを生じないバンプ
電極とその製造方法を提供することである。
が大きく、その径の大きさにバラツキを生じないバンプ
電極とその製造方法を提供することである。
【０００７】
【課題を解決するための手段】上記の課題を解決するた
め、本発明の構成は、集積回路等から成る電子装置の基
板上に形成された電極パッドと、該電極パッドの位置に
該電極パッドの径より小さい径のホールを有し、該基板
上に形成された配線や素子の保護のための絶縁膜との上
に形成され、該電子装置と外部との電気的接続を行うた
めのバンプ電極であって、電極パッド及び絶縁膜上に形
成された金属膜から成る電極根元部と、その電極根元部
を構成する金属膜と異なる組成の金属膜から成り、電極
根元部上に形成された電極下地膜と、電極根元部を構成
する金属膜と異なる組成の金属膜から成り、電極下地膜
上に形成された電極部と、ハンダから成り、電極部上に
形成されたハンダバンプとが順次積層形成されて構成さ
れ、電極根元部を構成する金属膜の径は電極部の径より
大きく形成されたことを特徴とする。
め、本発明の構成は、集積回路等から成る電子装置の基
板上に形成された電極パッドと、該電極パッドの位置に
該電極パッドの径より小さい径のホールを有し、該基板
上に形成された配線や素子の保護のための絶縁膜との上
に形成され、該電子装置と外部との電気的接続を行うた
めのバンプ電極であって、電極パッド及び絶縁膜上に形
成された金属膜から成る電極根元部と、その電極根元部
を構成する金属膜と異なる組成の金属膜から成り、電極
根元部上に形成された電極下地膜と、電極根元部を構成
する金属膜と異なる組成の金属膜から成り、電極下地膜
上に形成された電極部と、ハンダから成り、電極部上に
形成されたハンダバンプとが順次積層形成されて構成さ
れ、電極根元部を構成する金属膜の径は電極部の径より
大きく形成されたことを特徴とする。
【０００８】また、第二の発明の構成は、電極根元部を
形成する金属膜は、第１層と該第１層上に形成され該第
１層のエッチング速度より大きいエッチング速度の第２
層とから成り、第１層の径が電極部の径より大きく、第
２層の径が電極部の径と同一に形成されたことを特徴と
する。
形成する金属膜は、第１層と該第１層上に形成され該第
１層のエッチング速度より大きいエッチング速度の第２
層とから成り、第１層の径が電極部の径より大きく、第
２層の径が電極部の径と同一に形成されたことを特徴と
する。
【０００９】第三の発明の構成は、電極根元部の第２層
は、５ｎｍ〜８０ｎｍの膜厚のＴｉで構成されたことを
特徴とする。
は、５ｎｍ〜８０ｎｍの膜厚のＴｉで構成されたことを
特徴とする。
【００１０】第四の発明の構成は、集積回路等から成る
電子装置の基板上に形成された電極パッドと、該電極パ
ッドの位置に該電極パッドの径より小さい径のホールを
有し、該基板上に形成された配線や素子の保護のための
絶縁膜との上に形成され、該電子装置と外部との電気的
接続を行うためのバンプ電極の製造方法であって、金属
膜から成る電極根元部を電極パッド及び絶縁膜上に形成
する工程と、電極根元部を構成する金属膜と異なる組成
の金属膜から成る電極下地膜を電極根元部上に形成する
工程と、電極根元部を構成する金属膜と異なる組成の金
属膜から成る電極部を電極下地膜上に形成する工程と、
ハンダから成るハンダバンプを電極部上に形成する工程
とを有し、電極根元部を形成する工程では、電極根元部
の径を電極部の径より大きく形成することを特徴とす
る。
電子装置の基板上に形成された電極パッドと、該電極パ
ッドの位置に該電極パッドの径より小さい径のホールを
有し、該基板上に形成された配線や素子の保護のための
絶縁膜との上に形成され、該電子装置と外部との電気的
接続を行うためのバンプ電極の製造方法であって、金属
膜から成る電極根元部を電極パッド及び絶縁膜上に形成
する工程と、電極根元部を構成する金属膜と異なる組成
の金属膜から成る電極下地膜を電極根元部上に形成する
工程と、電極根元部を構成する金属膜と異なる組成の金
属膜から成る電極部を電極下地膜上に形成する工程と、
ハンダから成るハンダバンプを電極部上に形成する工程
とを有し、電極根元部を形成する工程では、電極根元部
の径を電極部の径より大きく形成することを特徴とす
る。
【００１１】第五の発明の構成は、電極根元部を形成す
る工程は、電極根元部として第１層を形成する工程と、
該第１層上に該第１層のエッチング速度より大きいエッ
チング速度の第２層とを形成する工程とから成り、第１
層を形成する工程及び第２層を形成する工程は、同一の
エッチング液を用い、第２層を形成する工程は、第２層
の径を電極部の径と同一に形成し、第１層を形成する工
程は、第１層の径を電極部の径より大きく形成すること
を特徴とする。
る工程は、電極根元部として第１層を形成する工程と、
該第１層上に該第１層のエッチング速度より大きいエッ
チング速度の第２層とを形成する工程とから成り、第１
層を形成する工程及び第２層を形成する工程は、同一の
エッチング液を用い、第２層を形成する工程は、第２層
の径を電極部の径と同一に形成し、第１層を形成する工
程は、第１層の径を電極部の径より大きく形成すること
を特徴とする。
【００１２】第六の発明の構成は、電極根元部の第２層
を形成する工程は、その第２層をＴｉにて５ｎｍ〜８０
ｎｍの膜厚に形成することを特徴とする。
を形成する工程は、その第２層をＴｉにて５ｎｍ〜８０
ｎｍの膜厚に形成することを特徴とする。
【００１３】
【作用及び効果】本発明による第一の作用は、集積回路
等から成る電子装置の基板上に形成された電極パッド
と、該電極パッドの位置に該電極パッドの径より小さい
径のホールを有し、該基板上に形成された配線や素子の
保護のための絶縁膜との上に形成され、該電子装置と外
部との電気的接続を行うためのバンプ電極において、金
属膜から成る電極根元部の径、或いは、電極根元部の第
１層の径を電極部の径より大きくすることであり、その
効果として、電極根元部の第１層と電極パッド及び絶縁
膜との接合面積を大きくすることができ、バンプ電極の
強度を向上させることができる。（請求項１〜請求項
６）
等から成る電子装置の基板上に形成された電極パッド
と、該電極パッドの位置に該電極パッドの径より小さい
径のホールを有し、該基板上に形成された配線や素子の
保護のための絶縁膜との上に形成され、該電子装置と外
部との電気的接続を行うためのバンプ電極において、金
属膜から成る電極根元部の径、或いは、電極根元部の第
１層の径を電極部の径より大きくすることであり、その
効果として、電極根元部の第１層と電極パッド及び絶縁
膜との接合面積を大きくすることができ、バンプ電極の
強度を向上させることができる。（請求項１〜請求項
６）
【００１４】また、第二の作用は、バンプ電極の電極根
元部を形成する金属膜を、第１層とその第１層上に形成
され、第１層のエッチング速度より大きいエッチング速
度の第２層とで構成し、同一のエッチング液を用いて、
第１層の径を電極部の径より大きく形成し、第２層の径
を電極部の径と同一に形成することであり、その効果と
して、径の大きさの異なる２つの層を同一エッチング液
にて容易に形成することができる。（請求項２、請求項
３、請求項５、請求項６）
元部を形成する金属膜を、第１層とその第１層上に形成
され、第１層のエッチング速度より大きいエッチング速
度の第２層とで構成し、同一のエッチング液を用いて、
第１層の径を電極部の径より大きく形成し、第２層の径
を電極部の径と同一に形成することであり、その効果と
して、径の大きさの異なる２つの層を同一エッチング液
にて容易に形成することができる。（請求項２、請求項
３、請求項５、請求項６）
【００１５】第三の作用は、電極根元部の第２層を５ｎ
ｍ〜８０ｎｍの膜厚のＴｉで構成することであり、その
効果として、水素アニール処理にてＴｉ膜の脆化が起こ
らないため、バンプ電極の強度を一定レベルに確保する
ことができる。（請求項３、請求項６）
ｍ〜８０ｎｍの膜厚のＴｉで構成することであり、その
効果として、水素アニール処理にてＴｉ膜の脆化が起こ
らないため、バンプ電極の強度を一定レベルに確保する
ことができる。（請求項３、請求項６）
【００１６】
【実施例】以下、本発明を具体的な実施例に基づいて説
明する。図１は、本発明の第一実施例の構成を示したも
のである。バンプ電極１０は、ウエハ基板１上に配置さ
れた素子を結線するために配線上に設けられたＡｌパッ
ド２（電極パッド）と、配線や素子を保護するためにＡ
ｌパッド２の位置にＡｌパッド２の径より小さい径のホ
ール３’が設けられたＳｉＮから成るパッシベーション
膜３（絶縁膜）との上に、ＴｉＮから成るバリアメタル
第１層４（電極根元部の第１層に相当）、Ｔｉから成り
バリアメタル第１層４の径より小さい径のバリアメタル
第２層５（電極根元部の第２層に相当）、Ｃｕから成り
バリアメタル第２層５と同径の電極下地膜６、Ｃｕから
成り電極下地膜６と同径の電極部８、ハンダから成るハ
ンダバンプ９が順次積層形成されて構成される。
明する。図１は、本発明の第一実施例の構成を示したも
のである。バンプ電極１０は、ウエハ基板１上に配置さ
れた素子を結線するために配線上に設けられたＡｌパッ
ド２（電極パッド）と、配線や素子を保護するためにＡ
ｌパッド２の位置にＡｌパッド２の径より小さい径のホ
ール３’が設けられたＳｉＮから成るパッシベーション
膜３（絶縁膜）との上に、ＴｉＮから成るバリアメタル
第１層４（電極根元部の第１層に相当）、Ｔｉから成り
バリアメタル第１層４の径より小さい径のバリアメタル
第２層５（電極根元部の第２層に相当）、Ｃｕから成り
バリアメタル第２層５と同径の電極下地膜６、Ｃｕから
成り電極下地膜６と同径の電極部８、ハンダから成るハ
ンダバンプ９が順次積層形成されて構成される。
【００１７】バリアメタル第１層４は２００ｎｍ〜３０
０ｎｍの膜厚で成膜され、バリアメタル第２層５は５ｎ
ｍ〜８０ｎｍの膜厚で成膜される。また、電極下地膜６
は５００ｎｍ〜１０００ｎｍの膜厚で成膜され、電極部
８は１０μｍ〜５０μｍの膜厚で成膜される。バリアメ
タル第１層４の径はバリアメタル第２層５の径より８μ
ｍ〜１２μｍだけ大きく形成される。
０ｎｍの膜厚で成膜され、バリアメタル第２層５は５ｎ
ｍ〜８０ｎｍの膜厚で成膜される。また、電極下地膜６
は５００ｎｍ〜１０００ｎｍの膜厚で成膜され、電極部
８は１０μｍ〜５０μｍの膜厚で成膜される。バリアメ
タル第１層４の径はバリアメタル第２層５の径より８μ
ｍ〜１２μｍだけ大きく形成される。
【００１８】上記構成において、バリアメタル第１層４
の径はバリアメタル第２層５の径より大きく形成される
が、バリアメタル第１層４とバリアメタル第２層５との
接合強度及びバリアメタル第２層５と電極下地膜６との
接合強度に比較して、Ａｌパッド２及びパッシベーショ
ン膜３とバリアメタル第１層４との接合強度は小さいた
めに、バリアメタル第１層４の径をバリアメタル第２層
５の径より大きく形成することによって、バンプ電極１
０の強度を向上させることができる。
の径はバリアメタル第２層５の径より大きく形成される
が、バリアメタル第１層４とバリアメタル第２層５との
接合強度及びバリアメタル第２層５と電極下地膜６との
接合強度に比較して、Ａｌパッド２及びパッシベーショ
ン膜３とバリアメタル第１層４との接合強度は小さいた
めに、バリアメタル第１層４の径をバリアメタル第２層
５の径より大きく形成することによって、バンプ電極１
０の強度を向上させることができる。
【００１９】即ち、図３にバリアメタル第１層４の径と
バンプ電極１０の剪断強度との関係を示すが、バリアメ
タル第１層４の径が大きくなると共に剪断強度も大きく
なることがわかる。よって、バリアメタル第１層４の径
をバリアメタル第２層５の径より大きく形成することに
よって、Ａｌパッド２及びパッシベーション膜３とバリ
アメタル第１層４との接合強度を向上させ、Ａｌパッド
２及びパッシベーション膜３とバリアメタル第１層４と
の間に剥離を生じさせることがなく、バンプ電極１０の
剪断強度を向上させることができる。
バンプ電極１０の剪断強度との関係を示すが、バリアメ
タル第１層４の径が大きくなると共に剪断強度も大きく
なることがわかる。よって、バリアメタル第１層４の径
をバリアメタル第２層５の径より大きく形成することに
よって、Ａｌパッド２及びパッシベーション膜３とバリ
アメタル第１層４との接合強度を向上させ、Ａｌパッド
２及びパッシベーション膜３とバリアメタル第１層４と
の間に剥離を生じさせることがなく、バンプ電極１０の
剪断強度を向上させることができる。
【００２０】また、図３に示されるようにＴｉから成る
バリアメタル第２層５の膜厚が５ｎｍ〜８０ｎｍではバ
ンプ電極１０の剪断強度がバリアメタル第１層４の径が
大きくなると共に大きくなるが、バリアメタル第２層５
の膜厚が８０ｎｍを越えるとバリアメタル第１層４の径
が大きくなるにもかかわらず、水素アニール処理による
Ｔｉ膜の脆化をもたらし、剪断強度が低下する。よっ
て、バリアメタル第２層５の膜厚を５ｎｍ〜８０ｎｍと
することにより、バンプ電極１０の剪断強度を一定レベ
ルに保持することができる。
バリアメタル第２層５の膜厚が５ｎｍ〜８０ｎｍではバ
ンプ電極１０の剪断強度がバリアメタル第１層４の径が
大きくなると共に大きくなるが、バリアメタル第２層５
の膜厚が８０ｎｍを越えるとバリアメタル第１層４の径
が大きくなるにもかかわらず、水素アニール処理による
Ｔｉ膜の脆化をもたらし、剪断強度が低下する。よっ
て、バリアメタル第２層５の膜厚を５ｎｍ〜８０ｎｍと
することにより、バンプ電極１０の剪断強度を一定レベ
ルに保持することができる。
【００２１】次に、バンプ電極１０の製造方法について
図２を用いて以下に説明する。まず、ウエハ基板１上に
配置された素子を結線するために、配線上にＡｌパッド
２を形成し、Ａｌパッド２の位置にＡｌパッド２の径よ
り小さい径のホール３’が設けられたＳｉＮから成るパ
ッシベーション膜３を、ウエハ基板１上の素子や配線を
保護するためにウエハ基板１及びＡｌパッド２上に形成
する（図２（ａ））。
図２を用いて以下に説明する。まず、ウエハ基板１上に
配置された素子を結線するために、配線上にＡｌパッド
２を形成し、Ａｌパッド２の位置にＡｌパッド２の径よ
り小さい径のホール３’が設けられたＳｉＮから成るパ
ッシベーション膜３を、ウエハ基板１上の素子や配線を
保護するためにウエハ基板１及びＡｌパッド２上に形成
する（図２（ａ））。
【００２２】続いて、ウエハ基板１のパッシベーション
膜３が形成された側の面上に、ＴｉＮをスパッタにて２
００ｎｍ〜３００ｎｍの膜厚で成膜し、バリアメタル第
１層４を形成し（電極根元部の第１層を形成する工
程）、その後、バリアメタル第１層４上にＴｉをスパッ
タにて５ｎｍ〜８０ｎｍの膜厚で成膜し、バリアメタル
第２層５を形成する（電極根元部の第１層を形成する工
程）。バリアメタル第２層５の形成後は、Ｃｕから成る
電極下地膜６を５００ｎｍ〜１０００ｎｍの膜厚で成膜
する（電極下地膜を形成する工程）（図２（ｂ））。
膜３が形成された側の面上に、ＴｉＮをスパッタにて２
００ｎｍ〜３００ｎｍの膜厚で成膜し、バリアメタル第
１層４を形成し（電極根元部の第１層を形成する工
程）、その後、バリアメタル第１層４上にＴｉをスパッ
タにて５ｎｍ〜８０ｎｍの膜厚で成膜し、バリアメタル
第２層５を形成する（電極根元部の第１層を形成する工
程）。バリアメタル第２層５の形成後は、Ｃｕから成る
電極下地膜６を５００ｎｍ〜１０００ｎｍの膜厚で成膜
する（電極下地膜を形成する工程）（図２（ｂ））。
【００２３】上記電極下地膜６の形成後、所定の位置に
所定の形状のバンプ電極１０を形成するために、レジス
ト７を電極下地膜６上に塗布した後、ホト工程により露
光、現像し、所定の位置に所定の形状のホト穴７’を形
成する（図２（ｃ））。このホト穴７’の形成された位
置に、メッキ（電界または無電界メッキ）により電極部
８を、例えば、Ｃｕ膜を硫酸銅メッキにより１０μｍ〜
５０μｍの膜厚に形成する（電極部を形成する工程）。
電極部８の形成後、電極部８上にハンダメッキを有機酸
浴、硼弗酸浴で施し、ハンダバンプ９を形成する（ハン
ダバンプを形成する工程）（図２（ｄ））。
所定の形状のバンプ電極１０を形成するために、レジス
ト７を電極下地膜６上に塗布した後、ホト工程により露
光、現像し、所定の位置に所定の形状のホト穴７’を形
成する（図２（ｃ））。このホト穴７’の形成された位
置に、メッキ（電界または無電界メッキ）により電極部
８を、例えば、Ｃｕ膜を硫酸銅メッキにより１０μｍ〜
５０μｍの膜厚に形成する（電極部を形成する工程）。
電極部８の形成後、電極部８上にハンダメッキを有機酸
浴、硼弗酸浴で施し、ハンダバンプ９を形成する（ハン
ダバンプを形成する工程）（図２（ｄ））。
【００２４】ハンダバンプ９の形成後、レジスト７を除
去する。続いて、Ｃｕのみ選択的にエッチングできるエ
ッチング液を用いて、Ｃｕ膜から成る電極下地膜６をエ
ッチングする。次に、エチレンジアミンテトラ４酢酸
（以下ＥＤＴＡと記す）系のＴｉエッチング液にてＴｉ
膜とＴｉＮ膜とを同時にエッチングする。
去する。続いて、Ｃｕのみ選択的にエッチングできるエ
ッチング液を用いて、Ｃｕ膜から成る電極下地膜６をエ
ッチングする。次に、エチレンジアミンテトラ４酢酸
（以下ＥＤＴＡと記す）系のＴｉエッチング液にてＴｉ
膜とＴｉＮ膜とを同時にエッチングする。
【００２５】ここで、Ｔｉエッチング液の液温は６０±
５°Ｃで、その液組成は、 ＥＤＴＡ ： １０ｇ〜２０ｇ ／Ｈ2 Ｏ １liter Ｈ2 Ｏ2 ： ２８０ｍｌ〜４４０ｍｌ／Ｈ2 Ｏ １liter ＮＨ4 ＯＨ ： ２４ｍｌ〜３６ｍｌ ／Ｈ2 Ｏ １liter である。
５°Ｃで、その液組成は、 ＥＤＴＡ ： １０ｇ〜２０ｇ ／Ｈ2 Ｏ １liter Ｈ2 Ｏ2 ： ２８０ｍｌ〜４４０ｍｌ／Ｈ2 Ｏ １liter ＮＨ4 ＯＨ ： ２４ｍｌ〜３６ｍｌ ／Ｈ2 Ｏ １liter である。
【００２６】６０°ＣにおけるＥＤＴＡ系Ｔｉエッチン
グ液のエッチング速度（縦方向）は、Ｔｉ膜の場合は
３．７５ｎｍ／ｓｅｃ、ＴｉＮ膜の場合は２．１５ｎｍ
／ｓｅｃであり、バリアメタル第１層４とバリアメタル
第２層５とを同一エッチング液に対するエッチング速度
の異なる材質で構成することより、特に、バリアメタル
第２層５をその下層のバリアメタル第１層４よりエッチ
ング速度の大きい材質で構成することにより、バリアメ
タル第２層５を電極部８と同径に、バリアメタル第１層
４を電極部８の径より８μｍ〜１２μｍだけ大きい径に
形成する。最後に、ハンダを熱処理によりリフローする
ことにより、バンプ電極１０が形成される（図２
（ｅ））。
グ液のエッチング速度（縦方向）は、Ｔｉ膜の場合は
３．７５ｎｍ／ｓｅｃ、ＴｉＮ膜の場合は２．１５ｎｍ
／ｓｅｃであり、バリアメタル第１層４とバリアメタル
第２層５とを同一エッチング液に対するエッチング速度
の異なる材質で構成することより、特に、バリアメタル
第２層５をその下層のバリアメタル第１層４よりエッチ
ング速度の大きい材質で構成することにより、バリアメ
タル第２層５を電極部８と同径に、バリアメタル第１層
４を電極部８の径より８μｍ〜１２μｍだけ大きい径に
形成する。最後に、ハンダを熱処理によりリフローする
ことにより、バンプ電極１０が形成される（図２
（ｅ））。
【００２７】上記に示されるように、バンプ電極１０の
電極根元部としてのバリアメタルを２層構造とし、エッ
チング速度の小さい材質を下層のバアリメタル第１層４
に配し、エッチング速度の大きい材質を上層のバリアメ
タル第２層５に配し、同一のＴｉエッチング液を用いて
エッチングすることにより、バリアメタル第２層５を電
極部８と同径に、バリアメタル第１層４を電極部８より
８μｍ〜１２μｍだけ大きい径に形成することができ、
これにより接合強度の小さいバリアメタル第１層４とＡ
ｌパッド２及びパッシベーション膜３との間の接合面積
を大きくとることができるため、バリアメタル第１層４
とＡｌパッド２及びパッシベーション膜３との間の強度
が向上し、剥離を起こすことがなく、バンプ電極１０の
剪断強度を向上させることができる。
電極根元部としてのバリアメタルを２層構造とし、エッ
チング速度の小さい材質を下層のバアリメタル第１層４
に配し、エッチング速度の大きい材質を上層のバリアメ
タル第２層５に配し、同一のＴｉエッチング液を用いて
エッチングすることにより、バリアメタル第２層５を電
極部８と同径に、バリアメタル第１層４を電極部８より
８μｍ〜１２μｍだけ大きい径に形成することができ、
これにより接合強度の小さいバリアメタル第１層４とＡ
ｌパッド２及びパッシベーション膜３との間の接合面積
を大きくとることができるため、バリアメタル第１層４
とＡｌパッド２及びパッシベーション膜３との間の強度
が向上し、剥離を起こすことがなく、バンプ電極１０の
剪断強度を向上させることができる。
【００２８】一方、バリアメタル第１層４とバリアメタ
ル第２層５との間及びバリアメタル第２層５と電極下地
膜６との間の接合面積は、バリアメタル第１層４とＡｌ
パッド２及びパッシベーション膜３との間の接合面積に
比べて小さいが、接合強度が大きいために、剥離を起こ
すことがなく、バンプ電極１０の剪断強度を保持するこ
とができる。また、上記方法を用いることにより、精度
よくバンプ電極１０を形成することができるため、その
強度のバラツキなく、高品質のバンプ電極１０の製造が
可能となる。
ル第２層５との間及びバリアメタル第２層５と電極下地
膜６との間の接合面積は、バリアメタル第１層４とＡｌ
パッド２及びパッシベーション膜３との間の接合面積に
比べて小さいが、接合強度が大きいために、剥離を起こ
すことがなく、バンプ電極１０の剪断強度を保持するこ
とができる。また、上記方法を用いることにより、精度
よくバンプ電極１０を形成することができるため、その
強度のバラツキなく、高品質のバンプ電極１０の製造が
可能となる。
【００２９】本実施例では、バリアメタル第１層４とし
てＴｉＮを用いたが、本発明はこれに限定されるもので
はなく、バリアメタル第２層５がＴｉの場合は、ＴｉＯ
2 、ＴｉＣ等のＴｉ合金でもよい。また、本実施例で
は、バリアメタル第２層５としてＴｉを用いたが、これ
に限定されるものではなく、Ｚｒを用いてもよく、その
場合にはバリアメタル第１層４にＺｒＯ2 、ＺｒＮ等を
用いてもよい。
てＴｉＮを用いたが、本発明はこれに限定されるもので
はなく、バリアメタル第２層５がＴｉの場合は、ＴｉＯ
2 、ＴｉＣ等のＴｉ合金でもよい。また、本実施例で
は、バリアメタル第２層５としてＴｉを用いたが、これ
に限定されるものではなく、Ｚｒを用いてもよく、その
場合にはバリアメタル第１層４にＺｒＯ2 、ＺｒＮ等を
用いてもよい。
【００３０】尚、本発明は、バリアメタル第１層４及び
バリアメタル第２層５は必ずしも上記組成に限定される
ものではなく、同一エッチング液に対するエッチング速
度の異なる材質を用い、下層のバリアメタル第１層４を
エッチング速度の小さい材質で構成し、上層のバリアメ
タル第２層５をエッチング速度の大きい材質で構成すれ
ばよく、その材質は限定しない。
バリアメタル第２層５は必ずしも上記組成に限定される
ものではなく、同一エッチング液に対するエッチング速
度の異なる材質を用い、下層のバリアメタル第１層４を
エッチング速度の小さい材質で構成し、上層のバリアメ
タル第２層５をエッチング速度の大きい材質で構成すれ
ばよく、その材質は限定しない。
【００３１】対象製品によっては（例えばＩＣカード、
液晶製品、携帯電話等）、ハンダバンプ９を必要しない
ものがあるが、Ｃｌ2 、ＢＣｌ3 、ＣＦ4 等で一括して
バリアメタル第１層４、バリアメタル第２層５、電極下
地膜６、電極部８をドライエッチングすれば、エッチン
グ速度はバリアメタル第１層４＜バリアメタル第２層５
であるため、所定の形状を得ることができる。また、本
実施例では、パッシベーション膜３をＳｉＮにて形成し
たが、本発明はこれに限定するものではなく、ＳｉＯ2
膜等の絶縁膜であればよい。
液晶製品、携帯電話等）、ハンダバンプ９を必要しない
ものがあるが、Ｃｌ2 、ＢＣｌ3 、ＣＦ4 等で一括して
バリアメタル第１層４、バリアメタル第２層５、電極下
地膜６、電極部８をドライエッチングすれば、エッチン
グ速度はバリアメタル第１層４＜バリアメタル第２層５
であるため、所定の形状を得ることができる。また、本
実施例では、パッシベーション膜３をＳｉＮにて形成し
たが、本発明はこれに限定するものではなく、ＳｉＯ2
膜等の絶縁膜であればよい。
【００３２】上記に示されるように、本発明によれば、
電極根元部を２層構造とし、エッチング速度の大きい材
質を電極根元部の第２層（上層）に配し、エッチング速
度の小さい材質を電極根元部の第１層（下層）に配し
て、同一のエッチング液を用いて第１層と第２層とのエ
ッチングを行い、第１層の径を電極部の径より８μｍ〜
１２μｍだけ大きく形成することにより、バンプ電極の
剪断強度を向上させることができると共に、精度よくバ
ンプ電極を形成することができるために、バンプ電極の
剪断強度にバラツキがなく、バンプ電極の高強度化、高
品質化が可能となる。また、電極根元部の第２層を５ｎ
ｍ〜８０ｎｍの膜厚のＴｉで成膜することにより、水素
アニール処理によってＴｉ膜が脆化することないため、
バンプ電極の剪断強度を一定レベルに保持することがで
きる。
電極根元部を２層構造とし、エッチング速度の大きい材
質を電極根元部の第２層（上層）に配し、エッチング速
度の小さい材質を電極根元部の第１層（下層）に配し
て、同一のエッチング液を用いて第１層と第２層とのエ
ッチングを行い、第１層の径を電極部の径より８μｍ〜
１２μｍだけ大きく形成することにより、バンプ電極の
剪断強度を向上させることができると共に、精度よくバ
ンプ電極を形成することができるために、バンプ電極の
剪断強度にバラツキがなく、バンプ電極の高強度化、高
品質化が可能となる。また、電極根元部の第２層を５ｎ
ｍ〜８０ｎｍの膜厚のＴｉで成膜することにより、水素
アニール処理によってＴｉ膜が脆化することないため、
バンプ電極の剪断強度を一定レベルに保持することがで
きる。
【図１】本発明に係わる第一実施例の構成を示した構造
図。
図。
【図２】バンプ電極の製造方法を示した模式図。
【図３】バリアメタル第１層の径の大きさ及びバリアメ
タル第２層の膜厚とバンプ電極の剪断強度との関係を示
した関係図。
タル第２層の膜厚とバンプ電極の剪断強度との関係を示
した関係図。
【図４】バンプ電極の径の大きさと強度との関係を示し
たグラフ。
たグラフ。
【図５】バンプ電極の径の大きさのバラツキと強度のバ
ラツキとの関係を示したグラフ。
ラツキとの関係を示したグラフ。
１ ウエハ基板 ２ Ａｌパッド（電極パッド） ３ パッシベーション膜（絶縁膜） ４ バリアメタル第１層（電極根元部第１層） ５ バリアメタル第２層（電極根元部第２層） ６ 電極下地膜 ７ レジスト ８ 電極部 ９ ハンダバンプ １０ バンプ電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 浩 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内 (72)発明者 真山 恵次 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内 (72)発明者 井野 功治 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内
Claims (6)
- 【請求項１】集積回路等から成る電子装置の基板上に形
成された電極パッドと、該電極パッドの位置に該電極パ
ッドの径より小さい径のホールを有し、該基板上に形成
された配線や素子の保護のための絶縁膜との上に形成さ
れ、該電子装置と外部との電気的接続を行うためのバン
プ電極であって、 前記電極パッド及び前記絶縁膜上に形成された金属膜か
ら成る電極根元部と、 前記電極根元部を構成する前記金属膜と異なる組成の金
属膜から成り、前記電極根元部上に形成された電極下地
膜と、 前記電極根元部を構成する前記金属膜と異なる組成の金
属膜から成り、前記電極下地膜上に形成された電極部
と、 ハンダから成り、前記電極部上に形成されたハンダバン
プとが順次積層形成されて構成され、 前記電極根元部を構成する前記金属膜の径は前記電極部
の径より大きく形成されたことを特徴とするバンプ電
極。 - 【請求項２】前記電極根元部を形成する前記金属膜は、
第１層と該第１層上に形成され該第１層のエッチング速
度より大きいエッチング速度の第２層とから成り、 前記第１層の径が前記電極部の径より大きく、前記第２
層の径が前記電極部の径と同一に形成されたことを特徴
とする請求項１に記載のバンプ電極。 - 【請求項３】前記電極根元部の前記第２層は、５ｎｍ〜
８０ｎｍの膜厚のＴｉで構成されたことを特徴とする請
求項２に記載のバンプ電極。 - 【請求項４】集積回路等から成る電子装置の基板上に形
成された電極パッドと、該電極パッドの位置に該電極パ
ッドの径より小さい径のホールを有し、該基板上に形成
された配線や素子の保護のための絶縁膜との上に形成さ
れ、該電子装置と外部との電気的接続を行うためのバン
プ電極の製造方法であって、 金属膜から成る電極根元部を前記電極パッド及び前記絶
縁膜上に形成する工程と、 前記電極根元部を構成する前記金属膜と異なる組成の金
属膜から成る電極下地膜を前記電極根元部上に形成する
工程と、 前記電極根元部を構成する前記金属膜と異なる組成の金
属膜から成る電極部を前記電極下地膜上に形成する工程
と、 ハンダから成るハンダバンプを前記電極部上に形成する
工程とを有し、 前記電極根元部を形成する前記工程では、前記電極根元
部の径を前記電極部の径より大きく形成することを特徴
とするバンプ電極の製造方法。 - 【請求項５】前記電極根元部を形成する前記工程は、前
記電極根元部として第１層を形成する工程と、該第１層
上に該第１層のエッチング速度より大きいエッチング速
度の第２層とを形成する工程とから成り、 前記第１層を形成する前記工程及び前記第２層を形成す
る前記工程は、同一のエッチング液を用い、 前記第２層を形成する前記工程は、前記第２層の径を前
記電極部の径と同一に形成し、 前記第１層を形成する前記工程は、前記第１層の径を前
記電極部の径より大きく形成することを特徴とする請求
項４に記載のバンプ電極の製造方法。 - 【請求項６】前記電極根元部の前記第２層を形成する前
記工程は、前記第２層をＴｉにて５ｎｍ〜８０ｎｍの膜
厚に形成することを特徴とする請求項５に記載のバンプ
電極の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03594295A JP3147698B2 (ja) | 1995-01-31 | 1995-01-31 | バンプ電極及びその製造方法 |
| US08/544,637 US5656858A (en) | 1994-10-19 | 1995-10-18 | Semiconductor device with bump structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03594295A JP3147698B2 (ja) | 1995-01-31 | 1995-01-31 | バンプ電極及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08213401A true JPH08213401A (ja) | 1996-08-20 |
| JP3147698B2 JP3147698B2 (ja) | 2001-03-19 |
Family
ID=12456065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03594295A Expired - Fee Related JP3147698B2 (ja) | 1994-10-19 | 1995-01-31 | バンプ電極及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3147698B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6369490B1 (en) * | 1999-04-28 | 2002-04-09 | Murata Manufacturing Co., Ltd | Surface acoustic wave device having bump electrodes |
| KR100342897B1 (ko) * | 1998-09-17 | 2002-07-02 | 가네꼬 히사시 | 반도체 디바이스 및 그 제조 방법 |
| DE10146353A1 (de) * | 2001-09-20 | 2003-04-30 | Advanced Micro Devices Inc | Eine Lötperlenstruktur und ein Verfahren zur Herstellung derselben |
| JP2006315895A (ja) * | 2005-05-11 | 2006-11-24 | Furukawa Co Ltd | Ｉｉｉ族窒化物半導体層の形成方法、ｉｉｉ族窒化物半導体基板の製造方法およびｉｉｉ族窒化物半導体基板 |
-
1995
- 1995-01-31 JP JP03594295A patent/JP3147698B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100342897B1 (ko) * | 1998-09-17 | 2002-07-02 | 가네꼬 히사시 | 반도체 디바이스 및 그 제조 방법 |
| US6424036B1 (en) | 1998-09-17 | 2002-07-23 | Nec Corporation | Semiconductor device and method for manufacturing the same |
| US6369490B1 (en) * | 1999-04-28 | 2002-04-09 | Murata Manufacturing Co., Ltd | Surface acoustic wave device having bump electrodes |
| DE10146353A1 (de) * | 2001-09-20 | 2003-04-30 | Advanced Micro Devices Inc | Eine Lötperlenstruktur und ein Verfahren zur Herstellung derselben |
| US6639314B2 (en) * | 2001-09-20 | 2003-10-28 | Advanced Micro Devices, Inc. | Solder bump structure and a method of forming the same |
| DE10146353B4 (de) * | 2001-09-20 | 2007-08-16 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur |
| JP2006315895A (ja) * | 2005-05-11 | 2006-11-24 | Furukawa Co Ltd | Ｉｉｉ族窒化物半導体層の形成方法、ｉｉｉ族窒化物半導体基板の製造方法およびｉｉｉ族窒化物半導体基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3147698B2 (ja) | 2001-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI298531B (en) | Bump structure | |
| US6548891B2 (en) | Semiconductor device and production process thereof | |
| US5492235A (en) | Process for single mask C4 solder bump fabrication | |
| EP0382080B1 (en) | Bump structure for reflow bonding of IC devices | |
| US6015505A (en) | Process improvements for titanium-tungsten etching in the presence of electroplated C4's | |
| TW200416305A (en) | Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer | |
| TW200915455A (en) | Solder bump with inner core pillar in semiconductor package | |
| USRE49286E1 (en) | Method of making flip chip | |
| JP2001351940A (ja) | Ｉｃチップにおいて銅相互接続配線 | |
| JP5064632B2 (ja) | 相互接続構造を形成するための方法及び装置 | |
| WO2013192054A1 (en) | Semiconductor chip with expansive underbump metallization structures | |
| JP2003324120A (ja) | 接続端子及びその製造方法並びに半導体装置及びその製造方法 | |
| JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
| US6448171B1 (en) | Microelectronic fabrication having formed therein terminal electrode structure providing enhanced passivation and enhanced bondability | |
| US20040222520A1 (en) | Integrated circuit package with flat metal bump and manufacturing method therefor | |
| TW200910557A (en) | Under bump metallization structure having a seed layer for electroless nickel deposition | |
| USRE48422E1 (en) | Method of making flip chip | |
| JP2005057264A (ja) | パッケージ化された電気構造およびその製造方法 | |
| JPH08213401A (ja) | バンプ電極及びその製造方法 | |
| JPS636850A (ja) | 電子部品の製造方法 | |
| JPH11186309A (ja) | 半導体装置および半導体装置の製造方法 | |
| US7361581B2 (en) | High surface area aluminum bond pad for through-wafer connections to an electronic package | |
| JP2721580B2 (ja) | 半導体装置の製造方法 | |
| JPH04217323A (ja) | 半導体装置用バンプ電極の製造方法 | |
| JP2006120803A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |