JPH08213472A - スイッチ回路 - Google Patents
スイッチ回路Info
- Publication number
- JPH08213472A JPH08213472A JP7015991A JP1599195A JPH08213472A JP H08213472 A JPH08213472 A JP H08213472A JP 7015991 A JP7015991 A JP 7015991A JP 1599195 A JP1599195 A JP 1599195A JP H08213472 A JPH08213472 A JP H08213472A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- signal
- switch
- switch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 高いアイソレーション特性を有すると共に、
容易に製造でき、小型化が可能なスイッチ回路を提供す
ることを目的とする。 【構成】 単体スイッチ１０と単体スイッチ１１との
間、および単体スイッチ２０と単体２１との間のトラン
ジスタ層１０２にそれぞれトランジスタからなる遮蔽体
１００が設けられている。この遮蔽体１００は上記各単
体スイッチを構成するトランジスタと同一の製造プロセ
スにより形成されたトランジスタ構造を有し、コレクタ
層１２２、ベース層１２１およびエミッタ層１２０から
概略構成されている。これら各層は第１の配線層１０３
に置かれたコレクタ電極１３２、ベース電極１３１およ
びエミッタ電極１３０にそれぞれ接続されている。
容易に製造でき、小型化が可能なスイッチ回路を提供す
ることを目的とする。 【構成】 単体スイッチ１０と単体スイッチ１１との
間、および単体スイッチ２０と単体２１との間のトラン
ジスタ層１０２にそれぞれトランジスタからなる遮蔽体
１００が設けられている。この遮蔽体１００は上記各単
体スイッチを構成するトランジスタと同一の製造プロセ
スにより形成されたトランジスタ構造を有し、コレクタ
層１２２、ベース層１２１およびエミッタ層１２０から
概略構成されている。これら各層は第１の配線層１０３
に置かれたコレクタ電極１３２、ベース電極１３１およ
びエミッタ電極１３０にそれぞれ接続されている。
Description
【０００１】
【産業上の利用分野】本発明は、入力信号を任意の出力
に切り替えて出力するスイッチ回路に関し、特に主信号
と不要信号（漏洩信号）とのアイソレーション特性の良
好なスイッチ回路に関するものである。
に切り替えて出力するスイッチ回路に関し、特に主信号
と不要信号（漏洩信号）とのアイソレーション特性の良
好なスイッチ回路に関するものである。
【０００２】
【従来の技術】図９は従来のスイッチ回路のうち、多入
力多出力スイッチ回路の回路構成を示すもので、（ａ）
は平面図であり、（ｂ）は（ａ）のＢＢ′線に沿う断面
図であり、（ｃ）は（ａ）のＣＣ′線に沿う断面図であ
る。
力多出力スイッチ回路の回路構成を示すもので、（ａ）
は平面図であり、（ｂ）は（ａ）のＢＢ′線に沿う断面
図であり、（ｃ）は（ａ）のＣＣ′線に沿う断面図であ
る。
【０００３】まず、図９の（ａ）を参照しながら、従来
の多入力多出力スイッチ回路の信号切り替え動作を説明
する。図９の（ａ）には入力端子数が２、出力端子数が
２の場合のスイッチ回路が示されている。
の多入力多出力スイッチ回路の信号切り替え動作を説明
する。図９の（ａ）には入力端子数が２、出力端子数が
２の場合のスイッチ回路が示されている。
【０００４】第１の入力端子１から入力される信号は、
第１の１入力多出力スイッチ１０に入力され、第１の出
力端子２に接続された第１の多入力１出力スイッチ２０
への接続経路か、または第２の出力端子４に接続された
第２の多入力１出力スイッチ２１の接続経路が選択され
る。
第１の１入力多出力スイッチ１０に入力され、第１の出
力端子２に接続された第１の多入力１出力スイッチ２０
への接続経路か、または第２の出力端子４に接続された
第２の多入力１出力スイッチ２１の接続経路が選択され
る。
【０００５】第１の出力端子２が選択された場合には、
第１の多入力１出力スイッチ２０が第１の１入力多出力
スイッチ１０の接続経路を選択する。また、第２の出力
端子４が選択された場合には、第２の多入力１出力スイ
ッチ２１が第１の１入力多出力スイッチ１０を選択す
る。このように第１の入力端子１に入力される信号は、
第１の出力端子２または第２の出力端子４に出力され
る。
第１の多入力１出力スイッチ２０が第１の１入力多出力
スイッチ１０の接続経路を選択する。また、第２の出力
端子４が選択された場合には、第２の多入力１出力スイ
ッチ２１が第１の１入力多出力スイッチ１０を選択す
る。このように第１の入力端子１に入力される信号は、
第１の出力端子２または第２の出力端子４に出力され
る。
【０００６】一方、第２の入力端子２から入力される信
号は、第２の１入力多出力スイッチ１１に入力され、第
１の出力端子２に接続された第１の多入力１出力スイッ
チ２０の接続経路か、または第２の出力端子４に接続さ
れた第２の多入力１出力スイッチ２１の接続経路が選択
される。
号は、第２の１入力多出力スイッチ１１に入力され、第
１の出力端子２に接続された第１の多入力１出力スイッ
チ２０の接続経路か、または第２の出力端子４に接続さ
れた第２の多入力１出力スイッチ２１の接続経路が選択
される。
【０００７】第１の出力端子２が選択された場合には、
第１の多入力１出力スイッチ２０が第２の１入力多出力
スイッチ１１を選択する。また、第２の出力端子４が選
択された場合には、第２の多入力１出力スイッチ２１が
第２の１入力多出力スイッチ１１を選択する。このよう
に第２の入力端子３に入力される信号も第１の出力端子
２または第２の出力端子４に出力される。
第１の多入力１出力スイッチ２０が第２の１入力多出力
スイッチ１１を選択する。また、第２の出力端子４が選
択された場合には、第２の多入力１出力スイッチ２１が
第２の１入力多出力スイッチ１１を選択する。このよう
に第２の入力端子３に入力される信号も第１の出力端子
２または第２の出力端子４に出力される。
【０００８】上述の説明では、１つの入力端子に入力す
る信号が１つの出力端子にのみ出力される場合を説明し
たが、１つの入力端子に入力する信号を複数の出力端子
に出力するために１入力多出力スイッチ１０または１１
が複数の１入力多出力スイッチの出力端子を選択する場
合もあり、また複数の入力端子に入力する信号を１つの
出力端子に出力するために多入力１出力スイッチ２０ま
たは２１が複数の入力端子を選択する場合もある。
る信号が１つの出力端子にのみ出力される場合を説明し
たが、１つの入力端子に入力する信号を複数の出力端子
に出力するために１入力多出力スイッチ１０または１１
が複数の１入力多出力スイッチの出力端子を選択する場
合もあり、また複数の入力端子に入力する信号を１つの
出力端子に出力するために多入力１出力スイッチ２０ま
たは２１が複数の入力端子を選択する場合もある。
【０００９】さらに、複数の入力端子に入力する信号を
複数の出力端子に出力するために、上記１入力多出力ス
イッチ１０または１１が複数の出力端子を選択し、かつ
上記多入力１出力スイッチ２０または２１が複数の入力
端子を選択する場合もある。
複数の出力端子に出力するために、上記１入力多出力ス
イッチ１０または１１が複数の出力端子を選択し、かつ
上記多入力１出力スイッチ２０または２１が複数の入力
端子を選択する場合もある。
【００１０】入力端子数が３以上で出力端子数が３以上
の場合、またはｍ≠ｎの場合の多入力多出力スイッチ回
路の動作も上記と同様である。
の場合、またはｍ≠ｎの場合の多入力多出力スイッチ回
路の動作も上記と同様である。
【００１１】次に、図９の（ｂ）および（ｃ）を参照し
ながら従来の多入力多出力スイッチ回路の構造を説明す
る。
ながら従来の多入力多出力スイッチ回路の構造を説明す
る。
【００１２】多くのトランジスタを半導体製造プロセス
により集積化して１つの基板上に多入力多出力スイッチ
回路を構成する場合には、図９の（ｂ）および（ｃ）に
示すように、例えばシリコン基板等の基板１０１上にト
ランジスタ層１０２が形成され、さらにその上には第１
の配線層１０３および第２の配線層１０４が形成されて
いる。配線層は少なくとも１層以上形成されている。
により集積化して１つの基板上に多入力多出力スイッチ
回路を構成する場合には、図９の（ｂ）および（ｃ）に
示すように、例えばシリコン基板等の基板１０１上にト
ランジスタ層１０２が形成され、さらにその上には第１
の配線層１０３および第２の配線層１０４が形成されて
いる。配線層は少なくとも１層以上形成されている。
【００１３】基板１０１上のトランジスタ層１０２には
単体スイッチ（１入力多出力スイッチまたは多入力１出
力スイッチ）１０，１１，２０および２１が形成されて
おり、これらは、単体スイッチを構成する複数のトラン
ジスタが集合したものとも考えられる。
単体スイッチ（１入力多出力スイッチまたは多入力１出
力スイッチ）１０，１１，２０および２１が形成されて
おり、これらは、単体スイッチを構成する複数のトラン
ジスタが集合したものとも考えられる。
【００１４】図９の（ｂ）には単体スイッチを構成して
いる複数のトランジスタのうちの１つが例に拡大して詳
細に示されている。通常、トランジスタ製造プロセスに
より基板１０１上にコレクタ層１２２、ベース層１２１
およびエミッタ層１２０の順に積層されてトランジスタ
を構成する。このトランジスタが複数個集まって各単体
スイッチ１０，１１，２０および２１を構成する。
いる複数のトランジスタのうちの１つが例に拡大して詳
細に示されている。通常、トランジスタ製造プロセスに
より基板１０１上にコレクタ層１２２、ベース層１２１
およびエミッタ層１２０の順に積層されてトランジスタ
を構成する。このトランジスタが複数個集まって各単体
スイッチ１０，１１，２０および２１を構成する。
【００１５】ところで、入力端子に入力される１つの入
力信号レベルに対して、該入力信号が目的外（選択した
以外）の出力端子に出力されることにより生じる漏洩信
号レベルとの比は「アイソレーション値」として定義さ
れ、このアイソレーション値（＝漏洩信号レベル１入力
信号レベル）が小さい程、アイソレーション特性は良好
であると評価される。
力信号レベルに対して、該入力信号が目的外（選択した
以外）の出力端子に出力されることにより生じる漏洩信
号レベルとの比は「アイソレーション値」として定義さ
れ、このアイソレーション値（＝漏洩信号レベル１入力
信号レベル）が小さい程、アイソレーション特性は良好
であると評価される。
【００１６】多くのトランジスタを半導体製造プロセス
により集積化して１つの基板上に構成した多入力多出力
スイッチ回路においては、トランジスタ間の距離が小さ
いために、１つの経路に使用する単体スイッチを構成す
るトランジスタから、隣接する単体スイッチを構成する
トランジスタ、または他の経路に使用する単体スイッチ
を構成するトランジスタへ、トランジスタ層を介して信
号が漏洩する。このため、他の経路に主信号が漏洩する
ことにより目的外の出力端子から主信号が出力されるこ
とになるため、多入力多出力スイッチ回路のアイソレー
ション特性が劣化するという欠点があった。
により集積化して１つの基板上に構成した多入力多出力
スイッチ回路においては、トランジスタ間の距離が小さ
いために、１つの経路に使用する単体スイッチを構成す
るトランジスタから、隣接する単体スイッチを構成する
トランジスタ、または他の経路に使用する単体スイッチ
を構成するトランジスタへ、トランジスタ層を介して信
号が漏洩する。このため、他の経路に主信号が漏洩する
ことにより目的外の出力端子から主信号が出力されるこ
とになるため、多入力多出力スイッチ回路のアイソレー
ション特性が劣化するという欠点があった。
【００１７】これを改善してアイソレーション特性を向
上させるためには、各入出力経路に使用する単体スイッ
チ間隔を広げなくてはならず、多入力多出力スイッチ回
路全体の大きさが大きくなり、かつ製造コストが増加す
るという欠点があった。
上させるためには、各入出力経路に使用する単体スイッ
チ間隔を広げなくてはならず、多入力多出力スイッチ回
路全体の大きさが大きくなり、かつ製造コストが増加す
るという欠点があった。
【００１８】このため、単体スイッチ間のトランジスタ
層内に埋め込んだ導体により漏洩信号を遮断することに
より、単体スイッチ間の間隔を広げずにアイソレーショ
ン特性を向上させようとする試みもあるが、導体をトラ
ンジスタ層の中深くまで埋め込むことは高度なプロセス
技術を要する不都合がある。
層内に埋め込んだ導体により漏洩信号を遮断することに
より、単体スイッチ間の間隔を広げずにアイソレーショ
ン特性を向上させようとする試みもあるが、導体をトラ
ンジスタ層の中深くまで埋め込むことは高度なプロセス
技術を要する不都合がある。
【００１９】
【発明が解決しようとする課題】本発明の目的は、上記
の欠点を解決し、従来よりも主信号と漏洩信号との比
（アイソレーション値）を向上させると共に、容易に製
造でき、小型化が可能なスイッチ回路を提供することに
ある。
の欠点を解決し、従来よりも主信号と漏洩信号との比
（アイソレーション値）を向上させると共に、容易に製
造でき、小型化が可能なスイッチ回路を提供することに
ある。
【００２０】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、スイッチ回路であって、複
数の入力端子と、複数の出力端子と、前記各入力端子に
入力される信号を前記いずれの出力端子からも出力可能
に入出力状態を切り替える複数の単体スイッチと、該単
体スイッチ間に設けられ、かつ漏洩信号を遮断するトラ
ンジスタからなる漏洩信号遮蔽手段とを含むことを特徴
とする。
に、請求項１記載の発明は、スイッチ回路であって、複
数の入力端子と、複数の出力端子と、前記各入力端子に
入力される信号を前記いずれの出力端子からも出力可能
に入出力状態を切り替える複数の単体スイッチと、該単
体スイッチ間に設けられ、かつ漏洩信号を遮断するトラ
ンジスタからなる漏洩信号遮蔽手段とを含むことを特徴
とする。
【００２１】また、請求項２記載の発明は、スイッチ回
路であって、１つの入力端子と、複数の出力端子と、前
記入力端子に入力される信号を前記いずれの出力端子か
らも出力可能に入出力状態を切り替える複数の単体スイ
ッチと、該単体スイッチ間に設けられ、かつ漏洩信号を
遮断するトランジスタからなる漏洩信号遮蔽手段とを含
むことを特徴とする。
路であって、１つの入力端子と、複数の出力端子と、前
記入力端子に入力される信号を前記いずれの出力端子か
らも出力可能に入出力状態を切り替える複数の単体スイ
ッチと、該単体スイッチ間に設けられ、かつ漏洩信号を
遮断するトランジスタからなる漏洩信号遮蔽手段とを含
むことを特徴とする。
【００２２】さらに、請求項３記載の発明は、スイッチ
回路であって、複数の入力端子と、１つの出力端子と、
前記各入力端子に入力される信号を前記出力端子から出
力可能に入出力状態を切り替える複数の単体スイッチ
と、該単体スイッチ間に設けられ、かつ漏洩信号を遮断
するトランジスタからなる漏洩信号遮蔽手段とを含むこ
とを特徴とする。
回路であって、複数の入力端子と、１つの出力端子と、
前記各入力端子に入力される信号を前記出力端子から出
力可能に入出力状態を切り替える複数の単体スイッチ
と、該単体スイッチ間に設けられ、かつ漏洩信号を遮断
するトランジスタからなる漏洩信号遮蔽手段とを含むこ
とを特徴とする。
【００２３】ここで、前記単体スイッチは、前記１つの
入力端子から入力する信号を複数の経路に切り替え接続
する１入力多出力スイッチと、該１入力多出力スイッチ
により複数の経路に接続される信号を前記１つの出力端
子に切り替え接続する多入力１出力スイッチとを含むも
のでもよい。
入力端子から入力する信号を複数の経路に切り替え接続
する１入力多出力スイッチと、該１入力多出力スイッチ
により複数の経路に接続される信号を前記１つの出力端
子に切り替え接続する多入力１出力スイッチとを含むも
のでもよい。
【００２４】さらに、前記複数の単体スイッチは同一の
基板上に設けられていてもよい。
基板上に設けられていてもよい。
【００２５】
【作用】本発明においては、トランジスタ層に形成され
た単体スイッチ間に配したトランジスタからなる遮蔽体
により、トランジスタ層を介して漏洩する信号を遮断
し、この漏洩信号による他経路に使用される単体スイッ
チへの影響を抑制することができる。遮蔽体により、主
信号はトランジスタ層を介して選択外経路へ漏洩するこ
とがないため、多入力多出力スイッチ回路のアイソレー
ション特性およびＯＮ−ＯＦＦ比を向上させることがで
きる。
た単体スイッチ間に配したトランジスタからなる遮蔽体
により、トランジスタ層を介して漏洩する信号を遮断
し、この漏洩信号による他経路に使用される単体スイッ
チへの影響を抑制することができる。遮蔽体により、主
信号はトランジスタ層を介して選択外経路へ漏洩するこ
とがないため、多入力多出力スイッチ回路のアイソレー
ション特性およびＯＮ−ＯＦＦ比を向上させることがで
きる。
【００２６】ここで、ＯＮ−ＯＦＦ比とは、主信号を１
つの出力端子に出力した場合の信号レベルと他の出力端
子に出力した場合の該１つの出力端子に現われる信号レ
ベルとの比をいう。
つの出力端子に出力した場合の信号レベルと他の出力端
子に出力した場合の該１つの出力端子に現われる信号レ
ベルとの比をいう。
【００２７】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【００２８】（実施例１）図１は本発明の多入力多出力
スイッチ回路の第１の実施例の構成を示す図であり、
（ａ）は平面図であり、（ｂ）は（ａ）のＢＢ′線に沿
う断面図である。また、図２は図１に示す本実施例の動
作原理を説明するためのもので、（ａ）は平面図であ
り、（ｂ）は（ａ）のＢＢ′線に沿う断面図である。
スイッチ回路の第１の実施例の構成を示す図であり、
（ａ）は平面図であり、（ｂ）は（ａ）のＢＢ′線に沿
う断面図である。また、図２は図１に示す本実施例の動
作原理を説明するためのもので、（ａ）は平面図であ
り、（ｂ）は（ａ）のＢＢ′線に沿う断面図である。
【００２９】本実施例に係る多入力多出力スイッチ回路
（以下、単にスイッチ回路ともいう）の各構成要素が図
９に示した従来のスイッチ回路の各構成要素と共通する
場合には、同一符号を付し、その部分の説明を省略す
る。
（以下、単にスイッチ回路ともいう）の各構成要素が図
９に示した従来のスイッチ回路の各構成要素と共通する
場合には、同一符号を付し、その部分の説明を省略す
る。
【００３０】本実施例の特徴は、図１の（ｂ）に示すよ
うに単体スイッチ１０と単体スイッチ１１との間、およ
び単体スイッチ２０と単体２１との間のトランジスタ層
１０２にそれぞれトランジスタからなる遮蔽体１００が
設けられている点にある。この遮蔽体１００は、上記各
単体スイッチを構成するトランジスタと同一の製造プロ
セスにより形成されたトランジスタ構造を有し、コレク
タ層１２２、ベース層１２１およびエミッタ層１２０か
ら概略構成されている。これら各層は第１の配線層１０
３に置かれたコレクタ電極１３２、ベース電極１３１お
よびエミッタ電極１３０にそれぞれ接続されている。
うに単体スイッチ１０と単体スイッチ１１との間、およ
び単体スイッチ２０と単体２１との間のトランジスタ層
１０２にそれぞれトランジスタからなる遮蔽体１００が
設けられている点にある。この遮蔽体１００は、上記各
単体スイッチを構成するトランジスタと同一の製造プロ
セスにより形成されたトランジスタ構造を有し、コレク
タ層１２２、ベース層１２１およびエミッタ層１２０か
ら概略構成されている。これら各層は第１の配線層１０
３に置かれたコレクタ電極１３２、ベース電極１３１お
よびエミッタ電極１３０にそれぞれ接続されている。
【００３１】本実施例の特徴である遮蔽体の存在により
生じる構成および効果上の差違を除いて、本実施例の動
作原理は図９に示した従来の回路と基本的に共通であ
る。
生じる構成および効果上の差違を除いて、本実施例の動
作原理は図９に示した従来の回路と基本的に共通であ
る。
【００３２】次に、図２の（ａ）および（ｂ）を参照し
て本実施例の遮蔽体による漏洩信号の遮蔽効果について
説明する。
て本実施例の遮蔽体による漏洩信号の遮蔽効果について
説明する。
【００３３】本実施例では、図９に示した従来例と同
様、入力端子数が２であり、出力端子数が２であるスイ
ッチ回路に関する。
様、入力端子数が２であり、出力端子数が２であるスイ
ッチ回路に関する。
【００３４】多入力多出力スイッチ回路においては、単
体スイッチから他の信号切り替え経路に使用する単体ス
イッチの方向に信号が漏洩する。例えば、図１（ｂ）で
は、単体スイッチ１０から単体スイッチ１１へ、または
単体スイッチ１１から単体スイッチ１０へ、トランジス
タ層１０２を介して信号が漏洩する。しかし、上記単体
スイッチ間にも存在する遮蔽体１００により漏洩した信
号は遮蔽される。この漏洩信号の流れは図２中に破線で
示されている。
体スイッチから他の信号切り替え経路に使用する単体ス
イッチの方向に信号が漏洩する。例えば、図１（ｂ）で
は、単体スイッチ１０から単体スイッチ１１へ、または
単体スイッチ１１から単体スイッチ１０へ、トランジス
タ層１０２を介して信号が漏洩する。しかし、上記単体
スイッチ間にも存在する遮蔽体１００により漏洩した信
号は遮蔽される。この漏洩信号の流れは図２中に破線で
示されている。
【００３５】遮蔽体１００は、エミッタ電極１３０、ベ
ース電極１３１、コレクタ電極１３２に接地電位を与え
ることにより接地電位になるため、漏洩信号は遮蔽体１
００により遮蔽または吸収され、他経路に使用する単体
スイッチへの信号の漏洩を阻止することができる。
ース電極１３１、コレクタ電極１３２に接地電位を与え
ることにより接地電位になるため、漏洩信号は遮蔽体１
００により遮蔽または吸収され、他経路に使用する単体
スイッチへの信号の漏洩を阻止することができる。
【００３６】遮蔽体として用いたトランジスタは単体ス
イッチと同一の半導体製造プロセスにより形成可能であ
るため、単体スイッチとは異なる製造プロセスにより形
成される従来の導体の場合と比べて容易に製造すること
ができる利点がある。上記遮蔽体１００は、同一の半導
体製造プロセスにより形成可能であるので、単体スイッ
チの厚さと同程度の厚さで形成可能である。導体よりも
厚く大きく形成可能であるため、遮蔽体１００の遮蔽効
果は導体に比べて大きい。従って、第１の出力端子２ま
たは第２の出力端子４にはトランジスタ層１０２を介し
て漏洩する信号は出力されず、スイッチ回路のアイソレ
ーション特性の向上を図れる。
イッチと同一の半導体製造プロセスにより形成可能であ
るため、単体スイッチとは異なる製造プロセスにより形
成される従来の導体の場合と比べて容易に製造すること
ができる利点がある。上記遮蔽体１００は、同一の半導
体製造プロセスにより形成可能であるので、単体スイッ
チの厚さと同程度の厚さで形成可能である。導体よりも
厚く大きく形成可能であるため、遮蔽体１００の遮蔽効
果は導体に比べて大きい。従って、第１の出力端子２ま
たは第２の出力端子４にはトランジスタ層１０２を介し
て漏洩する信号は出力されず、スイッチ回路のアイソレ
ーション特性の向上を図れる。
【００３７】また、本実施例におけるスイッチ回路の構
成では、信号漏洩が大きい部分でかつ多入力多出力スイ
ッチ回路のアイソレーション特性を劣化させる部分につ
いてのみ、限定的に遮蔽体１００を設けることにより漏
洩信号を効率よく遮蔽することができる。
成では、信号漏洩が大きい部分でかつ多入力多出力スイ
ッチ回路のアイソレーション特性を劣化させる部分につ
いてのみ、限定的に遮蔽体１００を設けることにより漏
洩信号を効率よく遮蔽することができる。
【００３８】なお、上記実施例では、入力端子数および
出力端子数が共に２であるスイッチ回路を例にとって説
明したが、入力端子数および出力端子数が共に３以上の
場合、またはｍ≠ｎであるｍ入力ｎ出力スイッチ回路の
場合でも同様である。
出力端子数が共に２であるスイッチ回路を例にとって説
明したが、入力端子数および出力端子数が共に３以上の
場合、またはｍ≠ｎであるｍ入力ｎ出力スイッチ回路の
場合でも同様である。
【００３９】（実施例２）図３は、本発明のスイッチ回
路の第２の実施例の構成を示すもので、（ａ）は平面図
であり、（ｂ）は（ａ）のＢＢ′線に沿う断面図であ
る。
路の第２の実施例の構成を示すもので、（ａ）は平面図
であり、（ｂ）は（ａ）のＢＢ′線に沿う断面図であ
る。
【００４０】本実施例の特徴は、縦続接続した単体スイ
ッチ１０と２０との間、および単体スイッチ１１と２１
との間にそれぞれ遮蔽体１００が設けられている点にあ
る。
ッチ１０と２０との間、および単体スイッチ１１と２１
との間にそれぞれ遮蔽体１００が設けられている点にあ
る。
【００４１】このような構成においては、遮蔽体１００
により単体スイッチ１０と２０との間、および単体スイ
ッチ１１と２１との間においてトランジスタ層１０２を
介して流れる漏洩信号を遮蔽することができる。
により単体スイッチ１０と２０との間、および単体スイ
ッチ１１と２１との間においてトランジスタ層１０２を
介して流れる漏洩信号を遮蔽することができる。
【００４２】また、本実施例の構成と先の実施例の構成
とを組み合わせることにより、上記四つの単体スイッチ
間の漏洩信号の遮蔽をより確実なものとすることができ
る。
とを組み合わせることにより、上記四つの単体スイッチ
間の漏洩信号の遮蔽をより確実なものとすることができ
る。
【００４３】（実施例３）図４は、本発明のスイッチ回
路の第３の実施例の構成を示すもので、（ａ）は平面図
であり、（ｂ）は（ａ）のＢＢ′線に沿う断面図であ
る。
路の第３の実施例の構成を示すもので、（ａ）は平面図
であり、（ｂ）は（ａ）のＢＢ′線に沿う断面図であ
る。
【００４４】本実施例の特徴は、先の実施例１の構成を
多入力多出力スイッチ回路に拡張し、複数の接続経路の
うち、隣接する接続経路の単体スイッチ間にそれぞれ遮
蔽体１００が設けられた点にある。
多入力多出力スイッチ回路に拡張し、複数の接続経路の
うち、隣接する接続経路の単体スイッチ間にそれぞれ遮
蔽体１００が設けられた点にある。
【００４５】このような大型のスイッチ回路であって
も、上記のように単体スイッチ間に遮蔽体１００を配し
たことにより、単体スイッチ間の間隔を小さくして漏洩
信号の影響を排除することができる。
も、上記のように単体スイッチ間に遮蔽体１００を配し
たことにより、単体スイッチ間の間隔を小さくして漏洩
信号の影響を排除することができる。
【００４６】（実施例４）図５は、本発明のスイッチ回
路の第４の実施例の構成を示す平面図である。
路の第４の実施例の構成を示す平面図である。
【００４７】本実施例の特徴は、先の実施例１の基本的
構成のうち、出力端子側の単体スイッチ２０および２１
を合成器３０および３１に代えて配置した点にある。
構成のうち、出力端子側の単体スイッチ２０および２１
を合成器３０および３１に代えて配置した点にある。
【００４８】合成器３０および３１は、入力してくる信
号を１つの合成器出力端子に合成して出力するため、信
号の接続の流れとしては複数の信号を同時に出力する。
号を１つの合成器出力端子に合成して出力するため、信
号の接続の流れとしては複数の信号を同時に出力する。
【００４９】本実施例では、入力端子数が２で、出力端
子数が２のスイッチ回路を例に説明したが、先の実施例
３のように任意の端子数でも実現可能である。
子数が２のスイッチ回路を例に説明したが、先の実施例
３のように任意の端子数でも実現可能である。
【００５０】（実施例５）図６は、本発明のスイッチ回
路の第５の実施例の構成を示す平面図である。
路の第５の実施例の構成を示す平面図である。
【００５１】本実施例の特徴は、先の実施例１の基本的
構成のうち、入力端子側の単体スイッチ１０および１１
を分配器４０および４１に代えて配置した点にある。
構成のうち、入力端子側の単体スイッチ１０および１１
を分配器４０および４１に代えて配置した点にある。
【００５２】分配器４０および４１は、入力してくる信
号を複数の分配器出力端子に分配して出力するため、信
号の接続の流れとしては１つの信号を同時に複数の接続
経路に出力する。
号を複数の分配器出力端子に分配して出力するため、信
号の接続の流れとしては１つの信号を同時に複数の接続
経路に出力する。
【００５３】本実施例では、入力端子数が２で、出力端
子数が２のスイッチ回路を例に説明したが、先の実施例
３のように任意の端子数でも実現可能である。
子数が２のスイッチ回路を例に説明したが、先の実施例
３のように任意の端子数でも実現可能である。
【００５４】（実施例６）図７は、本発明のスイッチ回
路の第６の実施例の構成を示す平面図である。
路の第６の実施例の構成を示す平面図である。
【００５５】本実施例の特徴は、隣接する接続経路間を
遮断するように、単体スイッチ１０および２０と、単体
スイッチ１１および２１との間に１つの長尺の遮蔽体１
００が設けられている点にある。
遮断するように、単体スイッチ１０および２０と、単体
スイッチ１１および２１との間に１つの長尺の遮蔽体１
００が設けられている点にある。
【００５６】（実施例７）図８は、本発明のスイッチ回
路の第７の実施例の構成を示すもので、（ａ）は平面図
であり、（ｂ）は（ａ）のＢＢ′線に沿う断面図であ
り、（ｃ）は（ａ）のＣＣ′線に沿う断面図である。
路の第７の実施例の構成を示すもので、（ａ）は平面図
であり、（ｂ）は（ａ）のＢＢ′線に沿う断面図であ
り、（ｃ）は（ａ）のＣＣ′線に沿う断面図である。
【００５７】本実施例の特徴は、図８の（ａ）に示すよ
うに各単体スイッチ１０，１１，２０および２１の周囲
を囲むように遮蔽体１００が設けられている点にある。
うに各単体スイッチ１０，１１，２０および２１の周囲
を囲むように遮蔽体１００が設けられている点にある。
【００５８】本実施例においては、単体スイッチから他
の単体スイッチへの漏洩信号を阻止できるので、多入力
多出力スイッチ回路のアイソレーション特性を向上させ
ることができる。
の単体スイッチへの漏洩信号を阻止できるので、多入力
多出力スイッチ回路のアイソレーション特性を向上させ
ることができる。
【００５９】
【発明の効果】以上説明したように、本発明によれば、
単体スイッチ間にトランジスタで構成した遮蔽体を配置
することにより、トランジスタ層を介して単体スイッチ
間を漏洩する信号を遮断することができるので、高いア
イソレーション特性を有する多入力多出力スイッチ回路
を実現することができる。
単体スイッチ間にトランジスタで構成した遮蔽体を配置
することにより、トランジスタ層を介して単体スイッチ
間を漏洩する信号を遮断することができるので、高いア
イソレーション特性を有する多入力多出力スイッチ回路
を実現することができる。
【００６０】また、本発明によれば、遮蔽体により単体
スイッチ間の漏洩信号を効率よく遮蔽できるので、単体
スイッチ間の間隔を小さくでき、多入力多出力スイッチ
回路を小型化することできる利点も有する。
スイッチ間の漏洩信号を効率よく遮蔽できるので、単体
スイッチ間の間隔を小さくでき、多入力多出力スイッチ
回路を小型化することできる利点も有する。
【００６１】さらに、本発明では、漏洩信号遮蔽手段と
してトランジスタからなる遮蔽体を用いているので、同
じくトランジスタからなる単体スイッチ等と共に同一工
程で容易に製造することができる。この点、トランジス
タ層の中深くまで製造するのに高度の製造技術を要する
従来の導体を用いた場合と比べると、その製造上の有利
性は明らかである。
してトランジスタからなる遮蔽体を用いているので、同
じくトランジスタからなる単体スイッチ等と共に同一工
程で容易に製造することができる。この点、トランジス
タ層の中深くまで製造するのに高度の製造技術を要する
従来の導体を用いた場合と比べると、その製造上の有利
性は明らかである。
【図１】本発明のスイッチ回路の第１の実施例の構成を
示すものであり、（ａ）は平面図であり、（ｂ）は
（ａ）のＢＢ′線に沿う断面図である。
示すものであり、（ａ）は平面図であり、（ｂ）は
（ａ）のＢＢ′線に沿う断面図である。
【図２】図１に示した第１の実施例の動作時における漏
洩信号の流れおよびその遮蔽効果を説明するものであ
り、（ａ）は平面図であり、（ｂ）は（ａ）のＢＢ′線
に沿う断面図である。
洩信号の流れおよびその遮蔽効果を説明するものであ
り、（ａ）は平面図であり、（ｂ）は（ａ）のＢＢ′線
に沿う断面図である。
【図３】本発明のスイッチ回路の第２の実施例の構成を
示すものであり、（ａ）は平面図であり、（ｂ）は
（ａ）のＢＢ′線に沿う断面図である。
示すものであり、（ａ）は平面図であり、（ｂ）は
（ａ）のＢＢ′線に沿う断面図である。
【図４】本発明のスイッチ回路の第３の実施例の構成を
示すものであり、（ａ）は平面図であり、（ｂ）は
（ａ）のＢＢ′線に沿う断面図である。
示すものであり、（ａ）は平面図であり、（ｂ）は
（ａ）のＢＢ′線に沿う断面図である。
【図５】本発明のスイッチ回路の第４の実施例の構成を
示す平面図である。
示す平面図である。
【図６】本発明のスイッチ回路の第５の実施例の構成を
示す平面図である。
示す平面図である。
【図７】本発明のスイッチ回路の第６の実施例の構成を
示す平面図である。
示す平面図である。
【図８】本発明のスイッチ回路の第７の実施例の構成を
示すものであり、（ａ）は平面図であり、（ｂ）は
（ａ）のＢＢ′線に沿う断面図であり、（ｃ）は（ａ）
のＣＣ′線に沿う断面図である。
示すものであり、（ａ）は平面図であり、（ｂ）は
（ａ）のＢＢ′線に沿う断面図であり、（ｃ）は（ａ）
のＣＣ′線に沿う断面図である。
【図９】従来の多入力多出力スイッチ回路の回路構成を
示すものであり、（ａ）は平面図であり、（ｂ）は
（ａ）のＢＢ′線に沿う断面図であり、（ｃ）は（ａ）
のＣＣ′線に沿う断面図である。
示すものであり、（ａ）は平面図であり、（ｂ）は
（ａ）のＢＢ′線に沿う断面図であり、（ｃ）は（ａ）
のＣＣ′線に沿う断面図である。
１，３，５．．．ｍ 入力端子 ２，４，６．．．ｎ 出力端子 １０，１１，１２．．．１ｎ １入力多出力スイッチ
（単体スイッチ） ２０，２１，２２．．．２ｎ 多入力１出力スイッチ
（単体スイッチ） ３０，３１ 合成器 ４０，４１ 分配器 １００ 遮蔽体（漏洩信号遮蔽手段） １０１ 基板層 １０２ トランジスタ層 １０３ 第１の配線層 １０４ 第２の配線層 １２０ エミッタ層 １２１ ベース層 １２２ コレクタ層 １３０ エミッタ電極 １３１ ベース電極 １３２ コレクタ電極 ２００ スイッチ回路
（単体スイッチ） ２０，２１，２２．．．２ｎ 多入力１出力スイッチ
（単体スイッチ） ３０，３１ 合成器 ４０，４１ 分配器 １００ 遮蔽体（漏洩信号遮蔽手段） １０１ 基板層 １０２ トランジスタ層 １０３ 第１の配線層 １０４ 第２の配線層 １２０ エミッタ層 １２１ ベース層 １２２ コレクタ層 １３０ エミッタ電極 １３１ ベース電極 １３２ コレクタ電極 ２００ スイッチ回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/8232 21/331 29/73 Ｈ０３Ｋ 17/62 Ｃ 9184−5Ｋ Ｈ０１Ｌ 29/72
Claims (3)
- 【請求項１】 複数の入力端子と、複数の出力端子と、
前記各入力端子に入力される信号を前記いずれの出力端
子からも出力可能に入出力状態を切り替える複数の単体
スイッチと、該単体スイッチ間に設けられ、かつ漏洩信
号を遮断するトランジスタからなる漏洩信号遮蔽手段と
を含むことを特徴とするスイッチ回路。 - 【請求項２】 １つの入力端子と、複数の出力端子と、
前記入力端子に入力される信号を前記いずれの出力端子
からも出力可能に入出力状態を切り替える複数の単体ス
イッチと、該単体スイッチ間に設けられ、かつ漏洩信号
を遮断するトランジスタからなる漏洩信号遮蔽手段とを
含むことを特徴とするスイッチ回路。 - 【請求項３】 複数の入力端子と、１つの出力端子と、
前記各入力端子に入力される信号を前記出力端子から出
力可能に入出力状態を切り替える複数の単体スイッチ
と、該単体スイッチ間に設けられ、かつ漏洩信号を遮断
するトランジスタからなる漏洩信号遮蔽手段とを含むこ
とを特徴とするスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01599195A JP3317320B2 (ja) | 1995-02-02 | 1995-02-02 | スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01599195A JP3317320B2 (ja) | 1995-02-02 | 1995-02-02 | スイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08213472A true JPH08213472A (ja) | 1996-08-20 |
| JP3317320B2 JP3317320B2 (ja) | 2002-08-26 |
Family
ID=11904132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01599195A Expired - Lifetime JP3317320B2 (ja) | 1995-02-02 | 1995-02-02 | スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3317320B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003298305A (ja) * | 2002-03-28 | 2003-10-17 | Fujitsu Quantum Devices Ltd | 高周波スイッチ装置及びこれを用いた電子装置 |
| WO2005093894A1 (ja) * | 2004-03-24 | 2005-10-06 | Mitsubishi Denki Kabushiki Kaisha | 単極単投スイッチ、単極双投スイッチ及び多極多投スイッチ |
| WO2018159185A1 (ja) * | 2017-02-28 | 2018-09-07 | 株式会社村田製作所 | スイッチ装置 |
| US12283409B2 (en) | 2021-01-28 | 2025-04-22 | Murata Manufacturing Co., Ltd. | Variable circuit |
-
1995
- 1995-02-02 JP JP01599195A patent/JP3317320B2/ja not_active Expired - Lifetime
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003298305A (ja) * | 2002-03-28 | 2003-10-17 | Fujitsu Quantum Devices Ltd | 高周波スイッチ装置及びこれを用いた電子装置 |
| US7253513B2 (en) | 2002-03-28 | 2007-08-07 | Fujitsu Quantum Devices Limited | High-frequency switch device and electronic device using the same |
| WO2005093894A1 (ja) * | 2004-03-24 | 2005-10-06 | Mitsubishi Denki Kabushiki Kaisha | 単極単投スイッチ、単極双投スイッチ及び多極多投スイッチ |
| JPWO2005093894A1 (ja) * | 2004-03-24 | 2008-02-14 | 三菱電機株式会社 | 単極単投スイッチ、単極双投スイッチ及び多極多投スイッチ |
| US7633357B2 (en) | 2004-03-24 | 2009-12-15 | Mitsubishi Electric Corporation | SPST switch, SPDT switch and MPMT switch |
| JP4672652B2 (ja) * | 2004-03-24 | 2011-04-20 | 三菱電機株式会社 | 単極単投スイッチ、単極双投スイッチ及び多極多投スイッチ |
| WO2018159185A1 (ja) * | 2017-02-28 | 2018-09-07 | 株式会社村田製作所 | スイッチ装置 |
| CN110352485A (zh) * | 2017-02-28 | 2019-10-18 | 株式会社村田制作所 | 开关装置 |
| US10971448B2 (en) | 2017-02-28 | 2021-04-06 | Murata Manufacturing Co., Ltd. | Switching device |
| CN110352485B (zh) * | 2017-02-28 | 2023-11-14 | 株式会社村田制作所 | 开关装置 |
| US12283409B2 (en) | 2021-01-28 | 2025-04-22 | Murata Manufacturing Co., Ltd. | Variable circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3317320B2 (ja) | 2002-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7224176B2 (en) | Semiconductor device having test element groups | |
| US6586292B2 (en) | Guard mesh for noise isolation in highly integrated circuits | |
| US5973377A (en) | Semiconductor device having FETs with shared source and drain regions | |
| US7728771B2 (en) | Dual band quadpack transmit/receive module | |
| JP2003037178A (ja) | 半導体集積回路装置 | |
| JPH08213472A (ja) | スイッチ回路 | |
| US4682127A (en) | Ultra-high frequency signal switching matrix having active component switching junctions | |
| JP2002368194A (ja) | 化合物半導体スイッチ回路装置 | |
| US3500140A (en) | Multichannel integrated devices consisting of darlington circuits | |
| CN103973330A (zh) | 高频半导体开关和半导体器件模块 | |
| EP0046197B1 (en) | Fet convolved logic | |
| JP2005340550A (ja) | 半導体装置 | |
| US7339210B2 (en) | Compound semiconductor switching circuit device | |
| JP3177876B2 (ja) | 多入力多出力スイッチ回路 | |
| US6514799B2 (en) | Method for substrate noise distribution | |
| JP2005353991A (ja) | 半導体装置 | |
| JP2003100893A (ja) | 高周波スイッチ装置 | |
| US4853562A (en) | Programmable logic array using single transistor to generate true or complement signal | |
| JP2865129B2 (ja) | 高出力用バイポーラトランジスタ | |
| JP2003229488A (ja) | 半導体装置 | |
| JP2003218724A (ja) | 半導体装置 | |
| JP3105966B2 (ja) | スイッチ | |
| JP2621319B2 (ja) | 高周波スイッチ装置 | |
| JP3019764B2 (ja) | 半導体集積回路装置およびその回路セルの多段接続構造 | |
| JPS61180467A (ja) | 積層型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100614 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100614 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110614 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120614 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130614 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140614 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |