JPH08213519A - 電子素子パッケージ - Google Patents

電子素子パッケージ

Info

Publication number
JPH08213519A
JPH08213519A JP7297274A JP29727495A JPH08213519A JP H08213519 A JPH08213519 A JP H08213519A JP 7297274 A JP7297274 A JP 7297274A JP 29727495 A JP29727495 A JP 29727495A JP H08213519 A JPH08213519 A JP H08213519A
Authority
JP
Japan
Prior art keywords
solder
contact elements
array
electronic device
ball grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7297274A
Other languages
English (en)
Inventor
Hung N Nguyen
ゴック グエン ハン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Inc
Original Assignee
AT&T Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Inc filed Critical AT&T Inc
Publication of JPH08213519A publication Critical patent/JPH08213519A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/401—Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/655—Fan-out layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 電子素子の相互接続方法を提供する。 【解決手段】 電子素子は、その１つの表面に第１面積
を有する第１ボールグリッドアレイと、その対向する表
面に第１アレイと同数のハンダボールを有し、第１アレ
イの面積よりも顕著に大きい面積を有する第２ボールグ
リッドを有する。第２ボールグリッドアレイの各ハンダ
ボールは、第１中間接続要素を貫通した導電経路を有す
る接続により第１ボールグリッドアレイの１つのハンダ
ボールに接続される。第２ボールグリッドアレイから外
部回路への接続が簡単に行われる。すなわち、第２ボー
ルグリッドアレイのボンディングパッドの間にもっと大
きな間隔を有し、そこで印刷回路導電体と接合する。好
ましくは、第１ボールグリッドアレイのハンダは第２ボ
ールグリッドアレイのハンダより高い融点を持つ。この
ようにして、第２ボールグリッドアレイは必要な表面実
装を行うために溶融されるとき、第１ボールグリッドア
レイにあるハンダボールは影響を受けなくなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は電子素子を外部回路
に接続する方法に関する。特に、マクロエレクトロニク
スチップの高密度アレイの接触パッドの各々への接続を
形成する方法及び装置に関する。
【０００２】
【従来の技術】米国特許第５１５５３０２号には、マク
ロエレクトロニクスチップの片面に形成された接触パッ
ドまたはボンディングパッドのマトリックスアレイの各
々に電子接続する際の問題が開示されている。例えば、
光検知器アレイには、単一のチップ上のマトリックスア
レイに配置された数百または数千個の光検知器に対する
電子接続が必要である。この特許の示した解決方法は、
接点アレイの上に数層の導電性のある異方性材料及び絶
縁材料の層をつけ加えることである。その方法による
と、パッケージの各連続の絶縁層に配置された外周の接
点に接続することにより、様々な個別接触を実現でき
る。電気接続は各外周配置のボンディングパッドに対し
てワイヤボンディングによって行われる。
【０００３】ワイヤボンディングよりも優れた相互接続
方法として、周知の表面実装方法がある。この方法で
は、まずハンダ要素をチップのボンディングパッドに接
合させる。その後、チップは、ハンダ要素を基板のボン
ディングパッドに接触させるよう基板の上に配置され
る。そしてハンダ要素は溶融、またはリフローされて、
各ハンダ要素はその下のボンディングパッドと緊密な接
合を形成する。
【０００４】例えば、論文"Cost-Effective Interconne
ctions"(Surface Mount Technology, July 1993, pp. 1
8-20)に述べたように、ボールグリッドアレイ法として
知られる表面実装の特別な方法は同時にマトリックスア
レイのハンダボールを基板上の対応するボンディングパ
ッドに接続するのに使用される。ハンダ要素またはハン
ダボールはチップ上のボンディングパッドのマトリック
スアレイの各パッドに張り付けられ、全部のハンダボー
ルは同時にリフローされて、基板上のボンディングパッ
ドのマトリックスアレイに接着される。この方法による
と、数百個のハンダ接点が同時にボールをリフローする
ことによって形成される。この方法の特徴は、例えば、
ハンダボールが非常に小さい場合でも、それに関わらず
良好な接触を提供できることである。そのため、ボール
グリッドアレイ法は高い効率及び信頼性を提供すること
が知られている。
【０００５】ハンダボールの密度が非常に大きい場合、
例えば、光検知器アレイの場合、ハンダボールによって
接合されるボンディングパッドのマトリックスアレイに
接触を形成するためには相変わらず問題がある。例え
ば、ボンディングパッド間のスペースは、考えられるコ
ストで導電体に対する操作に不十分である。ボールグリ
ッドアレイ法の利点を得つつ、かつ米国特許第５１５５
３０２号の方法を利用することはできなかった。そのた
め、ボールグリッドアレイ接合用の高密度マトリックス
アレイの各ボンディングパッドに分離した電気接触を形
成する方法が産業上長い間求められていた。
【０００６】
【発明が解決しようとする課題】従って、本発明の目的
は、ボールグリッドアレイ法による高密度のマトリック
スアレイのボンディングパッドに電気的に接合する方法
を提供することである。
【０００７】
【課題を解決するための手段】前記課題を解決するため
に、本発明の一実施形態においては、半導体チップのよ
うな電子素子はその一つの表面に第１面積を有する第１
ボールグリッドアレイを有する。この第１ボールグリッ
ドアレイは中間接続要素にボンディングされる。この中
間接続要素は、その反対の表面に第１アレイと同数のハ
ンダボールを持つ第２ボールグリッドアレイを有する
が、その面積は第１アレイの面積より遥かに大きい。第
２ボールグリッドアレイの各第２ハンダボールは、この
第１接続要素を貫通する導電経路により、第１ボールグ
リッドアレイのハンダボールの１つに接続される。第１
ボールグリッドの代わりに、第２ボールグリッドアレイ
はボンディングパッドのアレイにボンディングされる。
第１ボールグリッドアレイの面積より大きいので、この
第２ボールグリッドアレイから外部回路への接合は簡単
となる。このようにして、ボンディングパッドの間には
印刷回路導体へ接合するための十分な距離が形成され
る。好ましくは、第１ボールグリッドアレイのハンダは
第２ボールアレイのハンダよりも高い融点を有してお
り、第２ボールグリッドアレイが表面実装を行うに際し
てリフローされるときに、第１ボールグリッドアレイ上
のハンダボールは影響されない。
【０００８】本発明のプロセスは、この中間接続要素を
第２中間接続要素に表面実装することができる。この第
２中間接続要素には、第２ボールグリッドアレイよりも
さらに大きな面積を有する第３ボールグリッドアレイに
この第２ボールグリッドアレイを接続する導電経路を有
する。好ましくは、第３ボールグリッドアレイのハンダ
ボールは第２のボールグリッドのそれよりも高い融点を
有しており、第３ボールグリッドアレイがリフローのた
めに溶融されるとき、第１と第２のボールグリッドアレ
イの両方のハンダボールは影響されない。同様のプロセ
スが、所望のボールグリッドアレイの面積を得るまで繰
り返される。
【０００９】
【発明の実施の形態】本発明の記述においては、図面を
参照して実施の形態を説明するが、より明確な理解のた
め、図を一部意図的に変形させている。図１および図２
には、本発明の実施形態による電子素子のパッケージを
示し、ハンダボール１２のボールグリッドは電子チップ
１１の下表面に搭載されている。図２に示すように、ボ
ールグリッドアレイはハンダボール１２のマトリックス
アレイを含む。例えば、半導体チップは光検知器のマト
リックスアレイを含んで、各々は電気的にハンダボール
１２の異なる１つに接続されている。記述のために、６
×６（３６）のハンダボールのアレイを示したが、実際
の応用にいては、光検知器のマトリックスアレイは一般
的に数千の光検知器を有し、その各々は分離したハンダ
ボールに接触する。このような密度においては、電子素
子のパッケージは簡単に組み立てられると同時に高信頼
性の電子接点を低コストで提供することが困難である。
電子チップ１１はまたマイクロプロセッサのような他の
電子素子でもよい。
【００１０】図３に示すように、電子チップ１１のハン
ダボール１２は周知のボールグリッドアレイ実装方法を
用いて絶縁材料の中間接続要素１３に搭載される。各ハ
ンダボール１２はまず電子チップ１１の隔離したボンデ
ィングパッド１４に接合される。各ボールはその後中間
接続要素１３の対応するボンディングパッド１６に接触
するよう配置される。この組立体を、次にハンダボール
１２の融点より若干高い温度に加熱する。この温度は部
分的な溶融、つまりリフローに必要な温度である。この
リフローにより、ハンダをボンディングパッド１６に溶
融して、永久のボンディングを提供する。また、リフロ
ーは電子チップ１１を固定するか、または電子チップを
少し移動させ中間接続要素１３に近づけて、リフローさ
れたハンダ要素１２をたる状にする。これにより、例え
ば１つのハンダボールが少し小さい場合、不良な接点の
発生を回避することができ、ボンディングパッド１４と
１６のすべてのボールの接触を保証するのに有利であ
る。ハンダリフローは精密に制御されて、ハンダボール
を全体的に溶解しないようにする。
【００１１】本発明によれば、アレイの周辺にある各ハ
ンダボール１２は、中間接続要素１３の上部表面にある
導電トレース１７により、中間接続要素１３内を貫通す
る導電経路１８に、さらにはボンディングパッド２２に
接続される。そのほかの各ハンダボール１２は導電経路
１９により中間接続要素１３の下部表面にある導電トレ
ース２０に接続される。各導電トレース２０は中間接続
要素１３の下部表面にある隔離したボンディングパッド
２２に接続される。各ボンディングパッド２２にはハン
ダボール２３が接合される。
【００１２】すべてのハンダボール２３は第２ボールグ
リッドアレイを構成し、この第２ボールグリッドアレイ
はハンダボール１２の第１ボールグリッドアレイよりも
大きな面積を有する。そのため、ハンダボール２３はよ
り容易に導電トレース２６を介して外部回路に接続され
うる。すなわち、ハンダボール２３はボンディングパッ
ドに表面実装され、このボンディングパッドは電子チッ
プ１１上のボールグリッドアレイの面積より大きな面積
を有する基板２５の上部表面にアレイを形成する。それ
故に、隣接のボンディングパッドはより大きく離れて、
各ハンダボール２３への電気的接続を提供するために、
中間接続要素１３の上部表面にハンダボール１２への接
続を提供するよりも、基板２５の上部表面に導電トレー
ス２６を形成するのは簡単となる。これは図２に示され
ており、明らかにハンダボール１２間の距離よりもボン
ディングパッド２２間の距離の方が大きい。中間接続要
素１３はボールグリッドアレイの間隔を広げ、その面積
を拡大して、ひいては接続を簡単にする機能を有する。
ボンディングパッド２２のボールの外部回路への相互接
続は簡素化のため示されない。多くの実施形態において
は、第２アレイの面積は第１アレイの面積の２倍を超え
る。どんな場合であっても、この面積は第１アレイの面
積より２０％以上大きい。実際の拡大率は相互接続トレ
ースを形成するのに必要な面積による。
【００１３】本発明の特徴の１つとして、ハンダボール
１２の融点はハンダボール２３の融点よりも高いように
製造される。それにより、ハンダボール２３が溶融され
るとき、電子チップ１１と中間接続要素１３との両方に
実装されるハンダボール１２は影響されない。例えば、
ハンダボール１２はＡｕＧｅ（８８／１２）合金により
製造され、その融点は３６０℃であり、ハンダボール２
３はＰｂＳｎ（９５／５）合金で造られ、その融点は３
１０℃である。それ故に、例えば、ハンダボール２３を
リフローするためにパッケージの全体を３１２℃に加熱
する場合、ハンダボール２３をリフローするのに十分で
あるが、ハンダボール１２に対しては影響を与えない。
ＡｕＧｅ（８８／１２）とは８８重量パーセントの金と
１２重量パーセントのゲルマニウムを意味する。また、
Ｐｂは鉛で、Ｓｎは錫である。
【００１４】図４に示すように、第２中間接続要素２８
はボールグリッドアレイの面積をさらに増やすために使
用される。すなわち、第２中間接続要素２８は中間接続
要素１３と同様に利用されて、ボールグリッドアレイの
面積を増大させる。各ハンダボール２３はハンダボール
２９の１つに接続され、このハンダボール２９はハンダ
ボール２３の第２ボールグリッドアレイよりも大きい面
積を有する第３ボールグリッドアレイを形成する。絶縁
の第２中間接続要素２８の上部と下部の表面にある導電
経路と導電トレースの組合せは、図１と図２に示した中
間接続要素１３上の構成方法と同様に形成されるが、説
明の簡略化ため、詳細についてはここで省略する。好ま
しくは、ハンダボール２９はハンダボール２３及びハン
ダボール１２の両方より低い融点を有する。例えば、ハ
ンダボール２９はＡｕＳｎ（８０／２０）合金で、その
融点は２８１℃である。このようにして、基板３０のボ
ンディングパッドに実装するためにハンダボール２９を
リフローする場合、ハンダボール２３とハンダボール１
２は影響を受けない。
【００１５】前述したように、このようにして、さらに
幾つかの大きな中間接続要素を用いて、外部回路に接触
するのに必要な最終ボールグリッドアレイを得ることが
できる。このようなボールグリッドアレイは例えば、Ｐ
ｂＳｎ（３７／６３）合金により造られ、１８３℃の融
点を有し、またはインジウムで造られ、１５０℃の融点
を有する。各ボールグリッドアレイはマトリックスアレ
イに形成される必要がないが、ボールグリッドアレイ法
の既知の法則を守るために、アレイのハンダボールは均
一に分布して、リフローされたハンダボールに均一の作
用力を与えるようにする。「ハンダボール」という言葉
は説明の便利のため使用したが、ハンダ接合要素は他の
形状、例えば、従来技術に使用される柱状にしてもよ
い。もし、数回で各ハンダボールをリフローすることが
認められれば、ハンダボールの材料は共通でもよい。
【００１６】ここで、中間接続要素の上下表面にあるト
レースの特別な構成についてのみ示したが、様々な構成
が利用される。好ましくは、導電体トレースは周知の印
刷回路方法、すなわち、フォトリソグラフィマスキング
及びエッチングの方法により形成される。前述したよう
に、本発明は、数千個の個別のハンダ接点を含むマトリ
ックスアレイ、且つ本発明によりマトリックスアレイの
面積を広げるのに使用される複雑な導電体パターンでも
って使用されることは予見される。１の代わりに、複数
のチップを含む最新マルチチップモジュール（ＭＣ
Ｍ）、または様々な周知の電子素子を使用することがで
きる。
【００１７】
【発明の効果】以上述べたように、本発明の方法によ
り、高密度のボンディングパッドアレイを有する電子素
子の外部回路への接続を便利な操作環境、例えば、ボン
ディングパッドアレイの大きい接点間隔において行うこ
とができ、電子素子の製造コストを低減することができ
る。
【図面の簡単な説明】
【図１】本発明の実施形態による電子素子のパッケージ
の断面図を表す図。
【図２】図１の線２−２から見た図。
【図３】図１の２つのハンダボールの拡大断面図。
【図４】本発明の他の実施形態の断面図。
【符号の説明】
１１ 電子チップ １２ ハンダボール １３ 中間接続要素 １４、１６ ボンディングパッド １７、２０ 導電トレース １８、１９ 導電経路 ２２ ボンディングパッド ２３ ハンダボール ２５ 基板 ２６ 導電トレース ２８ 第２中間接続要素 ２９ ハンダボール ３０ 基板

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 その１つの表面に第１ハンダ接点要素
    （１２）の第１ボールグリッドアレイを有する電子素子
    （１１）と、この第１アレイは第１面積を有し、 第１表面に、第１ハンダ接点要素に接合した各ボンディ
    ングパッド（１６）の第１アレイと、第１表面の対向す
    る第２表面に、第２ハンダ接点要素（２３）の第２ボー
    ルグリッドアレイとを有する第１中間接続要素（１３）
    と、 前記各第２ハンダ接点要素は第１中間接続要素を貫通し
    た導電経路（１８、１９）を含む相互接続手段により、
    第１ハンダ接点要素に接続され、 さらに前記第２ハンダ接点要素は接続要素（２５）のボ
    ンディングパッドの第２アレイの１つに接合されを含ん
    だ電子素子パッケージにおいて、 第２ボールグリッドアレイの第２ハンダ接点要素の数は
    第１ボールグリッドアレイ上の第１ハンダ接点要素の数
    に等しく、 第２ボールグリッドアレイの面積は第１ボールグリッド
    アレイの面積よりも顕著に大きいことを特徴とする電子
    素子パッケージ。
  2. 【請求項２】 第１アレイの第１の複数のボンディング
    パッドは、第１中間接続要素の第１表面にある第１導電
    トレース（１７）により、第１導電経路（１８）に接続
    され、 前記第１アレイの第２の複数のボンディングパッドは、
    第２導電経路（１９）に接続され、 この第２導電経路は、それぞれ中間接続要素の第２表面
    にある第２導電トレース（２０）により、第２ハンダ接
    点要素に接続されることを特徴とする請求項１の電子素
    子パッケージ。
  3. 【請求項３】 すべての第１ハンダ接点要素は、表面実
    装によりボンディングパッドの第１アレイに同時に接合
    され、 すべての第２ハンダ接点要素は表面実装によりボンディ
    ングパッドの第２アレイに同時に接合され、 第２ボールグリッドアレイは第１ボールグリッドアレイ
    の面積より２０％以上大きいことを特徴とする請求項１
    の電子素子パッケージ。
  4. 【請求項４】 すべての第１ハンダ接点要素は第１融点
    を有する第１材料により造られ、 すべての第２ハンダ接点要素は前記第１融点より低い第
    ２融点を有する第２材料により造られることを特徴とす
    る請求項３の電子素子パッケージ。
  5. 【請求項５】 第１アレイの第１の複数のボンディング
    パッドは、第１中間接続要素の第１表面にある第１導電
    トレース（１７）により、第２ハンダ接点要素に接続さ
    れた第１導電経路（１８）に接続され、 前記第１アレイの第２の複数のボンディングパッドは、
    中間接続要素の第２表面にある第２導電トレース（２
    ０）により第２ハンダ接点要素に接続された第２導電経
    路（１９）に直接に接続されることを特徴とする請求項
    ４の電子素子パッケージ。
  6. 【請求項６】 すべての第１と第２のハンダ接点要素は
    ハンダボールであることを特徴とする請求項５の電子素
    子パッケージ。
  7. 【請求項７】 各第１導電経路は、ボンディングパッド
    を介して第２ハンダ接点要素の１つに直接に接続し、 各第２導電経路は、ボンディングパッドを介して第１ハ
    ンダ接点要素の１つに直接に接続することを特徴とする
    請求項２の電子素子パッケージ。
  8. 【請求項８】 第１中間接続要素が接合される接続要素
    は、第２ハンダ接点要素を外部回路に接続する印刷回路
    を含む基板（２５）であることを特徴とする請求項１の
    電子素子パッケージ。
  9. 【請求項９】 第１中間接続要素が接合される接続要素
    は、各々が第２ハンダ接点要素に接合するボンディング
    パッドの第３アレイを第１表面に有し、第３ハンダ接点
    要素（２９）の第３ボールグリッドアレイを第２表面に
    有する第２中間接続要素（２８）であり、 第２ボールアレイの第３ハンダ接点要素の数は、第２ボ
    ールグリッドアレイにある第２ハンダ接点要素の数に等
    しく、 第３ボールグリッドアレイの面積は、第２ボールグリッ
    ドアレイの面積と比べて顕著に大きく、 各第３ハンダ接点要素は、第２中間接続要素を貫通した
    導電経路を有する中間接続要素により、第２ハンダ接点
    要素に接続され、 第３ハンダ接点要素の各々は、第２接続要素（３０）の
    ボンディングパッドの第３アレイの１つに接合されるこ
    とを特徴とする請求項１の電子素子パッケージ。
  10. 【請求項１０】 すべての第１ハンダ接点要素は第１融
    点を有する第１材料により造られ、 すべての第２ハンダ接点要素は前記第１融点より低い第
    ２融点を有する第２材料により造られ、 すべての第３ハンダ接点要素は前記第２融点より低い第
    ３融点を有する第３材料により造られることを特徴とす
    る請求項９の電子素子パッケージ。
  11. 【請求項１１】 第１アレイの第１の複数のボンディン
    グパッドは、第１中間接続要素の第１表面にある第１導
    電トレースにより、第１導電経路に相互接続され、ひい
    ては第２ハンダ接点要素に接続され、 前記第１アレイの第２の複数のボンディングパッドは、
    第２導電経路に直接に接続され、ひいては第１中間接続
    要素の第２表面にある第２導電トレースにより第２ハン
    ダ接点要素に接続され、 第１の複数の前記第２ハンダ接点要素は、第２中間接続
    要素の第１表面にある第３導電トレースにより、第３導
    電経路、さらに第３ハンダ接点要素に相互接続され、 第２の複数の前記第２ハンダ接点要素は、第４導電経路
    に直接に接続され、ひいては第２中間接続要素の第２表
    面にある第４導電トレースにより、第３ハンダ接点要素
    にに接続されることを特徴とする請求項１０の電子素子
    パッケージ。
  12. 【請求項１２】 １つの表面に第１の複数の第１接点要
    素（１２、１４）を有する電子素子（１１）と、 第１絶縁要素（１３）の第１表面にある複数の第２接点
    要素（１６）に接合された前記第１接点要素と、 第２表面に複数の第３接点要素（２２、２３）を含む前
    記第１絶縁要素と、 各第３接点要素を外部回路に電気的に接続する手段（２
    ５、２６）とを含んだ電子素子パッケージにおいて、 各第２接点要素は第３接点要素に電気的に接続され、 第２表面にある隣接した各第３接点要素同士の間の平均
    距離は、第１表面にある各第２接点要素同士の間の平均
    距離より顕著に大きいことを特徴とする電子素子パッケ
    ージ。
  13. 【請求項１３】 前記各第３接点要素はそれぞれ、第２
    絶縁要素（２５）の第１表面にある第４接点要素に接合
    され、 電気的に接続する手段は、第２絶縁要素の第１表面にあ
    り、第４接点要素に接続された導電体（２６）を含むこ
    とを特徴とする請求項１２の電子素子パッケージ。
  14. 【請求項１４】 前記各第３接点要素はそれぞれ、第２
    絶縁要素（２８）の第１表面にある第４接点要素に接合
    され、 前記第２絶縁要素は、第２表面にあり、それぞれ第４接
    点要素と接続された複数の第５接点要素（２９）を含
    み、 隣接した第５接点要素同士の間の距離は隣接した第３接
    点要素同士の間の距離よりも顕著に大きく、 電気的に接続する手段は、電気的に各第５接点要素を外
    部回路に接続する手段を有することを特徴とする請求項
    １２の電子素子パッケージ。
  15. 【請求項１５】 第１接点要素はそれぞれ、第１融点を
    有するハンダ（１２）からなり、 第３接点要素はそれぞれ、第１融点よりも低い第２融点
    を有するハンダ（２３）からなり、 各第５接点要素は、第２融点よりも低い第３融点を有す
    るハンダ（２９）からなることを特徴とする請求項１４
    の電子素子パッケージ。
  16. 【請求項１６】 第１接点要素は、表面実装により第２
    接点要素に接合された第１ハンダを有し、 各第３接点要素は、表面実装により第２絶縁要素のボン
    ディングパッドに接合されたハンダを有することを特徴
    とする請求項１２の電子素子パッケージ。
  17. 【請求項１７】 各第２接点要素は、絶縁要素を貫通し
    た導電経路を有する導電体により第３接点要素の１つに
    接合されることを特徴とする請求項１６の電子素子パッ
    ケージ。
  18. 【請求項１８】 第１接点要素は、第１面積上にほぼ均
    一に分布し、 第３接点要素は、前記第１面積より２０％以上大きい第
    ２面積上にほぼ均一に分布することを特徴とする請求項
    １７の電子素子パッケージ。
  19. 【請求項１９】 第１接点要素は、マトリックスアレイ
    上に配置され、 第２面積は少なくとも第１面積の２倍であることを特徴
    とする請求項１８の電子素子パッケージ。
JP7297274A 1994-10-24 1995-10-23 電子素子パッケージ Pending JPH08213519A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/327,959 US5477933A (en) 1994-10-24 1994-10-24 Electronic device interconnection techniques
US327959 1994-10-24

Publications (1)

Publication Number Publication Date
JPH08213519A true JPH08213519A (ja) 1996-08-20

Family

ID=23278853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7297274A Pending JPH08213519A (ja) 1994-10-24 1995-10-23 電子素子パッケージ

Country Status (2)

Country Link
US (1) US5477933A (ja)
JP (1) JPH08213519A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000036646A1 (en) * 1998-12-14 2000-06-22 Fujitsu Limited Mounting adapter for ball grid array packages, mounting structure for ball grid array packages utilizing the same, and method of repairing ball grid array package

Families Citing this family (204)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5573172A (en) * 1993-11-08 1996-11-12 Sawtek, Inc. Surface mount stress relief hidden lead package device and method
USRE36442E (en) * 1994-01-26 1999-12-14 Emulation Technology, Inc. Adapter which emulates ball grid array packages
EP0741396A1 (en) * 1995-05-04 1996-11-06 AT&T IPM Corp. Power magnetic device employing a leadless connection to a printed circuit board and method of manufacture thereof
US6939173B1 (en) 1995-06-12 2005-09-06 Fci Americas Technology, Inc. Low cross talk and impedance controlled electrical connector with solder masses
TW267265B (en) * 1995-06-12 1996-01-01 Connector Systems Tech Nv Low cross talk and impedance controlled electrical connector
US5657208A (en) * 1995-07-28 1997-08-12 Hewlett-Packard Company Surface mount attachments of daughterboards to motherboards
WO1997016849A1 (en) * 1995-11-02 1997-05-09 Minnesota Mining And Manufacturing Company Ball grid array integrated circuit socket
US5716222A (en) * 1995-11-03 1998-02-10 Advanced Interconnections Corporation Ball grid array including modified hard ball contacts and apparatus for attaching hard ball contacts to a ball grid array
FR2742293B1 (fr) * 1995-12-07 2000-03-24 Sagem Assemblage de cartes electroniques, et procede de fabrication d'un tel assemblage
US5808875A (en) * 1996-03-29 1998-09-15 Intel Corporation Integrated circuit solder-rack interconnect module
US5864092A (en) * 1996-05-16 1999-01-26 Sawtek Inc. Leadless ceramic chip carrier crosstalk suppression apparatus
US6093035A (en) * 1996-06-28 2000-07-25 Berg Technology, Inc. Contact for use in an electrical connector
US6024584A (en) * 1996-10-10 2000-02-15 Berg Technology, Inc. High density connector
JP3420435B2 (ja) * 1996-07-09 2003-06-23 松下電器産業株式会社 基板の製造方法、半導体装置及び半導体装置の製造方法
JP2822987B2 (ja) * 1996-07-22 1998-11-11 日本電気株式会社 電子回路パッケージ組立体およびその製造方法
US5815374A (en) * 1996-09-30 1998-09-29 International Business Machines Corporation Method and apparatus for redirecting certain input/output connections of integrated circuit chip configurations
US5889327A (en) * 1996-10-04 1999-03-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with a package having a plurality of bump electrodes and module with a plurality of semiconductor devices
US6042389A (en) * 1996-10-10 2000-03-28 Berg Technology, Inc. Low profile connector
TW406454B (en) 1996-10-10 2000-09-21 Berg Tech Inc High density connector and method of manufacture
US6241535B1 (en) 1996-10-10 2001-06-05 Berg Technology, Inc. Low profile connector
US5796590A (en) * 1996-11-05 1998-08-18 Micron Electronics, Inc. Assembly aid for mounting packaged integrated circuit devices to printed circuit boards
US6139336A (en) 1996-11-14 2000-10-31 Berg Technology, Inc. High density connector having a ball type of contact surface
US5787580A (en) * 1996-11-19 1998-08-04 Lg Information & Communications, Ltd. Method for making radio-frequency module by ball grid array package
US6606011B2 (en) 1998-04-07 2003-08-12 X2Y Attenuators, Llc Energy conditioning circuit assembly
US6603646B2 (en) 1997-04-08 2003-08-05 X2Y Attenuators, Llc Multi-functional energy conditioner
US6894884B2 (en) 1997-04-08 2005-05-17 Xzy Attenuators, Llc Offset pathway arrangements for energy conditioning
US7042703B2 (en) 2000-03-22 2006-05-09 X2Y Attenuators, Llc Energy conditioning structure
US7336467B2 (en) 2000-10-17 2008-02-26 X2Y Attenuators, Llc Energy pathway arrangement
US7301748B2 (en) 1997-04-08 2007-11-27 Anthony Anthony A Universal energy conditioning interposer with circuit architecture
US7274549B2 (en) 2000-12-15 2007-09-25 X2Y Attenuators, Llc Energy pathway arrangements for energy conditioning
US6995983B1 (en) 1997-04-08 2006-02-07 X2Y Attenuators, Llc Component carrier
US7110227B2 (en) 1997-04-08 2006-09-19 X2Y Attenuators, Llc Universial energy conditioning interposer with circuit architecture
US20030161086A1 (en) 2000-07-18 2003-08-28 X2Y Attenuators, Llc Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US6509807B1 (en) * 1997-04-08 2003-01-21 X2Y Attenuators, Llc Energy conditioning circuit assembly
US6650525B2 (en) 1997-04-08 2003-11-18 X2Y Attenuators, Llc Component carrier
US6018448A (en) 1997-04-08 2000-01-25 X2Y Attenuators, L.L.C. Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package
US7110235B2 (en) 1997-04-08 2006-09-19 Xzy Altenuators, Llc Arrangement for energy conditioning
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US7106570B2 (en) 1997-04-08 2006-09-12 Xzy Altenuators, Llc Pathway arrangement
US20020079116A1 (en) 2000-10-17 2002-06-27 X2Y Attenuators, Llc Amalgam of shielding and shielded energy pathways and other elements for single or multiple circuitries with common reference node
US6162997A (en) * 1997-06-03 2000-12-19 International Business Machines Corporation Circuit board with primary and secondary through holes
US6043990A (en) * 1997-06-09 2000-03-28 Prototype Solutions Corporation Multiple board package employing solder balis and fabrication method and apparatus
US5953816A (en) * 1997-07-16 1999-09-21 General Dynamics Information Systems, Inc. Process of making interposers for land grip arrays
JPH1154884A (ja) * 1997-08-06 1999-02-26 Nec Corp 半導体装置の実装構造
US6048744A (en) 1997-09-15 2000-04-11 Micron Technology, Inc. Integrated circuit package alignment feature
US5975921A (en) * 1997-10-10 1999-11-02 Berg Technology, Inc. High density connector system
US5975408A (en) * 1997-10-23 1999-11-02 Lucent Technologies Inc. Solder bonding of electrical components
US6730541B2 (en) * 1997-11-20 2004-05-04 Texas Instruments Incorporated Wafer-scale assembly of chip-size packages
US6163462A (en) * 1997-12-08 2000-12-19 Analog Devices, Inc. Stress relief substrate for solder ball grid array mounted circuits and method of packaging
FR2772998B1 (fr) * 1997-12-23 2000-02-11 Aerospatiale Dispositif et procede d'interconnexion entre deux dispositifs electroniques
US6310303B1 (en) 1998-03-10 2001-10-30 John J. Luvara Structure for printed circuit design
US6121679A (en) * 1998-03-10 2000-09-19 Luvara; John J. Structure for printed circuit design
US7427816B2 (en) 1998-04-07 2008-09-23 X2Y Attenuators, Llc Component carrier
DE69937677T2 (de) 1998-04-07 2008-11-20 X2Y Attenuators, L.L.C. Bauelementeträger
SG75841A1 (en) 1998-05-02 2000-10-24 Eriston Invest Pte Ltd Flip chip assembly with via interconnection
US6406939B1 (en) 1998-05-02 2002-06-18 Charles W. C. Lin Flip chip assembly with via interconnection
US6011696A (en) * 1998-05-28 2000-01-04 Intel Corporation Cartridge and an enclosure for a semiconductor package
JP3681542B2 (ja) * 1998-07-01 2005-08-10 富士通株式会社 プリント回路基板および多段バンプ用中継基板
US6137693A (en) * 1998-07-31 2000-10-24 Agilent Technologies Inc. High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding
US6050832A (en) * 1998-08-07 2000-04-18 Fujitsu Limited Chip and board stress relief interposer
JP3420076B2 (ja) * 1998-08-31 2003-06-23 新光電気工業株式会社 フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造
TW434767B (en) * 1998-09-05 2001-05-16 Via Tech Inc Package architecture of ball grid array integrated circuit device
US6456502B1 (en) 1998-09-21 2002-09-24 Compaq Computer Corporation Integrated circuit device/circuit board connection apparatus
US6285558B1 (en) * 1998-09-25 2001-09-04 Intelect Communications, Inc. Microprocessor subsystem module for PCB bottom-side BGA installation
JP2000124348A (ja) * 1998-10-14 2000-04-28 Oki Electric Ind Co Ltd Ｖｌｓｉパッケージ
US6081026A (en) * 1998-11-13 2000-06-27 Fujitsu Limited High density signal interposer with power and ground wrap
US6239485B1 (en) 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
SG82591A1 (en) 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
SG78324A1 (en) 1998-12-17 2001-02-20 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips-in-via and plating
TW444236B (en) 1998-12-17 2001-07-01 Charles Wen Chyang Lin Bumpless flip chip assembly with strips and via-fill
US6198635B1 (en) * 1999-05-18 2001-03-06 Vsli Technology, Inc. Interconnect layout pattern for integrated circuit packages and the like
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
JP2001007473A (ja) * 1999-06-17 2001-01-12 Nec Corp 集積回路素子の実装構造および方法
US6222277B1 (en) * 1999-06-23 2001-04-24 Emc Corporation Non-collapsing interconnection for semiconductor devices
US6282100B1 (en) * 1999-07-01 2001-08-28 Agere Systems Guardian Corp. Low cost ball grid array package
DE69918551D1 (de) * 1999-09-17 2004-08-12 St Microelectronics Srl Verfahren für die elektrische und mechanische Verbindung von mikroelektronischen Komponenten
US6335491B1 (en) * 2000-02-08 2002-01-01 Lsi Logic Corporation Interposer for semiconductor package assembly
US7113383B2 (en) 2000-04-28 2006-09-26 X2Y Attenuators, Llc Predetermined symmetrically balanced amalgam with complementary paired portions comprising shielding electrodes and shielded electrodes and other predetermined element portions for symmetrically balanced and complementary energy portion conditioning
US6833984B1 (en) * 2000-05-03 2004-12-21 Rambus, Inc. Semiconductor module with serial bus connection to multiple dies
US6396710B1 (en) * 2000-05-12 2002-05-28 Raytheon Company High density interconnect module
JP3596864B2 (ja) * 2000-05-25 2004-12-02 シャープ株式会社 半導体装置
AU2001283565A1 (en) 2000-08-15 2002-02-25 X2Y Attenuators, L.L.C. An electrode arrangement for circuit energy conditioning
US6562709B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6402970B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6562657B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6660626B1 (en) 2000-08-22 2003-12-09 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6403460B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a semiconductor chip assembly
US6551861B1 (en) 2000-08-22 2003-04-22 Charles W. C. Lin Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
US6436734B1 (en) 2000-08-22 2002-08-20 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6350633B1 (en) 2000-08-22 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6350386B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
US6511865B1 (en) 2000-09-20 2003-01-28 Charles W. C. Lin Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly
US6350632B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with ball bond connection joint
US6544813B1 (en) 2000-10-02 2003-04-08 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6448108B1 (en) 2000-10-02 2002-09-10 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6734540B2 (en) * 2000-10-11 2004-05-11 Altera Corporation Semiconductor package with stress inhibiting intermediate mounting substrate
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US7075186B1 (en) 2000-10-13 2006-07-11 Bridge Semiconductor Corporation Semiconductor chip assembly with interlocked contact terminal
US6576493B1 (en) 2000-10-13 2003-06-10 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US6673710B1 (en) 2000-10-13 2004-01-06 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip
US7190080B1 (en) 2000-10-13 2007-03-13 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US7319265B1 (en) 2000-10-13 2008-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with precision-formed metal pillar
US6576539B1 (en) 2000-10-13 2003-06-10 Charles W.C. Lin Semiconductor chip assembly with interlocked conductive trace
US7071089B1 (en) 2000-10-13 2006-07-04 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a carved bumped terminal
US6667229B1 (en) 2000-10-13 2003-12-23 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
US7264991B1 (en) 2000-10-13 2007-09-04 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using conductive adhesive
US7094676B1 (en) 2000-10-13 2006-08-22 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US6949408B1 (en) 2000-10-13 2005-09-27 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US7129575B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped metal pillar
US6876072B1 (en) 2000-10-13 2005-04-05 Bridge Semiconductor Corporation Semiconductor chip assembly with chip in substrate cavity
US6984576B1 (en) 2000-10-13 2006-01-10 Bridge Semiconductor Corporation Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip
US6548393B1 (en) 2000-10-13 2003-04-15 Charles W. C. Lin Semiconductor chip assembly with hardened connection joint
US6537851B1 (en) 2000-10-13 2003-03-25 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace to a semiconductor chip
US6699780B1 (en) 2000-10-13 2004-03-02 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching
US7132741B1 (en) 2000-10-13 2006-11-07 Bridge Semiconductor Corporation Semiconductor chip assembly with carved bumped terminal
US6740576B1 (en) 2000-10-13 2004-05-25 Bridge Semiconductor Corporation Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly
US7414319B2 (en) 2000-10-13 2008-08-19 Bridge Semiconductor Corporation Semiconductor chip assembly with metal containment wall and solder terminal
US6872591B1 (en) 2000-10-13 2005-03-29 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a conductive trace and a substrate
US6440835B1 (en) 2000-10-13 2002-08-27 Charles W. C. Lin Method of connecting a conductive trace to a semiconductor chip
US7262082B1 (en) 2000-10-13 2007-08-28 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture
US7129113B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar in an encapsulant aperture
US6908788B1 (en) 2000-10-13 2005-06-21 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using a metal base
US6492252B1 (en) 2000-10-13 2002-12-10 Bridge Semiconductor Corporation Method of connecting a bumped conductive trace to a semiconductor chip
US7193831B2 (en) 2000-10-17 2007-03-20 X2Y Attenuators, Llc Energy pathway arrangement
US6816385B1 (en) 2000-11-16 2004-11-09 International Business Machines Corporation Compliant laminate connector
US6444489B1 (en) 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
US6653170B1 (en) 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
US6545226B2 (en) * 2001-05-31 2003-04-08 International Business Machines Corporation Printed wiring board interposer sub-assembly
US6914786B1 (en) * 2001-06-14 2005-07-05 Lsi Logic Corporation Converter device
US6724794B2 (en) * 2001-06-29 2004-04-20 Xanoptix, Inc. Opto-electronic device integration
US6753197B2 (en) 2001-06-29 2004-06-22 Xanoptix, Inc. Opto-electronic device integration
US6790691B2 (en) 2001-06-29 2004-09-14 Xanoptix, Inc. Opto-electronic device integration
US7831151B2 (en) 2001-06-29 2010-11-09 John Trezza Redundant optical device array
US6753199B2 (en) 2001-06-29 2004-06-22 Xanoptix, Inc. Topside active optical device apparatus and method
US6620642B2 (en) 2001-06-29 2003-09-16 Xanoptix, Inc. Opto-electronic device integration
US20030015572A1 (en) * 2001-06-29 2003-01-23 Tom Faska Successive integration of multiple devices process and product
US6775308B2 (en) 2001-06-29 2004-08-10 Xanoptix, Inc. Multi-wavelength semiconductor laser arrays and applications thereof
US6731665B2 (en) 2001-06-29 2004-05-04 Xanoptix Inc. Laser arrays for high power fiber amplifier pumps
US6633421B2 (en) 2001-06-29 2003-10-14 Xanoptrix, Inc. Integrated arrays of modulators and lasers on electronics
US6991960B2 (en) 2001-08-30 2006-01-31 Micron Technology, Inc. Method of semiconductor device package alignment and method of testing
US6657134B2 (en) 2001-11-30 2003-12-02 Honeywell International Inc. Stacked ball grid array
US6830463B2 (en) 2002-01-29 2004-12-14 Fci Americas Technology, Inc. Ball grid array connection device
US7230247B2 (en) * 2002-03-08 2007-06-12 Hamamatsu Photonics K.K. Detector
JP4237966B2 (ja) * 2002-03-08 2009-03-11 浜松ホトニクス株式会社 検出器
US6860741B2 (en) 2002-07-30 2005-03-01 Avx Corporation Apparatus and methods for retaining and placing electrical components
US6928727B2 (en) * 2002-07-30 2005-08-16 Avx Corporation Apparatus and method for making electrical connectors
US6851954B2 (en) 2002-07-30 2005-02-08 Avx Corporation Electrical connectors and electrical components
TWI248192B (en) * 2002-10-18 2006-01-21 Matsushita Electric Industrial Co Ltd Semiconductor integrated circuit and its manufacturing method
JP4364514B2 (ja) * 2003-01-08 2009-11-18 浜松ホトニクス株式会社 配線基板、及びそれを用いた放射線検出器
US7180718B2 (en) 2003-01-31 2007-02-20 X2Y Attenuators, Llc Shielded energy conditioner
WO2004105137A1 (ja) * 2003-05-23 2004-12-02 Hamamatsu Photonics K.K. 光検出装置
EP1629582A2 (en) 2003-05-29 2006-03-01 X2Y Attenuators, L.L.C. Connector related structures including an energy conditioner
US7367489B2 (en) * 2003-07-01 2008-05-06 Chippac, Inc. Method and apparatus for flip chip attachment by post collapse re-melt and re-solidification of bumps
KR101124015B1 (ko) 2003-07-16 2012-03-26 그리픽스, 인코포레이티드 상호 결합 접촉 시스템을 구비한 전기 상호 연결 조립체
US7537461B2 (en) 2003-07-16 2009-05-26 Gryphics, Inc. Fine pitch electrical interconnect assembly
US7297003B2 (en) 2003-07-16 2007-11-20 Gryphics, Inc. Fine pitch electrical interconnect assembly
WO2005015719A2 (en) 2003-07-21 2005-02-17 X2Y Attenuators, Llc Filter assembly
US7993983B1 (en) 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
US7425759B1 (en) 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
US7538415B1 (en) 2003-11-20 2009-05-26 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal, filler and insulative base
CN1890854A (zh) 2003-12-22 2007-01-03 X2Y艾泰钮埃特有限责任公司 内屏蔽式能量调节装置
JP4179186B2 (ja) * 2004-02-25 2008-11-12 ソニー株式会社 配線基板およびその製造方法および半導体装置
US7049208B2 (en) * 2004-10-11 2006-05-23 Intel Corporation Method of manufacturing of thin based substrate
US7268421B1 (en) 2004-11-10 2007-09-11 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond
US7750483B1 (en) 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
US7446419B1 (en) 2004-11-10 2008-11-04 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar of stacked metal balls
KR100652397B1 (ko) * 2005-01-17 2006-12-01 삼성전자주식회사 매개 인쇄회로기판을 사용하는 적층형 반도체 패키지
JP2008537843A (ja) 2005-03-01 2008-09-25 エックストゥーワイ アテニュエイターズ，エルエルシー 内部で重なり合った調整器
WO2006093831A2 (en) 2005-03-01 2006-09-08 X2Y Attenuators, Llc Energy conditioner with tied through electrodes
WO2006099297A2 (en) 2005-03-14 2006-09-21 X2Y Attenuators, Llc Conditioner with coplanar conductors
US7777313B2 (en) * 2005-06-07 2010-08-17 Analog Devices, Inc. Electronic package structures and methods
FR2889405B1 (fr) * 2005-07-29 2010-12-10 Thales Sa Procede d'assemblage de composants electroniques a contacts par grille de billes, notamment en alliage d'etain, d'argent et de cuivre, et procede de fabrication de tels composants
US7462939B2 (en) * 2005-10-20 2008-12-09 Honeywell International Inc. Interposer for compliant interfacial coupling
WO2007103965A1 (en) 2006-03-07 2007-09-13 X2Y Attenuators, Llc Energy conditioner structures
US8044502B2 (en) 2006-03-20 2011-10-25 Gryphics, Inc. Composite contact for fine pitch electrical interconnect assembly
US7811863B1 (en) 2006-10-26 2010-10-12 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment
US7494843B1 (en) 2006-12-26 2009-02-24 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with thermal conductor and encapsulant grinding
US7576435B2 (en) * 2007-04-27 2009-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Low-cost and ultra-fine integrated circuit packaging technique
JP5207659B2 (ja) * 2007-05-22 2013-06-12 キヤノン株式会社 半導体装置
US8285702B2 (en) * 2008-08-07 2012-10-09 International Business Machines Corporation Content analysis simulator for improving site findability in information retrieval systems
US8366485B2 (en) 2009-03-19 2013-02-05 Fci Americas Technology Llc Electrical connector having ribbed ground plate
JP4930567B2 (ja) * 2009-10-02 2012-05-16 富士通株式会社 中継基板、プリント基板ユニットおよび中継基板の製造方法
JP4930566B2 (ja) * 2009-10-02 2012-05-16 富士通株式会社 中継基板、プリント基板ユニット、および、中継基板の製造方法
JP5409242B2 (ja) * 2009-10-07 2014-02-05 新光電気工業株式会社 インダクタ及びインダクタの製造方法
US7985079B1 (en) 2010-04-20 2011-07-26 Tyco Electronics Corporation Connector assembly having a mating adapter
US8716873B2 (en) * 2010-07-01 2014-05-06 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US8100699B1 (en) 2010-07-22 2012-01-24 Tyco Electronics Corporation Connector assembly having a connector extender module
IT1404233B1 (it) 2010-12-29 2013-11-15 St Microelectronics Srl Assemblaggio di substrati provvisto di interconnessioni capacitive, e relativo metodo di fabbricazione
US8982574B2 (en) 2010-12-29 2015-03-17 Stmicroelectronics S.R.L. Contact and contactless differential I/O pads for chip-to-chip communication and wireless probing
US8697457B1 (en) 2011-06-22 2014-04-15 Bae Systems Information And Electronic Systems Integration Inc. Devices and methods for stacking individually tested devices to form multi-chip electronic modules
EP2624034A1 (en) 2012-01-31 2013-08-07 Fci Dismountable optical coupling device
US8944831B2 (en) 2012-04-13 2015-02-03 Fci Americas Technology Llc Electrical connector having ribbed ground plate with engagement members
USD718253S1 (en) 2012-04-13 2014-11-25 Fci Americas Technology Llc Electrical cable connector
USD727852S1 (en) 2012-04-13 2015-04-28 Fci Americas Technology Llc Ground shield for a right angle electrical connector
US9257778B2 (en) 2012-04-13 2016-02-09 Fci Americas Technology High speed electrical connector
USD727268S1 (en) 2012-04-13 2015-04-21 Fci Americas Technology Llc Vertical electrical connector
USD751507S1 (en) 2012-07-11 2016-03-15 Fci Americas Technology Llc Electrical connector
US9543703B2 (en) 2012-07-11 2017-01-10 Fci Americas Technology Llc Electrical connector with reduced stack height
USD745852S1 (en) 2013-01-25 2015-12-22 Fci Americas Technology Llc Electrical connector
US9105629B2 (en) 2013-03-07 2015-08-11 International Business Machines Corporation Selective area heating for 3D chip stack
USD720698S1 (en) 2013-03-15 2015-01-06 Fci Americas Technology Llc Electrical cable connector
US9947634B1 (en) * 2017-06-13 2018-04-17 Northrop Grumman Systems Corporation Robust mezzanine BGA connector

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1229155A (en) * 1983-03-29 1987-11-10 Toshihiko Watari High density lsi package for logic circuits
US4868712A (en) * 1987-02-04 1989-09-19 Woodman John K Three dimensional integrated circuit package
US5155302A (en) * 1991-06-24 1992-10-13 At&T Bell Laboratories Electronic device interconnection techniques
US5354955A (en) * 1992-12-02 1994-10-11 International Business Machines Corporation Direct jump engineering change system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000036646A1 (en) * 1998-12-14 2000-06-22 Fujitsu Limited Mounting adapter for ball grid array packages, mounting structure for ball grid array packages utilizing the same, and method of repairing ball grid array package

Also Published As

Publication number Publication date
US5477933A (en) 1995-12-26

Similar Documents

Publication Publication Date Title
US5477933A (en) Electronic device interconnection techniques
EP0863548B1 (en) Mounting assembly of integrated circuit device and method for production thereof
EP0676091B1 (en) Tab testing of area array interconnected chips
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US5386341A (en) Flexible substrate folded in a U-shape with a rigidizer plate located in the notch of the U-shape
US6014316A (en) IC stack utilizing BGA contacts
EP0098932B1 (en) Repairable multi-level system for semiconductor device
US4949224A (en) Structure for mounting a semiconductor device
US6084308A (en) Chip-on-chip integrated circuit package and method for making the same
US6414849B1 (en) Low stress and low profile cavity down flip chip and wire bond BGA package
US5783870A (en) Method for connecting packages of a stacked ball grid array structure
JP3096459B2 (ja) 高集積度チップ・オン・チップ実装
US5477082A (en) Bi-planar multi-chip module
US6180881B1 (en) Chip stack and method of making same
EP1005086B1 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
US6617528B2 (en) Electronic package with stacked connections and method for making same
US20060049495A1 (en) Semiconductor package and laminated semiconductor package
KR20150041029A (ko) Bva 인터포저
US6717252B2 (en) Semiconductor device
JP2002237568A (ja) 基板上垂直組立体用の折り曲げた相互接続体上にスタックしたチップスケールパッケージ
KR20010060208A (ko) 적층형 반도체 디바이스
US6437436B2 (en) Integrated circuit chip package with test points
EP0482940B1 (en) Method of forming an electrical connection for an integrated circuit
US20070176297A1 (en) Reworkable stacked chip assembly
KR20010090611A (ko) 접촉노드