JPH08213732A - 多層集積回路パッケージおよびその製造方法 - Google Patents
多層集積回路パッケージおよびその製造方法Info
- Publication number
- JPH08213732A JPH08213732A JP30686895A JP30686895A JPH08213732A JP H08213732 A JPH08213732 A JP H08213732A JP 30686895 A JP30686895 A JP 30686895A JP 30686895 A JP30686895 A JP 30686895A JP H08213732 A JPH08213732 A JP H08213732A
- Authority
- JP
- Japan
- Prior art keywords
- flexible circuit
- dielectric layer
- wiring pattern
- layer
- basic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000000034 method Methods 0.000 claims abstract description 60
- 239000004020 conductor Substances 0.000 claims abstract description 24
- 238000010030 laminating Methods 0.000 claims description 16
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 abstract description 30
- 239000010410 layer Substances 0.000 description 218
- 239000000919 ceramic Substances 0.000 description 20
- 239000012790 adhesive layer Substances 0.000 description 19
- 239000000758 substrate Substances 0.000 description 18
- 238000003475 lamination Methods 0.000 description 17
- 239000000853 adhesive Substances 0.000 description 12
- 230000001070 adhesive effect Effects 0.000 description 12
- 239000004642 Polyimide Substances 0.000 description 11
- 229920001721 polyimide Polymers 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 238000010344 co-firing Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000012811 non-conductive material Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000003801 milling Methods 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 229920001169 thermoplastic Polymers 0.000 description 2
- 239000004416 thermosoftening plastic Substances 0.000 description 2
- 241000237858 Gastropoda Species 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920006259 thermoplastic polyimide Polymers 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 処理中の寸法変化を減らし、個別誘電体層の
厚さを減らし、多層パッケージの層間で簡単な相互接続
を行なう高ピン数相互接続を提供する。 【解決手段】 相互接続システムを構成する多層集積回
路パッケージ100において、(1)基礎誘電体層11
2の表面に形成された基礎配線パターン114と、
(2)基礎誘電体層に積層された第1のフレキシブル回
路120であり、第1の誘電体層122および第1の誘
電体層の第1の表面に形成された第1の配線パターン1
24、および第1のフレキシブル回路を貫く少なくとも
一つの開口128を備え、少なくとも一つの開口には少
なくとも部分的に基礎配線パターンの一部を第1の配線
パターンに電気的に接続する導電材料が詰まっている第
1のフレキシブル回路から構成される。
厚さを減らし、多層パッケージの層間で簡単な相互接続
を行なう高ピン数相互接続を提供する。 【解決手段】 相互接続システムを構成する多層集積回
路パッケージ100において、(1)基礎誘電体層11
2の表面に形成された基礎配線パターン114と、
(2)基礎誘電体層に積層された第1のフレキシブル回
路120であり、第1の誘電体層122および第1の誘
電体層の第1の表面に形成された第1の配線パターン1
24、および第1のフレキシブル回路を貫く少なくとも
一つの開口128を備え、少なくとも一つの開口には少
なくとも部分的に基礎配線パターンの一部を第1の配線
パターンに電気的に接続する導電材料が詰まっている第
1のフレキシブル回路から構成される。
Description
【0001】
【発明の属する技術分野】本発明は集積回路パッケージ
の分野に関し、更に詳細には、多層集積回路パッケージ
およびその製造方法に関する。
の分野に関し、更に詳細には、多層集積回路パッケージ
およびその製造方法に関する。
【0002】
【技術背景】集積回路の大きさが小さくなるにつれて、
集積回路のパッケージはますます複雑になり、典型的
に、一つの集積回路に300を超すI/O接続が必要で
ある。同時に高いピン数、清浄な電気的環境、および小
さいダイの必要性から、その間に経路接続を持つ、導電
材料および誘電体材料が交替して成る多層を設けるパッ
ケージング技術を使用することが必要になる。共焼セラ
ミックおよび印刷回路板の積層は、導電経路(ヴァイ
ア)により相互接続された交替する導体層および誘電体
層によりI/O能力を増大させる二つの多層パッケージ
ング技術である。
集積回路のパッケージはますます複雑になり、典型的
に、一つの集積回路に300を超すI/O接続が必要で
ある。同時に高いピン数、清浄な電気的環境、および小
さいダイの必要性から、その間に経路接続を持つ、導電
材料および誘電体材料が交替して成る多層を設けるパッ
ケージング技術を使用することが必要になる。共焼セラ
ミックおよび印刷回路板の積層は、導電経路(ヴァイ
ア)により相互接続された交替する導体層および誘電体
層によりI/O能力を増大させる二つの多層パッケージ
ング技術である。
【0003】印刷回路積層パッケージは典型的に、誘電
体層上に配線パターンを形成する工程、誘電体層を積層
する工程、誘電体層に経路開口を形成する工程、経路開
口にめっきして層間に電気接続を形成する工程、得られ
た構造を個別パッケージにまとめる工程、および集積回
路ダイ・スラグをパッケージに取り付ける工程、により
作ることができる。典型的には、配線パターンは銅であ
り、フォトリソグラフ技術を用いて個別のポリマー誘電
体層上に形成される。誘電体層は誘電体層間に接着剤を
置き、誘電体層を位置合わせし、多層を共に押圧し、そ
れらを加熱して確実な結合を形成することにより典型的
に共に積層される。積層後、層間に電気的相互接続を必
要とする区域に層に錐揉み(ドリリング)して経路開口
を形成する。
体層上に配線パターンを形成する工程、誘電体層を積層
する工程、誘電体層に経路開口を形成する工程、経路開
口にめっきして層間に電気接続を形成する工程、得られ
た構造を個別パッケージにまとめる工程、および集積回
路ダイ・スラグをパッケージに取り付ける工程、により
作ることができる。典型的には、配線パターンは銅であ
り、フォトリソグラフ技術を用いて個別のポリマー誘電
体層上に形成される。誘電体層は誘電体層間に接着剤を
置き、誘電体層を位置合わせし、多層を共に押圧し、そ
れらを加熱して確実な結合を形成することにより典型的
に共に積層される。積層後、層間に電気的相互接続を必
要とする区域に層に錐揉み(ドリリング)して経路開口
を形成する。
【0004】印刷回路板積層プロセスに伴う問題は処理
中に生ずる寸法変化から生ずる。印刷回路板プロセスに
使用される誘電体層は主としてポリマーから構成されて
いるので、層を加熱して結合を形成する工程中収縮が生
ずる。位置合わせは加熱工程前に行なわれるので、収縮
および印刷回路板の歪みによる寸法変化を考慮するのに
別の空間公差が必要である。収縮の量は使用するポリマ
ーの形式および誘電体層内のポリマー材料の百分率の関
数であり、誘電体層内のポリマー材料の百分率が高けれ
ば高い程、印刷回路積層プロセス中に生ずる寸法変化は
大きい。
中に生ずる寸法変化から生ずる。印刷回路板プロセスに
使用される誘電体層は主としてポリマーから構成されて
いるので、層を加熱して結合を形成する工程中収縮が生
ずる。位置合わせは加熱工程前に行なわれるので、収縮
および印刷回路板の歪みによる寸法変化を考慮するのに
別の空間公差が必要である。収縮の量は使用するポリマ
ーの形式および誘電体層内のポリマー材料の百分率の関
数であり、誘電体層内のポリマー材料の百分率が高けれ
ば高い程、印刷回路積層プロセス中に生ずる寸法変化は
大きい。
【0005】印刷回路板積層プロセスに関連する問題に
は印刷回路板の歪みを生ずる誘電体層の反りがある。更
に、各誘電体層の切り抜き領域は層間の接着剤を切り抜
き領域の空洞内に流出させ、結合域を汚染する可能性が
ある。更に、はんだボールを経路穴の直上に置いてはな
らないので、各パッケージについて別のパッケージ区域
が必要であり、パッケージの大きさが増大する。
は印刷回路板の歪みを生ずる誘電体層の反りがある。更
に、各誘電体層の切り抜き領域は層間の接着剤を切り抜
き領域の空洞内に流出させ、結合域を汚染する可能性が
ある。更に、はんだボールを経路穴の直上に置いてはな
らないので、各パッケージについて別のパッケージ区域
が必要であり、パッケージの大きさが増大する。
【0006】共焼セラミックパッケージは、「グリー
ン」セラミック層の表面に配線パターンを形成する工
程、セラミック層を精密に位置合わせする工程、経路穴
を形成する工程、経路穴に金属を詰める工程、構造を焼
結する工程、および焼結構造を個別パッケージにまとめ
る工程、により作られる。共焼セラミックプロセスで
は、セラミック層の位置合わせはグリーン状態にある間
に行なわれ、仕上がり構造の収縮のためかなりの寸法変
化を生ずる。位置合わせは焼結工程の前に行なわれるの
で、収縮による寸法変化を考慮するには別の空間公差が
必要であり、パッケージの大きさが増大する。更に、配
線パターンを形成するのにスクリーン印刷法が使用され
ているので、グリーン層で達成される密度はフォトリソ
グラフパターン作成法よりかなり少ない。このことは更
に多数の層が必要であり、したがってこの技術に関連す
る費用は典型的に非常に高いということを意味してい
る。
ン」セラミック層の表面に配線パターンを形成する工
程、セラミック層を精密に位置合わせする工程、経路穴
を形成する工程、経路穴に金属を詰める工程、構造を焼
結する工程、および焼結構造を個別パッケージにまとめ
る工程、により作られる。共焼セラミックプロセスで
は、セラミック層の位置合わせはグリーン状態にある間
に行なわれ、仕上がり構造の収縮のためかなりの寸法変
化を生ずる。位置合わせは焼結工程の前に行なわれるの
で、収縮による寸法変化を考慮するには別の空間公差が
必要であり、パッケージの大きさが増大する。更に、配
線パターンを形成するのにスクリーン印刷法が使用され
ているので、グリーン層で達成される密度はフォトリソ
グラフパターン作成法よりかなり少ない。このことは更
に多数の層が必要であり、したがってこの技術に関連す
る費用は典型的に非常に高いということを意味してい
る。
【0007】共焼プロセスおよび印刷回路板積層プロセ
スには共に誘電体層の位置合わせ後かなりな寸法収縮が
あり、適宜に経路を設置するには空間公差を増す必要が
ある。更に、共焼セラミックおよび印刷回路積層の技術
の費用および性能特性は個々の層の厚さ、必要な層の
数、および経路相互接続を作る数および方法により限定
される。寸法変化を小さくし、個別誘電体層の厚さを減
らし、誘電体層間で簡単な相互接続を行なう高ピン数相
互接続を設ける構造および方法が必要である。
スには共に誘電体層の位置合わせ後かなりな寸法収縮が
あり、適宜に経路を設置するには空間公差を増す必要が
ある。更に、共焼セラミックおよび印刷回路積層の技術
の費用および性能特性は個々の層の厚さ、必要な層の
数、および経路相互接続を作る数および方法により限定
される。寸法変化を小さくし、個別誘電体層の厚さを減
らし、誘電体層間で簡単な相互接続を行なう高ピン数相
互接続を設ける構造および方法が必要である。
【0008】
【発明の目的】本発明は、処理中の寸法変化を減らし、
個別誘電体層の厚さを減らし、多層パッケージの層間で
簡単な相互接続を行なう高ピン数相互接続を設ける構造
および方法を提供することを目的とする。
個別誘電体層の厚さを減らし、多層パッケージの層間で
簡単な相互接続を行なう高ピン数相互接続を設ける構造
および方法を提供することを目的とする。
【0009】
【発明の概要】本発明では、フレキシブル回路が慣習的
技術での交替誘電体層として使用されているセラミック
層または印刷回路板層に取って替わっている。各フレキ
シブル回路は誘電体層上に形成された配線パターンから
成り、少なくとも一つの開口が前記フレキシブル回路の
誘電体層を貫いている。フレキシブル回路を基礎誘電体
層の表面および配線パターンに積層するかまたは代わり
にフレキシブル回路層を他のフレキシブル回路層に積層
するかして多層を構成する。典型的に積層は層間に非導
電接着剤を使用することにより行なわれる。層間に電気
的接続が必要な領域の第1の誘電体パターンに開口を形
成する。
技術での交替誘電体層として使用されているセラミック
層または印刷回路板層に取って替わっている。各フレキ
シブル回路は誘電体層上に形成された配線パターンから
成り、少なくとも一つの開口が前記フレキシブル回路の
誘電体層を貫いている。フレキシブル回路を基礎誘電体
層の表面および配線パターンに積層するかまたは代わり
にフレキシブル回路層を他のフレキシブル回路層に積層
するかして多層を構成する。典型的に積層は層間に非導
電接着剤を使用することにより行なわれる。層間に電気
的接続が必要な領域の第1の誘電体パターンに開口を形
成する。
【0010】層間の電気的相互接続は典型的にはんだボ
ール取り付け中に行なわれる。2レベルパッケージにつ
いては、電気的相互接続は基礎誘電体層に形成された配
線パターンと第1のフレキシブル回路の誘電体層に形成
された配線パターンとの間に行なわれる。はんだボール
は第1のフレキシブル回路に形成された開口に設置され
る。はんだボール取り付け中、温度が上昇するので、は
んだボールの一部は第1のフレキシブル回路の開口を通
して融け、基礎誘電体層に形成された配線パターンの一
部と接触する。はんだボールは、慣習的技術でのように
開口の側方に置くのとは対照的に、誘電体層の開口の直
上に設置することができるので、パッケージの大きさが
減少する。
ール取り付け中に行なわれる。2レベルパッケージにつ
いては、電気的相互接続は基礎誘電体層に形成された配
線パターンと第1のフレキシブル回路の誘電体層に形成
された配線パターンとの間に行なわれる。はんだボール
は第1のフレキシブル回路に形成された開口に設置され
る。はんだボール取り付け中、温度が上昇するので、は
んだボールの一部は第1のフレキシブル回路の開口を通
して融け、基礎誘電体層に形成された配線パターンの一
部と接触する。はんだボールは、慣習的技術でのように
開口の側方に置くのとは対照的に、誘電体層の開口の直
上に設置することができるので、パッケージの大きさが
減少する。
【0011】高ピン数パッケージはパッケージの大きさ
を小さくする層間接続を行なう新しい方法を提供する。
第1に、フレキシブル回路層の使用により、印刷回路板
積層または共焼セラミックプロセスに使用される誘電体
層に比較して薄い誘電体層を使用することから生ずる薄
い多層パッケージが得られる。更に、接地平面を共有さ
せることによりパッケージの大きさを小さくすることが
できる。本発明の一実施例では、第1の誘電体層および
第2の誘電体層に形成された配線パターンが接地平面を
共有している。共有接地平面パッケージという独特の制
御されたインピーダンス構成により層の数が最も少ない
改良された電気性能が得られる。
を小さくする層間接続を行なう新しい方法を提供する。
第1に、フレキシブル回路層の使用により、印刷回路板
積層または共焼セラミックプロセスに使用される誘電体
層に比較して薄い誘電体層を使用することから生ずる薄
い多層パッケージが得られる。更に、接地平面を共有さ
せることによりパッケージの大きさを小さくすることが
できる。本発明の一実施例では、第1の誘電体層および
第2の誘電体層に形成された配線パターンが接地平面を
共有している。共有接地平面パッケージという独特の制
御されたインピーダンス構成により層の数が最も少ない
改良された電気性能が得られる。
【0012】本発明は慣習的経路形成法の必要性を排除
する、多層パッケージの層を電気的に相互接続する新し
い方法を提供する。多層パッケージは、基礎誘電体層お
よび基礎配線パターンを備えた基板を得る工程、少なく
とも第1の誘電体層および第1の誘電体層の表面に形成
された第1の配線パターンを備えている第1のフレキシ
ブル回路を得る工程、第1のフレキシブル回路に複数の
開口を形成する工程、第1のフレキシブル回路を基板
に、それらの間に配置した接着剤を使用して積層する工
程、基礎誘電体配線パターンを第1の誘電体配線パター
ンに電気的に相互接続する工程、により形成される。電
気的相互接続が交替する導電層間に形成されてから、集
積回路ダイをパッケージ本体に取り付ける。ダイ取り付
けの後、集積回路ダイを配線パターンに電気的に結合す
る。
する、多層パッケージの層を電気的に相互接続する新し
い方法を提供する。多層パッケージは、基礎誘電体層お
よび基礎配線パターンを備えた基板を得る工程、少なく
とも第1の誘電体層および第1の誘電体層の表面に形成
された第1の配線パターンを備えている第1のフレキシ
ブル回路を得る工程、第1のフレキシブル回路に複数の
開口を形成する工程、第1のフレキシブル回路を基板
に、それらの間に配置した接着剤を使用して積層する工
程、基礎誘電体配線パターンを第1の誘電体配線パター
ンに電気的に相互接続する工程、により形成される。電
気的相互接続が交替する導電層間に形成されてから、集
積回路ダイをパッケージ本体に取り付ける。ダイ取り付
けの後、集積回路ダイを配線パターンに電気的に結合す
る。
【0013】共焼セラミックおよび印刷回路板積層プロ
セスに比較して、積層プロセス中に生ずる収縮は関係す
る誘電体材料および接着剤材料の性質のため最小であ
る。重大な収縮が生じないので、慣習的相互接続と比較
して必要な空間公差は小さい。同じ理由で、パッケージ
の結合可能部分への接着剤の流出も限られている。更
に、共焼セラミックおよび印刷回路板積層プロセスと異
なり、フレキシブル回路層の積層はまとめの後に行なわ
れる。これにより慣習的印刷回路および共焼セラミック
技術と比較して確実に寸法精度が高く、層と層との位置
合不良が小さくなる。
セスに比較して、積層プロセス中に生ずる収縮は関係す
る誘電体材料および接着剤材料の性質のため最小であ
る。重大な収縮が生じないので、慣習的相互接続と比較
して必要な空間公差は小さい。同じ理由で、パッケージ
の結合可能部分への接着剤の流出も限られている。更
に、共焼セラミックおよび印刷回路板積層プロセスと異
なり、フレキシブル回路層の積層はまとめの後に行なわ
れる。これにより慣習的印刷回路および共焼セラミック
技術と比較して確実に寸法精度が高く、層と層との位置
合不良が小さくなる。
【0014】好適実施例では、基礎誘電体層やよび基礎
配線層は基礎フレキシブル回路を形成している。第1の
フレキシブル回路を基礎フレキシブル回路に積層する前
に、第1のフレキシブル回路および基礎フレキシブル回
路を位置合わせする。一実施例では、第1のフレキシブ
ル回路の開口は第1のフレキシブル回路を基礎フレキシ
ブル回路に位置合わせして積層してから形成される。代
わりの実施例では、第1のフレキシブル回路の開口は第
1のフレキシブル回路を基礎フレキシブル回路に位置合
わせし且つ積層する前に形成される。開口は典型的には
フレキシブル回路を貫く機械的押しぬきまたは錐揉みに
より、湿式化学エッチングにより、または乾式エッチン
グ(プラズマエッチングおよびレーザの手法を含む)に
より第1のフレキシブル回路に形成される。慣習的技術
で使用されているセラミック層または印刷回路板誘電体
層とは対照的に、フレキシブル回路の第1の誘電体層も
薄いので、開口を形成するのにレーザを使用して経路形
成プロセスを簡略にすることができる。
配線層は基礎フレキシブル回路を形成している。第1の
フレキシブル回路を基礎フレキシブル回路に積層する前
に、第1のフレキシブル回路および基礎フレキシブル回
路を位置合わせする。一実施例では、第1のフレキシブ
ル回路の開口は第1のフレキシブル回路を基礎フレキシ
ブル回路に位置合わせして積層してから形成される。代
わりの実施例では、第1のフレキシブル回路の開口は第
1のフレキシブル回路を基礎フレキシブル回路に位置合
わせし且つ積層する前に形成される。開口は典型的には
フレキシブル回路を貫く機械的押しぬきまたは錐揉みに
より、湿式化学エッチングにより、または乾式エッチン
グ(プラズマエッチングおよびレーザの手法を含む)に
より第1のフレキシブル回路に形成される。慣習的技術
で使用されているセラミック層または印刷回路板誘電体
層とは対照的に、フレキシブル回路の第1の誘電体層も
薄いので、開口を形成するのにレーザを使用して経路形
成プロセスを簡略にすることができる。
【0015】ここに説明する本発明の性格および長所の
これ以上の理解は明細書の残りの部分および付図を参照
することにより実現することができる。
これ以上の理解は明細書の残りの部分および付図を参照
することにより実現することができる。
【0016】
【実施例】本発明は、処理中の寸法変化を減らし、個々
の誘電体層の厚さを減らし、多層パッケージの層間の相
互接続を簡単にする高ピン数相互接続を提供する構造お
よび方法である。多層パッケージ100は、基礎誘電体
層112および基礎誘電体層112の表面116に形成
された基礎配線パターン114、および基礎誘電体層1
12および基礎配線パターン114に積層された第1の
フレキシブル回路120から構成され、第1のフレキシ
ブル回路120は第1の誘電体層125および第1の誘
電体層125の表面126に形成された第1の配線パタ
ーン層124を備えており、少なくとも一つの開口12
8が第1のフレキシブル回路120を貫いて延びてお
り、開口128には少なくとも部分的に導電材料が詰め
られていて基礎配線パターン114の少なくとも一部を
第1の配線パターン124の少なくとも一部に電気的に
接続している。
の誘電体層の厚さを減らし、多層パッケージの層間の相
互接続を簡単にする高ピン数相互接続を提供する構造お
よび方法である。多層パッケージ100は、基礎誘電体
層112および基礎誘電体層112の表面116に形成
された基礎配線パターン114、および基礎誘電体層1
12および基礎配線パターン114に積層された第1の
フレキシブル回路120から構成され、第1のフレキシ
ブル回路120は第1の誘電体層125および第1の誘
電体層125の表面126に形成された第1の配線パタ
ーン層124を備えており、少なくとも一つの開口12
8が第1のフレキシブル回路120を貫いて延びてお
り、開口128には少なくとも部分的に導電材料が詰め
られていて基礎配線パターン114の少なくとも一部を
第1の配線パターン124の少なくとも一部に電気的に
接続している。
【0017】パッケージ本体102は典型的に集積回路
ダイを設置するための第1の領域104、典型的には空
洞、および第2の領域108を備えている。一実施例で
は、第2の領域108はワイヤボンディングのための結
合材となる。好適実施例では、パッケージ本体102は
銅またはアルミニウムのような導電材料から形成されて
いる。代わりの実施例では、パッケージ本体102をセ
ラミックまたはポリイミドのような非導電材料から構成
することができる。
ダイを設置するための第1の領域104、典型的には空
洞、および第2の領域108を備えている。一実施例で
は、第2の領域108はワイヤボンディングのための結
合材となる。好適実施例では、パッケージ本体102は
銅またはアルミニウムのような導電材料から形成されて
いる。代わりの実施例では、パッケージ本体102をセ
ラミックまたはポリイミドのような非導電材料から構成
することができる。
【0018】図1に示す実施例では、基礎誘電体層11
1、接着剤層113、および基礎配線層114は基板1
10を形成している。好適実施例では、基板110は薄
いフレキシブル回路であり、基礎フレキシブル回路11
0とも称される。1992年12月10日に出願された
No.07/988,640の継続である1994年2
月18日に出願された出願番号No.08/198,7
23を有する米国特許出願は、薄いフレキシブル回路が
パッケージ本体に積層され、したがって基礎誘電体層お
よび基礎配線パターンを設けているパッケージについて
記している。基板110は基礎誘電体層112および基
礎誘電体層112の表面に形成された基礎配線パターン
114から構成されている。一実施例では、基礎誘電体
層112は接着剤層113および薄いポリイミド層11
1から構成されている。代わりの実施例では、基礎誘電
体層112は単に接着剤層113である。
1、接着剤層113、および基礎配線層114は基板1
10を形成している。好適実施例では、基板110は薄
いフレキシブル回路であり、基礎フレキシブル回路11
0とも称される。1992年12月10日に出願された
No.07/988,640の継続である1994年2
月18日に出願された出願番号No.08/198,7
23を有する米国特許出願は、薄いフレキシブル回路が
パッケージ本体に積層され、したがって基礎誘電体層お
よび基礎配線パターンを設けているパッケージについて
記している。基板110は基礎誘電体層112および基
礎誘電体層112の表面に形成された基礎配線パターン
114から構成されている。一実施例では、基礎誘電体
層112は接着剤層113および薄いポリイミド層11
1から構成されている。代わりの実施例では、基礎誘電
体層112は単に接着剤層113である。
【0019】基板は薄いフレキシブル回路であることが
望ましいが、これは本発明にとっては重要ではない。代
わりに、基礎配線パターンを印刷回路板またはセラミッ
ク層の表面に形成することができる。パッケージ本体1
02が導電材料から構成されていれば、基礎誘電体層1
12はパッケージ本体102から分離した層である。し
かし、パッケージ本体102が基礎誘電体層112と同
じ非導電材料から構成されていれば、パッケージ本体1
02および基礎誘電体層112が一体ユニットを形成す
ることができる。
望ましいが、これは本発明にとっては重要ではない。代
わりに、基礎配線パターンを印刷回路板またはセラミッ
ク層の表面に形成することができる。パッケージ本体1
02が導電材料から構成されていれば、基礎誘電体層1
12はパッケージ本体102から分離した層である。し
かし、パッケージ本体102が基礎誘電体層112と同
じ非導電材料から構成されていれば、パッケージ本体1
02および基礎誘電体層112が一体ユニットを形成す
ることができる。
【0020】経路接続が交替する誘電体層と導電層との
間に作られている。慣習的パッケージング技術では、セ
ラミック層および印刷回路板層は誘電体層として働き、
誘電体層上に形成された配線パターンは導電層として働
く。本発明では、フレキシブル回路は慣習的技術に使用
されている配線パターンおよびセラミック層または配線
パターンおよび印刷回路板層の代わりをしている。各フ
レキシブル回路は誘電体層上に形成された配線パターン
から構成され、前記フレキシブル回路の誘電体層を貫く
少なくとも一つの開口を備えている。多層はフレキシブ
ル回路を基板に積層することにより、またはフレキシブ
ル回路層を他のフレキシブル回路層に積層することによ
り構成される。典型的には積層は層間に非導電接着剤を
使用して行なわれる。
間に作られている。慣習的パッケージング技術では、セ
ラミック層および印刷回路板層は誘電体層として働き、
誘電体層上に形成された配線パターンは導電層として働
く。本発明では、フレキシブル回路は慣習的技術に使用
されている配線パターンおよびセラミック層または配線
パターンおよび印刷回路板層の代わりをしている。各フ
レキシブル回路は誘電体層上に形成された配線パターン
から構成され、前記フレキシブル回路の誘電体層を貫く
少なくとも一つの開口を備えている。多層はフレキシブ
ル回路を基板に積層することにより、またはフレキシブ
ル回路層を他のフレキシブル回路層に積層することによ
り構成される。典型的には積層は層間に非導電接着剤を
使用して行なわれる。
【0021】図1は第1の誘電体層122および第1の
配線パターン124を備えている第1のフレキシブル回
路120を示す。典型的には、第1の誘電体層は厚さが
0.050mm未満のポリイミドから構成されている。
好適実施例では、フレキシブル回路120は接着剤層1
30により基板110の表面に積層される。第1のフレ
キシブル回路120を基板に積層する二つの代わりの構
造を図2に示す。一実施例では、接着剤層130および
薄いポリイミド層122は第1の誘電体層125を形成
している。他の実施例では、接着剤層130だけが第1
の誘電体層125を形成している。
配線パターン124を備えている第1のフレキシブル回
路120を示す。典型的には、第1の誘電体層は厚さが
0.050mm未満のポリイミドから構成されている。
好適実施例では、フレキシブル回路120は接着剤層1
30により基板110の表面に積層される。第1のフレ
キシブル回路120を基板に積層する二つの代わりの構
造を図2に示す。一実施例では、接着剤層130および
薄いポリイミド層122は第1の誘電体層125を形成
している。他の実施例では、接着剤層130だけが第1
の誘電体層125を形成している。
【0022】図2(A)は接着剤層130、薄い誘電体
ポリイミド層122、および配線パターン124から構
成される3層フレキシブル回路120の拡大部分を示
す。図2(A)に示す構造では、接着剤層130および
ポリイミド層122は共に非導電材料であり、共に第1
の誘電体層125を形成している。接着剤層130は典
型的に熱可塑性である。
ポリイミド層122、および配線パターン124から構
成される3層フレキシブル回路120の拡大部分を示
す。図2(A)に示す構造では、接着剤層130および
ポリイミド層122は共に非導電材料であり、共に第1
の誘電体層125を形成している。接着剤層130は典
型的に熱可塑性である。
【0023】図2(A)に示す3層フレキシブル回路の
典型的寸法はつぎのとおりである。接着剤層130が約
12ミクロン厚、ポリイミド誘電体層122が約25ミ
クロン厚、および銅配線層124が約18ミクロン厚で
ある。図2(A)に示す3層構造を組み込んだフレキシ
ブル回路はロジャース・コーポレーションおよび三井東
圧化学のような供給者から市場入手できる。しかし、こ
れら構造を代わりに接着剤フィルムを一層標準的な銅/
ポリイミド(124/122)構造の裏面に施すことに
よりまたは他の手段により作り出すことができる。
典型的寸法はつぎのとおりである。接着剤層130が約
12ミクロン厚、ポリイミド誘電体層122が約25ミ
クロン厚、および銅配線層124が約18ミクロン厚で
ある。図2(A)に示す3層構造を組み込んだフレキシ
ブル回路はロジャース・コーポレーションおよび三井東
圧化学のような供給者から市場入手できる。しかし、こ
れら構造を代わりに接着剤フィルムを一層標準的な銅/
ポリイミド(124/122)構造の裏面に施すことに
よりまたは他の手段により作り出すことができる。
【0024】図2(B)は図2(A)に示すフレキシブ
ル回路の代わりに置き換えることができるフレキシブル
回路の代わりの実施例を示す。フレキシブル回路120
は接着剤層130および銅配線層124から構成されて
いる。図2(B)に示す実施例では、接着剤層130は
第1の誘電体層125でもある。接着剤層130は典型
的にその厚さが約12ミクロンである。フレキシブル回
路120の第1の配線層124の厚さは典型的に約18
ミクロンである。図2(A),(B)では、接着剤をフ
レキシブル回路構造の一体部分として図示してある。こ
れは好適な変種である。代わりに、接着剤をその自身の
分離層とすることができる。
ル回路の代わりに置き換えることができるフレキシブル
回路の代わりの実施例を示す。フレキシブル回路120
は接着剤層130および銅配線層124から構成されて
いる。図2(B)に示す実施例では、接着剤層130は
第1の誘電体層125でもある。接着剤層130は典型
的にその厚さが約12ミクロンである。フレキシブル回
路120の第1の配線層124の厚さは典型的に約18
ミクロンである。図2(A),(B)では、接着剤をフ
レキシブル回路構造の一体部分として図示してある。こ
れは好適な変種である。代わりに、接着剤をその自身の
分離層とすることができる。
【0025】図3は本発明による図1に示した2レベル
回路の最上位のフレキシブル回路120を示す上面図で
ある。区域配列132を図3にフレキシブル回路120
の外周に沿って数百のはんだバンプ134を備えている
として示してある。各バンプ134はI/O接続に対応
している。一例として、フレキシブル回路120の寸法
が42mm×42mmであれば、約600の使用可能な
I/O接続を利用できる。更に詳細に述べれば、図3に
おいて、区域配列134は区域配列132の各辺に奥行
6行のバンプ134および25列のバンプ134を備え
ている2次元配列であるから、全部で600個のバンプ
が設けられている。しかし、区域配列の行および列の数
は重要ではなく、変わることがある。
回路の最上位のフレキシブル回路120を示す上面図で
ある。区域配列132を図3にフレキシブル回路120
の外周に沿って数百のはんだバンプ134を備えている
として示してある。各バンプ134はI/O接続に対応
している。一例として、フレキシブル回路120の寸法
が42mm×42mmであれば、約600の使用可能な
I/O接続を利用できる。更に詳細に述べれば、図3に
おいて、区域配列134は区域配列132の各辺に奥行
6行のバンプ134および25列のバンプ134を備え
ている2次元配列であるから、全部で600個のバンプ
が設けられている。しかし、区域配列の行および列の数
は重要ではなく、変わることがある。
【0026】各バンプ134は配線パターン124の条
線に接続されている必要はない。たとえば、区域配列1
32のバンプ134の幾つかを信号接続とは反対に接地
接続とすることができる。接地接続として働くバンプ1
34は条線124を使用して集積回路ダイに接続する必
要はない。条線124は接地接続には必要がないから、
配線条線124の数および密度が減少する。その上、周
辺の周りのバンプ134の最外行を接地接続として使用
することが望ましいことさえある。
線に接続されている必要はない。たとえば、区域配列1
32のバンプ134の幾つかを信号接続とは反対に接地
接続とすることができる。接地接続として働くバンプ1
34は条線124を使用して集積回路ダイに接続する必
要はない。条線124は接地接続には必要がないから、
配線条線124の数および密度が減少する。その上、周
辺の周りのバンプ134の最外行を接地接続として使用
することが望ましいことさえある。
【0027】多層パッケージ102は、基礎誘電体層1
12および基礎誘電体層112の第1の表面に形成され
た基礎配線パターン114を得る工程、第1の誘電体層
125および第1の誘電体層125の表面に形成された
第1の配線パターン124を備えた第1のフレキシブル
回路120を得る工程、第1の誘電体層125に少なく
とも一つの開口128を形成する工程、第1のフレキシ
ブル回路120を基板110に積層する工程、基礎誘電
体配線層114を第1の配線パターン124に電気的に
相互接続する工程、により形成される。
12および基礎誘電体層112の第1の表面に形成され
た基礎配線パターン114を得る工程、第1の誘電体層
125および第1の誘電体層125の表面に形成された
第1の配線パターン124を備えた第1のフレキシブル
回路120を得る工程、第1の誘電体層125に少なく
とも一つの開口128を形成する工程、第1のフレキシ
ブル回路120を基板110に積層する工程、基礎誘電
体配線層114を第1の配線パターン124に電気的に
相互接続する工程、により形成される。
【0028】多層パッケージ100を形成する第1の工
程は基礎誘電体層112、接着剤層113、および基礎
配線パターン114を備えている基板110を得ること
である。基板110は典型的には接着剤層113により
パッケージ本体102の第2の領域に典型的に積層され
ているフレキシブル回路である。第1の誘電体層125
および第1の配線層124を備えているフレキシブル回
路120は基板110の表面に積層される。
程は基礎誘電体層112、接着剤層113、および基礎
配線パターン114を備えている基板110を得ること
である。基板110は典型的には接着剤層113により
パッケージ本体102の第2の領域に典型的に積層され
ているフレキシブル回路である。第1の誘電体層125
および第1の配線層124を備えているフレキシブル回
路120は基板110の表面に積層される。
【0029】基礎配線パターン114を有する基礎誘電
体層112および第1のフレキシブル回路120を得て
から、第1のフレキシブル回路120に開口を形成し、
第1のフレキシブル回路を基礎誘電体層112および基
礎配線パターン114に積層する。好適実施例では、基
板110はフレキシブル回路であり、基板は第1のフレ
キシブル回路120を基板110の表面に積層するのと
同時にパツケージ本体102に積層される。開口128
が第1のフレキシブル回路の、層間に電気的相互接続を
必要とする領域に形成される。パッケージ形成の一つの
方法では、開口は積層工程前に第1の誘電体層に形成さ
れる。代わりの方法では、開口は積層工程後に形成され
る。
体層112および第1のフレキシブル回路120を得て
から、第1のフレキシブル回路120に開口を形成し、
第1のフレキシブル回路を基礎誘電体層112および基
礎配線パターン114に積層する。好適実施例では、基
板110はフレキシブル回路であり、基板は第1のフレ
キシブル回路120を基板110の表面に積層するのと
同時にパツケージ本体102に積層される。開口128
が第1のフレキシブル回路の、層間に電気的相互接続を
必要とする領域に形成される。パッケージ形成の一つの
方法では、開口は積層工程前に第1の誘電体層に形成さ
れる。代わりの方法では、開口は積層工程後に形成され
る。
【0030】図4は基板をパッケージ本体に積層する前
およびフレキシブル回路120を基板に積層する前の断
面分解図である。図4に示す方法では、開口128が積
層工程前に第1のフレキシブル回路に形成されているの
がわかる。図5(A)は穴形成および積層の後、ただし
積層工程前に穴形成を行なうはんだボール取り付け前の
2レベル多層パッケージ相互接続の部分の拡大断面図で
ある。第1のフレキシブル回路120に開口を形成する
幾つかの方法が存在する。図4に示す方法では、典型的
に開口はドリルまたはパンチを使用して開口を形成する
ことによりフレキシブル回路120に形成される。図
1、図4および図5(A),(B)に示す実施例は2レ
ベル構造を示しているが、三つ以上の配線パターンを備
えた多層構造を別のフレキシブル回路層を追加すること
により容易に形成することができる。
およびフレキシブル回路120を基板に積層する前の断
面分解図である。図4に示す方法では、開口128が積
層工程前に第1のフレキシブル回路に形成されているの
がわかる。図5(A)は穴形成および積層の後、ただし
積層工程前に穴形成を行なうはんだボール取り付け前の
2レベル多層パッケージ相互接続の部分の拡大断面図で
ある。第1のフレキシブル回路120に開口を形成する
幾つかの方法が存在する。図4に示す方法では、典型的
に開口はドリルまたはパンチを使用して開口を形成する
ことによりフレキシブル回路120に形成される。図
1、図4および図5(A),(B)に示す実施例は2レ
ベル構造を示しているが、三つ以上の配線パターンを備
えた多層構造を別のフレキシブル回路層を追加すること
により容易に形成することができる。
【0031】図5(A)に示す実施例では、開口128
には、はんだボール導電材料が詰められている。しか
し、開口を部分的に埋めて側壁の少なくとも一部を導電
材料で被覆するだけでよい。重要な目的は一つのレベル
(たとえば、第1の配線経路)から他のレベル(たとえ
ば、基礎誘電体配線経路)までの導電経路を設けること
である。
には、はんだボール導電材料が詰められている。しか
し、開口を部分的に埋めて側壁の少なくとも一部を導電
材料で被覆するだけでよい。重要な目的は一つのレベル
(たとえば、第1の配線経路)から他のレベル(たとえ
ば、基礎誘電体配線経路)までの導電経路を設けること
である。
【0032】図5(B)は穴形成およびはんだボール取
り付け後の図5(A)に示す2レベル多層パッケージの
一部の断面図である。層間の電気的相互接続は典型的に
はんだボール取り付け中に行なわれる。はんだボール取
り付けの工程中、はんだの流れはフレキシブル回路12
0の導体を配線パターン114の導体に橋渡しして、フ
レキシブル回路間に経路接続を効果的に形成するのに役
立つ。2レベルパッケージの場合、電気的相互接続は基
礎誘電体層112に形成された配線パターン114とフ
レキシブル回路120の第1の誘電体層125に形成さ
れた第1の配線パターン124との間で行なわれる。
り付け後の図5(A)に示す2レベル多層パッケージの
一部の断面図である。層間の電気的相互接続は典型的に
はんだボール取り付け中に行なわれる。はんだボール取
り付けの工程中、はんだの流れはフレキシブル回路12
0の導体を配線パターン114の導体に橋渡しして、フ
レキシブル回路間に経路接続を効果的に形成するのに役
立つ。2レベルパッケージの場合、電気的相互接続は基
礎誘電体層112に形成された配線パターン114とフ
レキシブル回路120の第1の誘電体層125に形成さ
れた第1の配線パターン124との間で行なわれる。
【0033】はんだボール134は第1の誘電体層12
5に形成された開口128に設置される。はんだボール
取り付け中、温度が上昇するので、はんだボールの一部
は第1の誘電体層の開口128を通して溶融し、基礎誘
電体層112に形成された配線パターン114の一部と
接触する。はんだボール134を、慣習的技術の場合に
開口の側方に設置するのとは反対に、誘電体層125の
開口128の直上に置くことができるので、パッケージ
の大きさが小さくなる。はんだボールを用いて経路接続
を行なう説明した方法は製造費用の観点からは最も魅力
があるが、経路接続ははんだペーストまたは導電性接着
剤を用いてまたは穴のめっきによりまたは他の手段によ
り達成することもできる。
5に形成された開口128に設置される。はんだボール
取り付け中、温度が上昇するので、はんだボールの一部
は第1の誘電体層の開口128を通して溶融し、基礎誘
電体層112に形成された配線パターン114の一部と
接触する。はんだボール134を、慣習的技術の場合に
開口の側方に設置するのとは反対に、誘電体層125の
開口128の直上に置くことができるので、パッケージ
の大きさが小さくなる。はんだボールを用いて経路接続
を行なう説明した方法は製造費用の観点からは最も魅力
があるが、経路接続ははんだペーストまたは導電性接着
剤を用いてまたは穴のめっきによりまたは他の手段によ
り達成することもできる。
【0034】図6(A)〜(C)は3レベル多層パッケ
ージの一部の断面図を示す。別の相互接続層を別のフレ
キシブル回路、たとえば、図6(A)〜(C)からわか
るように、第2のフレキシブル回路層150、を追加す
ることにより容易に形成することができる。図4および
図5(A),(B)に示す実施例と対照的に、第1およ
び第2のフレキシブル回路層の誘電体層の開口は第1の
フレキシブル回路層120、および第2のフレキシブル
回路層150の積層後に形成される。
ージの一部の断面図を示す。別の相互接続層を別のフレ
キシブル回路、たとえば、図6(A)〜(C)からわか
るように、第2のフレキシブル回路層150、を追加す
ることにより容易に形成することができる。図4および
図5(A),(B)に示す実施例と対照的に、第1およ
び第2のフレキシブル回路層の誘電体層の開口は第1の
フレキシブル回路層120、および第2のフレキシブル
回路層150の積層後に形成される。
【0035】図6(A)〜(C)に示すプロセスでは、
開口は積層後レーザを使用して誘電体層に形成される。
図6(A)は積層工程前のパッケージ相互接続構造の一
部の分解図を示す。図1に示す実施例と同様に、好適実
施例では、図6(A)〜(C)に示す基板110は基礎
誘電体層112および配線パターン114から成るフレ
キシブル回路である。3レベル構造は更に第1のフレキ
シブル回路120および第2のフレキシブル回路150
を備えている。第1のフレキシブル回路120は第1の
誘電体層125および第1の配線パターン124を備え
ている。次に、第2のフレキシブル回路140は第1の
フレキシブル回路120の上方に設置されている。第2
のフレキシブル回路は第2の誘電体層152および第2
の配線パターン15を備えている。
開口は積層後レーザを使用して誘電体層に形成される。
図6(A)は積層工程前のパッケージ相互接続構造の一
部の分解図を示す。図1に示す実施例と同様に、好適実
施例では、図6(A)〜(C)に示す基板110は基礎
誘電体層112および配線パターン114から成るフレ
キシブル回路である。3レベル構造は更に第1のフレキ
シブル回路120および第2のフレキシブル回路150
を備えている。第1のフレキシブル回路120は第1の
誘電体層125および第1の配線パターン124を備え
ている。次に、第2のフレキシブル回路140は第1の
フレキシブル回路120の上方に設置されている。第2
のフレキシブル回路は第2の誘電体層152および第2
の配線パターン15を備えている。
【0036】図6(B)は積層工程後のただし穴形成工
程前のパッケージ相互接続構造の一部の断面図を示す。
層間に電気的相互接続を必要とする誘電体層125、1
52の個々の領域上方にレーザを設置することができ
る。配線パターン124、154はレーザ照射中マスク
として働くことができる。他の随意選択では、所要区域
を保護する金属マスクをフレキシブル回路の表面上方に
位置合わせし、続いて表面の全体的レーザ露出を行なう
ことができる。慣習的共焼セラミックおよび印刷回路板
積層プロセスとは対照的に、レーザ穴形成は、フレキシ
ブル誘電体がポリマーから構成され且つ薄いので本発明
に関して実行可能である。対照的に印刷回路板積層技術
に使用されるガラス誘電体は溶融するが、焼けず、容易
に開口を形成しない。更に、共焼セラミックおよび印刷
回路板パッケージング技術での層の厚さおよび数はレー
ザを使用する開口の形成を実行不能にする。
程前のパッケージ相互接続構造の一部の断面図を示す。
層間に電気的相互接続を必要とする誘電体層125、1
52の個々の領域上方にレーザを設置することができ
る。配線パターン124、154はレーザ照射中マスク
として働くことができる。他の随意選択では、所要区域
を保護する金属マスクをフレキシブル回路の表面上方に
位置合わせし、続いて表面の全体的レーザ露出を行なう
ことができる。慣習的共焼セラミックおよび印刷回路板
積層プロセスとは対照的に、レーザ穴形成は、フレキシ
ブル誘電体がポリマーから構成され且つ薄いので本発明
に関して実行可能である。対照的に印刷回路板積層技術
に使用されるガラス誘電体は溶融するが、焼けず、容易
に開口を形成しない。更に、共焼セラミックおよび印刷
回路板パッケージング技術での層の厚さおよび数はレー
ザを使用する開口の形成を実行不能にする。
【0037】レーザを使用する穴形成は経路穴をドリル
で穴明けするのとは反対にレーザを使用することにより
提示される大きさの利点のため好ましいと信じられてい
る。経路開口の大きさはドリルの大きさにより制限され
る。現在のドリル技術により作られる最小の大きさは
0.025から0.05mm(1〜2ミル)の開口を作
ることができるレーザに比較してドリルについて約0.
25mm(10ミル)およびパンチについて0.1mm
(4ミル)である。更に、開口を形成するのにレーザを
使用するとパッケージ形成の処理時間が少なくなる。個
々の穴を一度に一つ機械的に錐揉みすることは費用が嵩
み、時間を消費する。レーザ穴形成は対照的に経路穴の
機械的錐揉みまたは押しぬきに比較して極小時間しか取
らないガングプロセスである。
で穴明けするのとは反対にレーザを使用することにより
提示される大きさの利点のため好ましいと信じられてい
る。経路開口の大きさはドリルの大きさにより制限され
る。現在のドリル技術により作られる最小の大きさは
0.025から0.05mm(1〜2ミル)の開口を作
ることができるレーザに比較してドリルについて約0.
25mm(10ミル)およびパンチについて0.1mm
(4ミル)である。更に、開口を形成するのにレーザを
使用するとパッケージ形成の処理時間が少なくなる。個
々の穴を一度に一つ機械的に錐揉みすることは費用が嵩
み、時間を消費する。レーザ穴形成は対照的に経路穴の
機械的錐揉みまたは押しぬきに比較して極小時間しか取
らないガングプロセスである。
【0038】出願人はレーザを使用する更に他の長所は
流出の排除であると信じている。錐揉みプロセスに関連
して使用される薄い接着剤層は慣習的共焼セラミックお
よび印刷回路板積層プロセスと比較して開口内への流出
を最小にするが、レーザまたは他の乾式エッチ技術を使
用すると流出が完全に排除される。
流出の排除であると信じている。錐揉みプロセスに関連
して使用される薄い接着剤層は慣習的共焼セラミックお
よび印刷回路板積層プロセスと比較して開口内への流出
を最小にするが、レーザまたは他の乾式エッチ技術を使
用すると流出が完全に排除される。
【0039】図6(C)は穴形成後のパッケージ相互接
続の一部の断面図である。図6(C)に示す階段経路構
造では、各フレキシブル回路の開口は次の低いレベルの
フレキシブル回路の開口より大きい。図6(C)でわか
るように、第1のフレキシブル回路150の開口はフレ
キシブル回路120の開口より大きい。図5(A),
(B)に示す実施例と同様に、層間の電気的相互接続は
典型的にはんだボール取り付け中に行なわれる。3レベ
ル電気的相互接続では、電気的相互接続を個々のレベル
のどれかまたはすべての間で確立することができる。各
フレキシブル回路レベルを互いに電気的に接続する必要
はない。更に、金属化ランド154a、124a、11
4aのどれか一つをそれらのそれぞれの配線パターンに
接続する必要はない。それらは各はんだボールに対して
一貫した環境を提供する機能行なうだけである。
続の一部の断面図である。図6(C)に示す階段経路構
造では、各フレキシブル回路の開口は次の低いレベルの
フレキシブル回路の開口より大きい。図6(C)でわか
るように、第1のフレキシブル回路150の開口はフレ
キシブル回路120の開口より大きい。図5(A),
(B)に示す実施例と同様に、層間の電気的相互接続は
典型的にはんだボール取り付け中に行なわれる。3レベ
ル電気的相互接続では、電気的相互接続を個々のレベル
のどれかまたはすべての間で確立することができる。各
フレキシブル回路レベルを互いに電気的に接続する必要
はない。更に、金属化ランド154a、124a、11
4aのどれか一つをそれらのそれぞれの配線パターンに
接続する必要はない。それらは各はんだボールに対して
一貫した環境を提供する機能行なうだけである。
【0040】先に詳述したとおり、別のフレキシブル回
路層を単に追加するだけで別の相互接続レベルが容易に
形成される。パッケージはすべて複数のフレキシブル回
路(n)を備えることができる。ここでnは1以上の整
数である。たとえば、基礎誘電体層がフレキシブル回路
である5レベル相互接続構造について、nは5に等し
い。五つのフレキシブル回路は共に積層され、各フレキ
シブル回路層には少なくとも一つの開口がある。各フレ
キシブル回路に形成されている少なくとも一つの開口に
は少なくとも部分的に導電材料が詰められ、配線パター
ンのどれかを共に電気的に接続している。たとえば、第
4の配線パターンを第2の配線パターンに接続し、第3
の配線パターンを基礎配線パターンに接続することがで
きる。各フレキシブル回路レベルが互いに電気的に接続
されている必要はない。代わりに、基礎誘電体層および
基礎配線パターンがフレキシブル回路を形成していない
場合、たとえば、基礎配線パターンが印刷回路板上に形
成されていない場合には、nは2レベルパッケージにつ
いて1に等しく、基礎配線パターンは第1の誘電体層上
に形成された第1の配線パターンに接続される。
路層を単に追加するだけで別の相互接続レベルが容易に
形成される。パッケージはすべて複数のフレキシブル回
路(n)を備えることができる。ここでnは1以上の整
数である。たとえば、基礎誘電体層がフレキシブル回路
である5レベル相互接続構造について、nは5に等し
い。五つのフレキシブル回路は共に積層され、各フレキ
シブル回路層には少なくとも一つの開口がある。各フレ
キシブル回路に形成されている少なくとも一つの開口に
は少なくとも部分的に導電材料が詰められ、配線パター
ンのどれかを共に電気的に接続している。たとえば、第
4の配線パターンを第2の配線パターンに接続し、第3
の配線パターンを基礎配線パターンに接続することがで
きる。各フレキシブル回路レベルが互いに電気的に接続
されている必要はない。代わりに、基礎誘電体層および
基礎配線パターンがフレキシブル回路を形成していない
場合、たとえば、基礎配線パターンが印刷回路板上に形
成されていない場合には、nは2レベルパッケージにつ
いて1に等しく、基礎配線パターンは第1の誘電体層上
に形成された第1の配線パターンに接続される。
【0041】典型的に基礎配線層を有する基礎誘電体層
はパッケージ本体に積層されるが、基礎誘電体および基
礎配線層を、それらがフレキシブル回路であれば、中間
相互接続層として記述することができる。たとえば、図
6(A)〜(C)に示す3レベル構造において、フレキ
シブル回路120を基礎誘電体および基礎配線層という
ことができ、フレキシブル回路150を第1のフレキシ
ブル回路ということができる。
はパッケージ本体に積層されるが、基礎誘電体および基
礎配線層を、それらがフレキシブル回路であれば、中間
相互接続層として記述することができる。たとえば、図
6(A)〜(C)に示す3レベル構造において、フレキ
シブル回路120を基礎誘電体および基礎配線層という
ことができ、フレキシブル回路150を第1のフレキシ
ブル回路ということができる。
【0042】個々に説明したパッケージは、ワイヤボン
ディングが現在使用されている最も廉価で最も普及して
いる相互接続機構であるから、集積回路にワイヤボンデ
ィング接続するように設計されているが、相互接続の他
の手段(TABおよびフリップチップ)を比較的容易に
組み込むことができる。二つのボンディング結合材はフ
レキシブル回路140の中心開口をフレキシブル回路1
20の中心開口より大きく選定することにより作られ
る。各ボンディング結合材に関して154ミクロン(1
02ミクロン条線、52ミクロン間隔)のボンドフィン
ガーピッチが典型的に可能であり、これにより77ミク
ロン(約3ミル)という低い有効ボンディングピッチ能
力が得られる。
ディングが現在使用されている最も廉価で最も普及して
いる相互接続機構であるから、集積回路にワイヤボンデ
ィング接続するように設計されているが、相互接続の他
の手段(TABおよびフリップチップ)を比較的容易に
組み込むことができる。二つのボンディング結合材はフ
レキシブル回路140の中心開口をフレキシブル回路1
20の中心開口より大きく選定することにより作られ
る。各ボンディング結合材に関して154ミクロン(1
02ミクロン条線、52ミクロン間隔)のボンドフィン
ガーピッチが典型的に可能であり、これにより77ミク
ロン(約3ミル)という低い有効ボンディングピッチ能
力が得られる。
【0043】図7を参照すると2レベル接地平面共有パ
ッケージの断面図が示されている。本発明によるパッケ
ージの重要な電気的特性は両信号層に対して低い制御イ
ンピーダンス環境を与えるということである。低インピ
ーダンスは線幅および誘電体厚さを賢明に選択すること
により同じ接地平面を共有させることにより達成するこ
とができる。このシナリオは薄い誘電体およびフレキシ
ブル回路技術により与えられる細い線能力によってのみ
可能となり、慣習的印刷回路および共焼技術によっては
達成することができないとに注目するのは重要である。
慣習的印刷回路および共焼技術では、誘電体層ははるか
に厚く、各信号層に対して別々の接地平面が必要であ
る。
ッケージの断面図が示されている。本発明によるパッケ
ージの重要な電気的特性は両信号層に対して低い制御イ
ンピーダンス環境を与えるということである。低インピ
ーダンスは線幅および誘電体厚さを賢明に選択すること
により同じ接地平面を共有させることにより達成するこ
とができる。このシナリオは薄い誘電体およびフレキシ
ブル回路技術により与えられる細い線能力によってのみ
可能となり、慣習的印刷回路および共焼技術によっては
達成することができないとに注目するのは重要である。
慣習的印刷回路および共焼技術では、誘電体層ははるか
に厚く、各信号層に対して別々の接地平面が必要であ
る。
【0044】本発明の一実施例は基礎誘電体の配線パタ
ーン114と第1の誘電体層125の配線パターン12
4との間で接地平面を共有している。図7に示す実施例
では、第1のフレキシブル回路120は図2(A)に示
すような2層構造を備え、第1の誘電体層125が接着
剤層130である。この例示に使用している接着材料は
その誘電率がポリイミド層122の誘電率と同じである
熱可塑性ポリイミドであるが、他の接着材料をも使用す
ることができる。接地平面共有実施例では、パッケージ
本体は導電材料から構成され、第1の配線パターンおよ
び基礎配線パターンは共にパッケージ本体に電気的に結
合されている。
ーン114と第1の誘電体層125の配線パターン12
4との間で接地平面を共有している。図7に示す実施例
では、第1のフレキシブル回路120は図2(A)に示
すような2層構造を備え、第1の誘電体層125が接着
剤層130である。この例示に使用している接着材料は
その誘電率がポリイミド層122の誘電率と同じである
熱可塑性ポリイミドであるが、他の接着材料をも使用す
ることができる。接地平面共有実施例では、パッケージ
本体は導電材料から構成され、第1の配線パターンおよ
び基礎配線パターンは共にパッケージ本体に電気的に結
合されている。
【0045】基礎誘電体配線パターン114の信号線の
幅は50ミクロンであり、信号線と接地平面(金属パッ
ケージ本体)との間の誘電体厚さは35ミクロンであ
る。フレキシブル回路120の信号線124の幅は78
ミクロンであり、信号線と接地平面102との間の前誘
電体厚さは55ミクロン(基礎誘電体からの誘電体の3
5ミクロンにフレキシブル回路120からの誘電体の2
0ミクロンが加わる)である。したがって信号線の幅の
誘電体厚さに対する比は、両層に関する信号に対するマ
イクロストリップ制御インピーダンスが同じとすれば、
両層に対して同じであり、別々の接地線の必要が回避さ
れる。
幅は50ミクロンであり、信号線と接地平面(金属パッ
ケージ本体)との間の誘電体厚さは35ミクロンであ
る。フレキシブル回路120の信号線124の幅は78
ミクロンであり、信号線と接地平面102との間の前誘
電体厚さは55ミクロン(基礎誘電体からの誘電体の3
5ミクロンにフレキシブル回路120からの誘電体の2
0ミクロンが加わる)である。したがって信号線の幅の
誘電体厚さに対する比は、両層に関する信号に対するマ
イクロストリップ制御インピーダンスが同じとすれば、
両層に対して同じであり、別々の接地線の必要が回避さ
れる。
【0046】上の説明は図解を目的とするもので、限定
を目的とするものではない。本発明の範囲はそれ故上の
説明を参照して決めるのではなく、次に述べる種々の実
施態様を参照して決めるべきである。
を目的とするものではない。本発明の範囲はそれ故上の
説明を参照して決めるのではなく、次に述べる種々の実
施態様を参照して決めるべきである。
【0047】すなわち、本発明の多層集積回路パッケー
ジは、〔1〕基礎誘電体層の表面に形成された基礎配線
パターンと、基礎誘電体層に積層された第1のフレキシ
ブル回路であり、第1の誘電体層および第1の誘電体層
の第1の表面に形成された第1の配線パターン、および
第1のフレキシブル回路を貫く少なくとも一つの開口を
備え、少なくとも一つの開口には少なくとも部分的に基
礎配線パターンの一部を第1の配線パターンに電気的に
接続する導電材料が詰まっている第1のフレキシブル回
路、から構成されていることを特徴とするもので、
〔2〕〜〔8〕のような実施態様を有している。
ジは、〔1〕基礎誘電体層の表面に形成された基礎配線
パターンと、基礎誘電体層に積層された第1のフレキシ
ブル回路であり、第1の誘電体層および第1の誘電体層
の第1の表面に形成された第1の配線パターン、および
第1のフレキシブル回路を貫く少なくとも一つの開口を
備え、少なくとも一つの開口には少なくとも部分的に基
礎配線パターンの一部を第1の配線パターンに電気的に
接続する導電材料が詰まっている第1のフレキシブル回
路、から構成されていることを特徴とするもので、
〔2〕〜〔8〕のような実施態様を有している。
【0048】〔2〕更に、第1の領域および第2の領域
を備え、基礎誘電体層がその第2の領域に形成されてい
るパッケージ本体、を備えている〔1〕に記載の多層集
積回路パッケージ。
を備え、基礎誘電体層がその第2の領域に形成されてい
るパッケージ本体、を備えている〔1〕に記載の多層集
積回路パッケージ。
【0049】〔3〕更に、第1の誘電体層はポリイミド
層および粘着性のある熱可塑性層の組合せから成り、第
1の誘電体層の全体の厚さは4ミル未満である〔1〕に
記載の多層集積回路パッケージ。
層および粘着性のある熱可塑性層の組合せから成り、第
1の誘電体層の全体の厚さは4ミル未満である〔1〕に
記載の多層集積回路パッケージ。
【0050】〔4〕更に、第2のフレキシブル回路層を
備え、第2のフレキシブル回路層は第2の誘電体層およ
び第2の誘電体層の表面に形成された第2の配線パター
ンを備え、第2のフレキシブル回路は第1のフレキシブ
ル回路層に積層され、少なくとも一つの開口が第2のフ
レキシブル回路に形成されている〔1〕に記載の多層集
積回路パッケージ。
備え、第2のフレキシブル回路層は第2の誘電体層およ
び第2の誘電体層の表面に形成された第2の配線パター
ンを備え、第2のフレキシブル回路は第1のフレキシブ
ル回路層に積層され、少なくとも一つの開口が第2のフ
レキシブル回路に形成されている〔1〕に記載の多層集
積回路パッケージ。
【0051】〔5〕開口が第2のフレキシブル回路層か
ら基礎フレキシブル回路まで延長しており、該開口には
少なくとも部分的に第2の配線パターンを基礎配線パタ
ーンに電気的に接続する導電材料が詰まっている〔4〕
に記載の多層集積回路パッケージ。
ら基礎フレキシブル回路まで延長しており、該開口には
少なくとも部分的に第2の配線パターンを基礎配線パタ
ーンに電気的に接続する導電材料が詰まっている〔4〕
に記載の多層集積回路パッケージ。
【0052】〔6〕開口が第2のフレキシブル回路層か
ら第1のフレキシブル回路層まで延長しており、該開口
には少なくとも部分的に第2の配線パターンを第1の配
線パターンに電気的に接続する導電材料が詰まっている
〔4〕に記載の多層集積回路パッケージ。
ら第1のフレキシブル回路層まで延長しており、該開口
には少なくとも部分的に第2の配線パターンを第1の配
線パターンに電気的に接続する導電材料が詰まっている
〔4〕に記載の多層集積回路パッケージ。
【0053】〔7〕パッケージ本体は金属から成り、更
に、基礎配線パターンおよび基礎誘電体層を貫いてパッ
ケージ本体まで形成されている開口を備え、開口には基
礎配線パターンをパッケージ本体に接続する導電材料が
詰まっている〔2〕に記載の多層集積回路パッケージ。
に、基礎配線パターンおよび基礎誘電体層を貫いてパッ
ケージ本体まで形成されている開口を備え、開口には基
礎配線パターンをパッケージ本体に接続する導電材料が
詰まっている〔2〕に記載の多層集積回路パッケージ。
【0054】〔8〕基礎誘電体層および基礎配線パター
ンはフレキシブル回路を形成している〔1〕に記載の多
層集積回路パッケージ。
ンはフレキシブル回路を形成している〔1〕に記載の多
層集積回路パッケージ。
【0055】また、本発明の多層集積回路パッケージ
は、
は、
〔9〕nを1以上の整数として、n個のフレキシブ
ル回路から成り、各フレキシブル回路は誘電体層および
誘電体層の表面に形成された配線パターンを備え、n個
のフレキシブル回路は共に積層されており、少なくとも
一つの開口が各フレキシブル回路を貫いており、少なく
とも一つの開口には少なくとも部分的に配線パターンの
どれかを共に電気的に接続する導電材料が詰まっている
こととも特徴とする。
ル回路から成り、各フレキシブル回路は誘電体層および
誘電体層の表面に形成された配線パターンを備え、n個
のフレキシブル回路は共に積層されており、少なくとも
一つの開口が各フレキシブル回路を貫いており、少なく
とも一つの開口には少なくとも部分的に配線パターンの
どれかを共に電気的に接続する導電材料が詰まっている
こととも特徴とする。
【0056】更に、本発明の多層集積回路パッケージの
製造方法は、〔10〕その表面上に基礎配線パターンが
形成されている基礎誘電体層を得る工程、その表面上に
第1の配線パターンが形成された少なくとも一つの第1
の誘電体層を備えている第1のフレキシブル回路を得る
工程、第1のフレキシブル回路に複数の開口を形成する
工程、第1のフレキシブル回路を基礎誘電体層および基
礎配線パターンに積層する工程、および、第1のフレキ
シブル回路の複数の開口に基礎配線パターンを第1の配
線パターンに電気的に接続する導電材料を少なくとも部
分的に詰める工程、から構成されることを特徴とし、
〔11〕〜〔20〕のような実施態様を有する。
製造方法は、〔10〕その表面上に基礎配線パターンが
形成されている基礎誘電体層を得る工程、その表面上に
第1の配線パターンが形成された少なくとも一つの第1
の誘電体層を備えている第1のフレキシブル回路を得る
工程、第1のフレキシブル回路に複数の開口を形成する
工程、第1のフレキシブル回路を基礎誘電体層および基
礎配線パターンに積層する工程、および、第1のフレキ
シブル回路の複数の開口に基礎配線パターンを第1の配
線パターンに電気的に接続する導電材料を少なくとも部
分的に詰める工程、から構成されることを特徴とし、
〔11〕〜〔20〕のような実施態様を有する。
【0057】〔11〕第1のフレキシブル回路の複数の
開口は錐揉みにより機械的に形成される〔10〕に記載
の多層集積回路パッケージの製造方法。
開口は錐揉みにより機械的に形成される〔10〕に記載
の多層集積回路パッケージの製造方法。
【0058】〔12〕第1のフレキシブル回路の複数の
開口は押しぬきにより機械的に形成される〔19〕に記
載の多層集積回路パッケージの製造方法。
開口は押しぬきにより機械的に形成される〔19〕に記
載の多層集積回路パッケージの製造方法。
【0059】〔13〕複数の開口はフレキシブル回路を
乾式エッチングにより形成される〔10〕に記載の多層
集積回路パッケージの製造方法。
乾式エッチングにより形成される〔10〕に記載の多層
集積回路パッケージの製造方法。
【0060】〔14〕開口は積層工程の後構造をレーザ
から放出される光に曝すことにより形成される〔13〕
に記載の多層集積回路パッケージの製造方法。
から放出される光に曝すことにより形成される〔13〕
に記載の多層集積回路パッケージの製造方法。
【0061】〔15〕更に第1のフレキシブル回路の上
方にマスクを位置合わせし、構造をレーザから放出され
る光に曝す工程を備え、位置合わせ工程は第1のフレキ
シブル回路に少なくとも一つの開口を形成する工程の前
に行なう〔14〕に記載の多層集積回路パッケージの製
造方法。
方にマスクを位置合わせし、構造をレーザから放出され
る光に曝す工程を備え、位置合わせ工程は第1のフレキ
シブル回路に少なくとも一つの開口を形成する工程の前
に行なう〔14〕に記載の多層集積回路パッケージの製
造方法。
【0062】〔16〕レーザは開口を必要とする場所ま
で個別に動かし、更に配線パターンをマスクとして使用
する〔14〕に記載の多層集積回路パッケージの製造方
法。
で個別に動かし、更に配線パターンをマスクとして使用
する〔14〕に記載の多層集積回路パッケージの製造方
法。
【0063】〔17〕基礎配線パターンは第1のフレキ
シブル回路と基礎配線パターンとの間の開口に導電材料
を詰めることにより第1の配線パターンに電気的に接続
される〔10〕に記載の多層集積回路パッケージの製造
方法。
シブル回路と基礎配線パターンとの間の開口に導電材料
を詰めることにより第1の配線パターンに電気的に接続
される〔10〕に記載の多層集積回路パッケージの製造
方法。
【0064】〔18〕開口は開口上方にはんだボールを
設置し、はんだボールを溶かして開口に詰めることによ
り埋める〔17〕に記載の多層集積回路パッケージの製
造方法。
設置し、はんだボールを溶かして開口に詰めることによ
り埋める〔17〕に記載の多層集積回路パッケージの製
造方法。
【0065】〔19〕更に、第2の誘電体層および第2
の誘電体層上に形成された第2の配線パターンを備えて
いる第2のフレキシブル回路を得、第1のフレキシブル
回路と第2のフレキシブル回路との間に開口を形成し、
第1のフレキシブル回路と第2のフレキシブル回路との
間の開口に少なくとも部分的に導電材料を詰めて第1の
配線パターンを第2の配線パターンに接続する工程を備
えている〔10〕に記載の多層集積回路パッケージの製
造方法。
の誘電体層上に形成された第2の配線パターンを備えて
いる第2のフレキシブル回路を得、第1のフレキシブル
回路と第2のフレキシブル回路との間に開口を形成し、
第1のフレキシブル回路と第2のフレキシブル回路との
間の開口に少なくとも部分的に導電材料を詰めて第1の
配線パターンを第2の配線パターンに接続する工程を備
えている〔10〕に記載の多層集積回路パッケージの製
造方法。
【0066】〔20〕更に、第2の誘電体層および第2
の誘電体層上に形成された第2の配線パターンを備えて
いる第2のフレキシブル回路を得、第1のフレキシブル
回路と基礎配線パターンとの間に開口を形成し、第1の
フレキシブル回路と基礎配線パターンとの間の開口に少
なくとも部分的に導電材料を詰めて第2の配線パターン
を基礎配線パターンに接続する工程を備えている〔1
0〕に記載の多層集積回路パッケージの製造方法。
の誘電体層上に形成された第2の配線パターンを備えて
いる第2のフレキシブル回路を得、第1のフレキシブル
回路と基礎配線パターンとの間に開口を形成し、第1の
フレキシブル回路と基礎配線パターンとの間の開口に少
なくとも部分的に導電材料を詰めて第2の配線パターン
を基礎配線パターンに接続する工程を備えている〔1
0〕に記載の多層集積回路パッケージの製造方法。
【0067】
【発明の効果】本発明は、処理中の寸法変化を減らし、
個別誘電体層の厚さを減らし、多層パッケージの層間で
簡単な相互接続を行なう高ピン数相互接続を提供するこ
とができる。
個別誘電体層の厚さを減らし、多層パッケージの層間で
簡単な相互接続を行なう高ピン数相互接続を提供するこ
とができる。
【図1】本発明の一実施例による2レベル多層パッケー
ジの断面図である。
ジの断面図である。
【図2】(A),(B)は本発明を実施するのに役立つ
二つの異なるフレキシブル回路構造の一部の断面図であ
る。
二つの異なるフレキシブル回路構造の一部の断面図であ
る。
【図3】本発明による2レベルパッケージの最上位フレ
キシブル回路層を示す上面図である。
キシブル回路層を示す上面図である。
【図4】穴形成前の本発明による2レベル多層パッケー
ジの断面分解図である。
ジの断面分解図である。
【図5】(A)は穴形成後ではんだボール取り付け前の
2レベル多層パッケージの一部の断面図であり、(B)
は穴形成後ではんだボール取り付け後の2レベル多層パ
ッケージの一部の断面図である。
2レベル多層パッケージの一部の断面図であり、(B)
は穴形成後ではんだボール取り付け後の2レベル多層パ
ッケージの一部の断面図である。
【図6】(A)〜(C)は3レベル多層パッケージを形
成する一方法を示す断面図である。
成する一方法を示す断面図である。
【図7】2レベル接地平面共有構造を示す断面図であ
る。
る。
100 多層パッケージ 102 パッケージ本体 104 第1の領域 108 第2の領域 110 基板 111 ポリイミド層 112 基礎誘電体層 113 接着剤層 114 基礎配線パターン 120 第1のフレキシブル回路 122 第1の誘電体層 124 第1の配線パターン層 125 第1の誘電体層 128 開口 130 接着剤層 134 はんだバンプ 140 第2のフレキシブル回路 150 第2のフレキシブル回路 152 第2の誘電体層 154 第2の配線パターン
Claims (3)
- 【請求項1】 相互接続システムを構成する多層集積回
路パッケージにおいて、 基礎誘電体層の表面に形成された基礎配線パターンと、 基礎誘電体層に積層された第1のフレキシブル回路であ
り、第1の誘電体層および第1の誘電体層の第1の表面
に形成された第1の配線パターン、および第1のフレキ
シブル回路を貫く少なくとも一つの開口を備え、少なく
とも一つの開口には少なくとも部分的に基礎配線パター
ンの一部を第1の配線パターンに電気的に接続する導電
材料が詰まっている第1のフレキシブル回路、から構成
されている多層集積回路パッケージ。 - 【請求項2】 相互接続システムを構成する多層集積回
路パッケージにおいて、 nを1以上の整数として、n個のフレキシブル回路から
成り、各フレキシブル回路は誘電体層および誘電体層の
表面に形成された配線パターンを備え、n個のフレキシ
ブル回路は共に積層されており、少なくとも一つの開口
が各フレキシブル回路を貫いており、少なくとも一つの
開口には少なくとも部分的に配線パターンのどれかを共
に電気的に接続する導電材料が詰まっている多層集積回
路パッケージ。 - 【請求項3】 多層パッケージを電気的に相互接続する
多層集積回路パッケージの製造方法であり、 その表面上に基礎配線パターンが形成されている基礎誘
電体層を得る工程、 その表面上に第1の配線パターンが形成された少なくと
も一つの第1の誘電体層を備えている第1のフレキシブ
ル回路を得る工程、 第1のフレキシブル回路に複数の開口を形成する工程、 第1のフレキシブル回路を基礎誘電体層および基礎配線
パターンに積層する工程、および、 第1のフレキシブル回路の複数の開口に基礎配線パター
ンを第1の配線パターンに電気的に接続する導電材料を
少なくとも部分的に詰める工程、から構成される多層集
積回路パッケージの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US332230 | 1989-03-31 | ||
| US33223094A | 1994-10-31 | 1994-10-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08213732A true JPH08213732A (ja) | 1996-08-20 |
Family
ID=23297304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30686895A Pending JPH08213732A (ja) | 1994-10-31 | 1995-10-30 | 多層集積回路パッケージおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08213732A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6509643B2 (en) | 2000-06-29 | 2003-01-21 | Hitachi Cable, Ltd. | Tab tape with stiffener and semiconductor device using same |
| JP2013046054A (ja) * | 2011-08-23 | 2013-03-04 | Samsung Electro-Mechanics Co Ltd | 半導体パッケージ基板及び半導体パッケージ基板の製造方法 |
-
1995
- 1995-10-30 JP JP30686895A patent/JPH08213732A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6509643B2 (en) | 2000-06-29 | 2003-01-21 | Hitachi Cable, Ltd. | Tab tape with stiffener and semiconductor device using same |
| JP2013046054A (ja) * | 2011-08-23 | 2013-03-04 | Samsung Electro-Mechanics Co Ltd | 半導体パッケージ基板及び半導体パッケージ基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5260518A (en) | Multilayer circuit board for mounting ICs and method of manufacturing the same | |
| US8316536B1 (en) | Multi-level circuit substrate fabrication method | |
| US7029953B2 (en) | Semiconductor package for three-dimensional mounting, fabrication method thereof, and semiconductor device | |
| US7053475B2 (en) | Semiconductor device and manufacturing method therefor | |
| US6590291B2 (en) | Semiconductor device and manufacturing method therefor | |
| US10448509B2 (en) | Electronic device assemblies including conductive vias having two or more conductive elements | |
| KR100395862B1 (ko) | 플립 칩형 반도체 장치 및 플립 칩형 반도체 장치 제조 방법 | |
| US6187652B1 (en) | Method of fabrication of multiple-layer high density substrate | |
| US7816177B2 (en) | Semiconductor device and method of manufacturing the same | |
| US5796589A (en) | Ball grid array integrated circuit package that has vias located within the solder pads of a package | |
| US6990734B2 (en) | Methods for shielding one or more circuit of a printed circuit board | |
| US20080117608A1 (en) | Printed circuit board and fabricating method thereof | |
| JP2008078596A (ja) | 貫通接続構造物を高密度に備えた積層可能な層構造体及び積層体 | |
| JPH09266268A (ja) | 半導体装置の製造方法および半導体装置のパッケージ | |
| US6528734B2 (en) | Semiconductor device and process for fabricating the same | |
| JP3577421B2 (ja) | 半導体装置用パッケージ | |
| CN111627877B (zh) | 布线结构及其制造方法 | |
| JP3899059B2 (ja) | 低抵抗高密度信号線をする電子パッケージおよびその製造方法 | |
| EP0598497B1 (en) | Multi-layer lead frame for a semiconductor device | |
| US5843806A (en) | Methods for packaging tab-BGA integrated circuits | |
| CN101305453B (zh) | 细间距互连及制造方法 | |
| US6946727B2 (en) | Vertical routing structure | |
| JPH08213732A (ja) | 多層集積回路パッケージおよびその製造方法 | |
| US6913814B2 (en) | Lamination process and structure of high layout density substrate | |
| JP2001068807A (ja) | 配線基板及び配線基板の製造方法 |