JPH0821559B2 - 半導体集積回路装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体集積回路装置の製造方法に関するも
のであり、特に、スクライブライン部において、金属配
線の残渣が層間絶縁膜の段差部に残り、この残渣が製造
工程磁に剥がれてウエハ面および製造設備を汚染すると
いう事態を発生させないように改善を図った、半導体集
積回路装置の製造方法に関するものである。

［従来の技術］ 半導体集積回路装置の製造工程は、ウエハの上に形成
されたチップをスクライブラインに沿って切り離す工程
を含む。第３図は、半導体集積回路装置のチップが形成
されたウエハの平面図である。第３図を参照して、ウエ
ハ１上には半導体集積回路装置のチップ２が複数個形成
されている。複数個のチップ２は、それぞれスクライブ
ライン３によって分離されている。第４図は、第３図に
おけるＡ部分の拡大図である。第４図を参照して、チッ
プ２は素子形成部４と外部電極接続部５（以下、パッド
部５という）を含む。言うまでもなく、スクライブライ
ン３の部分においては、素子、絶縁膜、金属配線等は設
けられておらず、半導体基板の面が露出している。チッ
プ２はこのスクライブライン３に沿って、スクライバに
より切り離され、単離される。

次に、半導体集積回路装置の従来の製造工程をスクラ
イブライン部に焦点を当てて説明する。

第5A図〜第5J図は、半導体集積回路装置の従来の製造
工程を示した部分断面図である。これらの図では、スク
ライブライン部３、パッド部５および素子形成部４のみ
が抜き出されて描かれている。

第5A図を参照して、スクライブライン部３が定められ
た半導体基板６上に素子分離用酸化膜７を形成する。素
子分離用酸化膜７で挾まれた活性領域部分に、素子15た
とえばゲート電極８を含むMOSFETを形成する。次に、素
子分離用酸化膜７上に外部電極９（以下、パッド９とい
う）を形成する。その後、ゲート電極８およびパッド９
を含む半導体基板６の全面に第１の層間絶縁膜10を形成
する。

次に、第5B図を参照して、たとえばMOSFETのソースド
レイン領域部を露出させるために、写真製版技術および
エッチングにより、第１の層間絶縁膜10にコンタクトホ
ール11を設ける。このとき同時に、半導体基板６のスク
ライブライン部３を露出させるために、スクライブライ
ン部における第１の層間絶縁膜10をエッチング除去す
る。このスクライブライン部３における第１の層間絶縁
膜10のエッチング除去によって、スクライブライン部３
には、第１の層間絶縁膜の段差部12が形成される。次
に、第１の層間絶縁膜の段差部12およびコンタクトホー
ル11を含む半導体基板６の全面に第１の金属配線膜13を
形成する。

その後、第5B図および第5C図を参照して、第１の金属
配線膜13を所定の形状にパターニングし、ソース・ドレ
イン領域と電気的接続をとるソース・レイン接続用の第
１の金属配線16aとパッド９と電気的接続をとるパッド
接続用の第１金属配線16bのパターンを形成する。この
ときに、第１の層間絶縁膜の段差部12に、第１の金属配
線膜の残渣14が残る。次に、第１の金属配線膜の残渣14
および第１の金属発線16を含む半導体基板６の全面に第
２の層間絶縁膜17を形成する。

次に、第5D図を参照して、第１の金属配線膜の残渣14
および第１の金属配線16を含む半導体基板の全面に第２
の層間絶縁膜17を形成し、その上に第１のレジスト18を
塗布する。次に、第１のレジスト18の、半導体基板６の
スクライブライン部３上に位置する部分および第１の金
属配線16a,16bのコンタクト部の上に位置する部分（コ
ンタクトホール19a,19bが形成される予定部分の上に位
置する部分）に開口部ができるように、第１のレジスト
18を写真製版技術によりパターニングする。その後、こ
のパターニングされた第１のレジスタ18をマスクにし
て、第２の層間絶縁膜17をエッチングし、第２の層間絶
縁膜17にコンタクトホール19a,19bを形成する。このと
きに、スクライブライン部３には、第２の層間絶縁膜17
の段差部23が形成される。その後、第１のレジスト18を
除去する。

次に、第5E図を参照して、コンタクトホール19a,19b
を含む半導体基板６の全面に第２の金属配線膜20を形成
する。その後、全面に第２のレジスト21を塗布し、この
第２のレジスト21を、そのコンタクトホール19a,19bの
上部分を含む所定の形状を残すようにパターニングす
る。

次に、第5E図および第5F図を参照して、パターニング
されたレジスト21をマスクにして第２の金属配線膜20を
パターニングし、レジスト21を除去すると、第１の金属
配線16aと電気的接続をとるソース・ドレイン接続用の
第２の金属配線22aと第１の金属配線16bと電気的接続を
とるパッド接続用の第２の金属配線22bが形成される。
この第２の金属配線膜20のパターニング時に、第２の層
間絶縁膜17の段差部23に第２の金属配線膜の残渣24が残
る。

次に、第5G図を参照して、第２の金属配線膜の残渣24
および第２の金属配線22a,22bを含む半導体基板６の全
面に第３の層間絶縁膜25を形成し、その上に第３のレジ
スト26を塗布する。次に、半導体基板６のスクライブラ
イン部３上に位置する部分および第２の金属配線22a,22
bのコンタクト部の上に位置する部分（コンタクトホー
ル27a,27bを形成する予定部分の上に位置する部分）に
開口部ができるように、第３のレジスト26を写真製版技
術によりパターニングする。その後、このパターニング
された第３のレジスト26をマスクにして、第３の層間絶
縁膜25をエッチングし、第３の層間絶縁膜25にコンタク
トホール27a,27bを形成する。このときに、スクライブ
ライン部３には、第３の層間絶縁膜25の段差部28が形成
される。この後、第３のレジスト26を除去する。

次に、第5H図を参照して、段差部28およびコンタクト
ホール27a,27bを含む半導体基板６の全面に第３の金属
発線膜29を形成する。その後、全面に第４のレジスト30
を塗布し、この第４のレジスト30を、そのコンタクトホ
ール27a,27bの上部分を含む所定の形状のパターンが残
るようにパターニングする。

次に、第5H図および第5I図を参照して、パターニング
された第４のレジスト30をマスクにして、第３の金属配
線29をパターニングし、第４のレジスト30を除去する
と、第２の金属配線22aと電気的接続をとるソース・ド
レイン接続用の第３の金属配線31aと、第２の金属配線2
2bと電気的接続をとるパッド接続用の第３の金属配線31
bが形成される。この第３の金属配線膜29のパターニン
グ時に、第３の層間絶縁膜25の段差部28に、第３の金属
配線膜の残渣32が残る。

次に、第5J図を参照して、半導体基板６の全面にパッ
シベーション膜33を形成し、このパッシベーション膜33
を半導体基板６のスクライブランイン部３および第３の
金属配線31bのパッド部を露出させるようにエッチング
すると、最終的に第３図および第４図に示したようなウ
エハが得られる。スクライブライン部３をスクライバで
切断すると、それぞれのチップ２が単離される。

［発明が解決しようとする課題］ 従来の半導体集積回路装置の製造方法は、以上のよう
に構成されている。ところで、第5B図、第5E図および第
5H図を参照して、第１の金属配線膜13、第２の金属配線
膜20および第３の金属発線膜29の形成方法としては、通
常、スパッタなどの手法が用いられている。しかし、素
子の微細化に伴い、金属配線膜13,20,29の段差被覆性の
向上が要求されており、現在では、金属配線膜の形成手
段として、バイアススパッタによる方法とか、スパッタ
時に予め半導体基板６を加熱する方法、およびCVDによ
る方法などが提案され、この段差被覆性がかなり改善さ
れてきている。また、一方、金属発線膜13,20,29のエッ
チングには、反応性イオンエッチングのような加工制御
性に優れた異方性エッチングを用いることが多い。この
反応性イオンエッチングはまた、素子の微細化の要望か
ら生まれた技術であって、現在の半導体集積回路装置の
製造には、必要不可欠の手段であると言える。

このような状況下において、段差被覆性の良い金属配
線膜13,20,29を反応性イオンエッチングのような加工制
御性に優れた異方性エッチングで処理し、スクライブラ
イン部３における半導体基板６の表面を露出させる場
合、次のような問題点が生じる。すなわち、層間絶縁膜
10の段差部12では、その金属配線膜13の膜厚が、スクラ
イブライン部３の平坦部における膜厚よりも、下層の層
間絶縁膜10の膜厚分だけ厚くなる。このため、第5C図を
参照して、金属配線膜13の選択的なエッチング除去に異
方性エッチング法を適用すると、層間絶縁膜10の段差部
12において、実質的に好ましくない金属配線膜の残渣14
が残る。そして、このようなエッチング時における金属
配線膜の残渣14は、下層の層間絶縁膜の段差部が高くて
険しいほど、また、金属発線膜の段差被覆性が良いほ
ど、さらに、異方性エッチングの異方性が強いほど、特
に顕著に残る。このような不良は、普通、下層の層間絶
縁膜の段差部を低く抑制するために行なう下層の層間絶
縁膜の薄膜化、平坦化などにより、低減させることが可
能である。しかしながら、このような薄膜化、平坦化を
行なったとしても、異方性エッチング手段を採用する限
り、スクライブイオン部３における層間絶縁膜の段差部
に、このような金属配線膜が残るのを完全に防止するこ
とはできなかった。この金属配線膜の残渣14,24,32は、
第5J図に見られるように、それぞれ層間絶縁膜10,20,25
の段差部に沿って細かくかつ長く残されるので、半導体
基板６との密着性が比較的弱く、この金属配線膜の残渣
が製造工程中に、段差部から離れて、ウエハ面とか接造
設備を汚染し、ひいては、半導体集積回路装置にパター
ン欠陥を引き起こすなどの不都合を招来していた。

なお、金属配線膜の残渣を除去する手段としては、異
方性エッチングを通常時間以上にわたって実行し、金属
配線膜の残渣を完全に除去する方法とか、あるいは、こ
の異方性エッチングに等方性エッチングを追加し、金属
配線膜の残渣を除去する方法などが考えられる。しかし
ながら、前者の方法の場合には、かなりの長さのエッチ
ング時間を追加させる必要があって、下層の層間絶縁膜
へのダメージが大きくなる。また、エッチング時のマス
クに用いるレジストを厚膜化させる必要があり、さらに
スループットの低下などの別の問題を生じさせる。ま
た、後者の方法の場合には、加工精度の低下および加工
の制御性の低下、金属配線幅の減少等、素子の微細化に
伴って好ましくない問題点が多く生ずる。

したがって、この発明の目的は金属配線膜の残渣が容
易に層間絶縁膜の段差部から剥がれないように改良し、
かつスクライブライン端部での段差を低減することがで
きるように改良された、半導体集積回路装置の製造方法
を提供することである。

［課題を解決するための手段］ この発明にかかる半導体集積回路装置の製造方法にお
いては、まず、スクライブライン部が定められた半導体
基板を準備する。上記半導体基板の上に第１の層間絶縁
膜を形成する。上記半導体基板のスクライブライン部を
露出させるように、かつ該スクライブライン部に上記第
１の層間絶縁膜の段差部が形成されるように、上記スク
ライブライン部の上記第１の層間絶縁膜をエッチングす
る。上記第１の層間絶縁膜のエッチング工程の後、上記
第１の層間絶縁膜の段差部を含む上記半導体基板の全面
に第１の金属配線膜を形成する。上記第１の金属配線膜
のパターンが形成され、かつこれと同時に上記スクライ
ブライン部において、上記第１の金属配線膜の残渣が、
上記第１の層間絶縁膜の段差部に沿って、この段差部を
覆うように残されるように、上記第１の金属配線膜をエ
ッチングする。上記第１の金属配線膜のエッチング工程
の後、上記第１の金属配線膜の残渣を含む上記半導体基
板の全面に第２の層間絶縁膜を形成する。上記半導体基
板の上記スクライブライン部を露出させるように、かつ
上記スクライブライン部に上記第２の層間絶縁膜の段差
部が形成されるように、上記スクライブライン部の上記
第２の層間絶縁膜をエッチングする。上記第２の層間絶
縁膜のエッチング工程の後、上記第２の層間絶縁膜の段
差部を含む上記半導体基板の全面に第２の金属配線膜を
形成する。上記第２の金属配線膜のパターンを形成する
ために上記第２の金属配線膜をエッチングする。上記第
２の金属配線膜のエッチングは、上記スクライブライン
部において、上記第２の金属配線膜の残渣が、上記第１
の金属配線膜の残渣と互いに交差もしくは上下に重なら
ないように、上記第２の層間絶縁膜の段差部に沿って、
この段差部を覆うように残される、ように行なわれる。

［作用］ この発明によると、スクライブライン部において、第
１の金属配線膜の残渣が、第１の層間絶縁膜の段差部に
沿って、この段差部を覆うように残され得るように、第
１の金属配線膜のエッチングを行なうので、金属配線膜
の残渣と半導体基板との密着性が大となる。それゆえ、
この残渣が段差部から離れ、ウエハ面あるいは製造設備
を汚染するという事態を避けられる。

また、上述のとおり、第２の金属配線膜の残渣を上記
第１の金属配線膜の残渣と互いに交差もしくは上下に重
ならないように残すようにするので、スクライブライン
端部での段差の高さは最低限に低減される。

［実施例］ 以下、この発明の実施例を図について説明する。

第2A図〜第2J図はこの発明に関連する半導体集積回路
装置の製造工程を断面図で示したものである。これらの
図においては、素子形成部４と、パッド部５と、スクラ
イブライン部３が抽出されて、図示されている。

第2A図を参照して、スクライブライン部３が定められ
た半導体基板６（たとえばシリコン基板）を準備する。
次に、半導体基板６の主面に素子分離用酸化膜７を形成
し、素子分離用酸化膜７で挾まれた活性領域部分に素子
たとえばMOSFETを形成する。MOSFETはゲート電極８を含
んでいる。次に、素子分離用酸化膜７上に、パッド９を
形成する。その後、ゲート電極８およびパッド９を含む
半導体基板６の全面に第１の層間絶縁膜10を形成する。

次に、第2B図を参照して、MOSFETのソースドレイン領
域のコンタクト部を露出させるため、写真製版技術およ
びエッチングにより、第１の層間絶縁膜10にコンタクト
ホール11を形成する。このとき同時に半導体基板６のス
クライブライン部３を露出させるために、スクライブラ
イン部３における第１の層間絶縁膜10をエッチング除去
する。このスクライブライン部３における第１の層間絶
縁膜10のエッチング除去によって、スクライブライン部
３には第１の層間絶縁膜10の段差部12が形成される。次
に、第１の層間絶縁膜の段差部12およびコンタクトホー
ル11を含む半導体基板６の全面に第１の金属配線膜13を
形成する。

その後、第2C図を参照して、写真製版技術およびエッ
チングたとえば反応性イオンエッチングのような異方性
エッチングによって、第１の金属配線膜13をパターニン
グし、ソース・ドレイン電極と電気的接続をとるソース
・ドレイン接続用の第１の金属配線16aとパッド９と電
気的接続をとるパッド接続用の第１の金属配線16bのパ
ターンを形成する。同時に、この第１の金属配線膜13の
パターニングを、スクライブライン部３において、第１
の金属配線膜の残渣14が第１の層間絶縁膜10の段差部12
に沿って、この段差部12を覆うように残され得る、よう
に行なう。このように残渣14を段差部12に沿って太く長
く残すことにより、半導体基板６と残渣14との密着性は
強くなる。それゆえ、従来のように、残渣14が段差部12
から剥がれて、ウエハ面とか製造設備を汚染するという
事態は発生しない。次に、第１の金属配線膜の残渣14お
よび金属配線16a,16bを含む半導体基板６の全面に第２
の層間絶縁膜17を形成する。

次に、第2D図を参照して、第２の層間絶縁膜17の上に
第１のレジスト18を塗布する。次に、半導体基板６のス
クライブライン部３上に位置する部分および第１の金属
配線16a,16bのコンタクト部の上に位置する部分に開口
部ができるように、第１のレジスト18を写真製版技術に
よりパターニングする。その後、このパターニングされ
た第１のレジスト18をマスクにして、第２の層間絶縁膜
17をエッチングする。このエッンチングによって、第２
の層間絶縁膜17にはコンタクトホール19a,19bが形成さ
れ、一方、スクライブライン部には第２の層間絶縁膜17
の段差部23が形成される。この後、第１のレジスト18を
除去する。

次に、第2E図を参照して、コンタクトホール19a,19b
および段差部23を含む半導体基板６の全面に第の金属配
線膜20を形成する。そして、その上全面に第２のレジス
ト21を塗布する。その後、この第２のレジスト21を次の
ようにパターニングする。すなわち、コンタクトホール
19a,19bの上に位置する部分が残るように、かつ第１の
金属配線膜の残渣14および第２の層間絶縁膜の段差部23
を含む所定領域の上に位置する部分が残るように、第２
のレジスト21を写真製版技術によりパターニングする。

次に、第2E図および第2F図を参照して、このようにパ
ターニングされた第２のレジスト21をマスクにして、第
２の金属配線膜20をパターニングし、第２のレジスト21
を除去すると、ソース・ドレイン接続用の第１の金属配
線16aと電気的接続をとるソースドレイン接続用の第２
の金属配線22aと、パッド接続用の第１の金属配線16bと
電気的接続をとるパッド接続用の第２の金属配線22bが
形成される。一方、スクライブライン部３においては、
第２の金属配線膜の残渣24が第２の層間絶縁膜の段差部
23に沿って、この第２の層間絶縁膜の段差部23を覆うよ
うに残される。そして、この第２の金属配線膜の残渣24
は、第１の金属配線膜の残渣14と重なるように幅広に残
されている。このように第２の金属配線膜の残渣24を第
２の層間絶縁膜の段差部23に沿って幅広く長く残すこと
により、半導体基板６と第２の金属配線膜の残渣24との
密着性は強くなり、この第２の金属配線膜の残渣24が第
２の層間絶縁膜の段差部23から剥がれるということはな
くなる。

次に、第2Gを参照して、第２の金属配線膜の残渣24、
ソースドレイン接続用の第２の金属配線22aおよびパッ
ド接続用の第２の金属配線22bを含む半導体基板６の全
面に第３の層間絶縁膜25を形成し、その上に第３のレジ
スト26を形成する。次に、半導体基板６のスクライブラ
イン部３上に位置する部分、ソースドレイン接続用の第
２の金属配線22aのコンタクト部の上に位置する部分
（コンタクトホール27aが形成される予定の部分の上に
位置する部分）およびパッド接続用の第２の金属配線22
bのコンタクト部の上に位置する部分（コンタクトホー
ル27bが形成される予定の部分の上に位置する部分）に
開口部ができるように、第３のレジスト26を写真製版技
術によりパターニングする。その後、このパターニング
された第３のレジスト26をマスクにして、第３の層間絶
縁膜25をエッチングし、第３の層間絶縁膜25にコンタク
トホール27a,27bを形成する。このときに、スクライブ
ライン部３には第３の層間絶縁膜25の段差部28が形成さ
れる。この後、第３のレジスト26を除去する。

次に、第2H図を参照して、第３の層間絶縁膜の段差部
28およびコンタクトホール27a,27bを含む半導体基板６
の全面に第３の金属配線膜29を形成する。その後、全面
に第４のレジスト30を塗布し、この第４のレジスト30
を、コンタクトホール27a,27bの上に位置する部分が残
るように、かつ第１の金属配線膜の残渣14、第２の金属
配線間の残渣24および第３の層間絶縁膜の段差部28を含
む所定領域の上に位置する部分が残るように、写真製版
技術によりパターニングする。

次に、第2H図および第2I図を参照して、このようにパ
ターニングされた第４のレジスト30をマスクにして、第
３の金属配線膜29をパターニングし、第４のレジスト30
を除去すると、ソースドレイン接続用の第２の金属配線
22aと電気的接続をとるソースドレイン接続用の第３の
金属配線31aと、パッド接続用の第２の金属配線22bと電
気的接続をとるパッド接続用の第３の金属配線31bが形
成される。一方、スクライブライン部３においては、第
３の金属配線膜の残渣32が第３の層間絶縁膜の段差部28
に沿って、この第３の層間絶縁膜の段差部28を覆うよう
に残される。そして、この第３の金属配線膜の残渣32は
第２の金属配線膜の残渣24と重なるように幅広に残され
る。このように、第３の金属配線膜の残渣32を第３の層
間絶縁膜の段差部28に沿って太く長く残すことにより、
半導体基板６と第３の金属配線膜の残渣32との密着性は
強くなり、この第３の金属配線膜の残渣32が第３の層間
絶縁膜の段差部28から剥がれるということはなくなる。

次に、第2J図を参照して、半導体基板６の全面にパッ
シベーション膜33を形成し、このパッシベーション膜33
を半導体基板６のスクライブライン部３およびパッド接
続用の第３の金属配線31bのコンタクト部を露出さるよ
うにエッチングする。こうして、最終的に第３図および
第４図に示したように、ウエハ１が得られる。

第1A図〜第1J図は、この発明の他の実施例の工程図で
あり、第2A図〜第2J図に示した第１の実施例に改良を加
えたものである。第１の実施例では、スクライブライン
部３において、金属配線膜の残渣14,24,32を、層間絶縁
膜10,17,25の段差部12,23,28に沿って、この段差部を覆
うように太く長く残しているので、半導体基板６とこれ
らの金属配線膜の残渣が層間絶縁膜の段差部から剥がれ
るという事態は避けられる。しかしながら、第2H図を参
照して、第１の金属配線膜の残渣14、第２の金属配線膜
の残渣24および第３の金属配線膜29が上下に重なってい
るので、スクライブライン部３の端部において段差が高
くて険しくなっている。このため、スクライブライン部
３とパッド部５との間に凹部40が形成される。したがっ
て、写真製版技術を適用する場合、凹部40における第４
のレジスト30の膜厚（t_R′）が厚くなり、凹部40におい
て第４のレジストの解像不良を起こし、エッチングが正
確に行なえないという問題点があった。第1A図〜第1J図
に示す第２の実施例は、この点を改良したものである。

なお、第1A図においては、スクライブライン部３とパ
ッド部５と素子形成部４が明示されているが、第1B図〜
第1G図においては図面が複雑になるのを避けるために、
その明示は省略されている。

第1A図を参照して、スクライブランイン部３が定めら
れた半導体基板６を準備する。半導体基板６の主面に素
子分離用酸化膜７を形成する。素子分離用酸化膜７で挾
まれた活性領域部分に素子たとえばMOSFETを形成する。
MOSFETはゲート電極８を含んでいる。次に、素子分離用
酸化膜８の上にパッド９を形成する。その後、ゲート電
極８およびパッド９を含む半導体基板６の全面に第１の
層間絶縁膜10を形成する。

次に、第1B図を参照して、MOSFETのソース・ドレイン
領域のコンタクト部を露出させるために、写真製版およ
びエッチングにより第１の層間絶縁膜10にコンタクトホ
ール11を設ける。このとき同時に、半導体基板６のスク
ライブライン部３を露出させるために、スクライブライ
ン部３における第１の層間絶縁膜10をエッチング除去す
る。このスクライブライン部３における第１の層間絶縁
膜10のエッチング除去によって、スクライブライン部３
には第１の層間絶縁膜の段差部12が形成される。

次に、コンタクトホール11および第１の層間絶縁膜の
段差部12を含む半導体基板６の全面に第１の金属配線膜
13を形成する。

その後、第1C図を参照して、写真製版技術およびエッ
チングによって、第１の金属配線膜13をパターニング
し、ソース・ドレイン電極と電気的接続をとるソース・
ドレイン電極接続用の第１金属配線16aとパッド９と電
気的接続をとるパッド接続用の第１の金属配線16bを形
成する。一方、この第１の金属配線膜13のパターニング
は、スクライブライン部３においては、第１の金属配線
膜の残渣14が第１の層間絶縁膜10の段差部12に沿って、
この第１の層間絶縁膜の段差部12を覆うように残され得
るように、行なわれる。このように第１の金属配線膜の
残渣14を第１の層間絶縁膜の段差部12に沿って太く長く
残すことにより、半導体基板６と第１の金属配線膜の残
渣14との密着性は強くなる。それゆえ、従来のように、
金属配線膜の残渣が層間絶縁膜の段差部から剥がれて、
ウエハ面とか製造設備を汚染するという事態は避けられ
る。

次に、第1D図を参照して、第１の金属配線膜の残渣1
4、ソース・ドレイン接続用の第１の金属配線16aおよび
パッド接続用の第１の金属配線16bを含む半導体基板６
の全面に第２の層間絶縁膜17を形成し、その上に第１の
レジスト18を塗布する。次に、半導体基板６のスクライ
ブライン部３上に位置する部分およびソース・ドレイン
接続用の第１の金属配線16aおよびパッド接続用の第１
の金属配線16bのコンタクト部の上に位置する部分に開
口部ができるように、第１のレジスタ18を写真製版技術
によりパターニングする。その後、このパターニングさ
れた第１のレジスト18をマスクにして、第２の層間絶縁
膜17をエッチングし、第２の層間絶縁膜にコンタクトホ
ール19a,19bを形成する。このときに、スクライブライ
ン部３には、第２の層間絶縁膜17の段差部23が形成され
る。この後、第１のレジスト18を除去する。

次に、第1E図を参照して、コンタクトホール19a,19b
を含む半導体基板６の全面に第２の金属配線膜20を形成
し、その上全面に第２のレジスト21を塗布する。その
後、この第２のレジスト21を次のように写真製版技術に
よりパターニングする。すなわち、第２のレジスト21
が、コンタクトホール19a,19bの上の所定の位置に残さ
れるように、かつスクライブライン部３においては、第
２の層間絶縁膜の段差部23に沿って、この段差部を覆っ
て残されるように、かつ、パターニングによって残され
るであろうスクライブライン部３における第２のレジス
ト21が第１の金属配線膜の残渣14と互い交差もしくは上
下に重ならないように、第２のレジスト21はパターニン
グされる。

次に、第1F図を参照して、このようにパターニングさ
れた第２のレジスト21をマスクにして、第２の金属配線
膜20をパターニングし、第２のレジスト21を除去する
と、ソース・ドレイン接続用の第１の金属配線16aと電
気的接続をとるソース・ドレイン接続用の第２の金属配
線22aと、パッド接続用の第１の金属配線16bと電気的接
続をとるパット接続用の第２の金属配線22bが形成され
る。一方、スクライブライン部３においては、第２の金
属配線膜の残渣24は、第２の層間絶縁膜の段差部23に沿
って、この段差部23を覆うように、かつ第１の金属配線
膜の残渣14と上下に重ならないように、残される。

このように、第２の金属配線膜の残渣24を第２の層間
絶縁膜の段差部23に沿って太く長く残すことにより、半
導体基板６と第２の金属配線膜の残渣24との密着性は強
くなり、この第２の金属配線膜の残渣24が第の層間絶縁
膜の段差部23から剥がれるということはなくなる。ま
た、第２の金属配線膜の残渣24は第１の金属配線膜の残
渣14と上下に重ならないように残されているので、スク
ライブライン部３の端部において段差は極めてなだらか
な形状となっている。

次に、第1G図を参照して、第２の金属配線膜の残渣2
4、ソース・ドレイン接続用の第２の金属配線22aおよび
パッド接続用の第２の金属配線22bを含む半導体基板６
の全面に第３の層間絶縁膜25を形成し、その上に第３の
レジスト26を形成する。次に、半導体基板６のスクライ
ブライン部３上に位置する部分およびソース・ドレイン
接続用の第２の金属配線22aおよびパッド接続用の第２
の金属配線22bのコンタクト部の上に位置する部分に開
口部ができるように、第３のレジスト26を写真製版技術
によりパターニングする。その後、このパターニングさ
れた第３のレジスト26をマスクにして、第３の層間絶縁
膜25をエッチングし、第３の層間絶縁膜25にコンタクト
ホール27a,27bを形成する。このとき、スクライブライ
ン部３には、第３の層間絶縁膜25の段差部28が形成され
る。その後、第３のレジスト26を除去する。

次に、第1H図を参照して、第３の層間絶縁膜の段差部
28およびコンタクトホール27a,27bを含む半導体基板６
の全面に第３の金属配線膜29を形成し、その上全面に第
４のレジスト30を塗布する。その後、この第４のレジス
ト30を次のように写真製版技術によりパターニングす
る。すなわち、第４のレジスト30が、コンタクトホール
19a,19bの上の所定の位置に残されるように、かつスク
ライブライン部３においては、第３の層間絶縁膜の段差
部28に沿って、この段差部を覆って残されるように、か
つパターニングによって残されるであろうスクライブラ
イン部３における第４のレジスト30が第１の金属配線膜
の残渣14および第２の金属配線膜の残渣24と互いに交差
もしくは上下に重ならないように、第４のレジスト30は
パターニングされる。

さて、第1H図においては、第１の金属配線膜の残渣14
と第２の金属配線膜の残渣24は上下に重なっていないの
で、スクライブライン部３における段差は最低限に低減
されている。したがって、スクライブライン部３とパッ
ド部５の間に位置する部分に、第2H図において見られた
ような凹部は形成されない。それゆえに、スクライブラ
イン部３とパッド部５の間に位置する部分において、第
４のレジストの膜厚（t_R）が厚くならないので、この部
分において第４のレジスト30の解像は良好となり、この
部分におけるエッング精度は高まる。

次に、第1H図および第1I図を参照して、このようにパ
ターニングされた第４のレジスト30をマスクにして、第
３の金属配線膜29をパターニングし、第４のレジスト30
を除去すると、ソース・ドレイン接続用の第２の金属配
線22aと電気的接続をとるソース・ドレイン接続用の第
３の金属配線31aと、パッド接続用の第２の金属配線22b
と電気的接続をとるパッド接続用の第３の金属配線31b
が形成される。一方、スクライブライン部３において
は、第３の金属配線膜の残渣32が第３の層間絶縁膜の段
差部28に沿って、この段差部28を覆うように、かつ第３
の金属配線膜の残渣32が第２の金属配線膜の残渣24と上
下に重ならないように残される。このように、第３の金
属配線膜の残渣32を第３の層間絶縁膜の段差部28に沿っ
て太く長く残すことにより、半導体基板６と第３の金属
配線膜の残渣32との密着性は強くなり、この第３の金属
配線膜の残渣32が第３の層間絶縁膜の段差部28から剥が
れるということはなくなる。また、第３の金属配線膜の
残渣32が第２の金属配線膜の残渣24と上下に重ならない
ように構成されているので、スクライブライン部３の端
部において段差は極めてなだらかな形状となっている。

次に、第1J図を参照して、半導体基板６の全面にパッ
シベーション膜33を形成し、このパッシベーション膜33
を、半導体基板６のスクライブライン部３およびパッド
接続用の第３の金属配線31のコンタクト部を露出させる
ようにエッチングする。こうして、最終的に第５図およ
び第６図に示したような、ウエハ１が得られる。スクラ
イブライン部３をスクライバで切断すると、それぞれの
チップ２が単離される。

なお、上記実施例では３層配線構造の半導体集積回路
装置の製造方法に本発明を適用した場合を例示したが、
この発明はこれに限られるものでなく、１層配線構造、
２層配線構造あるいは４層以上の配線構造の半導体集積
回路装置に本発明を適用しても、実施例と同様の効果を
実現する。

また、上記第２の実施例では、第２の金属配線膜の残
渣が第１の金属配線膜の残渣と上下に重ならないように
第２の金属配線膜の残渣を残す場合を例示したが、第２
の金属配線膜の残渣を第１の金属配線膜の残渣と互いに
交差しないように第２の金属配線膜の残渣を残す場合で
あっても、実施例と同様の効果を実現する。

［発明の効果］ 以上説明したとおり、この発明によると、スクライブ
ライン部において、第１の金属配線膜の残渣が、第１の
層膜絶縁膜の段差部に沿って、この段差部を覆うように
残され得る、ように第１の金属配線膜のエッチングを行
なうので、金属配線膜の残渣と半導体基板との密着性が
大となり、この第１の金属配線膜の残渣が第１の層間絶
縁膜の段差部から離れ、ウエハ面あるいは製造設備を汚
染するという事態は避けられる。その結果、半導体集積
回路装置の製造時にパターン欠陥を引き起こすという従
来の問題点は回避される。

また、第２の金属配線膜の残渣を、第１の金属配線膜
の残渣と互いに交差もしくは上下に重ならないように形
成するので、スクライブライン部の端部において段差が
極めてなだらかな形状となる。したがって、次にその上
にレジストを塗布する場合、レジストはほぼ均一の厚さ
で塗布されるので、レジストの解像は良好となり、ひい
てはエッチングの精度は向上する。

【図面の簡単な説明】

第1A図ないし第1J図はこの発明の一実施例に係る半導体
集積回路装置の製造工程の断面図である。 第2A図ないし第2J図はこの発明に関連する半導体集積回
路装置の製造工程の断面図である。 第３図は複数の半導体集積回路装置が形成されたウエハ
の平面図である。 第４図は第３図のＡ部分における拡大図である。 第5A図ないし第5J図は、従来の半導体集積回路装置の製
造工程の断面図である。 図において、３はスクライブライン部、６は半導体基
板、10は第１の層間絶縁膜、12は段差部、13は第１の金
属配線膜、14は第１の金属配線膜の残渣である。 なお、各図中、同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 【請求項１】スクライブライン部が定められた半導体基
   板を準備する工程と、 前記半導体基板の上に第１の層間絶縁膜を形成する工程
   と、 前記半導体基板のスクライブライン部を露出させるよう
   に、かつ、前記スクライブライン部に前記第１の層間絶
   縁膜の段差部が形成されるように、前記スクライブライ
   ン部の前記第１の層間絶縁膜をエッチングする工程と、 前記第１の層間絶縁膜のエッチング工程の後、前記第１
   の層間絶縁膜の段差部を含む前記半導体基板の全面に第
   １の金属配線膜を形成する工程と、 前記第１の金属配線膜のパターンが形成され、かつ、こ
   れと同時に前記スクライブライン部において、前記第１
   の金属配線膜の残渣が、前記第１の層間絶縁膜の段差部
   に沿って、この段差部を覆うように残され得るように、
   前記第１の金属配線膜をエッチングする工程と、 前記第１の金属配線膜のエッチング工程の後、前記第１
   の金属配線膜の残渣を含む前記半導体基板の全面に第２
   の層間絶縁膜を形成する工程と、 前記半導体基板の前記スクライブライン部を露出させる
   ように、かつ前記スクライブライン部に前記第２の層間
   絶縁膜の段差部が形成されるように、前記スクライブラ
   イン部の前記第２の層間絶縁膜をエッチングする工程
   と、 前記第２の層間絶縁膜のエッチング工程の後、前記第２
   の層間絶縁膜の段差部を含む前記半導体基板の全面に第
   ２の金属配線膜を形成する工程と、 前記第２の金属配線膜のパターンを形成するために、前
   記第２の金属配線膜をエッチングする工程と、を備え、 前記第２の金属配線膜のエッチングは、前記スクライブ
   ライン部において、前記第２の金属配線膜の残渣が、前
   記第１の金属配線膜の残渣と互いに交差もしくは上下に
   重ならないように、前記第２の層間絶縁膜の段差部に沿
   って、この段差部を覆うように残される、ように行なわ
   れる、半導体集積回路装置の製造方法。