JPH0821642B2 - 高周波素子用パツケ−ジ - Google Patents
高周波素子用パツケ−ジInfo
- Publication number
- JPH0821642B2 JPH0821642B2 JP62097196A JP9719687A JPH0821642B2 JP H0821642 B2 JPH0821642 B2 JP H0821642B2 JP 62097196 A JP62097196 A JP 62097196A JP 9719687 A JP9719687 A JP 9719687A JP H0821642 B2 JPH0821642 B2 JP H0821642B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- package
- substrate
- conductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、3GHz〜50GHzの超高周波数や高周波数で作
動させる半導体素子等の高周波用素子を収容する高周波
素子用パッケージに関する。
動させる半導体素子等の高周波用素子を収容する高周波
素子用パッケージに関する。
[従来の技術] 近時、情報処理装置の高性能高速化に伴い、これを構
成する半導体素子等の素子の高周波化が一段と進み、該
素子を収容する高周波特性に優れたパッケージの需要が
高まりつつある。
成する半導体素子等の素子の高周波化が一段と進み、該
素子を収容する高周波特性に優れたパッケージの需要が
高まりつつある。
この高周波用の素子を収容するパッケージとして、従
来、例えば実開昭61−86944号公報記載のものがある。
このパッケージは、金属基体上に切欠部を設けて、該切
欠部内部にメタライズ層からなる信号線路を備えたセラ
ミックの入出力端子取着部材を嵌着してなる。このパッ
ケージでは、その入出力端子取着部材を嵌着した切欠部
周囲の接地層に導通する金属基体が、セラミックの入出
力端子取着部材に備えた信号線路周囲を囲む同軸構造を
していて、金属基体からなるメタルウォールが入出力端
子取着部材中の信号線路を流れる信号が信号線路外部に
漏洩等するのを防止する。
来、例えば実開昭61−86944号公報記載のものがある。
このパッケージは、金属基体上に切欠部を設けて、該切
欠部内部にメタライズ層からなる信号線路を備えたセラ
ミックの入出力端子取着部材を嵌着してなる。このパッ
ケージでは、その入出力端子取着部材を嵌着した切欠部
周囲の接地層に導通する金属基体が、セラミックの入出
力端子取着部材に備えた信号線路周囲を囲む同軸構造を
していて、金属基体からなるメタルウォールが入出力端
子取着部材中の信号線路を流れる信号が信号線路外部に
漏洩等するのを防止する。
[発明が解決しようとする問題点] しかしながら、上述のパッケージにおいては、その製
造に際して、金属基体上に入出力端子取着部材嵌着用の
切欠部を削成するのに困難を極め、上述構造のパッケー
ジでは、近時の半導体素子の高密度実装化と入出力端子
の多端子化に対応不可能となった。また、上述のパッケ
ージでは、入出力端子取着部材周壁と切欠部内側面との
間を、予め入出力端子取着部材周壁に形成したメタライ
ズ層を介してろう付け等しなければならず、その製造に
多大な手数と時間を要した。
造に際して、金属基体上に入出力端子取着部材嵌着用の
切欠部を削成するのに困難を極め、上述構造のパッケー
ジでは、近時の半導体素子の高密度実装化と入出力端子
の多端子化に対応不可能となった。また、上述のパッケ
ージでは、入出力端子取着部材周壁と切欠部内側面との
間を、予め入出力端子取着部材周壁に形成したメタライ
ズ層を介してろう付け等しなければならず、その製造に
多大な手数と時間を要した。
本発明は、かかる問題点を解決するためのもので、そ
の目的は、高周波用の半導体素子等の素子の高密度実装
化と入出力端子の多端子化に対応可能で、しかも製造容
易な、超高周波用や高周波用の半導体素子等の素子を収
容する高周波素子用パッケージを提供することにある。
の目的は、高周波用の半導体素子等の素子の高密度実装
化と入出力端子の多端子化に対応可能で、しかも製造容
易な、超高周波用や高周波用の半導体素子等の素子を収
容する高周波素子用パッケージを提供することにある。
[問題点を解決するための手段] 上記目的を達成するために、本発明の高周波素子用パ
ッケージは、高周波素子を取り付ける絶縁体からなる基
板に前記高周波素子を取り囲む絶縁体からなる枠体が積
層され、前記基板に複数本の信号線路が横に並べて備え
られてなる高周波素子用パッケージにおいて、前記基板
に前記複数本の信号線路の下方を連続して覆う接地層を
備え、前記枠体に前記複数本の信号線路の上方を連続し
て覆う接地層を備え、該上下の接地層に挟まれた前記信
号線路の左側と右側の前記基板と枠体とを構成する絶縁
体部分に複数の導体層を信号線路と平行か又はほぼ平行
に上下に複数段に並べて備え、前記絶縁体部分に前記導
体層を前記接地層に導通する導体線路を備えたことを特
徴としている。
ッケージは、高周波素子を取り付ける絶縁体からなる基
板に前記高周波素子を取り囲む絶縁体からなる枠体が積
層され、前記基板に複数本の信号線路が横に並べて備え
られてなる高周波素子用パッケージにおいて、前記基板
に前記複数本の信号線路の下方を連続して覆う接地層を
備え、前記枠体に前記複数本の信号線路の上方を連続し
て覆う接地層を備え、該上下の接地層に挟まれた前記信
号線路の左側と右側の前記基板と枠体とを構成する絶縁
体部分に複数の導体層を信号線路と平行か又はほぼ平行
に上下に複数段に並べて備え、前記絶縁体部分に前記導
体層を前記接地層に導通する導体線路を備えたことを特
徴としている。
[作用] 本発明の高周波素子用パッケージにおいては、各信号
線路の上方とその下方とを、シールド効果を持つ接地層
で隙間なく覆っている。
線路の上方とその下方とを、シールド効果を持つ接地層
で隙間なく覆っている。
また、上下の接地層に挟まれた各信号線路の左側部分
と右側部分とを、上下に複数段に並べて備えた複数の導
体層であって、接地層に導体線路を介して導通されたシ
ールド効果を持つ複数の導体層で密に囲んでいる。
と右側部分とを、上下に複数段に並べて備えた複数の導
体層であって、接地層に導体線路を介して導通されたシ
ールド効果を持つ複数の導体層で密に囲んでいる。
さらに、上下の接地層に挟まれた各信号線路の左側部
分と右側部分とを、接地層に導通するシールド効果を持
つ導体線路で囲んでいる。
分と右側部分とを、接地層に導通するシールド効果を持
つ導体線路で囲んでいる。
換言すれば、各信号線路の上下とその左右を接地層と
導体層と導体線路とからなるシールド壁で隙間少なく密
に囲んでいて、各信号線路を同軸線路に極めて近い擬似
同軸線路に形成している。
導体層と導体線路とからなるシールド壁で隙間少なく密
に囲んでいて、各信号線路を同軸線路に極めて近い擬似
同軸線路に形成している。
そのため、各信号線路に伝わる高周波信号が他の信号
線路に混入するのを、上記隙間の少ないシールド効果の
高いシールド壁で確実に防止できる。そして、各信号線
路間の絶縁度を大幅に高めることができる。
線路に混入するのを、上記隙間の少ないシールド効果の
高いシールド壁で確実に防止できる。そして、各信号線
路間の絶縁度を大幅に高めることができる。
また、信号線路とその周囲のシールド壁を構成する接
地層や導体層や導体線路との間の距離、上下に複数段に
並べて備える導体層のピッチ、又は信号線路や導体層や
導体線路の幅やその厚さを大小に調整することにより、
信号線路の特性インピーダンスを一定値に容易かつ的確
にマッチングさせることができる。
地層や導体層や導体線路との間の距離、上下に複数段に
並べて備える導体層のピッチ、又は信号線路や導体層や
導体線路の幅やその厚さを大小に調整することにより、
信号線路の特性インピーダンスを一定値に容易かつ的確
にマッチングさせることができる。
また、上下の接地層に挟まれた基板と枠体とを構成す
る絶縁体部分に上下に複数段に並べて備える複数の導体
層の数を増やしたり、その上下に複数段に並べて備える
複数の導体層のピッチを挟めたりすることにより、上下
の接地層に挟まれた基板と枠体とを構成する絶縁体部分
のほぼ全体を接地電位に近づけることができる。そし
て、信号線路に伝わる高周波信号で信号線路周囲のリン
グ状をなす枠体部分や基板部分に生ずるリング共振の共
振幅を大幅に低減させることができる。そして、信号線
路周囲の枠体部分や基板部分に生ずるリング共振の影響
を受けて、信号線路の高周波特性が低下するのを確実に
防ぐことができる。
る絶縁体部分に上下に複数段に並べて備える複数の導体
層の数を増やしたり、その上下に複数段に並べて備える
複数の導体層のピッチを挟めたりすることにより、上下
の接地層に挟まれた基板と枠体とを構成する絶縁体部分
のほぼ全体を接地電位に近づけることができる。そし
て、信号線路に伝わる高周波信号で信号線路周囲のリン
グ状をなす枠体部分や基板部分に生ずるリング共振の共
振幅を大幅に低減させることができる。そして、信号線
路周囲の枠体部分や基板部分に生ずるリング共振の影響
を受けて、信号線路の高周波特性が低下するのを確実に
防ぐことができる。
[実施例] 次に、本発明の実施例につき、図面に従い説明する。
第1図および第2図は、本発明の高周波素子用パッケー
ジの好適な実施例を示し、第1図は該パッケージの斜視
図、第2図は該パッケージの信号線路部分の横断面図で
ある。図中において8は、絶縁体3である2枚の方形の
セラミックの板8a,8bを積層してなる半導体素子等の素
子を取り付ける基板である。この基板8の上部の板8aの
表面中央に、半導体素子等の素子を埋没させる埋没孔15
を透設する。そして、上記埋没孔15周囲の上部の板8aの
上面に、その外端が板8a周縁に達する帯状メタライズ層
からなる導体層7と、同じくその外端が板8a周縁に達す
る帯状メタライズ層からなる信号線路1とを交互に所定
間隔ずつあけてその隣合う各導体層7と各信号線路1と
が平行かまたはほぼ平行となるように放射状に複数本備
える。また、基板8の上記埋没孔15内部に露呈する下部
の板8bの上面中央に、半導体等の素子を取着するボンデ
ィング層9を備える。さらに、下部の板8bの上面周囲
に、上部の板8aの下面をくぐり抜けてその外端が板8b周
縁に達する帯状メタライズ層からなる導体層7を、上記
の上部の板8aの上面に備えた各信号線路1と平行かまた
はほぼ平行に、かつ、上部の板8aの上面に備えた各導体
層7の直下に配置させて、所定間隔ずつあけて放射状に
複数本備える。また、基板8の下面全体に、その周縁が
基板8周縁に達する接地層5を備える。さらに、2枚の
ほぼ方形枠状をした絶縁体3であるセラミックの枠板12
a,12bを積層してなる半導体素子等の素子を取り囲む枠
体12を設けて、該枠体12を上記の基板8の上面に積層
し、基板8の上面周囲に放射状に備えた各信号線路1と
各導体層7の中途部を枠体12で覆う。そして、枠体12の
内側に半導体素子等の素子を収容するキャビティ10を形
成する。また、上記の枠体12の下部の枠板12bの上面周
囲に、上部の枠板12aの下面をくぐり抜けて枠板12bの内
外の周縁に達する帯状メタライズ層からなる導体層7
を、基板8の上面に備えた各信号線路1と平行かまたは
ほぼ平行に、かつ、基板8の上面に備えた各導体層7の
直上に配置させて、所定間隔ずつあけて複数本放射状に
備える。また、枠体12の上面に、封止キャップ(図示せ
ず。)を被着するその周縁が枠体12の内外の周縁に達す
る接地層5を兼ねたメタライズ層13を備える。さらに、
基板8の周囲側面に、上部の板8aの上面に備えた各導体
層7外端とその直下の下部の板8bの上面に備えた各導体
層7外端と基板8下面の接地層5周縁との間を電気的に
導通する帯状のメタライズ層13を所定間隔ずつあけて複
数本備える。また、枠体12の内外の周囲側面に、枠体12
の上面の接地層5の内外の周縁と下部の枠板12bの上面
に備えた内外の各導体層7外端とその直下の基板8の上
部の板8aの上面に備えた各導体層7表面との間を電気的
に導通する帯状のメタライズ層13をそれぞれ所定間隔ず
つあけて複数本備える。さらに、基板8と枠体12を積層
してなるパッケージ2外側周囲の4隅の各側面14に、該
各側面14に露出した基板8や枠体12の内部またはその表
面に備えた各導体層7外端と接地層5周縁との間を電気
的に導通する幅広な帯状のメタライズ層13をそれぞれ備
える。また、方形枠状の枠体12外側周囲の基板8の上面
に露出した各信号線路1端部に入出力用端子16をそれぞ
れろう付けする。第1図および第2図のパッケージ2は
以上の構成からなり、その製造に際しては、例えば、表
面に信号線路1、導体層7および接地層5等を形成する
導体ペーストを塗布した板8a,8bおよび枠体12a,12b用の
各セラミックスグリーンシートを積層して形成したパッ
ケージ部材を一体に焼成して製造する。また、導体層7
を接地層5等に電気的に導通するメタライズ層13は、板
8a,8bおよび枠板12a,12b用の各セラミックグリーンシー
トを積層して形成したパッケージ部材の内外の周囲側面
にメタライズ層13用の導体ペーストをスクリーン印刷等
により塗布した後、該パッケージ部材を一体に焼成して
パッケージ2の内外の周囲側面に備えるか、または、板
8a,8bおよび枠板12a,12b用のセラミックグリーンシート
に、内周面に導体ペーストを塗布したスルーホールを形
成しておき、セラミックグリーンシートを板8a,8bおよ
び枠板12a,12b用に裁断する際に、上記スルーホールを
跨いでセラミックグリーンシートを裁断して、板8a,8b
および枠板12a,12b用の各セラミックグリーンシートの
内外の周囲側面に、その内周面に導体ペーストを塗布し
た断面半円状の切り欠き13aを備え、該切り欠き13aを備
えた板8a,8bおよび枠板12a,12b用の各セラミックグリー
ンシートを積層して形成したパッケージ部材を一体に焼
成して、パッケージ2の内外の周囲側面に帯状のメタラ
イズ層13を備えるようにする。
第1図および第2図は、本発明の高周波素子用パッケー
ジの好適な実施例を示し、第1図は該パッケージの斜視
図、第2図は該パッケージの信号線路部分の横断面図で
ある。図中において8は、絶縁体3である2枚の方形の
セラミックの板8a,8bを積層してなる半導体素子等の素
子を取り付ける基板である。この基板8の上部の板8aの
表面中央に、半導体素子等の素子を埋没させる埋没孔15
を透設する。そして、上記埋没孔15周囲の上部の板8aの
上面に、その外端が板8a周縁に達する帯状メタライズ層
からなる導体層7と、同じくその外端が板8a周縁に達す
る帯状メタライズ層からなる信号線路1とを交互に所定
間隔ずつあけてその隣合う各導体層7と各信号線路1と
が平行かまたはほぼ平行となるように放射状に複数本備
える。また、基板8の上記埋没孔15内部に露呈する下部
の板8bの上面中央に、半導体等の素子を取着するボンデ
ィング層9を備える。さらに、下部の板8bの上面周囲
に、上部の板8aの下面をくぐり抜けてその外端が板8b周
縁に達する帯状メタライズ層からなる導体層7を、上記
の上部の板8aの上面に備えた各信号線路1と平行かまた
はほぼ平行に、かつ、上部の板8aの上面に備えた各導体
層7の直下に配置させて、所定間隔ずつあけて放射状に
複数本備える。また、基板8の下面全体に、その周縁が
基板8周縁に達する接地層5を備える。さらに、2枚の
ほぼ方形枠状をした絶縁体3であるセラミックの枠板12
a,12bを積層してなる半導体素子等の素子を取り囲む枠
体12を設けて、該枠体12を上記の基板8の上面に積層
し、基板8の上面周囲に放射状に備えた各信号線路1と
各導体層7の中途部を枠体12で覆う。そして、枠体12の
内側に半導体素子等の素子を収容するキャビティ10を形
成する。また、上記の枠体12の下部の枠板12bの上面周
囲に、上部の枠板12aの下面をくぐり抜けて枠板12bの内
外の周縁に達する帯状メタライズ層からなる導体層7
を、基板8の上面に備えた各信号線路1と平行かまたは
ほぼ平行に、かつ、基板8の上面に備えた各導体層7の
直上に配置させて、所定間隔ずつあけて複数本放射状に
備える。また、枠体12の上面に、封止キャップ(図示せ
ず。)を被着するその周縁が枠体12の内外の周縁に達す
る接地層5を兼ねたメタライズ層13を備える。さらに、
基板8の周囲側面に、上部の板8aの上面に備えた各導体
層7外端とその直下の下部の板8bの上面に備えた各導体
層7外端と基板8下面の接地層5周縁との間を電気的に
導通する帯状のメタライズ層13を所定間隔ずつあけて複
数本備える。また、枠体12の内外の周囲側面に、枠体12
の上面の接地層5の内外の周縁と下部の枠板12bの上面
に備えた内外の各導体層7外端とその直下の基板8の上
部の板8aの上面に備えた各導体層7表面との間を電気的
に導通する帯状のメタライズ層13をそれぞれ所定間隔ず
つあけて複数本備える。さらに、基板8と枠体12を積層
してなるパッケージ2外側周囲の4隅の各側面14に、該
各側面14に露出した基板8や枠体12の内部またはその表
面に備えた各導体層7外端と接地層5周縁との間を電気
的に導通する幅広な帯状のメタライズ層13をそれぞれ備
える。また、方形枠状の枠体12外側周囲の基板8の上面
に露出した各信号線路1端部に入出力用端子16をそれぞ
れろう付けする。第1図および第2図のパッケージ2は
以上の構成からなり、その製造に際しては、例えば、表
面に信号線路1、導体層7および接地層5等を形成する
導体ペーストを塗布した板8a,8bおよび枠体12a,12b用の
各セラミックスグリーンシートを積層して形成したパッ
ケージ部材を一体に焼成して製造する。また、導体層7
を接地層5等に電気的に導通するメタライズ層13は、板
8a,8bおよび枠板12a,12b用の各セラミックグリーンシー
トを積層して形成したパッケージ部材の内外の周囲側面
にメタライズ層13用の導体ペーストをスクリーン印刷等
により塗布した後、該パッケージ部材を一体に焼成して
パッケージ2の内外の周囲側面に備えるか、または、板
8a,8bおよび枠板12a,12b用のセラミックグリーンシート
に、内周面に導体ペーストを塗布したスルーホールを形
成しておき、セラミックグリーンシートを板8a,8bおよ
び枠板12a,12b用に裁断する際に、上記スルーホールを
跨いでセラミックグリーンシートを裁断して、板8a,8b
および枠板12a,12b用の各セラミックグリーンシートの
内外の周囲側面に、その内周面に導体ペーストを塗布し
た断面半円状の切り欠き13aを備え、該切り欠き13aを備
えた板8a,8bおよび枠板12a,12b用の各セラミックグリー
ンシートを積層して形成したパッケージ部材を一体に焼
成して、パッケージ2の内外の周囲側面に帯状のメタラ
イズ層13を備えるようにする。
次に、その使用例を説明する。キャビティ10内部に半
導体素子等の素子(図示せず。)を収容して、その底部
の埋没孔15内部に露呈する基板8中のボンディング層9
表面に素子裏面を取着する。そして、素子中の各接続パ
ターンと枠体12内側のキャビティ10内周囲に露出した基
板8の上面の各信号線路1との間をワイヤで接続する。
次に、枠体12上面とキャビティ10上面とに亙って封止キ
ャップ(図示せず。)をかぶせて、該キャップ周囲を金
−錫材等を用いて枠体12上面のメタライズ層13に被着す
る。そして、枠体12外側の基板8の上面に露出した各信
号線路1端部にろう付けした各入出力用端子16に信号を
流せば、該各端子16を接続した基板8の上面の各信号線
路1に信号が流れて、各信号線路1にワイヤで接続した
キャビティ10内に封入した半導体素子等の素子に該信号
が伝わる。そして、その際に、該パッケージ2の各信号
線路1周囲の誘電体材料であるセラミックの絶縁体3の
基板8や枠体12の内部やその表面に各信号線路1と平行
かまたはほぼ平行に備えた擬似メタルウォール6を構成
する接地層5に導通する各導体層7が、各信号線路1を
流れる信号が基板8や枠体12を構成するセラミックの絶
縁体3を介し、あるいは空中を介してその外部に漏れた
り、その隣合う他の各信号線路1に混入したりするのを
的確に防止する。
導体素子等の素子(図示せず。)を収容して、その底部
の埋没孔15内部に露呈する基板8中のボンディング層9
表面に素子裏面を取着する。そして、素子中の各接続パ
ターンと枠体12内側のキャビティ10内周囲に露出した基
板8の上面の各信号線路1との間をワイヤで接続する。
次に、枠体12上面とキャビティ10上面とに亙って封止キ
ャップ(図示せず。)をかぶせて、該キャップ周囲を金
−錫材等を用いて枠体12上面のメタライズ層13に被着す
る。そして、枠体12外側の基板8の上面に露出した各信
号線路1端部にろう付けした各入出力用端子16に信号を
流せば、該各端子16を接続した基板8の上面の各信号線
路1に信号が流れて、各信号線路1にワイヤで接続した
キャビティ10内に封入した半導体素子等の素子に該信号
が伝わる。そして、その際に、該パッケージ2の各信号
線路1周囲の誘電体材料であるセラミックの絶縁体3の
基板8や枠体12の内部やその表面に各信号線路1と平行
かまたはほぼ平行に備えた擬似メタルウォール6を構成
する接地層5に導通する各導体層7が、各信号線路1を
流れる信号が基板8や枠体12を構成するセラミックの絶
縁体3を介し、あるいは空中を介してその外部に漏れた
り、その隣合う他の各信号線路1に混入したりするのを
的確に防止する。
また、信号線路1の上方とその下方とを接地層5で広
く連続して覆っている。また、上下の接地層5で挟まれ
た信号線路1の左側部分と右側部分とに接地層5に導通
された複数の導体層7を上下に複数段に並べて備えてい
る。さらに、上下の接地層5で挟まれた信号線路1の左
側部分と右側部分とに接地層5に導通されたメタライズ
層13からなる導体線路を備えている。そして、信号線路
1が、同軸線路に極めて近い擬似同軸線路構造をしてい
る。そのため、信号線路1と接地層5や導体層7や前記
導体線路との間の距離、上下に複数段に並べて備える複
数の導体層7のピッチ、又は信号線路1や接地層5や導
体層7や前記導体線路の幅やその厚さを調整して、信号
線路1の特性インピーダンスを一定値に的確にマッチン
グさせることができる。そして、信号線路1に伝える高
周波信号の伝送損失を少なく抑えることができる。
く連続して覆っている。また、上下の接地層5で挟まれ
た信号線路1の左側部分と右側部分とに接地層5に導通
された複数の導体層7を上下に複数段に並べて備えてい
る。さらに、上下の接地層5で挟まれた信号線路1の左
側部分と右側部分とに接地層5に導通されたメタライズ
層13からなる導体線路を備えている。そして、信号線路
1が、同軸線路に極めて近い擬似同軸線路構造をしてい
る。そのため、信号線路1と接地層5や導体層7や前記
導体線路との間の距離、上下に複数段に並べて備える複
数の導体層7のピッチ、又は信号線路1や接地層5や導
体層7や前記導体線路の幅やその厚さを調整して、信号
線路1の特性インピーダンスを一定値に的確にマッチン
グさせることができる。そして、信号線路1に伝える高
周波信号の伝送損失を少なく抑えることができる。
また、上下の接地層5で挟まれた信号線路1の左側部
分と右側部分とを上下に複数段に密に並べて備えた複数
の導体層7と該導体層7を接地層5に導通する上記導体
線路とからなるシールド効果の高いシールド壁で隙間少
なく密に囲んでいるため、信号線路1に伝わる高周波信
号の一部が、前記シールド壁の隙間を通り抜けて、他の
信号線路1に混入するのを確実に防止できる。
分と右側部分とを上下に複数段に密に並べて備えた複数
の導体層7と該導体層7を接地層5に導通する上記導体
線路とからなるシールド効果の高いシールド壁で隙間少
なく密に囲んでいるため、信号線路1に伝わる高周波信
号の一部が、前記シールド壁の隙間を通り抜けて、他の
信号線路1に混入するのを確実に防止できる。
また、上下の接地層5に挟まれた基板8と枠体12とを
構成する絶縁体部分に複数の導体層7を上下に複数段に
密に並べて備えているため、その上下の接地層5に挟ま
れた基板8と枠体12とを構成する絶縁体部分のほぼ全体
を接地電位に近づけることができる。そして、信号線路
1に伝わる高周波信号で信号線路1周囲のリング状をな
す枠体12部分や基板8部分に生ずるリング共振の振幅幅
を大幅に低減させることができる。そして、信号線路1
周囲の枠体12部分や基板8部分に生ずるリング共振の悪
影響を受けて、信号線路1に伝える高周波信号の伝送特
性が低下するのを防止できる。
構成する絶縁体部分に複数の導体層7を上下に複数段に
密に並べて備えているため、その上下の接地層5に挟ま
れた基板8と枠体12とを構成する絶縁体部分のほぼ全体
を接地電位に近づけることができる。そして、信号線路
1に伝わる高周波信号で信号線路1周囲のリング状をな
す枠体12部分や基板8部分に生ずるリング共振の振幅幅
を大幅に低減させることができる。そして、信号線路1
周囲の枠体12部分や基板8部分に生ずるリング共振の悪
影響を受けて、信号線路1に伝える高周波信号の伝送特
性が低下するのを防止できる。
なお、上述実施例のパッケージ2においては、その各
信号線路1に流す信号の周波数の高低に応じて、各信号
線路1周囲の絶縁体3の基板や枠体12の内部やその表面
に備える擬似メタルウォール6を構成する各導体層7と
各信号線路1との間の距離を、パッケージ2を構成する
絶縁体3である板8a,8bや枠板12a,12bの厚さを変える等
して調整して、各信号線路1を流れる信号が擬似メタル
ウォールの各導体層7を越えてその外部へと漏れ出ぬよ
うにする必要がある。
信号線路1に流す信号の周波数の高低に応じて、各信号
線路1周囲の絶縁体3の基板や枠体12の内部やその表面
に備える擬似メタルウォール6を構成する各導体層7と
各信号線路1との間の距離を、パッケージ2を構成する
絶縁体3である板8a,8bや枠板12a,12bの厚さを変える等
して調整して、各信号線路1を流れる信号が擬似メタル
ウォールの各導体層7を越えてその外部へと漏れ出ぬよ
うにする必要がある。
また、各信号線路1周囲のセラミックの絶縁体3であ
る基板8や枠体12の内部やその表面に備える擬似メタル
ウォール6の構成する接地層5に導通する各導体層7が
長い場合は、第3図に示したように、該各導体層7の中
途部と接地層5との間や各導体層7間の絶縁体3である
基板8や枠体12中に、メタライズ導体を充填したヴィア
ホール17を設けて、該各ヴィアホール17を介して接地層
5と各導体層7中途部との間を電気的に導通し、各導体
層7の全てが接地層5と同一電位を保つようにすると良
い。また、そうした場合には、上下の接地層5に挟まれ
た信号線路1の左側部分と右側部分とを、上下に複数段
に並べて備えた複数の導体層7と該導体層7を接地層5
に導通するメタライズ層13とに加えて、導体層7を接地
層5に導通するメタライズ導体を充填したヴィアホール
17で、密に囲むことができる。そして、上下の接地層5
に挟まれた信号線路1の左側部分と右側部分とを前記導
体層7と接地層5とメタライズ層13とヴィアホール17と
からなる隙間の少ないシールド効果の高いシールド壁で
密に囲んで、信号線路1に伝わる高周波信号の一部が、
前記シールド壁の隙間を通り抜けて、他の信号線路1に
混入するのを確実に防いだり、信号線路1の特性インピ
ーダンスを的確にマッチングさせたりできて都合が良
い。さらに、各導体層7と接地層5との同電位性を的確
に保つためには、各信号線路1周囲の絶縁体3である基
板8や枠体12の内部やその表面に備える各導体層7の幅
やその厚さを、各信号線路1の持つインピーダンスを考
慮して、所定の幅と厚さに形成する必要がある。
る基板8や枠体12の内部やその表面に備える擬似メタル
ウォール6の構成する接地層5に導通する各導体層7が
長い場合は、第3図に示したように、該各導体層7の中
途部と接地層5との間や各導体層7間の絶縁体3である
基板8や枠体12中に、メタライズ導体を充填したヴィア
ホール17を設けて、該各ヴィアホール17を介して接地層
5と各導体層7中途部との間を電気的に導通し、各導体
層7の全てが接地層5と同一電位を保つようにすると良
い。また、そうした場合には、上下の接地層5に挟まれ
た信号線路1の左側部分と右側部分とを、上下に複数段
に並べて備えた複数の導体層7と該導体層7を接地層5
に導通するメタライズ層13とに加えて、導体層7を接地
層5に導通するメタライズ導体を充填したヴィアホール
17で、密に囲むことができる。そして、上下の接地層5
に挟まれた信号線路1の左側部分と右側部分とを前記導
体層7と接地層5とメタライズ層13とヴィアホール17と
からなる隙間の少ないシールド効果の高いシールド壁で
密に囲んで、信号線路1に伝わる高周波信号の一部が、
前記シールド壁の隙間を通り抜けて、他の信号線路1に
混入するのを確実に防いだり、信号線路1の特性インピ
ーダンスを的確にマッチングさせたりできて都合が良
い。さらに、各導体層7と接地層5との同電位性を的確
に保つためには、各信号線路1周囲の絶縁体3である基
板8や枠体12の内部やその表面に備える各導体層7の幅
やその厚さを、各信号線路1の持つインピーダンスを考
慮して、所定の幅と厚さに形成する必要がある。
さらに、上述実施例のパッケージ2では、基板8や枠
体12をそれぞれ二層に構成したが、これを三層以上の多
層として、パッケージ2中の導体層7の数量を増やすこ
とが好ましいことは言うまでもない。
体12をそれぞれ二層に構成したが、これを三層以上の多
層として、パッケージ2中の導体層7の数量を増やすこ
とが好ましいことは言うまでもない。
また、上述実施例に類似する実施例として、第4図に
示したような、各信号線路1をパッケージ2を構成する
絶縁体3である基板8の内部やその表面に上下二段等の
多段に亙って備えると共に、各段の各信号線路1周囲の
絶縁体3である基板8や枠体12の内部やその表面に、接
地層5に導通する複数本の導体層7を各信号線路1と平
行かまたはほぼ平行に備えたパッケージ2が考えられ
る。
示したような、各信号線路1をパッケージ2を構成する
絶縁体3である基板8の内部やその表面に上下二段等の
多段に亙って備えると共に、各段の各信号線路1周囲の
絶縁体3である基板8や枠体12の内部やその表面に、接
地層5に導通する複数本の導体層7を各信号線路1と平
行かまたはほぼ平行に備えたパッケージ2が考えられ
る。
さらに、パッケージ2の基板8や枠体12を構成する絶
縁体3に、ポリイミド樹脂等の樹脂を用いると共に、該
樹脂の内部やその表面に、蒸着や張り合わせ等により信
号線路1や導体層7等を構成する導体パターンを設ける
ようにして、本発明の高周波素子用パッケージ2を形成
しても良い。
縁体3に、ポリイミド樹脂等の樹脂を用いると共に、該
樹脂の内部やその表面に、蒸着や張り合わせ等により信
号線路1や導体層7等を構成する導体パターンを設ける
ようにして、本発明の高周波素子用パッケージ2を形成
しても良い。
次の第1表は、従来の通常の積層法により形成したセ
ラミックパッケージAと、実開昭61−86944号公報記載
のパッケージBと、本発明のパッケージCとにおける隣
合う各信号線路1間の絶縁度の比較を示す。
ラミックパッケージAと、実開昭61−86944号公報記載
のパッケージBと、本発明のパッケージCとにおける隣
合う各信号線路1間の絶縁度の比較を示す。
第1表によれば、従来のパッケージAに比べて、本発
明のパッケージCが、その超高周波等における絶縁度
が、実開昭61−86944号公報記載のパッケージBと同様
に極めて高く、高周波特性に優れたパッケージであるこ
とが判る。
明のパッケージCが、その超高周波等における絶縁度
が、実開昭61−86944号公報記載のパッケージBと同様
に極めて高く、高周波特性に優れたパッケージであるこ
とが判る。
[発明の効果] 以上説明したように、本発明の高周波素子用パッケー
ジによれば、上下の接地層に挟まれた信号線路の左側部
分と右側部分とに、上下に複数段に密に並べて備えた複
数の導体層と該導体層を接地層に導通する導体線路とか
らなる隙間の少ないシールド効果の高いシールド壁を形
成できる。そして、信号線路に伝わる高周波信号の一部
が、前記シールド壁の隙間を通り抜けて、他の信号線路
に混入するのを確実に防止できる。
ジによれば、上下の接地層に挟まれた信号線路の左側部
分と右側部分とに、上下に複数段に密に並べて備えた複
数の導体層と該導体層を接地層に導通する導体線路とか
らなる隙間の少ないシールド効果の高いシールド壁を形
成できる。そして、信号線路に伝わる高周波信号の一部
が、前記シールド壁の隙間を通り抜けて、他の信号線路
に混入するのを確実に防止できる。
また、信号線路の上方と下方とに複数本の信号線路の
上方とその下方とを連続して隙間なく覆うシールド効果
の高い接地層を備えることができると共に、上下の接地
層に挟まれた信号線路の左側部分と右側部分とに隙間の
少ないシールド効果の高い上記シールド壁を備えること
ができる。そして、信号線路を同軸線路に極めて近い擬
似同軸線路に形成できる。そして、信号線路と上記接地
層や導体層や導体線路との間の距離、上下に複数段に並
べて備える複数の導体層のピッチ、又は信号線路や接地
層や導体層や導体線路の幅やその厚さを大小に調整し
て、信号線路の特性インピーダンスを一定値に的確にマ
ッチングさせることができる。そして、信号線路の特性
インピーダンスの不整合に基づく、信号線路を伝わる高
周波信号の伝送損失を低減させることができる。
上方とその下方とを連続して隙間なく覆うシールド効果
の高い接地層を備えることができると共に、上下の接地
層に挟まれた信号線路の左側部分と右側部分とに隙間の
少ないシールド効果の高い上記シールド壁を備えること
ができる。そして、信号線路を同軸線路に極めて近い擬
似同軸線路に形成できる。そして、信号線路と上記接地
層や導体層や導体線路との間の距離、上下に複数段に並
べて備える複数の導体層のピッチ、又は信号線路や接地
層や導体層や導体線路の幅やその厚さを大小に調整し
て、信号線路の特性インピーダンスを一定値に的確にマ
ッチングさせることができる。そして、信号線路の特性
インピーダンスの不整合に基づく、信号線路を伝わる高
周波信号の伝送損失を低減させることができる。
また、上下の接地層に挟まれた基板と枠体とを構成す
る絶縁体部分に複数の導体層を上下に複数案に小ピッチ
で密に並べて備えて、その上下の接地層に挟まれた基板
と枠体とを構成する絶縁体部分のほぼ全体を接地電位に
近づけることができる。そして、信号線路に伝わる高周
波信号で信号線路周囲のリング状をなす枠体部分や基板
部分に生ずるリング共振の振幅幅を大幅に低減させるこ
とができる。そして、信号線路周囲の枠体部分や基板部
分に生ずるリング共振の悪影響を受けて、信号線路の高
周波特性が低下するのを確実に防ぐことができる。
る絶縁体部分に複数の導体層を上下に複数案に小ピッチ
で密に並べて備えて、その上下の接地層に挟まれた基板
と枠体とを構成する絶縁体部分のほぼ全体を接地電位に
近づけることができる。そして、信号線路に伝わる高周
波信号で信号線路周囲のリング状をなす枠体部分や基板
部分に生ずるリング共振の振幅幅を大幅に低減させるこ
とができる。そして、信号線路周囲の枠体部分や基板部
分に生ずるリング共振の悪影響を受けて、信号線路の高
周波特性が低下するのを確実に防ぐことができる。
加えて、本発明のパッケージの製造に際しては、従来
のセラミックグリーンシートを複数枚積層して一体焼成
して形成するセラミックパッケージの製造方法をそのま
ま用いて、本発明のパッケージを極めて容易に製造でき
る。そして、セラミック等からなる入出力端子取着部材
を嵌着するための切欠部をパッケージ本体を構成する金
属基体に削成する手数の掛かる作業を不要とすることが
できる。
のセラミックグリーンシートを複数枚積層して一体焼成
して形成するセラミックパッケージの製造方法をそのま
ま用いて、本発明のパッケージを極めて容易に製造でき
る。そして、セラミック等からなる入出力端子取着部材
を嵌着するための切欠部をパッケージ本体を構成する金
属基体に削成する手数の掛かる作業を不要とすることが
できる。
また、本発明のパッケージの製造に際して、信号線路
形成用のメタライズ線路、導体層形成用のメタライズ層
及び導体層を接地層に導通するための導体線路形成用の
メタライズ層やメタライズ導体を充填したヴィアホール
を基板や枠体形成用のセラミックグリーンシートに多数
並べて備えることにより、本発明のパッケージの多端子
化を容易に行える。
形成用のメタライズ線路、導体層形成用のメタライズ層
及び導体層を接地層に導通するための導体線路形成用の
メタライズ層やメタライズ導体を充填したヴィアホール
を基板や枠体形成用のセラミックグリーンシートに多数
並べて備えることにより、本発明のパッケージの多端子
化を容易に行える。
第1図は本発明のパッケージの斜視図、第2図は第1図
のパッケージの信号線路部分の拡大横断面図、第3図は
本発明の他のパッケージの信号線路部分の横断面図、第
4図は本発明の他のパッケージの信号線路部分の横断面
図である。 1……信号線路、2……パッケージ、 3……絶縁体、7……導体層、 8……基板、12……枠体。
のパッケージの信号線路部分の拡大横断面図、第3図は
本発明の他のパッケージの信号線路部分の横断面図、第
4図は本発明の他のパッケージの信号線路部分の横断面
図である。 1……信号線路、2……パッケージ、 3……絶縁体、7……導体層、 8……基板、12……枠体。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 酒井 博之 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (72)発明者 石塚 文則 東京都武蔵野市緑町3丁目9番11号 日本 電信電話株式会社電子機構技術研究所内 (72)発明者 佐藤 信夫 東京都武蔵野市緑町3丁目9番11号 日本 電信電話株式会社電子機構技術研究所内 (56)参考文献 実開 昭59−74758(JP,U)
Claims (1)
- 【請求項1】高周波素子を取り付ける絶縁体からなる基
板に前記高周波素子を取り囲む絶縁体からなる枠体が積
層され、前記基板に複数本の信号線路が横に並べて備え
られてなる高周波素子用パッケージにおいて、前記基板
に前記複数本の信号線路の下方を連続して覆う接地層を
備え、前記枠体に前記複数本の信号線路の上方を連続し
て覆う接地層を備え、該上下の接地層に挟まれた前記各
信号線路の左側と右側の前記基板と枠体とを構成する絶
縁体部分に複数の導体層を信号線路と平行か又はほぼ平
行に上下に複数段に並べて備え、前記絶縁体部分に前記
導体層を前記接地層に導通する導体線路を備えたことを
特徴とする高周波素子用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62097196A JPH0821642B2 (ja) | 1987-04-20 | 1987-04-20 | 高周波素子用パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62097196A JPH0821642B2 (ja) | 1987-04-20 | 1987-04-20 | 高周波素子用パツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63261859A JPS63261859A (ja) | 1988-10-28 |
| JPH0821642B2 true JPH0821642B2 (ja) | 1996-03-04 |
Family
ID=14185841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62097196A Expired - Fee Related JPH0821642B2 (ja) | 1987-04-20 | 1987-04-20 | 高周波素子用パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821642B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0377450U (ja) * | 1989-11-28 | 1991-08-05 | ||
| JP3618046B2 (ja) * | 1998-04-27 | 2005-02-09 | 京セラ株式会社 | 高周波回路用パッケージ |
| JP3346752B2 (ja) | 1999-11-15 | 2002-11-18 | 日本電気株式会社 | 高周波パッケージ |
| JP6224322B2 (ja) * | 2013-01-30 | 2017-11-01 | 京セラ株式会社 | 電子部品収納用パッケージおよびそれを用いた電子装置 |
| JP6272052B2 (ja) * | 2014-01-29 | 2018-01-31 | 京セラ株式会社 | 電子素子搭載用基板及び電子装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5974758U (ja) * | 1982-11-11 | 1984-05-21 | 三洋電機株式会社 | 配線基板構造 |
| JPS62274754A (ja) * | 1986-05-23 | 1987-11-28 | Hitachi Ltd | 集積回路パツケ−ジ |
-
1987
- 1987-04-20 JP JP62097196A patent/JPH0821642B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63261859A (ja) | 1988-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6501344B2 (en) | Duplexer device | |
| US4881116A (en) | Package for integrated circuit | |
| US5162822A (en) | Saw filter chip mounted on a substrate with shielded conductors on opposite surfaces | |
| US11917750B2 (en) | Shielding structure for system-in-package and electronic device | |
| CN101160733A (zh) | 高频模块 | |
| US10861757B2 (en) | Electronic component with shield plate and shield plate of electronic component | |
| US10342125B2 (en) | Multilayer substrate | |
| JP3493301B2 (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
| JP5926290B2 (ja) | 入出力部材ならびに電子部品収納用パッケージおよび電子装置 | |
| JP2001085569A (ja) | 高周波回路装置 | |
| US11659658B2 (en) | Multilayer board | |
| US7098531B2 (en) | Jumper chip component and mounting structure therefor | |
| US20240014121A1 (en) | Electronic circuit module | |
| US6054773A (en) | Semiconductor device and method of manufacturing the same | |
| JPH09321501A (ja) | 多層高周波回路基板 | |
| US5923234A (en) | Hermetic feedthrough using three-via transmission lines | |
| JPH0821642B2 (ja) | 高周波素子用パツケ−ジ | |
| WO2022102588A1 (ja) | 電子部品モジュール | |
| US5808241A (en) | Shielded delay line and method of manufacture | |
| JP2603310B2 (ja) | 高周波集積回路用パッケージ | |
| US20250079284A1 (en) | Semiconductor package and semiconductor electronic device | |
| JPH0982826A (ja) | 半導体素子封止用パッケージおよびそれを用いた回路装置の実装構造 | |
| US12046792B2 (en) | Transmission line substrate and electronic device | |
| US20240292520A1 (en) | Matching circuit board and semiconductor device | |
| JPH06232608A (ja) | 複合マイクロ波回路モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |