JPH0821643B2 - パッケージ構造体 - Google Patents

パッケージ構造体

Info

Publication number
JPH0821643B2
JPH0821643B2 JP63105494A JP10549488A JPH0821643B2 JP H0821643 B2 JPH0821643 B2 JP H0821643B2 JP 63105494 A JP63105494 A JP 63105494A JP 10549488 A JP10549488 A JP 10549488A JP H0821643 B2 JPH0821643 B2 JP H0821643B2
Authority
JP
Japan
Prior art keywords
solder
insulating substrate
substrate
package
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63105494A
Other languages
English (en)
Other versions
JPH01278051A (ja
Inventor
恒太郎 能勢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP63105494A priority Critical patent/JPH0821643B2/ja
Publication of JPH01278051A publication Critical patent/JPH01278051A/ja
Publication of JPH0821643B2 publication Critical patent/JPH0821643B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、絶縁基板パッケージ構造体に関し、特に、
絶縁基板の底部をハンダ接合するときに好都合な基板パ
ッケージ構造体に関する。
[従来の技術] 従来、電子部品パッケージ構造において、絶縁基板上
にICなどを搭載し、その絶縁基板をメタルパッケージベ
ースに接合し、ハーメチックパッケージするものであ
る。この場合、絶縁基板をロウ付けしたり、はんだ付け
で、ベースに取り付ける方法がある。
このようなパッケージ混成集積回路の構造としては、
その絶縁基板(裏)表面を、Mo−Mn法或いは活性金属法
などにより、ロウ付け可能にしたり、或いはベーパーコ
ーテイングを用いたり、或いはAgペーストを焼き付け
て、はんだ付け可能な状態にし、その上にロウ付け(或
いははんだ付け)する方法が、取られ実用されている。
このような従来法では、リードピンとパッケージのベ
ースが、はんだ付けにより短絡したり、また、短絡しな
いようにはんだ付け個所を、充分に分離する必要があっ
た。その結果、充分な接合面積をとれなかったり、平行
性がとれない場合があり、接合層の厚さがバラツキ、基
板の端部に隙間が生じるおそれがあった。
また、作業に習熟を必要とする等の短所があった。歩
留りや信頼性も十分なものがなかった。また、放熱特性
のバラツキも、良くなかった。
[発明が解決しようとする問題点] 本発明は、セラミックス基板に絶縁体を厚膜印刷する
ことにより、メタルパッケージとの間のはんだ付けによ
る接合を行なう時に、リードピンとパッケージ間の短絡
の歩留りと信頼性と放熱特性と、基板端のワイヤーボン
デイング特性を向上できる絶縁基板パッケージ構造体を
提供するものである。
[発明の構成] [問題点を解決するための手段] 本発明の要旨とするものは、リード差込用穴を有する
絶縁基板を有するメタルハーメチックパッケージ構造体
において、該絶縁基板の底表面の該リード差込用穴の周
囲に、ハンダ流れ防止凸条部を設け、ハンダで該絶縁基
板の底面にメタライズされた導体層をメタルハーメチッ
クベース面に接合した構造を有することを特徴とする絶
縁基板を有するメタルハーメチックパッケージ構造体で
ある。
[作用] 本発明によると、混成集積回路において、セラミック
ス基板をメタルハーメチックパッケージのベースにハン
ダ付けで接合する場合に、セラミックス基板の接合面に
厚膜導体を印刷形成し、焼成し、更に、絶縁体のハンダ
の流れ防止ガイドを印刷形成し、焼成し、その後に、ハ
ンダ接合するような構造を用いる混成集積回路である。
本発明による混成集積回路構造体は、リード挿込用穴
を有する絶縁基板を有するメタルハーメチックパッケー
ジ構造体において、該絶縁基板の底表面の該リード挿込
用穴の周囲にハンダ流れ防止凸条部を設け、ハンダで該
絶縁基板の底面をメタルハーメーチックベース面に接合
した構造を有するものである。
即ち、混成集積回路におけるセラミックス基板即ち、
絶縁基板をハンダでメタルハーメチックパッケージベー
スに接合する製造方法において、リードピンの通る基板
側の穴の周囲にハンダの流れを防ぐガイドを設けたもの
である。
絶縁基板の接合面に厚膜導体を印刷し、焼成すること
に加え、絶縁基板の底面での接合するためのハンダの流
れを防止する防止ガイドを印刷焼成し、その後に、ハン
ダ接合できるような構造にしたものである。
本発明の混成集積回路は、セラミックス基板に、即
ち、絶縁基板に厚膜印刷することにより、メタルパッケ
ージとのハンダ接続するときに、リードピンとパッケー
ジベース間の短絡を完全に防止し、メタルハーメチック
パッケージの歩留りと信頼性を向上し、それにより、得
られたパッケージの放熱特性と、基板端のワイヤーボン
デイング性(接着性)が向上できる。
本発明は、混成集積回路におけるセラミックス基板を
メタルハーメチックパッケージベースにハンダで容易に
かつ簡便に接合することのできるパッケージ構造体を提
供するものである。即ち、セラミックス基板の接合面に
厚膜導体を印刷し、焼成することに加え、絶縁基板の接
合面上でのハンダ流れを防止するガイドを、印刷焼成し
て、形成し、その後、ハンダ接合する構造のものであ
る。
本発明で使用するセラミックス基板即ち絶縁基板は、
通常のセラミックス基板、例えば、アルミナ基板などを
利用する。
また、本発明によるハンダ流れ防止凸条部(即ちガイ
ド部)は、前記のように厚膜印刷技術で容易に作製でき
る。
更に、本発明により用いられるハンダは、電子部品或
いは混成集積回路用として広く使用され、入手しやすい
ソルダーペーストやプリフォームハンダである。1例を
示すと、Pb−Sn共晶ハンダ、Ag入りPb−Snハンダ、Ag入
りPb−Sn共晶ハンダ等のPb−Sn系ハンダ或いはこれにAg
を微量加えた組成のものであり、厚膜印刷技術やデイス
ペンス或いはプリフォームハンダをリフローハンダ付け
するものである。
次に、本発明の絶縁基板構造を、具体的な実施例によ
り、説明するが、本発明は、その説明により限定される
ものではない。
[実施例1] 第1図(a)は、本発明によるガイド(凸状部)付き
セラミックス基板の接合面の正面図であり、第1図
(b)は,接合された状態の断面図である。
即ち、リードピン3の通る穴8を複数有するセラミッ
クス基板1は、その面の大部分が、メタライズ導体又は
ハンダパターン2で覆われる。そして、リードピン穴8
の周囲に絶縁ガイド5を設ける。第1図(b)に示され
るように、絶縁ガイド5があるために、ハンダ2がはみ
だして、リードピン3と接触することが防止される。ま
た、絶縁基板1の表面の殆どに、このハンダ2を載せる
ことができるために、絶縁基板1の周辺においても、ベ
ース9と絶縁基板1との間に隙間が生じず。構造的に故
障の生じ難いものが得られる。
これに対して、従来のパッケージでは、第2図に示す
構造である。即ち、第2図(a)は,従来のセラミック
ス基板の裏表面の接合面の正面図である。第2図(b)
は,それの接合された状態の断面図である。即ち、セラ
ミックス基板1は、リードピン3の通る穴8を複数有
し、メタライズ導体又はハンダパターン2は、表面の一
部にだけ形成される。そして、第2図(b)の断面図に
示すように,ハンダが、流れ、リードピンとメタルパッ
ケージベース間に短絡を起こし易いものである。また、
絶縁基板1の周辺部ではベースとの間に隙間があるの
で、ワイヤーボンデイングがし難いものになるおそれが
ある。
次に、このような構成の本発明の絶縁基板の構造の製
造方法を第3図(a),(b),(c)により、更に説
明する。
即ち、第3図(a)に示すようなセラミックス基板1
の分離面に、厚膜導体ペースト[デュポン(Dupont)65
02]を乾燥膜厚25μmに印刷し、厚膜メタライズ導体4
を形成し、25℃、10分間レベリングし、150℃で10分間
乾燥した後に、絶縁体ペースト[デュポン(Dupont)57
04]を乾燥膜厚40μm以上に印刷形成し、ハンダ防止絶
縁ガイド5を形成し、25℃で10分間レベリングし、150
℃で10分間乾燥した後に、850℃で10分間ピークの全部
で1時間の焼成プロフィルで焼成した。
次に、第3図(b)に示すように、ソルダーペースト
(千住金属SP−60−OF−2063:Sn63 Pb35 Ag2固相178℃
液相192℃又は日本ゲンマ6220SMT262 Sn62 Pb35 Ag2共
晶179℃)のAg入り共晶ハンダを印刷し、ハンダ層4を
形成した。
更に、第3図(c)に示すように,メタルハーメチッ
クパッケージベース上に、上記のような構造の絶縁基板
を載置し、接合部が液相温度以上になるように、加熱
し、はんだ層2が溶融した箇所で、基板の上から押さ
え、絶縁体のハンダ流れ防止ガイド5がメタルパッケー
ジベース9に接触するようにした状態で25℃で冷却す
る。
[発明の効果] 本発明による絶縁基板構造体では、セラミックス基板
接合面に厚膜導体を印刷、焼成することに加えて、絶縁
体のハンダ流れ防止ガイドを印刷、焼成し、その後、ハ
ンダ接合することができるもので、 第1に、リードピンとパッケージベース間が短絡しな
い構造を提供すること、 第2に、従来のように、リードピンとパッケージベー
ス間を距離をとって分離する必要がないこと、 第3に、絶縁基板とパッケージベースの間に、大きな
接合面積を確保でき、また十分な平行度をとれ、そし
て、基板間に隙間のできない絶縁基板の構造が得られる
こと、 第4に、リードピンとパッケージベース間の構造体の
製造の信頼性と歩留りを向上させ、絶縁基板構造の放熱
特性を向上させ、基板端のワイヤーボンデイング特性を
向上させることなどの顕著な技術的効果が得られた。
【図面の簡単な説明】
第1図(a)、(b)は、本発明による絶縁基板の接合
面の正面図と接合された状態の断面図である。 第2図(a)、(b)は、従来の絶縁基板の接合面の正
面図と接合された状態の断面図である。 第3図(a)、(b)、(c)は、本発明による絶縁基
板パッケージの製造方法を説明する断面図である。 [主要部分の符号の説明] 1……絶縁基板 2……ハンダ層 3……リードピン 4……メタライズ導体層 5……ハンダ流れ防止ガイド 6……ICチップ 7……ワイヤーボンデイング 8……リードピン用穴 9……メタスパッケージベース

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】リード差込用穴を有する絶縁基板を有する
    メタルハーメチックパッケージ構造体において、 該絶縁基板の底表面の該リード差込用穴の周囲に、絶縁
    体厚膜によるハンダ流れ防止凸条部を設け、 ハンダで該絶縁基板の底面にメタライズされた導体層を
    メタルハーメチックベース面に接合した構造を有するこ
    とを特徴とする絶縁基板を有するメタルハーメチックパ
    ッケージ構造体。
JP63105494A 1988-04-30 1988-04-30 パッケージ構造体 Expired - Lifetime JPH0821643B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63105494A JPH0821643B2 (ja) 1988-04-30 1988-04-30 パッケージ構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63105494A JPH0821643B2 (ja) 1988-04-30 1988-04-30 パッケージ構造体

Publications (2)

Publication Number Publication Date
JPH01278051A JPH01278051A (ja) 1989-11-08
JPH0821643B2 true JPH0821643B2 (ja) 1996-03-04

Family

ID=14409152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63105494A Expired - Lifetime JPH0821643B2 (ja) 1988-04-30 1988-04-30 パッケージ構造体

Country Status (1)

Country Link
JP (1) JPH0821643B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098172A (zh) * 2018-01-30 2019-08-06 深圳市振华微电子有限公司 一种厚膜混合电路引脚连接结构及连接方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5748643U (ja) * 1980-09-04 1982-03-18

Also Published As

Publication number Publication date
JPH01278051A (ja) 1989-11-08

Similar Documents

Publication Publication Date Title
US5889326A (en) Structure for bonding semiconductor device to substrate
JP2915888B1 (ja) 配線基板及びその製造方法
JPH0613726A (ja) セラミックス回路基板
JP2534881B2 (ja) 気密封止回路装置
JPH09232462A (ja) 半導体素子収納用パッケージの製造方法
JP3585806B2 (ja) ピン付き配線基板
JP2961859B2 (ja) 多層セラミック基板
JPH0677631A (ja) チップ部品のアルミ基板への実装方法
JP3279844B2 (ja) 半導体装置及びその製造方法
JPH0636601Y2 (ja) 回路基板
JP2002359336A (ja) 半導体装置
JPH01278051A (ja) パッケージ構造体
JPH11177016A (ja) 混成集積回路装置
JPH025542Y2 (ja)
JP3279846B2 (ja) 半導体装置の製造方法
JP2522739B2 (ja) セラミックス配線基板
JPH11168171A (ja) 混成集積回路装置及びその製造方法
JPH0736429B2 (ja) セラミックス配線基板の製造方法
JP2721793B2 (ja) 配線基板の製造方法
JPS634690A (ja) 厚膜混成集積回路基板
JP3847220B2 (ja) 配線基板
JP3810335B2 (ja) 配線基板
JP3808358B2 (ja) 配線基板
JPH0314292A (ja) 高密度実装モジュールの製造方法
JP3420362B2 (ja) 半導体装置の実装構造