JPH0821709B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0821709B2 JPH0821709B2 JP61109809A JP10980986A JPH0821709B2 JP H0821709 B2 JPH0821709 B2 JP H0821709B2 JP 61109809 A JP61109809 A JP 61109809A JP 10980986 A JP10980986 A JP 10980986A JP H0821709 B2 JPH0821709 B2 JP H0821709B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- floating diffusion
- diffusion layer
- fet
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000001514 detection method Methods 0.000 claims description 28
- 238000009792 diffusion process Methods 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000001603 reducing effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は導入された信号電荷をフローティング・ゲー
ト増幅器で検出する半導体集積回路装置に関するもので
ある。
ト増幅器で検出する半導体集積回路装置に関するもので
ある。
従来信号電荷検出にFD層（フローティングディフュー
ジョン層）を有する放電用MOS-FETと、前記FD層に接続
されたゲート電極を有する検出用MOS-FETで構成された
フローティングゲート増幅器を持つ半導体集積回路装置
は特開昭58-128767号公報に示されている。これを第３
図（Ａ）〜第３図（Ｃ）で説明する。第３図（Ｃ）は電
荷結合装置の転送出力部と放電用MOS-FETを含む検出回
路部の一平面図でこの図におけるA1-A2切断面での断面
図及び，検出用MOS-FETの断面図を第３図（Ａ）に、第
３図（Ｃ）のB1-B2切断面の断面図を第３図（Ｂ）に示
してある。図中において、１はＰ型基板、２は基板と同
一導電型の素子分離のためのガートリング高濃度不純物
層（以下GR層と呼ぶ）、３は放電用MOS-FETのFD（フロ
ーティングディフュージョン）層、４はリセット電源V
RD（＞０）に接続される不純物層、５は検出回路のデプ
レッション型負荷MOS-FETのゲート、６はFD層に接続さ
れた検出MOS-FETのゲート、７は公知の２相駆動電荷転
送装置の基板と同一導電型の電荷逆戻りバリア不純物
層、φRはリセットゲートOGは電荷転送装置の出力端DC
ゲート、φ1及びφ2は多結晶２層シリコンゲートで形成
された電荷転送電極、VDは検出回路のドレイン電源、V
outは信号出力端子を表わす。この検出回路は周知の如
く、電荷転送装置からFD層に信号電荷が掃き出される直
前毎にリセットゲートφRにHighレベルが印加されFD層
がリセットドレイン電圧VRDにリセットされ、φRをLow
レベルに戻した後、φ2がLowレベルになりFD層に信号電
荷が送り出される。FD層の検出回路のゲート等を含む全
体の容量がCFD、転送されてきた信号電荷量がQsigであ
る場合FD層に電位変動△VFD＝Qsig／CFDが生じ、この電
位変動、即ち、FD層に接続された検出回路のゲート６の
電圧を変化させ、信号電荷Qsigに比例した電圧変化を検
出回路のVout端子で検出するものであり、検出感度を増
大させるためにはCFDを小さくすること、又これら検出
回路部S/Nを良くするためにもCFDを小さくする必要があ
る。
ジョン層）を有する放電用MOS-FETと、前記FD層に接続
されたゲート電極を有する検出用MOS-FETで構成された
フローティングゲート増幅器を持つ半導体集積回路装置
は特開昭58-128767号公報に示されている。これを第３
図（Ａ）〜第３図（Ｃ）で説明する。第３図（Ｃ）は電
荷結合装置の転送出力部と放電用MOS-FETを含む検出回
路部の一平面図でこの図におけるA1-A2切断面での断面
図及び，検出用MOS-FETの断面図を第３図（Ａ）に、第
３図（Ｃ）のB1-B2切断面の断面図を第３図（Ｂ）に示
してある。図中において、１はＰ型基板、２は基板と同
一導電型の素子分離のためのガートリング高濃度不純物
層（以下GR層と呼ぶ）、３は放電用MOS-FETのFD（フロ
ーティングディフュージョン）層、４はリセット電源V
RD（＞０）に接続される不純物層、５は検出回路のデプ
レッション型負荷MOS-FETのゲート、６はFD層に接続さ
れた検出MOS-FETのゲート、７は公知の２相駆動電荷転
送装置の基板と同一導電型の電荷逆戻りバリア不純物
層、φRはリセットゲートOGは電荷転送装置の出力端DC
ゲート、φ1及びφ2は多結晶２層シリコンゲートで形成
された電荷転送電極、VDは検出回路のドレイン電源、V
outは信号出力端子を表わす。この検出回路は周知の如
く、電荷転送装置からFD層に信号電荷が掃き出される直
前毎にリセットゲートφRにHighレベルが印加されFD層
がリセットドレイン電圧VRDにリセットされ、φRをLow
レベルに戻した後、φ2がLowレベルになりFD層に信号電
荷が送り出される。FD層の検出回路のゲート等を含む全
体の容量がCFD、転送されてきた信号電荷量がQsigであ
る場合FD層に電位変動△VFD＝Qsig／CFDが生じ、この電
位変動、即ち、FD層に接続された検出回路のゲート６の
電圧を変化させ、信号電荷Qsigに比例した電圧変化を検
出回路のVout端子で検出するものであり、検出感度を増
大させるためにはCFDを小さくすること、又これら検出
回路部S/Nを良くするためにもCFDを小さくする必要があ
る。
上述した従来のFD層は検出回路等のソース，ドレイン
を形成するn+と同時に形成されているのでFD層の底面部
における基板との接合容量が大きく、しかも第３図
（Ｂ）に示したように高濃度GR層と接しているので側面
部における接合容量が大きいという欠点がある。
を形成するn+と同時に形成されているのでFD層の底面部
における基板との接合容量が大きく、しかも第３図
（Ｂ）に示したように高濃度GR層と接しているので側面
部における接合容量が大きいという欠点がある。
上述した従来の信号電荷検出機能を有する半導体集積
回路装置に対し、本発明は信号電荷を受けるFD層の容量
を飛躍的に低減される独創的内容を有する。
回路装置に対し、本発明は信号電荷を受けるFD層の容量
を飛躍的に低減される独創的内容を有する。
〔問題点を解決するための手段〕 本発明の半導体集積回路は、一導電型半導体基板上に
形成された信号電荷を受ける逆導電型のフローティング
ディフュージョン層とリセット・ドレイン電源に接続さ
れた逆導電型不純物層とリセット信号が供給されるリセ
ット・ゲート電極から構成される放電用MOS-FETと、前
記フローティングディフュージョン層に接続されたゲー
ト電極を持ち信号電荷出力を検出する検出用MOS-FETと
を有する半導体集積回路装置において、前記フローティ
ングディフュージョン層の不純物濃度は5x1017atoms/cm
3以下で、かつ前記リセット・ゲート電極に電圧が供給
されたときに空乏化しない濃度である。
形成された信号電荷を受ける逆導電型のフローティング
ディフュージョン層とリセット・ドレイン電源に接続さ
れた逆導電型不純物層とリセット信号が供給されるリセ
ット・ゲート電極から構成される放電用MOS-FETと、前
記フローティングディフュージョン層に接続されたゲー
ト電極を持ち信号電荷出力を検出する検出用MOS-FETと
を有する半導体集積回路装置において、前記フローティ
ングディフュージョン層の不純物濃度は5x1017atoms/cm
3以下で、かつ前記リセット・ゲート電極に電圧が供給
されたときに空乏化しない濃度である。
次に本発明について図面を参照に説明する。
第１図は本発明の第１の実施例の従来例の第３図
（Ａ）に対応する断面図であって、図中の記号は従来例
の第３図（Ａ）と同一のものを意味し、従来例の第３図
（Ａ）〜第３図（Ｃ）のFD層３に対し本発明の要点であ
るFD層31を図に示すように低温度不純物層n-で形成する
ものである。このFD層31の濃度は低ければ低い程、基板
及びFD層を取り囲むGR層との接合容量は小さくなるが、
ある程度この濃度が低くなると、このFD層31に接続され
た検出用MOS-FETのゲート容量で支配されて、濃度減少
に対する容量減少効果は低下する。一方FD層31の濃度が
低すぎると、FD層がリセット電源VRDにリセットされる
以前の電圧で空乏化されてしまいFD層がVRDより小さな
値にリセットされるので適当な濃度設定をする必要があ
る。本発明の実施例では周知の２層多結晶シリコンゲー
ト電極を形成後従来例ではFETのソースとドレインと同
時に高濃度に形成されたいたものを紫外線硬化処理を施
したφR,OGにオーバーラップした開口を持つフォトレジ
スト材とφR,OGの多結晶シリコンゲートをマスク材とし
て、加速エネルギー100KeVのリンのイオン注入法を用い
てFD層31を１×1017atoms/cm3に形成する。しかる後別
のフォトレジスト材工程でFETのソース，ドレインとな
るn+層し、要望の配線接続を行うための接続開口部を形
成しアルミ電極パターンを同様に形成して低濃度FD層を
有する半導体集積回路装置を得るものである。
（Ａ）に対応する断面図であって、図中の記号は従来例
の第３図（Ａ）と同一のものを意味し、従来例の第３図
（Ａ）〜第３図（Ｃ）のFD層３に対し本発明の要点であ
るFD層31を図に示すように低温度不純物層n-で形成する
ものである。このFD層31の濃度は低ければ低い程、基板
及びFD層を取り囲むGR層との接合容量は小さくなるが、
ある程度この濃度が低くなると、このFD層31に接続され
た検出用MOS-FETのゲート容量で支配されて、濃度減少
に対する容量減少効果は低下する。一方FD層31の濃度が
低すぎると、FD層がリセット電源VRDにリセットされる
以前の電圧で空乏化されてしまいFD層がVRDより小さな
値にリセットされるので適当な濃度設定をする必要があ
る。本発明の実施例では周知の２層多結晶シリコンゲー
ト電極を形成後従来例ではFETのソースとドレインと同
時に高濃度に形成されたいたものを紫外線硬化処理を施
したφR,OGにオーバーラップした開口を持つフォトレジ
スト材とφR,OGの多結晶シリコンゲートをマスク材とし
て、加速エネルギー100KeVのリンのイオン注入法を用い
てFD層31を１×1017atoms/cm3に形成する。しかる後別
のフォトレジスト材工程でFETのソース，ドレインとな
るn+層し、要望の配線接続を行うための接続開口部を形
成しアルミ電極パターンを同様に形成して低濃度FD層を
有する半導体集積回路装置を得るものである。
次に本発明の第２の実施例につき第２図を参照に説明
する。第２図は第一の実施例と同様に低濃度FD層31を形
成した後FD層上の検出用MOS-FETのゲートへの接続開口
を形成した後その微小開口部にのみ高濃度n+層を形成し
て第２図に示す半導体集積回路装置を得る。この構成に
於てはFD層31が低濃度でP-N接合深さが浅く形成されて
も、接続部８に於ける配線アルミの合金化熱処理を十分
行っても、接続部下のP-N接合リークは発生することな
く、しかも微小接続開口部のみに高濃度層が限定される
のでFD部の接合容量も増大することのない安定した半導
体集積回路装置が得られる。
する。第２図は第一の実施例と同様に低濃度FD層31を形
成した後FD層上の検出用MOS-FETのゲートへの接続開口
を形成した後その微小開口部にのみ高濃度n+層を形成し
て第２図に示す半導体集積回路装置を得る。この構成に
於てはFD層31が低濃度でP-N接合深さが浅く形成されて
も、接続部８に於ける配線アルミの合金化熱処理を十分
行っても、接続部下のP-N接合リークは発生することな
く、しかも微小接続開口部のみに高濃度層が限定される
のでFD部の接合容量も増大することのない安定した半導
体集積回路装置が得られる。
以上説明したように本発明は信号電荷を受けるフロー
ティングディフュージョン層を低濃度に形成し、フロー
ティングティフュージョン層の接合容量を小さくするこ
とにより信号検出感度の増大と検出回路S/Nを向上させ
る効果がある。
ティングディフュージョン層を低濃度に形成し、フロー
ティングティフュージョン層の接合容量を小さくするこ
とにより信号検出感度の増大と検出回路S/Nを向上させ
る効果がある。
第１図は本発明の第１の実施例を示す断面図であり、第
２図は本発明の第２の実施例を示す断面図である。 第３図は、フローティング・ゲート増幅器を検出部に用
いた従来例を示す図で第３図（Ｃ）はその一平面図で、
第３図（Ａ）はこの図に於けるA1-A2切断面に於ける検
出用MOS-FETを含む断面図を示し、第３図（Ｂ）はこの
平面図のB1-B2切断面の断面図を表わす。 第１図，第２図は従来例の第３図（Ａ）に相当する個所
である。 それぞれの図中に於て記号は同一部分を意味し、１はＰ
型半導体基板、２は基板と同一導電型の素子分離ガード
リング不純物層（GR層）、３及び31は信号電荷を受ける
フローティングディフュージョン層（FD層）、32はFD層
上の検出用MOS-FETのフローティングゲートに接続する
開口部のみに形成されたn+層、４は放電用MOS-FETのリ
セットドレイン不純物層、５は検出用回路のデプレショ
ン型負荷MOS-FETのゲート、６は検出用MOS-FETのフロー
ティングゲート、７は２相駆動用転送電荷逆戻りバリア
不純物層、８はFD層上のフローティングゲートへの接続
部、φRはリセットゲート、OGは電荷転送装置の出力DC
電極、φ1・φ2は電荷転送電極、VRDはリセット・ドレ
イン電源、VDは検出回路のドレイン電源、Voutは出力信
号検出端子を表わす。
２図は本発明の第２の実施例を示す断面図である。 第３図は、フローティング・ゲート増幅器を検出部に用
いた従来例を示す図で第３図（Ｃ）はその一平面図で、
第３図（Ａ）はこの図に於けるA1-A2切断面に於ける検
出用MOS-FETを含む断面図を示し、第３図（Ｂ）はこの
平面図のB1-B2切断面の断面図を表わす。 第１図，第２図は従来例の第３図（Ａ）に相当する個所
である。 それぞれの図中に於て記号は同一部分を意味し、１はＰ
型半導体基板、２は基板と同一導電型の素子分離ガード
リング不純物層（GR層）、３及び31は信号電荷を受ける
フローティングディフュージョン層（FD層）、32はFD層
上の検出用MOS-FETのフローティングゲートに接続する
開口部のみに形成されたn+層、４は放電用MOS-FETのリ
セットドレイン不純物層、５は検出用回路のデプレショ
ン型負荷MOS-FETのゲート、６は検出用MOS-FETのフロー
ティングゲート、７は２相駆動用転送電荷逆戻りバリア
不純物層、８はFD層上のフローティングゲートへの接続
部、φRはリセットゲート、OGは電荷転送装置の出力DC
電極、φ1・φ2は電荷転送電極、VRDはリセット・ドレ
イン電源、VDは検出回路のドレイン電源、Voutは出力信
号検出端子を表わす。
Claims (2)
- 【請求項１】一導電型半導体基板上に形成された信号電
荷を受ける逆導電型のフローティングディフュージョン
層とリセット・ドレイン電源に接続された逆導電型不純
物層とリセット信号が供給されるリセット・ゲート電極
から構成される放電用MOS-FETと、前記フローティング
ディフュージョン層に接続されたゲート電極を持ち信号
電荷出力を検出する検出用MOS-FETとを有する半導体集
積回路装置において、前記フローティングディフュージ
ョン層の不純物濃度は5x1017atoms/cm3以下で、かつ前
記リセット・ゲート電極に電圧が供給されたときに空乏
化しない濃度であることを特徴とする半導体集積回路装
置。 - 【請求項２】一導電型半導体基板上に形成された信号電
荷を受ける逆導電型のフローティングディフュージョン
層とリセット・ドレイン電源に接続された逆導電型不純
物層とリセット信号が供給されるリセット・ゲート電極
から構成される放電用MOS-FETと、前記フローティング
ディフュージョン層に接続されたゲート電極を持ち信号
電荷出力を検出する検出用MOS-FETとを有する半導体集
積回路装置において、前記フローティングディフュージ
ョン層の不純物濃度は5x1017atoms/cm3以下で、かつ前
記リセット・ゲート電極に電圧が供給されたときに空乏
化しない濃度であり、前記フローティングディフュージ
ョン層の前記検出用MOS-FETのゲート電極に接続するた
めの開口部にのみ、前記フローティングディフュージョ
ン層の不純物濃度より十分高濃度の前記フローティング
ディフュージョン層と同一導電型不純物層が形成された
ことを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61109809A JPH0821709B2 (ja) | 1986-05-13 | 1986-05-13 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61109809A JPH0821709B2 (ja) | 1986-05-13 | 1986-05-13 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62265763A JPS62265763A (ja) | 1987-11-18 |
| JPH0821709B2 true JPH0821709B2 (ja) | 1996-03-04 |
Family
ID=14519749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61109809A Expired - Fee Related JPH0821709B2 (ja) | 1986-05-13 | 1986-05-13 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821709B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0423334A (ja) * | 1990-05-14 | 1992-01-27 | Nec Corp | 電荷転送装置 |
| JP4604621B2 (ja) * | 2004-09-15 | 2011-01-05 | ソニー株式会社 | 固体撮像装置の製造方法 |
| WO2023190406A1 (ja) * | 2022-03-29 | 2023-10-05 | ラピスセミコンダクタ株式会社 | 半導体装置、固体撮像装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0715995B2 (ja) * | 1985-11-13 | 1995-02-22 | 松下電子工業株式会社 | 電荷転送装置およびその駆動方法 |
-
1986
- 1986-05-13 JP JP61109809A patent/JPH0821709B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62265763A (ja) | 1987-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2666928B2 (ja) | 電荷転送素子の出力検出器 | |
| US5525532A (en) | Method for fabricating a semiconductor device | |
| JP4295740B2 (ja) | 電荷結合素子型イメージセンサ | |
| JP2576506B2 (ja) | Ｍｏｓ半導体装置 | |
| JP3036175B2 (ja) | 電荷転送装置 | |
| JP2845493B2 (ja) | 半導体装置 | |
| JPH0821709B2 (ja) | 半導体集積回路装置 | |
| US4603342A (en) | Imaging array having higher sensitivity and a method of making the same | |
| JPH055179B2 (ja) | ||
| JPH07106553A (ja) | 固体撮像素子 | |
| JP2746883B2 (ja) | 光電変換装置 | |
| EP0719456B1 (en) | Charge coupled device, and imaging device comprising such a charge coupled device | |
| JPH0319349A (ja) | 電荷結合素子 | |
| JP3127951B2 (ja) | 半導体装置及びその製造方法 | |
| JP3578611B2 (ja) | 固体撮像装置 | |
| JPH05243281A (ja) | 半導体装置及びその製造方法 | |
| JP2540834B2 (ja) | Ｍｏｓ型イメ−ジセンサ | |
| JPH0629511A (ja) | 固体撮像素子 | |
| JP2601446B2 (ja) | 埋込みチヤンネル半導体装置のゲート構造とその製法 | |
| US4658497A (en) | Method of making an imaging array having a higher sensitivity | |
| JP2906961B2 (ja) | 固体撮像装置 | |
| JPS6032359B2 (ja) | 電荷転送デバイス | |
| JP3408382B2 (ja) | 電荷検出装置とその製造方法及び固体撮像装置 | |
| JP2870623B2 (ja) | 読み出し専用半導体記憶装置およびその製造方法 | |
| JP2611634B2 (ja) | 電荷転送素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |