JPH0821835B2 - 電圧制御発振回路 - Google Patents
電圧制御発振回路Info
- Publication number
- JPH0821835B2 JPH0821835B2 JP57144248A JP14424882A JPH0821835B2 JP H0821835 B2 JPH0821835 B2 JP H0821835B2 JP 57144248 A JP57144248 A JP 57144248A JP 14424882 A JP14424882 A JP 14424882A JP H0821835 B2 JPH0821835 B2 JP H0821835B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- voltage
- circuit
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 34
- 238000006243 chemical reaction Methods 0.000 claims description 20
- 238000007599 discharging Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 2
- 230000010356 wave oscillation Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 この発明は電圧制御発振回路に係り、入力電圧に対応
してコンデンサの充電電流を制御することにより発振周
波数を制御可能にし、例えばスキュー検波IC等に好適な
電圧制御発振回路に関する。
してコンデンサの充電電流を制御することにより発振周
波数を制御可能にし、例えばスキュー検波IC等に好適な
電圧制御発振回路に関する。
第１図はスキュー検波ICに組み込まれる電圧制御発振
回路の系統を示している。図において、入力端子２に与
えられる入力電圧は電圧制御のためのエラー電圧で与え
られる。この入力電圧は電圧制御発振器４に入力され、
電圧制御発振器４は入力電圧に対応する周波数の鋸歯状
波を発生する。この鋸歯状波は電圧制御発振器４に形成
された出力端子６と基準電位点との間に挿入されたコン
デンサ８の充放電によって形成され、サンプルスイッチ
10を経た後、その外部端子12に接続されたコンデンサ14
にサンプルホールドされる。即ち、サンプルスイッチ10
及びサンプル用のコンデンサ14でサンプルホールド回路
が構成され、サンプルスイッチ10はサンプリングパルス
Psでスイッチングされ、これによってコンデンサ14は充
放電する。コンデンサ14の充電電圧はフィルタ回路16を
通過し、この結果、エラー電圧が形成され、このエラー
電圧は前記電圧制御発振器４の入力端子２に印加されて
いる。この場合、フィルタ回路16には並列に接続された
コンデンサ18と抵抗20と、この並列回路の出力側と基準
電位点との間に抵抗22及びコンデンサ24を直列に接続し
たものが用いられている。
回路の系統を示している。図において、入力端子２に与
えられる入力電圧は電圧制御のためのエラー電圧で与え
られる。この入力電圧は電圧制御発振器４に入力され、
電圧制御発振器４は入力電圧に対応する周波数の鋸歯状
波を発生する。この鋸歯状波は電圧制御発振器４に形成
された出力端子６と基準電位点との間に挿入されたコン
デンサ８の充放電によって形成され、サンプルスイッチ
10を経た後、その外部端子12に接続されたコンデンサ14
にサンプルホールドされる。即ち、サンプルスイッチ10
及びサンプル用のコンデンサ14でサンプルホールド回路
が構成され、サンプルスイッチ10はサンプリングパルス
Psでスイッチングされ、これによってコンデンサ14は充
放電する。コンデンサ14の充電電圧はフィルタ回路16を
通過し、この結果、エラー電圧が形成され、このエラー
電圧は前記電圧制御発振器４の入力端子２に印加されて
いる。この場合、フィルタ回路16には並列に接続された
コンデンサ18と抵抗20と、この並列回路の出力側と基準
電位点との間に抵抗22及びコンデンサ24を直列に接続し
たものが用いられている。
第２図はこの電圧制御発振回路の動作波形を示してい
る。波形Ａ、Ｃにおいて、ａは電圧制御発振器４の出力
鋸歯状波、ｂはエラー電圧を示し、波形Ｂ、Ｄはサンプ
ルスイッチ10に与えられるサンプリングパルスPsを示し
ている。波形Ａ、Ｂでは位相が一致し、一方、波形Ｃ、
Ｄでは入力サンプリングパルスとの関係で位相にずれが
生じ、エラー電圧ｂは段階的に変化している。即ち、出
力周波数（周期）をそのエラー電圧に基づいて制御する
状況を示している。
る。波形Ａ、Ｃにおいて、ａは電圧制御発振器４の出力
鋸歯状波、ｂはエラー電圧を示し、波形Ｂ、Ｄはサンプ
ルスイッチ10に与えられるサンプリングパルスPsを示し
ている。波形Ａ、Ｂでは位相が一致し、一方、波形Ｃ、
Ｄでは入力サンプリングパルスとの関係で位相にずれが
生じ、エラー電圧ｂは段階的に変化している。即ち、出
力周波数（周期）をそのエラー電圧に基づいて制御する
状況を示している。
このような電圧制御発振回路の制御精度を向上させる
ためには、ロック範囲及び中心周波数が高精度にでき、
しかもその設定が容易にできることが不可欠である。
ためには、ロック範囲及び中心周波数が高精度にでき、
しかもその設定が容易にできることが不可欠である。
そこで、この発明は、簡単な回路構成を以てロック範
囲を極めて容易かつ高精度に設定できるとともに中心周
波数の設定が容易でIC化に適した電圧制御発振回路の提
供を目的とする。
囲を極めて容易かつ高精度に設定できるとともに中心周
波数の設定が容易でIC化に適した電圧制御発振回路の提
供を目的とする。
即ち、この発明の電圧制御発振器は、第１の抵抗（3
2、34）を介してエミッタが共通に接続された第１及び
第２のトランジスタ（28、30）を備え、この第１のトラ
ンジスタのベースに入力電圧と、前記第２のトランジス
タのベースに鋸歯状波の上限基準電圧と下限基準電圧の
中間値である中間基準電圧とが加えられ、両者の大小関
係から前記入力電圧を電流に変換する電圧電流変換回路
（27）と、共通にしたベース・コレクタで入力電流を受
ける第３のトランジスタ（54）が設置され、この第３の
トランジスタのベース・コレクタにベースを接続し、か
つ、エミッタ側に第２の抵抗（62）が接続されて前記入
力電流に応じた基準電流を前記電圧電流変換回路の前記
第１及び第２のトランジスタのエミッタ側から引き込む
第４のトランジスタ（54）が設置され、前記第３のトラ
ンジスタのベース・コレクタにベースを接続し、かつ、
エミッタ側に第３の抵抗（64）が接続されて前記入力電
流に応じた基準電流を引き込む第５のトランジスタ（5
8）が設置され、前記第１及び第２の抵抗によって前記
第４のトランジスタに引き込む前記基準電流と前記第５
のトランジスタに引き込む前記基準電流との電流比が設
定される定電流源（52）と、ベース・コレクタを共通に
接続した第６のトランジスタ（68）が設置され、前記ベ
ース・コレクタ側で前記電圧電流変換回路の出力電流と
ともに前記第５のトランジスタにより前記基準電流が引
かれ、前記第６のトランジスタとベースが共通にされた
第７のトランジスタ（70）が設置されて、前記電圧電流
変換回路の出力電流と前記第５のトランジスタに引き込
まれる前記基準電流との合成電流を取り出す電流合成回
路（カレントミラー回路66）と、この電流合成回路で得
られた前記合成電流が供給され、その合成電流で充電さ
れるコンデンサ（84）が設置され、このコンデンサに並
列に接続されて放電回路を形成するとともに前記電流合
成回路の前記第７のトランジスタに直列に接続された第
８のトランジスタ（80）が設置され、第４、第５、第６
及び第７の抵抗（86、88、90、92）の直列回路を以て前
記上限基準電圧、前記下限基準電圧及び前記中間基準電
圧を設定する基準電圧設定回路（94）が設置され、前記
コンデンサの充電電圧と前記上限基準電圧を比較する第
１のコンパレータ（96）が設置され、前記コンデンサの
充電電圧と前記下限基準電圧を比較する第２のコンパレ
ータ（98）が設置され、前記第１のコンパレータの出力
をセット入力、前記第２のコンパレータの出力をリセッ
ト入力として出力を発生するフリップフロップ回路（10
0）が設置され、このフリップフロップ回路の出力を前
記第８のトランジスタのベースに加え、前記コンデンサ
の充電電圧が上限基準電圧以上になったとき前記第８の
トランジスタを導通させて前記コンデンサを放電させ、
その充電電圧が下限基準電圧以下になったとき前記第８
のトランジスタを非導通にして前記コンデンサを前記電
流合成回路の前記合成電流で充電させることにより、前
記鋸歯状波を発振する鋸歯状波発振回路（78）とを備え
てなるものである。
2、34）を介してエミッタが共通に接続された第１及び
第２のトランジスタ（28、30）を備え、この第１のトラ
ンジスタのベースに入力電圧と、前記第２のトランジス
タのベースに鋸歯状波の上限基準電圧と下限基準電圧の
中間値である中間基準電圧とが加えられ、両者の大小関
係から前記入力電圧を電流に変換する電圧電流変換回路
（27）と、共通にしたベース・コレクタで入力電流を受
ける第３のトランジスタ（54）が設置され、この第３の
トランジスタのベース・コレクタにベースを接続し、か
つ、エミッタ側に第２の抵抗（62）が接続されて前記入
力電流に応じた基準電流を前記電圧電流変換回路の前記
第１及び第２のトランジスタのエミッタ側から引き込む
第４のトランジスタ（54）が設置され、前記第３のトラ
ンジスタのベース・コレクタにベースを接続し、かつ、
エミッタ側に第３の抵抗（64）が接続されて前記入力電
流に応じた基準電流を引き込む第５のトランジスタ（5
8）が設置され、前記第１及び第２の抵抗によって前記
第４のトランジスタに引き込む前記基準電流と前記第５
のトランジスタに引き込む前記基準電流との電流比が設
定される定電流源（52）と、ベース・コレクタを共通に
接続した第６のトランジスタ（68）が設置され、前記ベ
ース・コレクタ側で前記電圧電流変換回路の出力電流と
ともに前記第５のトランジスタにより前記基準電流が引
かれ、前記第６のトランジスタとベースが共通にされた
第７のトランジスタ（70）が設置されて、前記電圧電流
変換回路の出力電流と前記第５のトランジスタに引き込
まれる前記基準電流との合成電流を取り出す電流合成回
路（カレントミラー回路66）と、この電流合成回路で得
られた前記合成電流が供給され、その合成電流で充電さ
れるコンデンサ（84）が設置され、このコンデンサに並
列に接続されて放電回路を形成するとともに前記電流合
成回路の前記第７のトランジスタに直列に接続された第
８のトランジスタ（80）が設置され、第４、第５、第６
及び第７の抵抗（86、88、90、92）の直列回路を以て前
記上限基準電圧、前記下限基準電圧及び前記中間基準電
圧を設定する基準電圧設定回路（94）が設置され、前記
コンデンサの充電電圧と前記上限基準電圧を比較する第
１のコンパレータ（96）が設置され、前記コンデンサの
充電電圧と前記下限基準電圧を比較する第２のコンパレ
ータ（98）が設置され、前記第１のコンパレータの出力
をセット入力、前記第２のコンパレータの出力をリセッ
ト入力として出力を発生するフリップフロップ回路（10
0）が設置され、このフリップフロップ回路の出力を前
記第８のトランジスタのベースに加え、前記コンデンサ
の充電電圧が上限基準電圧以上になったとき前記第８の
トランジスタを導通させて前記コンデンサを放電させ、
その充電電圧が下限基準電圧以下になったとき前記第８
のトランジスタを非導通にして前記コンデンサを前記電
流合成回路の前記合成電流で充電させることにより、前
記鋸歯状波を発振する鋸歯状波発振回路（78）とを備え
てなるものである。
以下、この発明を図面に示した実施例を参照して詳細
に説明する。第３図はこの発明の電圧制御発振回路の実
施例を示している。図において、入力端子２は第１図に
示す電圧制御発振回路の入力端子２に対応し、前記エラ
ー電圧等の入力電圧Vinが印加される。電圧印加端子26
には駆動電圧としてのVCCが印加される。この電圧制御
発振回路には入力端子２に印加される入力電圧Vinを電
流に変換する電圧電流変換回路27が設置され、この電圧
電流変換回路27には第１及び第２のトランジスタ28、30
のエミッタを第１の抵抗32、34を介して共通に接続して
構成された差動増幅器36が設置され、各トランジスタ2
8、30のコレクタと電圧印加端子26との間には個別にト
ランジスタ38、40及び抵抗42、44が接続されている。ト
ランジスタ38、40のベースは共通に接続されているとと
もに、ベースとトランジスタ38のコレクタとの間にはト
ランジスタ46のエミッタ・ベース間が接続されており、
トランジスタ38、40、46でカレントミラー回路が構成さ
れている。トランジスタ30のベースには後述のアドレス
回路から前記電圧VCCの1/2の電圧（VCC/2）のバイアス
電圧が印加され、トランジスタ28のベースに印加される
入力電圧と比較されるように成っている。
に説明する。第３図はこの発明の電圧制御発振回路の実
施例を示している。図において、入力端子２は第１図に
示す電圧制御発振回路の入力端子２に対応し、前記エラ
ー電圧等の入力電圧Vinが印加される。電圧印加端子26
には駆動電圧としてのVCCが印加される。この電圧制御
発振回路には入力端子２に印加される入力電圧Vinを電
流に変換する電圧電流変換回路27が設置され、この電圧
電流変換回路27には第１及び第２のトランジスタ28、30
のエミッタを第１の抵抗32、34を介して共通に接続して
構成された差動増幅器36が設置され、各トランジスタ2
8、30のコレクタと電圧印加端子26との間には個別にト
ランジスタ38、40及び抵抗42、44が接続されている。ト
ランジスタ38、40のベースは共通に接続されているとと
もに、ベースとトランジスタ38のコレクタとの間にはト
ランジスタ46のエミッタ・ベース間が接続されており、
トランジスタ38、40、46でカレントミラー回路が構成さ
れている。トランジスタ30のベースには後述のアドレス
回路から前記電圧VCCの1/2の電圧（VCC/2）のバイアス
電圧が印加され、トランジスタ28のベースに印加される
入力電圧と比較されるように成っている。
電流入力端子48には入力電流Iinが与えられ、この入
力電流Iinに基づき各回路の動作電流を設定する定電流
源52が設置されている。この定電流源52は第３のトラン
ジスタ54、第４のトランジスタ56、第５のトランジスタ
58、抵抗60、第２の抵抗62及び第３の抵抗64で構成さ
れ、各トランジスタ54、56及び58のベースは共通に接続
されているとともに、エミッタと基準電位点との間には
抵抗60、62、64が個別に接続され、トランジスタ54のベ
ース・コレクタは共通に接続されている。即ち、トラン
ジスタ54、56及び58はカレントミラー回路を構成してい
る。前記電圧電流変換回路27の抵抗32、34の共通接続点
と基準電位点との間には、定電流源52を構成するトラン
ジスタ56及び抵抗62が接続されている。トランジスタ56
及び抵抗64で設定される電流を基準電流とし、この基準
電流をI0とすると、電圧電流変換回路27に対する全動差
電流はトランジスタ56および抵抗62によってI0/nに設定
されている。この実施例では、電流比1/nは抵抗62、64
の抵抗比によって設定されている。
力電流Iinに基づき各回路の動作電流を設定する定電流
源52が設置されている。この定電流源52は第３のトラン
ジスタ54、第４のトランジスタ56、第５のトランジスタ
58、抵抗60、第２の抵抗62及び第３の抵抗64で構成さ
れ、各トランジスタ54、56及び58のベースは共通に接続
されているとともに、エミッタと基準電位点との間には
抵抗60、62、64が個別に接続され、トランジスタ54のベ
ース・コレクタは共通に接続されている。即ち、トラン
ジスタ54、56及び58はカレントミラー回路を構成してい
る。前記電圧電流変換回路27の抵抗32、34の共通接続点
と基準電位点との間には、定電流源52を構成するトラン
ジスタ56及び抵抗62が接続されている。トランジスタ56
及び抵抗64で設定される電流を基準電流とし、この基準
電流をI0とすると、電圧電流変換回路27に対する全動差
電流はトランジスタ56および抵抗62によってI0/nに設定
されている。この実施例では、電流比1/nは抵抗62、64
の抵抗比によって設定されている。
そして、トランジスタ58及び抵抗64によって設定され
る基準電流I0は、電圧電流変換回路27の出力電流ととも
に、電流合成回路として設置されたカレントミラー回路
66に与えられる。このカレントミラー回路66は、基準電
圧I0に対して電圧電流変換回路27の出力電流を加算又は
減算して合成するために設置され、この実施例では第６
のトランジスタ68、第７のトランジスタ70、トランジス
タ72及び抵抗74、76で構成されている。
る基準電流I0は、電圧電流変換回路27の出力電流ととも
に、電流合成回路として設置されたカレントミラー回路
66に与えられる。このカレントミラー回路66は、基準電
圧I0に対して電圧電流変換回路27の出力電流を加算又は
減算して合成するために設置され、この実施例では第６
のトランジスタ68、第７のトランジスタ70、トランジス
タ72及び抵抗74、76で構成されている。
この電流合成回路として設置されたカレントミラー回
路66を経て形成された周波数制御電流は鋸歯状波発振回
路78に入力されている。即ち、トランジスタ70のコレク
タと基準電位点の間には鋸歯状波を形成するためのスイ
ッチング素子としての第８のトランジスタ80が接続され
ているとともに、トランジスタ80には鋸歯状波を発生す
る出力端子82が形成され、この出力端子82と基準電位点
との間にはコンデンサ84が接続されている。また、電圧
印加端子26と基準電位点との間に直列回路を成す第４、
第５、第６及び第７の抵抗86、88、90、92からなる基準
電圧設定回路94が設置され、各抵抗86、88、90、92の抵
抗比によって抵抗86、88の接続点に上限電圧Vhが3VCC/
4、抵抗88、90の接続点に中間基準電圧VnがVCC/2、抵抗
90、92の接続点に下限基準電圧VlがVCC/4に設定されて
いる。抵抗86、88の接続点には電圧比較を行う第１のコ
ンパレータ96の反転入力端子（−）が接続され、また、
抵抗90、92の接続点には電圧比較を行う第２のコンパレ
ータ98の非反転入力端子（＋）が接続され、コンパレー
タ96の非反転入力端子（＋）及びコンパレータ98の反転
入力端子（−）は前記トランジスタ80のコレクタに共通
に接続されている。コンパレータ96、98の出力はRSフリ
ップフロップ回路100のセット入力、リセット入力と成
っており、このRSフリップフロップ回路100の出力端子1
02にはフリップフロップ発振出力が発生する。このRSフ
リップフロップ回路100の一方の出力端子には前記トラ
ンジスタ80のベースが接続されている。なお、この実施
例では、基準電圧設定回路94は電圧電流変換回路27のバ
イアス回路を兼ねており、抵抗88、90の接続点にはトラ
ンジスタ30のベースが接続され、トランジスタ30のベー
スには比較電圧としてVCC/2の電圧が印加されている。
路66を経て形成された周波数制御電流は鋸歯状波発振回
路78に入力されている。即ち、トランジスタ70のコレク
タと基準電位点の間には鋸歯状波を形成するためのスイ
ッチング素子としての第８のトランジスタ80が接続され
ているとともに、トランジスタ80には鋸歯状波を発生す
る出力端子82が形成され、この出力端子82と基準電位点
との間にはコンデンサ84が接続されている。また、電圧
印加端子26と基準電位点との間に直列回路を成す第４、
第５、第６及び第７の抵抗86、88、90、92からなる基準
電圧設定回路94が設置され、各抵抗86、88、90、92の抵
抗比によって抵抗86、88の接続点に上限電圧Vhが3VCC/
4、抵抗88、90の接続点に中間基準電圧VnがVCC/2、抵抗
90、92の接続点に下限基準電圧VlがVCC/4に設定されて
いる。抵抗86、88の接続点には電圧比較を行う第１のコ
ンパレータ96の反転入力端子（−）が接続され、また、
抵抗90、92の接続点には電圧比較を行う第２のコンパレ
ータ98の非反転入力端子（＋）が接続され、コンパレー
タ96の非反転入力端子（＋）及びコンパレータ98の反転
入力端子（−）は前記トランジスタ80のコレクタに共通
に接続されている。コンパレータ96、98の出力はRSフリ
ップフロップ回路100のセット入力、リセット入力と成
っており、このRSフリップフロップ回路100の出力端子1
02にはフリップフロップ発振出力が発生する。このRSフ
リップフロップ回路100の一方の出力端子には前記トラ
ンジスタ80のベースが接続されている。なお、この実施
例では、基準電圧設定回路94は電圧電流変換回路27のバ
イアス回路を兼ねており、抵抗88、90の接続点にはトラ
ンジスタ30のベースが接続され、トランジスタ30のベー
スには比較電圧としてVCC/2の電圧が印加されている。
以上の構成に基づきその動作を説明する。入力端子48
に外部から動作電流Iinが与えられると、トランジスタ5
8には定電流I0が流れ、トランジスタ56にはI0/nが流れ
る。ここで、入力端子２に基準電圧設定回路94で設定さ
れる中間基準電圧Vn（＝VCC/2）と同値の電圧が加えら
れると、電圧電流変換回路27の出力電流は零となり、カ
レントミラー回路66のトランジスタ68にはトランジスタ
58から基準電流I0のみが流れる。この基準電流I0は、カ
レントミラー回路66によるカレントミラー効果によって
トランジスタ70からコンデンサ84の充電電流Icとなり、
コンデンサ84は基準電流I0で充電される。このコンデン
サ84の充電電圧はコンパレータ96の非反転入力端子
（＋）に印加されるとともにコンパレータ98の反転入力
端子（−）に印加され、基準電圧設定回路94で設定され
る上限基準電圧Vh又は下限基準電圧Vlと比較される。即
ち、コンデンサ84の端子電圧が上限基準電圧Vhを超えた
場合、コンパレータ96の出力をセット入力としてRSフリ
ップフロップ回路100のセット端子に入力され、RSフリ
ップフロップ回路100の出力Ｑは高レベルとなり、トラ
ンジスタ80は導通状態となる。この結果、コンデンサ84
はトランジスタ80を介して放電状態に置かれる。この放
電動作は瞬時に行われ、コンデンサ84の充電電圧が下限
基準電圧Vlを下回ると、コンパレータ98が瞬時に出力を
発生し、この出力はRSフリップフロップ回路100のリセ
ット入力となり、RSフリップフロップ回路100の出力Ｑ
は低レベルとなる。この結果、トランジスタ80は不導通
状態となり、コンデンサ84は前記充電状態になり、トラ
ンジスタ70を介して前記の定電流が供給されることにな
る。
に外部から動作電流Iinが与えられると、トランジスタ5
8には定電流I0が流れ、トランジスタ56にはI0/nが流れ
る。ここで、入力端子２に基準電圧設定回路94で設定さ
れる中間基準電圧Vn（＝VCC/2）と同値の電圧が加えら
れると、電圧電流変換回路27の出力電流は零となり、カ
レントミラー回路66のトランジスタ68にはトランジスタ
58から基準電流I0のみが流れる。この基準電流I0は、カ
レントミラー回路66によるカレントミラー効果によって
トランジスタ70からコンデンサ84の充電電流Icとなり、
コンデンサ84は基準電流I0で充電される。このコンデン
サ84の充電電圧はコンパレータ96の非反転入力端子
（＋）に印加されるとともにコンパレータ98の反転入力
端子（−）に印加され、基準電圧設定回路94で設定され
る上限基準電圧Vh又は下限基準電圧Vlと比較される。即
ち、コンデンサ84の端子電圧が上限基準電圧Vhを超えた
場合、コンパレータ96の出力をセット入力としてRSフリ
ップフロップ回路100のセット端子に入力され、RSフリ
ップフロップ回路100の出力Ｑは高レベルとなり、トラ
ンジスタ80は導通状態となる。この結果、コンデンサ84
はトランジスタ80を介して放電状態に置かれる。この放
電動作は瞬時に行われ、コンデンサ84の充電電圧が下限
基準電圧Vlを下回ると、コンパレータ98が瞬時に出力を
発生し、この出力はRSフリップフロップ回路100のリセ
ット入力となり、RSフリップフロップ回路100の出力Ｑ
は低レベルとなる。この結果、トランジスタ80は不導通
状態となり、コンデンサ84は前記充電状態になり、トラ
ンジスタ70を介して前記の定電流が供給されることにな
る。
このような充放電は瞬時に行われ、コンデンサ84が充
放電を繰り返す結果、出力端子82には第４図に示すよう
な鋸歯状波が発生する。この鋸歯状波出力は出力端子82
から取り出され、第１図のサンプルスイッチ10の入力と
なることは、前述した通りである。
放電を繰り返す結果、出力端子82には第４図に示すよう
な鋸歯状波が発生する。この鋸歯状波出力は出力端子82
から取り出され、第１図のサンプルスイッチ10の入力と
なることは、前述した通りである。
この鋸歯状波の発生周波数（周期）Ｔは、コンデンサ
84の容量Ｃ、電圧Vh、Vl及び電流IC（＝I0）に関係し、
この場合の周期Ｔが中心周期となり、これをT0とする
と、 T0＝Ｃ（Vh−Vl）/I0 ・・・（１） で与えられる。即ち、この値が鋸歯状波の中心周期とな
り、周期の変化は電流ICの変化で与えられることが分
る。
84の容量Ｃ、電圧Vh、Vl及び電流IC（＝I0）に関係し、
この場合の周期Ｔが中心周期となり、これをT0とする
と、 T0＝Ｃ（Vh−Vl）/I0 ・・・（１） で与えられる。即ち、この値が鋸歯状波の中心周期とな
り、周期の変化は電流ICの変化で与えられることが分
る。
また、入力端子２に与えられる電圧がトランジスタ30
のベースに与えられる電圧VCC/2より高く、又は低く変
化した場合には、電圧比較に基づき電圧電流変換回路の
トランジスタ30には出力電流±ΔＩが流れる。即ち、こ
の場合、電流±ΔＩは前記入力変化の方向に対応して矢
印ａ又は矢印ｂの方向に流れ、トランジスタ70に流れる
電流Icは一定値の前記基準電流Ioに変動電流±ΔＩを加
えた（Io±ΔＩ）の値となる。この電流に基づいてコン
デンサ14が充填され、前記のような充放電動作が行わ
れ、鋸歯状波が形成されることになる。
のベースに与えられる電圧VCC/2より高く、又は低く変
化した場合には、電圧比較に基づき電圧電流変換回路の
トランジスタ30には出力電流±ΔＩが流れる。即ち、こ
の場合、電流±ΔＩは前記入力変化の方向に対応して矢
印ａ又は矢印ｂの方向に流れ、トランジスタ70に流れる
電流Icは一定値の前記基準電流Ioに変動電流±ΔＩを加
えた（Io±ΔＩ）の値となる。この電流に基づいてコン
デンサ14が充填され、前記のような充放電動作が行わ
れ、鋸歯状波が形成されることになる。
また、この電圧制御発振回路では、差動増幅器36の負
荷にカレントミラー回路から成る能動負荷が用いられて
いるため、電流ΔＩはトランジスタ56を流れる電流±Io
/nの範囲となり、この範囲内で直線的な変化を呈する。
即ち、電流ΔＩは、 −Io/n≦ΔＩ≦Io/n ・・・（２） の範囲を取ることになる。
荷にカレントミラー回路から成る能動負荷が用いられて
いるため、電流ΔＩはトランジスタ56を流れる電流±Io
/nの範囲となり、この範囲内で直線的な変化を呈する。
即ち、電流ΔＩは、 −Io/n≦ΔＩ≦Io/n ・・・（２） の範囲を取ることになる。
また、電流Ioとトランジスタ70からコンデンサ84に流
れる電流IcはIc≒Io＋ΔIoであるので、 （ｎ−１）Io/n≦Ic＝Io＋ΔＩ≦（ｎ＋１）Io/n・・・
（３） となる。従って、周期Ｔの可変範囲は前記中心周期Tcに
対して、 nTc/（ｎ＋１）≦Tc≦nTc/（ｎ−１） ・・・（４） となる。
れる電流IcはIc≒Io＋ΔIoであるので、 （ｎ−１）Io/n≦Ic＝Io＋ΔＩ≦（ｎ＋１）Io/n・・・
（３） となる。従って、周期Ｔの可変範囲は前記中心周期Tcに
対して、 nTc/（ｎ＋１）≦Tc≦nTc/（ｎ−１） ・・・（４） となる。
各式（１）、（２）及び（３）から最小周期Tmin及び
最大周期Tmaxを求めると Tmin≒Ｃ（Vh−Vl）/Io｛（ｎ＋１）/n｝ ・・・（５） Tmax≒Ｃ（Vh−Vl）/Io｛（ｎ−１）/n｝ ・・・（６） となる。
最大周期Tmaxを求めると Tmin≒Ｃ（Vh−Vl）/Io｛（ｎ＋１）/n｝ ・・・（５） Tmax≒Ｃ（Vh−Vl）/Io｛（ｎ−１）/n｝ ・・・（６） となる。
このような周期の設定において、ロックレンジは電流
Io及びΔIcの比は抵抗62、64の抵抗比によって容易に設
定できる。特に、中心周期Tcは、差動増幅器36のトラン
ジスタ38のベースに形成した調整用端子104と入力端子
２とを短絡状態にし、入力端子２に中間基準電圧Vn（＝
VCC/2）を印加して電流ΔIoを零にすることで、入力電
流Iinを調整することにより容易に設定することができ
る。
Io及びΔIcの比は抵抗62、64の抵抗比によって容易に設
定できる。特に、中心周期Tcは、差動増幅器36のトラン
ジスタ38のベースに形成した調整用端子104と入力端子
２とを短絡状態にし、入力端子２に中間基準電圧Vn（＝
VCC/2）を印加して電流ΔIoを零にすることで、入力電
流Iinを調整することにより容易に設定することができ
る。
このような電圧制御発振回路によれば、ロックレン
ジ、中心周波数（周期）を任意の値に選定し、しかもそ
の値は高精度に設定することができる。特に、その中心
周波数の調整は容易で、回路構成は極めて簡単であり、
IC化に適するものである。また、電圧電流変換回路27の
トランジスタ28、30はロック範囲を決める電流分を流す
のみであるため、そのベース電流は少なく、入力インピ
ーダンスを高くとることができる等の利点もある。
ジ、中心周波数（周期）を任意の値に選定し、しかもそ
の値は高精度に設定することができる。特に、その中心
周波数の調整は容易で、回路構成は極めて簡単であり、
IC化に適するものである。また、電圧電流変換回路27の
トランジスタ28、30はロック範囲を決める電流分を流す
のみであるため、そのベース電流は少なく、入力インピ
ーダンスを高くとることができる等の利点もある。
このような電圧制御発振回路は0.5Hスキュー検波ICの
PLL位相制御において、ロックレンジが広く、低周波特
性が良好であること等の必要な特性を満足することがで
きる。
PLL位相制御において、ロックレンジが広く、低周波特
性が良好であること等の必要な特性を満足することがで
きる。
以上説明したように、この発明によれば、中心周波
数、最大周波数偏移及び周波数制御感度を独立して高精
度に設定でき、ロック範囲の設定が容易化できるととも
に、回路構成の簡略化を図ることができ、IC化に適する
回路として構成することができ、例えば、PLL回路に用
いて中心周波数、ロックレンジを任意かつ高精度に設定
でき、さらに、極めて容易に鋸歯状波の中心周波数の調
整を行うことができる。
数、最大周波数偏移及び周波数制御感度を独立して高精
度に設定でき、ロック範囲の設定が容易化できるととも
に、回路構成の簡略化を図ることができ、IC化に適する
回路として構成することができ、例えば、PLL回路に用
いて中心周波数、ロックレンジを任意かつ高精度に設定
でき、さらに、極めて容易に鋸歯状波の中心周波数の調
整を行うことができる。
第１図は電圧制御発振回路の制御系統を示すブロック
図、第２図はその動作波形を示す説明図、第３図はこの
発明の電圧制御発振回路の実施例を示す説明図、第４図
はその動作波形を示す説明図である。 27……電圧電流変換回路、28……第１のトランジスタ、
30……第２のトランジスタ、32、34……第１の抵抗、48
……入力端子、52……定電流源、54……第３のトランジ
スタ、56……第４のトランジスタ、58……第５のトラン
ジスタ、62……第２の抵抗、64……第３の抵抗、66……
カレントミラー回路（電流合成回路）、68……第６のト
ランジスタ、70……第７のトランジスタ、78……鋸歯状
波発振回路、80……第８のトランジスタ、84……コンデ
ンサ、86……第４の抵抗、88……第５の抵抗、90……第
６の抵抗、92……第７の抵抗、94……基準電圧設定回
路、96……第１のコンパレータ、98……第２のコンパレ
ータ、100……フリップフロップ回路、104……調整用端
子。
図、第２図はその動作波形を示す説明図、第３図はこの
発明の電圧制御発振回路の実施例を示す説明図、第４図
はその動作波形を示す説明図である。 27……電圧電流変換回路、28……第１のトランジスタ、
30……第２のトランジスタ、32、34……第１の抵抗、48
……入力端子、52……定電流源、54……第３のトランジ
スタ、56……第４のトランジスタ、58……第５のトラン
ジスタ、62……第２の抵抗、64……第３の抵抗、66……
カレントミラー回路（電流合成回路）、68……第６のト
ランジスタ、70……第７のトランジスタ、78……鋸歯状
波発振回路、80……第８のトランジスタ、84……コンデ
ンサ、86……第４の抵抗、88……第５の抵抗、90……第
６の抵抗、92……第７の抵抗、94……基準電圧設定回
路、96……第１のコンパレータ、98……第２のコンパレ
ータ、100……フリップフロップ回路、104……調整用端
子。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｌ 7/099 Ｈ０４Ｎ 5/93 Ｈ０３Ｌ 7/08 Ｆ Ｚ
Claims (2)
- 【請求項１】第１の抵抗を介してエミッタが共通に接続
された第１及び第２のトランジスタを備え、この第１の
トランジスタのベースに入力電圧と、前記第２のトラン
ジスタのベースに鋸歯状波の上限基準電圧と下限基準電
圧の中間値である中間基準電圧とが加えられ、両者の大
小関係から前記入力電圧を電流に変換する電圧電流変換
回路と、 共通にしたベース・コレクタで入力電流を受ける第３の
トランジスタが設置され、この第３のトランジスタのベ
ース・コレクタにベースを接続し、かつ、エミッタ側に
第２の抵抗が接続されて前記入力電流に応じた基準電流
を前記電圧電流変換回路の前記第１及び第２のトランジ
スタのエミッタ側から引き込む第４のトランジスタが設
置され、前記第３のトランジスタのベース・コレクタに
ベースを接続し、かつ、エミッタ側に第３の抵抗が接続
されて前記入力電流に応じた基準電流を引き込む第５の
トランジスタが設置され、前記第１及び第２の抵抗によ
って前記第４のトランジスタに引き込む前記基準電流と
前記第５のトランジスタに引き込む前記基準電流との電
流比が設定される定電流源と、 ベース・コレクタを共通に接続した第６のトランジスタ
が設置され、前記ベース・コレクタ側で前記電圧電流変
換回路の出力電流とともに、前記第５のトランジスタに
前記基準電流が引かれ、前記第６のトランジスタとベー
スが共通にされた第７のトランジスタが設置されて、前
記電圧電流変換回路の出力電流と前記第５のトランジス
タに引き込まれる前記基準電流との合成電流を取り出す
電流合成回路と、 この電流合成回路で得られた前記合成電流が供給され、
その合成電流で充電されるコンデンサが設置され、この
コンデンサに並列に接続されて放電回路を形成するとと
もに前記電流合成回路の前記第７のトランジスタに直列
に接続された第８のトランジスタが設置され、第４、第
５、第６及び第７の抵抗の直列回路を以て前記上限基準
電圧、前記下限基準電圧及び前記中間基準電圧を設定す
る基準電圧設定回路が設置され、前記コンデンサの充電
電圧と前記上限基準電圧を比較する第１のコンパレータ
が設置され、前記コンデンサの充電電圧と前記下限基準
電圧を比較する第２のコンパレータが設置され、前記第
１のコンパレータの出力をセット入力、前記第２のコン
パレータの出力をリセット入力として出力を発生するフ
リップフロップ回路が設置され、このフリップフロップ
回路の出力を前記第８のトランジスタのベースに加え、
前記コンデンサの充電電圧が上限基準電圧以上になった
とき前記第８のトランジスタを導通させて前記コンデン
サを放電させ、その充電電圧が下限基準電圧以下になっ
たとき前記第８のトランジスタを非導通にして前記コン
デンサを前記電流合成回路の前記合成電流で充電させる
ことにより、前記鋸歯状波を発振する鋸歯状波発振回路
と、 を備えてなることを特徴とする電圧制御発振回路。 - 【請求項２】前記第５のトランジスタのベースに調整用
端子を設け、この調整用端子と前記第４のトランジスタ
のベースに設けられた入力端子とを短絡させて前記鋸歯
状波の中心周波数を設定することを特徴とする特許請求
の範囲第１項に記載の電圧制御発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57144248A JPH0821835B2 (ja) | 1982-08-20 | 1982-08-20 | 電圧制御発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57144248A JPH0821835B2 (ja) | 1982-08-20 | 1982-08-20 | 電圧制御発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5934720A JPS5934720A (ja) | 1984-02-25 |
| JPH0821835B2 true JPH0821835B2 (ja) | 1996-03-04 |
Family
ID=15357679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57144248A Expired - Lifetime JPH0821835B2 (ja) | 1982-08-20 | 1982-08-20 | 電圧制御発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821835B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101268314B1 (ko) * | 2009-04-07 | 2013-06-04 | (주)태진기술 | 반도체 파형 발생기 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5250040U (ja) * | 1975-10-03 | 1977-04-09 | ||
| JPS5631232A (en) * | 1979-08-24 | 1981-03-30 | Sony Corp | Pll circuit |
-
1982
- 1982-08-20 JP JP57144248A patent/JPH0821835B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101268314B1 (ko) * | 2009-04-07 | 2013-06-04 | (주)태진기술 | 반도체 파형 발생기 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5934720A (ja) | 1984-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7109804B2 (en) | Precision relaxation oscillator without comparator delay errors | |
| JP2573787B2 (ja) | パルス幅変調回路 | |
| US4714900A (en) | Current output circuit having well-balanced output currents of opposite polarities | |
| US5138204A (en) | Adjustable delay utilizing a mirror capacitance discharging a constant current in the saturation and linear regions of a mirror amplifier | |
| JPH05111241A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPS5917566B2 (ja) | アナログ−デジタル変換器 | |
| JPH0821835B2 (ja) | 電圧制御発振回路 | |
| JPH0563523A (ja) | 波形発生装置 | |
| JP2838212B2 (ja) | のこぎり波発振器段 | |
| JPS647696B2 (ja) | ||
| JPH10506251A (ja) | 可制御発振器装置 | |
| JP2890537B2 (ja) | 位相同期発振器 | |
| KR0110705Y1 (ko) | 파형 발생 장치 | |
| JP3272205B2 (ja) | 発振回路 | |
| JPS58103221A (ja) | 可変発振器 | |
| JPH07297677A (ja) | フィルタ回路 | |
| JPS61159813A (ja) | 電圧制御発振器 | |
| KR890004158B1 (ko) | 톤 신호 복조기 | |
| CN119404437A (zh) | 锁相环 | |
| JPH0218601Y2 (ja) | ||
| JPH07264022A (ja) | プログラマブル遅延発生装置 | |
| JPH08148978A (ja) | 三角波発振回路およびこれを備えた映像信号処理装置 | |
| JPH0113648B2 (ja) | ||
| JPH0815253B2 (ja) | パルス発生回路 | |
| JPH044285Y2 (ja) |