JPH0821917B2 - Ａｇｃ回路 - Google Patents
Ａｇｃ回路Info
- Publication number
- JPH0821917B2 JPH0821917B2 JP2032290A JP2032290A JPH0821917B2 JP H0821917 B2 JPH0821917 B2 JP H0821917B2 JP 2032290 A JP2032290 A JP 2032290A JP 2032290 A JP2032290 A JP 2032290A JP H0821917 B2 JPH0821917 B2 JP H0821917B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- delay
- delay circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 27
- 230000005540 biological transmission Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 9
- 230000001934 delay Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005562 fading Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、主として無線通信装置の受信部分におい
て、受信した中間周波信号の利得を調整するためのAGC
（Auto Gain Control）回路に関し、特に信号がバース
ト状に伝送されるTDMA（Time Division Multiple Acces
s）システムに最適なAGC回路に関する。
て、受信した中間周波信号の利得を調整するためのAGC
（Auto Gain Control）回路に関し、特に信号がバース
ト状に伝送されるTDMA（Time Division Multiple Acces
s）システムに最適なAGC回路に関する。
［従来の技術］ 従来のAGC回路は、受信した信号の振幅レベルを検出
し、検出結果に従って可変利得アンプの利得を調整する
ことで信号レベルの変動を抑え、後段の検波回路に信号
レベルがほぼ一定の信号を供給することを目的としてい
る。これによって受信機のダイナミックレンジが大幅に
改善できる。
し、検出結果に従って可変利得アンプの利得を調整する
ことで信号レベルの変動を抑え、後段の検波回路に信号
レベルがほぼ一定の信号を供給することを目的としてい
る。これによって受信機のダイナミックレンジが大幅に
改善できる。
受信した信号の振幅レベルを検出して、可変利得アン
プの利得を調整し、信号レベルの変動を抑えてほぼ一定
にする原理を、第４図によって説明する。
プの利得を調整し、信号レベルの変動を抑えてほぼ一定
にする原理を、第４図によって説明する。
第４図において、受信した中間周波信号は入力端子１
に印加され、検波回路３および可変利得アンプ５に供給
される。検波回路３では検波が行われ、検波回路３の検
波出力はフィルター４で平滑化される。フィルター４の
出力は、利得制御電圧として可変利得アンプ５に供給さ
れる。
に印加され、検波回路３および可変利得アンプ５に供給
される。検波回路３では検波が行われ、検波回路３の検
波出力はフィルター４で平滑化される。フィルター４の
出力は、利得制御電圧として可変利得アンプ５に供給さ
れる。
可変利得アンプ５は、入力端子１から供給された中間
周波信号をフィルター４から供給される利得制御電圧に
したがって利得制御し、中間周波信号の振幅レベルが一
定になるようにして出力端子２から検波回路（図示せ
ず）出力する。この作用により、後段の検波回路では常
に適正な入力信号が得られるので安定な受信が可能とな
る。
周波信号をフィルター４から供給される利得制御電圧に
したがって利得制御し、中間周波信号の振幅レベルが一
定になるようにして出力端子２から検波回路（図示せ
ず）出力する。この作用により、後段の検波回路では常
に適正な入力信号が得られるので安定な受信が可能とな
る。
［発明が解決しようとする課題］ しかしながら、従来のAGC回路は、受信信号を長時間
連続して受信することと、受信周波数が一定であること
を前提としている。従って、信号がバースト状に伝送さ
れ、かつバースト信号毎に一定周期で周波数ホッピング
を行うTDMA（Time Division Multiple Access）システ
ムでは、全く機能を果すことができないという問題点が
ある。その理由を第３図を用いて説明する。
連続して受信することと、受信周波数が一定であること
を前提としている。従って、信号がバースト状に伝送さ
れ、かつバースト信号毎に一定周期で周波数ホッピング
を行うTDMA（Time Division Multiple Access）システ
ムでは、全く機能を果すことができないという問題点が
ある。その理由を第３図を用いて説明する。
第３図は、バースト信号長ｄ、バースト信号間隔Ｔ、
周波数ホッピング周期τ（＝5T）の場合のバースト受信
信号の例を示している。第３図（ｂ）および第３図
（ｃ）で示すように、受信周波数は周波数ホッピング周
期τ（＝5T）の間で、f0、f2、f4、f1、f3と順に変化し
ている（第３図（ｃ）参照）。この間、受信信号は、バ
ースト信号長ｄ、バースト信号間隔Ｔのバースト信号と
して不連続に受信される（第３図（ａ））。
周波数ホッピング周期τ（＝5T）の場合のバースト受信
信号の例を示している。第３図（ｂ）および第３図
（ｃ）で示すように、受信周波数は周波数ホッピング周
期τ（＝5T）の間で、f0、f2、f4、f1、f3と順に変化し
ている（第３図（ｃ）参照）。この間、受信信号は、バ
ースト信号長ｄ、バースト信号間隔Ｔのバースト信号と
して不連続に受信される（第３図（ａ））。
第３図（ｃ）に示すように、各バースト信号は、前後
のバースト信号と周波数が異なるため、周波数選択性フ
ェージングなどの影響を受け、受信レベルは不連続にな
っている（第３図（ａ）参照）。このようなシステムに
従来のAGC回路を用いると、受信レベルがバースト信号
毎に不連続に変化するためにバースト信号の立上がり部
分などでは全く誤った利得の設定がなされ、AGC回路と
しての機能を果すことができない。
のバースト信号と周波数が異なるため、周波数選択性フ
ェージングなどの影響を受け、受信レベルは不連続にな
っている（第３図（ａ）参照）。このようなシステムに
従来のAGC回路を用いると、受信レベルがバースト信号
毎に不連続に変化するためにバースト信号の立上がり部
分などでは全く誤った利得の設定がなされ、AGC回路と
しての機能を果すことができない。
［課題を解決するための手段］ 本発明は、上記の問題点に鑑みてなされたもので、バ
ースト信号毎に振幅レベルが不連続に変化する受信信号
にも正確な利得制御が行えるようにすることを目的と
し、この目的を達成するために、入力信号を増幅する可
変利得増幅器と、入力信号の振幅レベルを検出するレベ
ル検出回路と、レベル検出回路の出力を遅延する遅延回
路とを設け、遅延回路の出力によって可変利得増幅器の
利得を制御するように構成されている。
ースト信号毎に振幅レベルが不連続に変化する受信信号
にも正確な利得制御が行えるようにすることを目的と
し、この目的を達成するために、入力信号を増幅する可
変利得増幅器と、入力信号の振幅レベルを検出するレベ
ル検出回路と、レベル検出回路の出力を遅延する遅延回
路とを設け、遅延回路の出力によって可変利得増幅器の
利得を制御するように構成されている。
また、好ましくは、レベル検出回路の出力をサンプル
ホールドとして遅延回路に供給するサンプルホールド回
路を設けるように構成されている。
ホールドとして遅延回路に供給するサンプルホールド回
路を設けるように構成されている。
更に好ましくは、遅延回路の遅延量を、一定周期で周
波数ホッピングを行う伝送システムの周波数ホッピング
周期とするように構成されている。
波数ホッピングを行う伝送システムの周波数ホッピング
周期とするように構成されている。
［作用］ 上記構成のAGC回路においては、受信信号がバースト
信号毎に振幅レベルが不連続に変化する場合であって
も、遅延回路を介することによって１周期前のバースト
信号の振幅レベルを可変利得増幅器に供給して利得制御
を行うことにより、正確な利得制御が行えるように作用
する。
信号毎に振幅レベルが不連続に変化する場合であって
も、遅延回路を介することによって１周期前のバースト
信号の振幅レベルを可変利得増幅器に供給して利得制御
を行うことにより、正確な利得制御が行えるように作用
する。
［実施例］ 以下、本発明の実施例を図面に基づいて説明する。
第１図は、本発明によるAGC回路の一実施例を示すブ
ロック図である。
ロック図である。
第１図において、受信した中間周波信号は入力端子１
に印加され、検波回路３および可変利得アンプ５に供給
される。検波回路３では検波が行われ、検波回路３の検
波出力はフィルター４で平滑化される。フィルター４の
出力は遅延回路６で遅延され、その後に利得制御電圧と
して可変利得アンプ５に供給される。
に印加され、検波回路３および可変利得アンプ５に供給
される。検波回路３では検波が行われ、検波回路３の検
波出力はフィルター４で平滑化される。フィルター４の
出力は遅延回路６で遅延され、その後に利得制御電圧と
して可変利得アンプ５に供給される。
遅延回路６は、フィルター４の出力信号を周波数ホッ
ピング周期τ（第３図参照）だけ遅延して可変利得アン
プ５に供給する。即ち、現在のバースト信号の利得は１
周波数ホッピング周期τだけ過去の同じ周波数のバース
ト信号の振幅レベルによって決定されることになる。周
波数ホッピング周期τは十分に短いので、１つ前の同じ
周波数のバースト信号の振幅レベルは現在の周波数のバ
ースト信号の振幅レベルとほぼ同じである。そこで、こ
のバースト信号レベルを用いて現在のバースト信号の利
得を制御するようにしている。なお、遅延回路６の構成
については、第５図および第６図と共に後述する。
ピング周期τ（第３図参照）だけ遅延して可変利得アン
プ５に供給する。即ち、現在のバースト信号の利得は１
周波数ホッピング周期τだけ過去の同じ周波数のバース
ト信号の振幅レベルによって決定されることになる。周
波数ホッピング周期τは十分に短いので、１つ前の同じ
周波数のバースト信号の振幅レベルは現在の周波数のバ
ースト信号の振幅レベルとほぼ同じである。そこで、こ
のバースト信号レベルを用いて現在のバースト信号の利
得を制御するようにしている。なお、遅延回路６の構成
については、第５図および第６図と共に後述する。
可変利得アンプ５は、入力端子１から供給された中間
周波信号を遅延回路６から供給される利得制御電圧に従
って利得制御し、中間周波信号の振幅レベルが一定にな
るようにして出力端子２から検波回路（図示せず）出力
する。これにより、信号がバースト状に伝送されかつバ
ースト信号毎に一定周期で周波数ホッピングを行うTDMA
システムにおいても、AGC機能を実現することができ
る。
周波信号を遅延回路６から供給される利得制御電圧に従
って利得制御し、中間周波信号の振幅レベルが一定にな
るようにして出力端子２から検波回路（図示せず）出力
する。これにより、信号がバースト状に伝送されかつバ
ースト信号毎に一定周期で周波数ホッピングを行うTDMA
システムにおいても、AGC機能を実現することができ
る。
第２図は、本発明によるAGC回路の他の実施例を示す
ブロック図である。
ブロック図である。
第２図において、受信した中間周波信号は入力端子１
に印加され、検波回路３および可変利得アンプ５に供給
される。検波回路３では検波が行われ、検波回路３の検
波出力はフィルター４で平滑化される。フィルター４の
出力はサンプルホールド回路７でサンプルされかつホー
ルドされ、ホールドされた信号が、遅延回路６に供給さ
れる。遅延回路６では遅延が行われ、この遅延の後に利
得制御電圧として可変利得アンプ５に供給される。
に印加され、検波回路３および可変利得アンプ５に供給
される。検波回路３では検波が行われ、検波回路３の検
波出力はフィルター４で平滑化される。フィルター４の
出力はサンプルホールド回路７でサンプルされかつホー
ルドされ、ホールドされた信号が、遅延回路６に供給さ
れる。遅延回路６では遅延が行われ、この遅延の後に利
得制御電圧として可変利得アンプ５に供給される。
遅延回路６は、第１図に示す遅延回路６と同様に構成
される。即ち、フィルター４の出力信号を周波数ホッピ
ング周期τ（第３参照）だけ遅延して可変利得アンプ５
に供給する。サンプルホールド回路７は、フィルター４
の出力レベルをバースト信号間隔Ｔ毎にサンプルホール
ドするサンプルホールド回路である。
される。即ち、フィルター４の出力信号を周波数ホッピ
ング周期τ（第３参照）だけ遅延して可変利得アンプ５
に供給する。サンプルホールド回路７は、フィルター４
の出力レベルをバースト信号間隔Ｔ毎にサンプルホール
ドするサンプルホールド回路である。
可変利得アンプ５は、入力端子１から供給された中間
周波信号をサンプルホールド回路７から供給される利得
制御電圧に従って利得制御し、中間周波信号の振幅レベ
ルが一定になるようにして出力端子２から検波回路（図
示せず）出力する。これにより、第１図の実施例の効果
に加えて、可変利得アンプ５の利得を１バースト信号の
間は一定に保つ効果が得られる。
周波信号をサンプルホールド回路７から供給される利得
制御電圧に従って利得制御し、中間周波信号の振幅レベ
ルが一定になるようにして出力端子２から検波回路（図
示せず）出力する。これにより、第１図の実施例の効果
に加えて、可変利得アンプ５の利得を１バースト信号の
間は一定に保つ効果が得られる。
次に、上述した遅延回路６の構成について、第５図お
よび第６図と共に説明する。
よび第６図と共に説明する。
第５図は、遅延回路６の構成の一例を示すブロック図
である。第５図において、入力信号はA/D変換器８でバ
ースト信号に同期してデジタル信号に変換され、シフト
レジスタアレイ９に供給される。シフトレジスタアレイ
９は、A/D変換されたバースト信号を順次シフトするこ
とで遅延を行い、その結果をD/A変換器10に出力する。D
/A変換器10は、シフトレジスタアレイ９の出力信号をD/
A変換して再度アナログ信号に戻して出力する。この間
の、A/D変換器８におけるA/D変換、シフトレジスタアレ
イ９におけるシフト、D/A変換器10におけるD/A変換は、
同一のクロック信号に基づいて同期して行われる。
である。第５図において、入力信号はA/D変換器８でバ
ースト信号に同期してデジタル信号に変換され、シフト
レジスタアレイ９に供給される。シフトレジスタアレイ
９は、A/D変換されたバースト信号を順次シフトするこ
とで遅延を行い、その結果をD/A変換器10に出力する。D
/A変換器10は、シフトレジスタアレイ９の出力信号をD/
A変換して再度アナログ信号に戻して出力する。この間
の、A/D変換器８におけるA/D変換、シフトレジスタアレ
イ９におけるシフト、D/A変換器10におけるD/A変換は、
同一のクロック信号に基づいて同期して行われる。
第６図は、遅延回路６の構成の他の例を示すブロック
図である。第６図において、入力信号は、コンデンサー
15、コンデンサー16、コンデンサー17等に、バッファ1
1、バッファ12、バッファ13、バッファ14等およびアナ
ログスイッチ18、アナログスイッチ19、アナログスイッ
チ20等を介して順次転送される。この転送に際しては、
バースト信号に同期した２相のクロック信号φＡおよび
φＢが用いられる。即ち、アナログスイッチ18およびア
ナログスイッチ20等はクロック信号φＡによってオンオ
フ制御され、アナログスイッチ19等はクロック信号φＢ
によってオンオフ制御され、両者のアナログスイッチ群
は交互にオンオフを繰り返す。この転送を繰り返すこと
で所定の遅延量だけ遅延した信号を得ることができる。
図である。第６図において、入力信号は、コンデンサー
15、コンデンサー16、コンデンサー17等に、バッファ1
1、バッファ12、バッファ13、バッファ14等およびアナ
ログスイッチ18、アナログスイッチ19、アナログスイッ
チ20等を介して順次転送される。この転送に際しては、
バースト信号に同期した２相のクロック信号φＡおよび
φＢが用いられる。即ち、アナログスイッチ18およびア
ナログスイッチ20等はクロック信号φＡによってオンオ
フ制御され、アナログスイッチ19等はクロック信号φＢ
によってオンオフ制御され、両者のアナログスイッチ群
は交互にオンオフを繰り返す。この転送を繰り返すこと
で所定の遅延量だけ遅延した信号を得ることができる。
上述した第５図および第６図に示した遅延回路６の構
成によれば、回路の機能としてサンプルホールド機能が
あるので、第２図に示したサンプルホールド回路７を別
途用意することなく第２図に示す回路を実現することが
できる。
成によれば、回路の機能としてサンプルホールド機能が
あるので、第２図に示したサンプルホールド回路７を別
途用意することなく第２図に示す回路を実現することが
できる。
［発明の効果］ 以上で説明したように、本発明は、入力信号を増幅す
る可変利得増幅器と、入力信号の振幅レベルを検出する
レベル検出回路と、レベル検出回路の出力を遅延する遅
延回路とを設け、遅延回路の出力によって可変利得増幅
器の利得を制御するように構成したので、遅延回路を介
在させて１周期前のバースト信号の振幅レベルを可変利
得増幅器に供給して利得制御を行うことにより、バース
ト信号毎に振幅レベルが不連続に変化する受信信号に
も、正確な利得制御を行うことが可能となる。
る可変利得増幅器と、入力信号の振幅レベルを検出する
レベル検出回路と、レベル検出回路の出力を遅延する遅
延回路とを設け、遅延回路の出力によって可変利得増幅
器の利得を制御するように構成したので、遅延回路を介
在させて１周期前のバースト信号の振幅レベルを可変利
得増幅器に供給して利得制御を行うことにより、バース
ト信号毎に振幅レベルが不連続に変化する受信信号に
も、正確な利得制御を行うことが可能となる。
第１図は、本発明によるAGC回路の一実施例を示すブロ
ック図、 第２図は、本発明によるAGC回路の他の実施例を示すブ
ロック図、 第３図は、周波数ホッピングを説明する波形図、 第４図は、従来のAGC回路を示すブロック図、 第５図は、遅延回路の構成の一例を示すブロック図、 第６図は、遅延回路の構成の他の例を示すブロック図で
ある。 ３……検波回路 ４……フィルター ５……可変利得アンプ ６……遅延回路 ７……サンプルホールド回路 ８……A/D変換器 ９……シフトレジスタアレイ 10……D/A変換器 11〜14……バッファ 15〜17……コンデンサー 18〜19……アナログスイッチ 20……アナログスイッチ 21〜22……インバーター
ック図、 第２図は、本発明によるAGC回路の他の実施例を示すブ
ロック図、 第３図は、周波数ホッピングを説明する波形図、 第４図は、従来のAGC回路を示すブロック図、 第５図は、遅延回路の構成の一例を示すブロック図、 第６図は、遅延回路の構成の他の例を示すブロック図で
ある。 ３……検波回路 ４……フィルター ５……可変利得アンプ ６……遅延回路 ７……サンプルホールド回路 ８……A/D変換器 ９……シフトレジスタアレイ 10……D/A変換器 11〜14……バッファ 15〜17……コンデンサー 18〜19……アナログスイッチ 20……アナログスイッチ 21〜22……インバーター
Claims (3)
- 【請求項１】入力信号を増幅する可変利得増幅器と、前
記入力信号の振幅レベルを検出するレベル検出回路と、
該レベル検出回路の出力を遅延する遅延回路とを有し、
該遅延回路の出力によって前記可変利得増幅器の利得を
制御することを特徴とするAGC回路。 - 【請求項２】前記レベル検出回路の出力をサンプルホー
ルドして前記遅延回路に供給するサンプルホールド回路
を有することを特徴とする請求項１記載のAGC回路。 - 【請求項３】前記遅延回路の遅延量を、一定周期で周波
数ホッピングを行う伝送システムの周波数ホッピング周
期としたことを特徴とする請求項１記載のAGC回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2032290A JPH0821917B2 (ja) | 1990-01-30 | 1990-01-30 | Ａｇｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2032290A JPH0821917B2 (ja) | 1990-01-30 | 1990-01-30 | Ａｇｃ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03226034A JPH03226034A (ja) | 1991-10-07 |
| JPH0821917B2 true JPH0821917B2 (ja) | 1996-03-04 |
Family
ID=12023895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2032290A Expired - Fee Related JPH0821917B2 (ja) | 1990-01-30 | 1990-01-30 | Ａｇｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821917B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2612391B2 (ja) * | 1991-09-20 | 1997-05-21 | 国際電気株式会社 | Ｔｄｍａシステム用受信機のａｇｃ回路 |
| WO2000072546A1 (en) * | 1999-05-21 | 2000-11-30 | Fujitsu Limited | Signal transmission apparatus |
-
1990
- 1990-01-30 JP JP2032290A patent/JPH0821917B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03226034A (ja) | 1991-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW520586B (en) | Selectively activatable AGC signal measurement unit | |
| EP0403247A3 (en) | Agc device for producing a gain controlled and d.c. offset removed signal | |
| CN1293498B (zh) | 码分多址接收器自动增益控制电路和码分多址解调器 | |
| KR100234931B1 (ko) | 디지탈 통신용 동기장치 | |
| JPH0821917B2 (ja) | Ａｇｃ回路 | |
| US5974083A (en) | Spread spectrum signal reception apparatus | |
| CN101527579B (zh) | 短脉冲传输信号接收机的增益控制方法及使用它的接收机 | |
| JP3982592B2 (ja) | 改良された無線受信器 | |
| JPH06260861A (ja) | 復調器 | |
| JP3125804B2 (ja) | 受信信号強度測定装置 | |
| JPH06152495A (ja) | 電力増幅効率の調整方法 | |
| WO1997023051A2 (en) | Radio apparatus | |
| JPH0227285A (ja) | サンプリング受信装置 | |
| JP2612391B2 (ja) | Ｔｄｍａシステム用受信機のａｇｃ回路 | |
| KR0164414B1 (ko) | 레이다 신호의 자동 이득 조정 장치 및 그 방법 | |
| JPH10322150A (ja) | スペクトラム拡散通信の受信装置および自動利得制御方法 | |
| JPH09284249A (ja) | 受信同期位置制御方式 | |
| KR100451709B1 (ko) | 오에프디엠(ofdm)의자동이득조정장치 | |
| JPH01149628A (ja) | 周波数ホッピング同期回路 | |
| JPH04299608A (ja) | 自動利得制御回路 | |
| JPS62162976A (ja) | 信号電力比測定回路 | |
| JPH05102939A (ja) | 時分割多重デイジタル無線通信システムの受信機 | |
| JP3739957B2 (ja) | 広ダイナミックレンジ受信レベル検出装置 | |
| SU482891A1 (ru) | Преобразователь аналогового сигнала в дискретный | |
| JPS623928Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |