JPH08220165A - Multilayer printed wiring board and manufacture thereof - Google Patents
Multilayer printed wiring board and manufacture thereofInfo
- Publication number
- JPH08220165A JPH08220165A JP7087762A JP8776295A JPH08220165A JP H08220165 A JPH08220165 A JP H08220165A JP 7087762 A JP7087762 A JP 7087762A JP 8776295 A JP8776295 A JP 8776295A JP H08220165 A JPH08220165 A JP H08220165A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- loop
- pattern
- magnetic field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000001514 detection method Methods 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 8
- 238000007747 plating Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 239000011889 copper foil Substances 0.000 claims description 2
- 238000003825 pressing Methods 0.000 claims description 2
- 238000001228 spectrum Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 51
- 238000005259 measurement Methods 0.000 description 7
- 238000009832 plasma treatment Methods 0.000 description 6
- 238000002474 experimental method Methods 0.000 description 5
- 230000005855 radiation Effects 0.000 description 4
- 230000005670 electromagnetic radiation Effects 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 2
- 230000005674 electromagnetic induction Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、多層印刷配線板および
その製造方法に関し、特に信号配線パターンの電磁気的
特性の評価に好適な構造を有した多層印刷配線板および
その製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer printed wiring board and a manufacturing method thereof, and more particularly to a multilayer printed wiring board having a structure suitable for evaluating electromagnetic characteristics of signal wiring patterns and a manufacturing method thereof. .
【０００２】[0002]
【従来の技術】情報処理関連機器の高速化・高機能化の
要求に応えるために、クロック周波数の高速化が不断に
進められている。そのため、高速パルス伝送印刷配線板
では、このクロック周波数の高速化に伴いＥＭＩ（電磁
誘導）などの放射雑音の発生が問題となっている。そこ
で、多層印刷配線板を設計し、製作した場合に、各回路
がどのように雑音を放射しているのかを定量的に測定し
評価することが必要となる。2. Description of the Related Art In order to meet the demand for higher speed and higher functionality of information processing related equipment, the speeding up of the clock frequency has been continuously promoted. Therefore, in the high-speed pulse transmission printed wiring board, the generation of radiation noise such as EMI (electromagnetic induction) becomes a problem with the increase in the clock frequency. Therefore, when a multilayer printed wiring board is designed and manufactured, it is necessary to quantitatively measure and evaluate how each circuit radiates noise.
【０００３】図９は、印刷配線板の配線パターンが放射
する電磁波の従来の検出方法を示す斜視図である。同図
に示されるように、従来の測定方法では、多層印刷配線
板１０１上に形成された外層回路パターン１０２に近接
してループアンテナ１０３を配置し、外層回路パターン
１０２に電流を供給したときの電磁放射をループアンテ
ナ１０３でピックアップし、ループアンテナが接続され
たスペクトラムアナライザ１０４にて測定して、その回
路布線上でどのような雑音が発生しているかを定量的に
検出していた。このように実印刷配線板の配線の電磁放
射を直接測定する方法に代え、評価用の印刷配線板を形
成しておき、実印刷配線板の発生する雑音を予測する技
術も知られている。FIG. 9 is a perspective view showing a conventional method of detecting an electromagnetic wave emitted by a wiring pattern of a printed wiring board. As shown in the figure, in the conventional measurement method, the loop antenna 103 is arranged in the vicinity of the outer layer circuit pattern 102 formed on the multilayer printed wiring board 101, and when a current is supplied to the outer layer circuit pattern 102. The electromagnetic radiation is picked up by the loop antenna 103 and measured by the spectrum analyzer 104 to which the loop antenna is connected to quantitatively detect what kind of noise is generated on the circuit wiring. As described above, there is also known a technique of forming a printed wiring board for evaluation and predicting noise generated by the actual printed wiring board, instead of directly measuring the electromagnetic radiation of the wiring of the actual printed wiring board.
【０００４】図１０は、このような評価用の印刷配線板
（実装実験基板）の平面図であって、これは特開平４−
１７９１８３号公報により提案されたものである。図１
０に示されるように、実装実験基板２０１に、線幅、長
さ一定で配線間隔を０．１〜０．３ｍｍの範囲で変化さ
せた平行布線パターン２１１〜２１４と、配線間隔、線
幅一定で線長を１００〜２５０ｍｍの範囲で変化させた
平行布線パターン２１５〜２１７と、線幅を０．１〜
０．３ｍｍの範囲で変化させた単独布線パターン２２０
〜２２３と、その他にラジアル布線パターン２３０〜２
３２と、シリアル布線パターン２４１〜２４３の実装実
験配線回路をレイアウトする。測定は入出力部２５０、
２５１に測定用信号を印加し、他端で配線パターン上を
通過してきた信号の電流または電圧を検出する。FIG. 10 is a plan view of such a printed wiring board (mounting experiment board) for evaluation.
It is proposed by Japanese Patent Publication No. 179183. FIG.
As shown in FIG. 0, on the mounting experiment board 201, the parallel wiring patterns 211 to 214 in which the wiring width and length are constant and the wiring interval is changed in the range of 0.1 to 0.3 mm, the wiring interval, and the line width. The parallel wiring patterns 215 to 217 in which the line length is constantly changed in the range of 100 to 250 mm and the line width is 0.1 to
Single wiring pattern 220 changed in the range of 0.3 mm
~ 223 and other radial wiring patterns 230-2
32 and the mounting experiment wiring circuit of the serial wiring patterns 241 to 243 are laid out. The measurement is performed by the input / output unit 250,
A measurement signal is applied to 251 and the current or voltage of the signal passing on the wiring pattern is detected at the other end.
【０００５】[0005]
【発明が解決しようとする課題】上述した図９に示され
た従来例では、多層印刷配線板の最外層の配線パターン
の発生するノイズについては正確に認識することができ
るが、ループアンテナを近接させることのできない内層
の配線パターンのノイズ発生状況については測定を行う
ことができなかった。In the conventional example shown in FIG. 9 described above, the noise generated in the wiring pattern of the outermost layer of the multilayer printed wiring board can be accurately recognized, but the loop antenna is placed close to it. It was not possible to measure the noise generation status of the inner layer wiring pattern, which cannot be performed.
【０００６】また、図１０に示された従来例では、実配
線パターンと評価用の配線パターンとが一致していない
ので、実配線の電磁的特性を正確に評価することはでき
ないという問題があった。特に、ループ状のアンテナは
内装されていないので、内層でのノイズの発生状況の把
握は困難であった。また、この従来例はパターンの異な
る印刷配線板の電磁的な特性を評価するには、実装実験
配線回路の接続関係を変更しなければならず、そのため
の配線の引き回しにより、回路の電磁的状態が変化する
と言う問題点もあった。Further, in the conventional example shown in FIG. 10, since the actual wiring pattern and the wiring pattern for evaluation do not match, there is a problem that the electromagnetic characteristics of the actual wiring cannot be accurately evaluated. It was In particular, since the loop-shaped antenna is not built in, it is difficult to understand the noise generation state in the inner layer. Further, in this conventional example, in order to evaluate the electromagnetic characteristics of a printed wiring board having a different pattern, it is necessary to change the connection relation of the mounting experiment wiring circuit. There was also a problem that was changed.
【０００７】本発明はこのような状況に鑑みてなされた
ものであって、その目的は、内層の配線パターンの電磁
放射状況を正確に評価することのできる多層印刷配線板
とその製造方法を提供することにある。The present invention has been made in view of such circumstances, and an object thereof is to provide a multilayer printed wiring board capable of accurately evaluating the electromagnetic radiation status of an inner layer wiring pattern and a manufacturing method thereof. To do.
【０００８】[0008]
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、内層の被検出信号回路パターンの
近傍に、該被検出信号回路パターンの配線方向とループ
面が平行になるように該被検出信号回路パターンの発生
する磁界を検出するループ回路が形成されていることを
特徴とする多層印刷配線板、が提供される。To achieve the above object, according to the present invention, the wiring direction of the detected signal circuit pattern and the loop surface are parallel to each other in the vicinity of the detected signal circuit pattern of the inner layer. A multilayer printed wiring board is provided in which a loop circuit for detecting a magnetic field generated by the detected signal circuit pattern is formed.
【０００９】また、本発明によれば、（１）片面銅張積
層板の銅箔にエッチングを施して所定の形状の導電パタ
ーンを形成する工程と、（２）プリプレグを被覆して層
間の絶縁膜を形成する工程と、（３）前記プリプレグの
一部を選択的に除去して下層の導電パターンの表面を露
出させる工程と、（４）全面にめっき層を形成しこれを
パターニングするか、あるいは、導電ペーストを印刷す
ることにより、下層の導電パターンと接続された導電パ
ターンを形成する工程と、（５）上記第（２）から上記
第（４）までの工程を１乃至複数回繰り返す工程と、を
含み、磁界検出用ループ芯線およびその一部を被覆する
同軸外被を有する多層印刷配線板の製造方法、が提供さ
れる。Further, according to the present invention, (1) a step of etching a copper foil of a single-sided copper-clad laminate to form a conductive pattern of a predetermined shape, and (2) coating a prepreg to insulate interlayers. A step of forming a film, (3) a step of selectively removing a part of the prepreg to expose the surface of the underlying conductive pattern, and (4) forming a plating layer on the entire surface and patterning it. Alternatively, a step of printing a conductive paste to form a conductive pattern connected to the lower conductive pattern, and (5) repeating the steps (2) to (4) one or more times. And a method for manufacturing a multilayer printed wiring board including a magnetic field detection loop core wire and a coaxial jacket covering a part thereof.
【００１０】[0010]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。 ［第１の実施例］図１は、本発明の第１の実施例の多層
印刷配線板の要部斜視図である。図２（ａ）〜（ｇ）
は、図１のＡ−Ａ′線での、本発明の第１の実施例の要
部の製造方法を説明するための工程順断面図であり、図
３（ａ）〜（ｇ）は、図２（ａ）〜（ｇ）に対応する工
程順平面図である。Embodiments of the present invention will now be described with reference to the drawings. [First Embodiment] FIG. 1 is a perspective view of an essential part of a multilayer printed wiring board according to a first embodiment of the present invention. 2 (a) to (g)
3A to 3G are cross-sectional views in order of the steps, for illustrating the method for manufacturing the essential part of the first embodiment of the present invention, taken along the line AA ′ in FIG. 1. It is a process order top view corresponding to Drawing 2 (a)-(g).
【００１１】図１に示されるように、第１の実施例にお
いて多層印刷配線板内に内装される磁界検出用ループ回
路２０ａは、磁界検出回路芯線１とグラウンド回路２と
から構成され、検出用ループ面３において近接回路の磁
界を検出する。磁界検出回路芯線１は、ループ状部分を
除いてグラウンド回路２により被覆されており、ここに
同軸ケーブルが構成されている。As shown in FIG. 1, in the first embodiment, a magnetic field detecting loop circuit 20a incorporated in a multilayer printed wiring board is composed of a magnetic field detecting circuit core wire 1 and a ground circuit 2 and is used for detecting. The magnetic field of the proximity circuit is detected on the loop surface 3. The magnetic field detection circuit core wire 1 is covered with a ground circuit 2 except for a loop-shaped portion, and a coaxial cable is formed here.
【００１２】この磁界検出用ループ回路２０ａは、次の
ように形成される。まず、図２（ａ）、図３（ａ）に示
すように、片面銅張積層板１０に周知のエッチング工法
を適用して、内層被検出信号回路パターンの近傍位置で
かつこれと接触しないように、この被検出信号回路パタ
ーンの配線方向と平行に磁界検出用芯線パターン１ａお
よびグラウンドパターン２ａを形成する。The magnetic field detecting loop circuit 20a is formed as follows. First, as shown in FIGS. 2A and 3A, a well-known etching method is applied to the single-sided copper-clad laminate 10 so as not to come into contact with the inner layer detected signal circuit pattern in the vicinity thereof. Then, the magnetic field detecting core wire pattern 1a and the ground pattern 2a are formed in parallel with the wiring direction of the detected signal circuit pattern.
【００１３】次に、図２（ｂ）、図３（ｂ）に示すよう
に、プリプレグ４ａを積層しキュアして絶縁層を形成し
た後、フォトレジストのマスクを形成する。そして、プ
ラズマデスミア装置においてプラズマ処理を行って非マ
スク部分のプリプレグを溶解させ、下層パターンの上層
との接続箇所のみを露出させる。Next, as shown in FIGS. 2B and 3B, prepreg 4a is laminated and cured to form an insulating layer, and then a photoresist mask is formed. Then, plasma treatment is performed in the plasma desmear device to dissolve the prepreg in the non-masked portion, and only the connection portion with the upper layer of the lower layer pattern is exposed.
【００１４】次に、図２（ｃ）、図３（ｃ）に示すよう
に、無電解めっき、電解めっきを行って全面にめっき導
電層５ａを形成する。次に、図２（ｄ）、図３（ｄ）に
示すように、不要箇所のめっき導電層５ａをエッチング
により除去して磁界検出用芯線パターン１ｂおよびグラ
ウンドパターン２ｂを形成する。そして、後に外部計測
器との接続端子となる板端箇所に、座ぐりで接続導体を
露出し易くするためのポリイミドなどからなる離型パッ
ド６を配置する。Next, as shown in FIGS. 2 (c) and 3 (c), electroless plating and electrolytic plating are performed to form a plated conductive layer 5a on the entire surface. Next, as shown in FIG. 2D and FIG. 3D, the plating conductive layer 5a in the unnecessary portions is removed by etching to form the magnetic field detecting core wire pattern 1b and the ground pattern 2b. Then, a release pad 6 made of polyimide or the like for facilitating the exposure of the connection conductor by spot facing is arranged at a plate end portion which will be a connection terminal with an external measuring instrument later.
【００１５】次に、図２（ｅ）、図３（ｅ）に示すよう
に、再度プリプレグ４ｂを積層しキュアして絶縁層を形
成し、マスクの形成とプラズマ処理により、上層との接
続箇所の導電パターンを露出させる。次に、図２
（ｆ）、図３（ｆ）に示すように、無電解めっき、電解
めっきを行って全面にめっき導電層５ｂを形成する。次
に、図２（ｇ）、図３（ｇ）に示すように、不要箇所の
めっき導電層５ｂをエッチングにより除去してグラウン
ドパターン２ｃを形成する。以上により、磁界検出ルー
プ付印刷配線板２０が作製される。Next, as shown in FIGS. 2 (e) and 3 (e), the prepreg 4b is again laminated and cured to form an insulating layer, and a mask and plasma treatment are performed to form a connection portion with an upper layer. Expose the conductive pattern of. Next, FIG.
As shown in (f) and FIG. 3 (f), electroless plating and electrolytic plating are performed to form a plated conductive layer 5b on the entire surface. Next, as shown in FIGS. 2 (g) and 3 (g), the plating conductive layer 5b at the unnecessary portion is removed by etching to form a ground pattern 2c. As described above, the printed wiring board 20 with the magnetic field detection loop is manufactured.
【００１６】次に、磁界検出ループ付印刷配線板２０を
挾んで、プリプレグ、片面印刷配線板を積層し、ホット
プレスにより加圧・加熱して一体化する。そして、最外
層の配線パターンをエッチングにより形成した後、接続
端子部の導電層を座ぐり装置や端面切削工具により削り
出して、図４に示す多層印刷配線板３０を得る。図４に
おいて、７は配線層、８は絶縁層である。Next, the printed wiring board 20 with the magnetic field detection loop is sandwiched, the prepreg and the single-sided printed wiring board are laminated, and pressed and heated by a hot press to be integrated. Then, after forming the wiring pattern of the outermost layer by etching, the conductive layer of the connection terminal portion is cut out by a spot facing device or an end face cutting tool to obtain the multilayer printed wiring board 30 shown in FIG. In FIG. 4, 7 is a wiring layer and 8 is an insulating layer.
【００１７】次に、図５を参照してこの多層印刷配線板
３０を用いた測定方法について説明する。本発明の多層
印刷配線板３０においては、測定が必要な内層被検出回
路パタ−ン７ａの近傍に、あらかじめ磁界検出用ループ
回路２０ａが形成されている。この磁界検出用ループ回
路２０ａは、最大磁界を検出できるようにそのループ面
が内層被検出回路パターン７ａと平行になるように形成
されており、その座ぐりなどにより露出された端部に
は、外部測定器との接続用端子となるＳＭＡコネクタ
（高周波用同軸コネクタ）１１が実装されている。ルー
プ回路２０ａは、このＳＭＡコネクタ１１を介して同軸
ケーブル１２により、スペクトラムアナライザ（図示な
し）に接続されている。Next, a measuring method using this multilayer printed wiring board 30 will be described with reference to FIG. In the multilayer printed wiring board 30 of the present invention, the magnetic field detection loop circuit 20a is formed in advance in the vicinity of the inner layer detected circuit pattern 7a which needs to be measured. The magnetic field detection loop circuit 20a is formed such that its loop surface is parallel to the inner layer detected circuit pattern 7a so that the maximum magnetic field can be detected, and the end exposed by the spot facing or the like is An SMA connector (high frequency coaxial connector) 11 serving as a terminal for connection with an external measuring instrument is mounted. The loop circuit 20a is connected to a spectrum analyzer (not shown) by the coaxial cable 12 via the SMA connector 11.
【００１８】そして、内層被検出回路パターン７ａに信
号電流を流し、その電流により発生する磁界を検出用ル
ープ面３に鎖交させ、その磁界により発生する磁界検出
用ループ回路２０ａの起電力量で放射ノイズの検出を行
う。このように、多層印刷配線板の内層に、同軸構造か
らなる磁界検出用ループ回路２０ａが形成されたことに
より、精度および再現性のよい計測結果を得ることがで
きる。尚、磁界検出ループ回路の大きさは測定対象の放
射ノイズレベルにより変化させられるが、通常、芯線パ
ターン１ａの幅は０．１〜０．５ｍｍ、グラウンドパタ
ーン２ａ、２ｃの幅は１〜５ｍｍ、検出用ループの面積
は１〜６ｍｍ2 が適当である。Then, a signal current is passed through the inner layer detected circuit pattern 7a, the magnetic field generated by the current is interlinked with the detection loop surface 3, and the electromotive force of the magnetic field detection loop circuit 20a generated by the magnetic field is used. Radiation noise is detected. As described above, the magnetic field detection loop circuit 20a having the coaxial structure is formed in the inner layer of the multilayer printed wiring board, so that the measurement result with good accuracy and reproducibility can be obtained. The size of the magnetic field detection loop circuit can be changed depending on the radiation noise level of the measurement target. Normally, the core wire pattern 1a has a width of 0.1 to 0.5 mm, and the ground patterns 2a and 2c have a width of 1 to 5 mm. The area of the detection loop is appropriately 1 to 6 mm 2 .
【００１９】［第２の実施例］図６は、本発明の第２の
実施例の多層印刷配線板の要部斜視図である。図７
（ａ）〜（ｆ）は、図６のＢ−Ｂ′線での、本発明の第
２の実施例の要部製造方法を説明するための工程順断面
図であり、図８（ａ）〜（ｉ）は、第２の実施例の要部
での工程順平面図である。[Second Embodiment] FIG. 6 is a perspective view of a main portion of a multilayer printed wiring board according to a second embodiment of the present invention. Figure 7
8A to 8F are cross-sectional views in order of the processes, illustrating the main part manufacturing method of the second embodiment of the present invention, taken along line BB 'in FIG. (I) is a process order top view in the principal part of a 2nd Example.
【００２０】第２の実施例の多層印刷配線板には、図６
に示すスリット付磁界検出用ループ回路４０ａが内装さ
れる。このスリット付磁界検出用ループ回路４０ａは、
磁界検出回路芯線１とグラウンド回路２によって構成さ
れる。磁界検出回路芯線１は、スリット９部を除いてシ
ールド配線または同軸外被となるグラウンド回路２によ
って被覆されている。The multilayer printed wiring board of the second embodiment has the structure shown in FIG.
The slit magnetic field detection loop circuit 40a shown in FIG. The magnetic field detection loop circuit with slit 40a is
It is composed of a magnetic field detection circuit core wire 1 and a ground circuit 2. The magnetic field detection circuit core wire 1 is covered with a shield wiring or a ground circuit 2 serving as a coaxial jacket except for the slit 9.
【００２１】このスリット付磁界検出用ループ回路は次
のように作製される。まず、図７（ａ）、図８（ａ）に
示すように、片面銅張積層板１０に周知のエッチング工
法を適用して、内層被検出信号回路パターンの近傍でか
つこれと接触することのない位置に、この被検出信号回
路パターンの配線方向と平行に走るグラウンドパターン
２ｄを形成する。このグラウンドパターンは、磁界検出
用芯線に対するシールド配線となる。このグラウンドパ
ターン２ｄ間には磁界検出のためのスリット９が設けら
れる。The magnetic field detecting loop circuit with slit is manufactured as follows. First, as shown in FIGS. 7A and 8A, a well-known etching method is applied to the single-sided copper-clad laminate 10 so that the single-sided copper-clad laminate 10 is brought into contact with the inner layer detected signal circuit pattern in the vicinity thereof. A ground pattern 2d running parallel to the wiring direction of the detected signal circuit pattern is formed at a non-existing position. This ground pattern serves as shield wiring for the magnetic field detecting core wire. A slit 9 for detecting a magnetic field is provided between the ground patterns 2d.
【００２２】次に、図７（ｂ）、図８（ｂ）に示すよう
に、プリプレグ４ｃを用いて絶縁層を形成した後、マス
クの形成とプラズマ処理により、グラウンドパターン２
ｄの上層との接続箇所を露出させる。次に、図７
（ｃ）、図８（ｃ）に示すように、めっき導電層の形成
とそのパターニングにより、磁界検出用芯線パターン１
ｃと、グラウンドパターン２ｅを形成する。Next, as shown in FIGS. 7 (b) and 8 (b), after forming an insulating layer using the prepreg 4c, a ground pattern 2 is formed by mask formation and plasma treatment.
The connection point with the upper layer of d is exposed. Next, FIG.
As shown in (c) and FIG. 8 (c), the core line pattern 1 for magnetic field detection is formed by forming and patterning the plated conductive layer.
c and the ground pattern 2e are formed.
【００２３】次に、図７（ｄ）、図８（ｄ）に示すよう
に、プリプレグ４ｄを用いてさらに絶縁層を形成した
後、マスクの形成とプラズマ処理により、磁界検出用芯
線パターン１ｃの上層との接続箇所と、グラウンドパタ
ーン２ｅ表面を露出させる。次に、図７（ｅ）、図８
（ｅ）に示すように、めっき導電層の形成とそのパター
ニングにより、磁界検出用芯線パターン１ｄと、グラウ
ンドパターン２ｆを形成する。グラウンドパターン２ｆ
の内側部分は、磁界検出用芯線に対するシールド配線と
なる。Next, as shown in FIGS. 7 (d) and 8 (d), an insulating layer is further formed by using the prepreg 4d, and then a mask and plasma treatment are performed to form the magnetic field detection core wire pattern 1c. The connection point with the upper layer and the surface of the ground pattern 2e are exposed. Next, FIG. 7 (e) and FIG.
As shown in (e), a magnetic field detecting core wire pattern 1d and a ground pattern 2f are formed by forming a plating conductive layer and patterning the plated conductive layer. Ground pattern 2f
The inner part of the is a shield wiring for the magnetic field detecting core wire.
【００２４】その後さらに、プリプレグ４ｅを用いて絶
縁層を形成し、プラズマ処理により窓明けを行い〔図８
（ｆ）〕、さらに、めっき導電層の形成とそのパターニ
ングにより、磁界検出用芯線パターン１ｅと、グラウン
ドパターン２ｇを形成する〔図８（ｇ）〕。同様に、プ
リプレグによる絶縁層の形成とその窓明けの後、めっき
導電層の形成とそのパターニングにより、磁界検出用芯
線パターン１ｆと、グラウンドパターン２ｈを形成する
〔図８（ｈ）〕。そして、端部に離型パッド（図示な
し）を配置する。After that, an insulating layer is further formed by using the prepreg 4e, and a window is opened by plasma treatment [FIG.
(F)] Further, a magnetic field detecting core wire pattern 1e and a ground pattern 2g are formed by forming and patterning a plated conductive layer [FIG. 8 (g)]. Similarly, after forming an insulating layer with a prepreg and opening the window, a plated conductive layer is formed and patterned to form a magnetic field detection core wire pattern 1f and a ground pattern 2h [FIG. 8 (h)]. Then, a release pad (not shown) is arranged at the end.
【００２５】その後さらに、プリプレグを用いて絶縁層
を形成し、プラズマ処理により窓明けを行った後、めっ
き導電層の形成とそのパターニングにより、グラウンド
パターン２ｉを形成すれば、図７（ｆ）、図８（ｉ）に
示すように、磁界検出ループ付印刷配線板４０の作製が
完了する。After that, an insulating layer is further formed by using a prepreg, a window is opened by plasma treatment, and then a ground pattern 2i is formed by forming a plating conductive layer and patterning it. As shown in FIG. 8I, the production of the printed wiring board 40 with the magnetic field detection loop is completed.
【００２６】その後、図４に示した場合と同様に、この
磁界検出用ループ付印刷配線板４０の上下面にプリプレ
グと他の印刷配線板とを積層し、加熱・加圧により一体
化する。そして、最外層の配線パターンを形成し、座ぐ
りなどを行ってループ付磁界検出用ループ回路の端部を
露出させて、本実施例による多層印刷配線板の製作を完
了する。Thereafter, similarly to the case shown in FIG. 4, a prepreg and another printed wiring board are laminated on the upper and lower surfaces of the printed wiring board 40 with the magnetic field detecting loop, and integrated by heating and pressing. Then, the wiring pattern of the outermost layer is formed, and spot facing or the like is performed to expose the end portion of the loop circuit for detecting a magnetic field with a loop, and the manufacture of the multilayer printed wiring board according to this embodiment is completed.
【００２７】この第２の実施例では、同軸構造範囲が多
く、またノイズ低減回路となるシールド配線を含んでお
り、さらに芯線がスリット９を介してのみ磁界と鎖交す
ることができるので、不要なノイズを拾うことなく必要
な磁界成分のみを計測することができる。尚、磁界検出
ループ回路の大きさは測定対象の放射ノイズレベルによ
り変化させられるが、通常、芯線パターン１ｃの幅は
０．１〜０．５ｍｍ、グラウンドパターン２ｄ、２ｇの
幅は１〜５ｍｍ、スリット幅は１〜２ｍｍ、検出用ルー
プの面積は１〜６ｍｍ2 が適当である。In the second embodiment, the coaxial structure has a large range and includes the shield wiring which serves as a noise reduction circuit. Further, since the core wire can interlink with the magnetic field only through the slit 9, it is unnecessary. Only the necessary magnetic field component can be measured without picking up noise. The size of the magnetic field detection loop circuit can be changed depending on the radiation noise level of the measurement target, but normally, the width of the core wire pattern 1c is 0.1 to 0.5 mm, the width of the ground patterns 2d and 2g is 1 to 5 mm, A slit width of 1 to 2 mm and a detection loop area of 1 to 6 mm 2 are suitable.
【００２８】［実施例の変更］以上好ましい実施例につ
いて説明したが、本発明はこれら実施例に限定されるも
のではなく、特許請求の範囲に記載された範囲内におい
て各種の変更が可能である。例えば、実施例では、プリ
プレグにより形成された絶縁層上にめっきとエッチング
により上層のパターンを形成していたが、この方法に代
え、導電ペーストを用いて印刷法により導電パターンを
形成するようにしてもよい。また、本発明は、樹脂系の
多層印刷配線板ばかりでなく、セラミック多層印刷配線
板のような無機系の多層印刷配線板にも適用が可能なも
のである。[Modifications of Embodiments] The preferred embodiments have been described above, but the present invention is not limited to these embodiments, and various modifications can be made within the scope of the claims. . For example, in the example, the upper layer pattern was formed by plating and etching on the insulating layer formed by the prepreg, but instead of this method, a conductive pattern is formed by a printing method using a conductive paste. Good. The present invention can be applied not only to resin-based multilayer printed wiring boards but also to inorganic multilayer printed wiring boards such as ceramic multilayer printed wiring boards.
【００２９】[0029]
【発明の効果】以上説明したように、本発明による多層
印刷配線板は、ノイズ発生源となる内層の被検出信号回
路パターンに近接して、磁界検出用ループ回路を設けた
ものであるので、従来、測定が困難であった内層パター
ンのノイズ発生状況を、再現性よく検出することが可能
になる。また、本発明によれば、対象となる被検出信号
回路パターンに近接して微小ループを形成できるため、
高密度に内層に配線された回路から放射されるノイズに
ついても精度よく検出することが可能になる。As described above, the multilayer printed wiring board according to the present invention is provided with the magnetic field detecting loop circuit in the vicinity of the detected signal circuit pattern in the inner layer which is a noise source. It is possible to detect with high reproducibility the noise occurrence situation of the inner layer pattern, which has been difficult to measure conventionally. Further, according to the present invention, it is possible to form a minute loop in the vicinity of the target detected signal circuit pattern,
It is also possible to accurately detect noise radiated from a circuit that is densely wired in the inner layer.
【図１】本発明の第１の実施例の要部斜視図。FIG. 1 is a perspective view of a main part of a first embodiment of the present invention.
【図２】本発明の第１の実施例の製造方法を説明するた
めの工程順断面図。2A to 2C are cross-sectional views in order of the processes, for illustrating the manufacturing method according to the first embodiment of the present invention.
【図３】本発明の第１の実施例の製造方法を説明するた
めの工程順平面図。FIG. 3 is a plan view of a step order for explaining the manufacturing method according to the first embodiment of the present invention.
【図４】本発明の第１の実施例を示す断面図。FIG. 4 is a sectional view showing the first embodiment of the present invention.
【図５】本発明の第１の実施例についての測定実施状況
を示す透視斜視図。FIG. 5 is a perspective view showing a measurement implementation state of the first embodiment of the present invention.
【図６】本発明の第２の実施例の要部斜視図。FIG. 6 is a perspective view of a main part of a second embodiment of the present invention.
【図７】本発明の第２の実施例の製造方法を説明するた
めの工程順断面図。7A to 7C are cross-sectional views in order of the processes, for illustrating a manufacturing method according to the second embodiment of the present invention.
【図８】本発明の第２の実施例の製造方法を説明するた
めの工程順平面図。FIG. 8 is a plan view of a step order for explaining the manufacturing method according to the second embodiment of the present invention.
【図９】第１の従来例についての測定実施状況を示す斜
視図。FIG. 9 is a perspective view showing a measurement implementation state of a first conventional example.
【図１０】第２の従来例の平面図。FIG. 10 is a plan view of a second conventional example.
１ 磁界検出回路芯線 １ａ〜１ｆ 磁界検出用芯線パターン ２ グラウンド回路 ２ａ〜２ｉ グラウンドパターン ３ 検出用ループ面 ４ａ〜４ｅ プリプレグ ５ａ、５ｂ めっき導電層 ６ 離型パッド ７ 配線層 ７ａ 内層被検出回路パターン ８ 絶縁層 ９ スリット １０ 片面銅張積層板 １１ ＳＭＡコネクタ １２ 同軸ケーブル ２０ 磁界検出ループ付印刷配線板 ２０ａ 磁界検出用ループ回路 ３０ 多層印刷配線板 ４０ 磁界検出ループ付印刷配線板 ４０ａ スリット付磁界検出用ループ回路 １０１ 多層印刷配線板 １０２ 外層回路パターン １０３ ループアンテナ １０４ スペクトラムアナライザ ２０１ 実装実験基板 ２１１〜２１７ 平行布線パターン ２２０〜２２３ 単独布線パターン ２３０〜２３２ ラジアル布線パターン ２４１〜２４３ シリアル布線パターン ２５０、２５１ 入出力部 DESCRIPTION OF SYMBOLS 1 magnetic field detection circuit core wire 1a to 1f magnetic field detection core wire pattern 2 ground circuit 2a to 2i ground pattern 3 detection loop surface 4a to 4e prepreg 5a, 5b plated conductive layer 6 release pad 7 wiring layer 7a inner layer detected circuit pattern 8 Insulating layer 9 Slit 10 Single-sided copper clad laminate 11 SMA connector 12 Coaxial cable 20 Printed wiring board with magnetic field detection loop 20a Magnetic field detection loop circuit 30 Multilayer printed wiring board 40 Printed wiring board with magnetic field detection loop 40a Magnetic field detection loop with slit Circuit 101 Multilayer printed wiring board 102 Outer layer circuit pattern 103 Loop antenna 104 Spectrum analyzer 201 Mounting experiment board 211-217 Parallel wiring pattern 220-223 Single wiring pattern 230-232 Radial wiring pattern 241-243 Siri Le wiring patterns 250 and 251 input-output unit
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/46 Ｇ０１Ｒ 31/28 Ｚ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Office reference number FI technical display location H05K 3/46 G01R 31/28 Z
Claims (5)
に、該被検出信号回路パターンの配線方向とループ面が
平行になるように該被検出信号回路パターンの発生する
磁界を検出するループ回路が形成されていることを特徴
とする多層印刷配線板。1. A loop circuit for detecting a magnetic field generated by the detected signal circuit pattern in the vicinity of the detected signal circuit pattern on the inner layer so that a wiring direction of the detected signal circuit pattern and a loop surface are parallel to each other. A multilayer printed wiring board characterized by being formed.
を形成している部分を除いて同軸外被により被覆されて
いることを特徴とする請求項１記載の多層印刷配線板。2. The multilayer printed wiring board according to claim 1, wherein the loop core wire of the loop circuit is covered with a coaxial jacket except for a portion forming a loop.
部の一部にスリット状に設けられた露出部を除いてシー
ルド配線および同軸外被により被覆されていることを特
徴とする請求項１記載の多層印刷配線板。3. The loop core wire of the loop circuit is covered by a shield wiring and a coaxial jacket except for an exposed portion provided in a slit shape in a part of the loop portion. Multilayer printed wiring board.
グを施して所定の形状の導電パターンを形成する工程
と、 （２）プリプレグを被覆して層間の絶縁膜を形成する工
程と、 （３）前記プリプレグの一部を選択的に除去して下層の
導電パターンの表面を露出させる工程と、 （４）全面にめっき層を形成しこれをパターニングする
か、あるいは、導電ペーストを印刷することにより、下
層の導電パターンと接続された導電パターンを形成する
工程と、 （５）上記第（２）から上記第（４）までの工程を１乃
至複数回繰り返す工程と、を含み、磁界検出用ループ芯
線およびその一部を被覆する同軸外被を有する多層印刷
配線板の製造方法。4. A step of: (1) etching a copper foil of a single-sided copper-clad laminate to form a conductive pattern having a predetermined shape; and (2) a step of covering a prepreg to form an insulating film between layers. (3) a step of selectively removing a part of the prepreg to expose the surface of the underlying conductive pattern, and (4) forming a plating layer on the entire surface and patterning it, or printing a conductive paste. The step of forming a conductive pattern connected to the conductive pattern of the lower layer, and (5) repeating the steps (2) to (4) one to a plurality of times. A method for manufacturing a multilayer printed wiring board having a detection loop core wire and a coaxial jacket covering a part thereof.
経ることにより形成された磁界検出用ループを有する印
刷配線板の上下面に、プリプレグを介して他の印刷配線
板を適宜枚数重ね、加圧・加熱により一体化することを
特徴とする請求項４記載の多層印刷配線板の製造方法。5. Another printed wiring board is appropriately provided on the upper and lower surfaces of the printed wiring board having a magnetic field detection loop formed by going through the steps (1) to (5), via a prepreg. The method for manufacturing a multilayer printed wiring board according to claim 4, wherein the plurality of printed wiring boards are integrated by stacking them and applying pressure and heat.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7087762A JP2842290B2 (en) | 1995-02-16 | 1995-02-16 | Multilayer printed wiring board and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7087762A JP2842290B2 (en) | 1995-02-16 | 1995-02-16 | Multilayer printed wiring board and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08220165A true JPH08220165A (en) | 1996-08-30 |
| JP2842290B2 JP2842290B2 (en) | 1998-12-24 |
Family
ID=13923971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7087762A Expired - Fee Related JP2842290B2 (en) | 1995-02-16 | 1995-02-16 | Multilayer printed wiring board and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2842290B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020085646A (en) * | 2018-11-26 | 2020-06-04 | Ｎｅｃプラットフォームズ株式会社 | Power failure abnormal condition detection device and power failure abnormal condition detection method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62237363A (en) * | 1986-03-27 | 1987-10-17 | ノーザン・テレコム・リミテッド | Electromagnetic radiation inspection method and device |
-
1995
- 1995-02-16 JP JP7087762A patent/JP2842290B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62237363A (en) * | 1986-03-27 | 1987-10-17 | ノーザン・テレコム・リミテッド | Electromagnetic radiation inspection method and device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020085646A (en) * | 2018-11-26 | 2020-06-04 | Ｎｅｃプラットフォームズ株式会社 | Power failure abnormal condition detection device and power failure abnormal condition detection method |
| WO2020110465A1 (en) * | 2018-11-26 | 2020-06-04 | Ｎｅｃプラットフォームズ株式会社 | Device for detecting abnormal state when power supply is cut off and method for detecting abnormal state when power supply is cut off |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2842290B2 (en) | 1998-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5915753A (en) | Method of producing a high-density printed wiring board for mounting | |
| CA2454289C (en) | High speed circuit board and method for fabrication | |
| US20040194303A1 (en) | Method of fabricating multi-layered printed circuit board | |
| CN116033651B (en) | Circuit board and its manufacturing method | |
| TW200810653A (en) | Circuit board provided and transmission device with the same mounted | |
| US20060029726A1 (en) | Method of fabricating PCB in parallel manner | |
| JP2002111233A (en) | Printed wiring board and method of manufacturing the same | |
| US6924712B2 (en) | Semi-suspended coplanar waveguide on a printed circuit board | |
| JP2000353760A (en) | Method for manufacturing relay substrate for mounting semiconductor element | |
| US7061095B2 (en) | Printed circuit board conductor channeling | |
| US6943447B2 (en) | Thin film multi-layer wiring substrate having a coaxial wiring structure in at least one layer | |
| JP2842290B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
| JPH1168313A (en) | Printed wiring board | |
| EP1187514A2 (en) | Printed wiring board | |
| JP3414379B2 (en) | Metal foil-clad laminate containing inner layer circuit, printed wiring board, and method of manufacturing the same | |
| JP3979086B2 (en) | Semiconductor circuit inspection jig | |
| JP2001358464A (en) | Build-up printed wiring board and method of manufacturing the same | |
| JP7049975B2 (en) | Wiring board and wiring board inspection method | |
| JP3048360B1 (en) | Double-sided printed wiring board and method for manufacturing the same | |
| JP4613671B2 (en) | Multilayer wiring board manufacturing method and multiwire wiring board manufacturing method | |
| JP4026437B2 (en) | Coaxial line built-in multilayer wiring circuit board and manufacturing method thereof | |
| CA1055164A (en) | Multilayer circuit board | |
| JP2003273516A (en) | Sequential multilayer wiring board and method of manufacturing the same | |
| JP3432534B2 (en) | Printed wiring board | |
| JP2004214393A (en) | Method for producing multilayer wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |