JPH08220193A - 半導体試験装置のピン・エレクトロニクス制御回路 - Google Patents
半導体試験装置のピン・エレクトロニクス制御回路Info
- Publication number
- JPH08220193A JPH08220193A JP7049048A JP4904895A JPH08220193A JP H08220193 A JPH08220193 A JP H08220193A JP 7049048 A JP7049048 A JP 7049048A JP 4904895 A JP4904895 A JP 4904895A JP H08220193 A JPH08220193 A JP H08220193A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- data
- pin
- memory
- pin electronics
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 230000004044 response Effects 0.000 claims description 2
- 230000006870 function Effects 0.000 abstract description 36
- 238000010586 diagram Methods 0.000 description 7
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 リニアライザ機能、タイマ機能及びピングル
ープ処理機能を、規模の小さい回路で機能させ、小型化
した半導体試験装置のピン・エレクトロニクス制御回路
を実現する。 【構成】 各機能を達成するためのデータを記憶させる
設定用テーブルを持ったメモリ１１を設け、演算能力、
タイミング制御能力、グループ化処理能力、メモリ１１
からＤ／Ａ変換器への書き込み能力を持ったＤＳＰ１１
を設け、メモリ１１のデータを入力・保持し、アナログ
データに変換して各ピン・エレクトロニクスの電圧及び
電流の設定を全てのピンにおいて制御するための複数の
Ｄ／Ａ変換器を設けている。別の構成として、１個のピ
ン・エレクトロニクスに対応した複数のＤ／Ａ変換器を
設け、ピン毎に保持するように複数のサンプルホールド
回路１４を設ける。更に別の構成として、１個のＤ／Ａ
変換器１３を設け、各設定毎に保持する複数のサンプル
ホールド回路１４を設ける。
ープ処理機能を、規模の小さい回路で機能させ、小型化
した半導体試験装置のピン・エレクトロニクス制御回路
を実現する。 【構成】 各機能を達成するためのデータを記憶させる
設定用テーブルを持ったメモリ１１を設け、演算能力、
タイミング制御能力、グループ化処理能力、メモリ１１
からＤ／Ａ変換器への書き込み能力を持ったＤＳＰ１１
を設け、メモリ１１のデータを入力・保持し、アナログ
データに変換して各ピン・エレクトロニクスの電圧及び
電流の設定を全てのピンにおいて制御するための複数の
Ｄ／Ａ変換器を設けている。別の構成として、１個のピ
ン・エレクトロニクスに対応した複数のＤ／Ａ変換器を
設け、ピン毎に保持するように複数のサンプルホールド
回路１４を設ける。更に別の構成として、１個のＤ／Ａ
変換器１３を設け、各設定毎に保持する複数のサンプル
ホールド回路１４を設ける。
Description
【０００１】
【産業上の利用分野】本発明は、ピン・エレクトロニク
スに供給する電圧値及び電流値、電圧及び電流を供給す
るタイミング、同じ電圧及び同じ電流を同じタイミング
で供給するピングループ処理を制御する半導体試験装置
のピン・エレクトロニクス制御回路に関するものであ
る。
スに供給する電圧値及び電流値、電圧及び電流を供給す
るタイミング、同じ電圧及び同じ電流を同じタイミング
で供給するピングループ処理を制御する半導体試験装置
のピン・エレクトロニクス制御回路に関するものであ
る。
【０００２】
【従来の技術】図４にピン・エレクトロニクスの基本回
路を示す。ピン・エレクトロニクスは、被試験デバイス
（ＤＵＴ）の各ピンと接続される、そのピン専用の計測
用回路であり、ピンを電気的に駆動するドライバ、ピン
の出力電圧を比較検出するコンパレータ、定電流を供給
しターミネータとして機能する定電流源などで構成され
る。
路を示す。ピン・エレクトロニクスは、被試験デバイス
（ＤＵＴ）の各ピンと接続される、そのピン専用の計測
用回路であり、ピンを電気的に駆動するドライバ、ピン
の出力電圧を比較検出するコンパレータ、定電流を供給
しターミネータとして機能する定電流源などで構成され
る。
【０００３】ピン・エレクトロニクスに供給する電圧値
ＶOH、ＶOL、ＶIH、ＶIL、ＶTT及び電流値ＩH 、Ｉ
L は、図５に示すピン・エレクトロニクス制御回路によ
ってそれぞれ個別に制御される。図５に示すピン・エレ
クトロニクス制御回路は、基本となる電圧を示すデジタ
ルデータであるＤＡＴＡを入力・保持し、アナログデー
タに変換するＤ／Ａ変換器５３と、Ｄ／Ａ変換器５３の
増幅器により得られる電圧の増加率を示すデジタルデー
タであるＧＡＩＮを入力・保持し、アナログデータに変
換してＤ／Ａ変換器５３に入力し電圧の増加率を制御す
るＤ／Ａ変換器５２と、ピン・エレクトロニクスにおい
て所望する電圧値及び電流値を得るためにあらかじめ一
定量の値を加え、または引いておく電圧を示すデジタル
データであるＯＦＦＳＥＴを入力・保持し、アナログデ
ータに変換するＤ／Ａ変換器５４と、上記各Ｄ／Ａ変換
器に入力するデジタルデータを記憶したメモリ５０と、
メモリ５０のデジタルデータを上記各Ｄ／Ａ変換器５
２、５３、５４に書き込み制御するコントロール部５１
と、Ｄ／Ａ変換器５３のアナログ出力とＤ／Ａ変換器５
４のアナログ出力とを入力として、２入力を加算して出
力する演算増幅器５５とで構成される。ここで、演算増
幅器５５の出力ＶO は、ＶO ＝ＧＡＩＮ×ＤＡＴＡ＋Ｏ
ＦＦＳＥＴとなる。また、ピン・エレクトロニクスに供
給する電圧及び電流の変化のタイミングは、ソフトで計
数し、コントロール部５１にタイミング信号を送ること
で制御している。
ＶOH、ＶOL、ＶIH、ＶIL、ＶTT及び電流値ＩH 、Ｉ
L は、図５に示すピン・エレクトロニクス制御回路によ
ってそれぞれ個別に制御される。図５に示すピン・エレ
クトロニクス制御回路は、基本となる電圧を示すデジタ
ルデータであるＤＡＴＡを入力・保持し、アナログデー
タに変換するＤ／Ａ変換器５３と、Ｄ／Ａ変換器５３の
増幅器により得られる電圧の増加率を示すデジタルデー
タであるＧＡＩＮを入力・保持し、アナログデータに変
換してＤ／Ａ変換器５３に入力し電圧の増加率を制御す
るＤ／Ａ変換器５２と、ピン・エレクトロニクスにおい
て所望する電圧値及び電流値を得るためにあらかじめ一
定量の値を加え、または引いておく電圧を示すデジタル
データであるＯＦＦＳＥＴを入力・保持し、アナログデ
ータに変換するＤ／Ａ変換器５４と、上記各Ｄ／Ａ変換
器に入力するデジタルデータを記憶したメモリ５０と、
メモリ５０のデジタルデータを上記各Ｄ／Ａ変換器５
２、５３、５４に書き込み制御するコントロール部５１
と、Ｄ／Ａ変換器５３のアナログ出力とＤ／Ａ変換器５
４のアナログ出力とを入力として、２入力を加算して出
力する演算増幅器５５とで構成される。ここで、演算増
幅器５５の出力ＶO は、ＶO ＝ＧＡＩＮ×ＤＡＴＡ＋Ｏ
ＦＦＳＥＴとなる。また、ピン・エレクトロニクスに供
給する電圧及び電流の変化のタイミングは、ソフトで計
数し、コントロール部５１にタイミング信号を送ること
で制御している。
【０００４】
【発明が解決しようとする課題】ピン・エレクトロニク
スに対する制御機能としては、上記のように電圧値及び
電流値の制御をするリニアライザ機能、電圧及び電流の
変化のタイミングを制御するタイマ機能の他、電圧値、
電流値及びそのタイミングが同一設定のものをグループ
化して制御するピングループ処理機能が要求されてい
る。以上の要求を従来の回路方式で実現しようとする
と、タイマ機能の場合においては図６のように、ピング
ループ処理機能の場合においては図７のようになる。
スに対する制御機能としては、上記のように電圧値及び
電流値の制御をするリニアライザ機能、電圧及び電流の
変化のタイミングを制御するタイマ機能の他、電圧値、
電流値及びそのタイミングが同一設定のものをグループ
化して制御するピングループ処理機能が要求されてい
る。以上の要求を従来の回路方式で実現しようとする
と、タイマ機能の場合においては図６のように、ピング
ループ処理機能の場合においては図７のようになる。
【０００５】図６はタイマ機能を実現する回路例であ
る。この回路は、図５において記述した回路構成に加え
て、ピン・エレクトロニクスに供給する電圧及び電流の
変化のタイミングを示すデジタルデータであるタイマデ
ータを入力し、コントロール部５１にタイミング信号を
出力するタイマＩＣ６１を追加することで実現できる。
図７はピングループ処理機能を実現する回路例である。
この回路は、図５において記述した回路構成に加えて、
電圧値、電流値及びそのタイミングが同一設定のピン・
エレクトロニクスをグループ化して制御するため、デジ
タルデータであるグループデータを入力し、複数のピン
に対応した各ピン・エレクトロニクス制御回路のコント
ロール部５１にピングループ化制御信号を出力するグル
ープメモリ６０を追加することで実現できる。
る。この回路は、図５において記述した回路構成に加え
て、ピン・エレクトロニクスに供給する電圧及び電流の
変化のタイミングを示すデジタルデータであるタイマデ
ータを入力し、コントロール部５１にタイミング信号を
出力するタイマＩＣ６１を追加することで実現できる。
図７はピングループ処理機能を実現する回路例である。
この回路は、図５において記述した回路構成に加えて、
電圧値、電流値及びそのタイミングが同一設定のピン・
エレクトロニクスをグループ化して制御するため、デジ
タルデータであるグループデータを入力し、複数のピン
に対応した各ピン・エレクトロニクス制御回路のコント
ロール部５１にピングループ化制御信号を出力するグル
ープメモリ６０を追加することで実現できる。
【０００６】リニアライザ機能、タイマ機能及びピング
ループ処理機能は、上記回路によって実現可能である。
しかし、これを各ピン毎にそれぞれ上記全ての機能を構
成すると、回路規模が非常に大きくなり、現実的でな
い。本発明は、リニアライザ機能、タイマ機能及びピン
グループ処理機能を、規模の小さい回路で機能させ、小
型化した半導体試験装置のピン・エレクトロニクス制御
回路を実現することを目的としている。
ループ処理機能は、上記回路によって実現可能である。
しかし、これを各ピン毎にそれぞれ上記全ての機能を構
成すると、回路規模が非常に大きくなり、現実的でな
い。本発明は、リニアライザ機能、タイマ機能及びピン
グループ処理機能を、規模の小さい回路で機能させ、小
型化した半導体試験装置のピン・エレクトロニクス制御
回路を実現することを目的としている。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明のピン・エレクトロニクス制御回路において
は、次のように構成している。つまり、基本となる電圧
を示すＤＡＴＡと、基本となる電圧の増加率を示すＧＡ
ＩＮと、あらかじめ一定量の値を加え、または引いてお
く電圧を示すＯＦＦＳＥＴと、ピン・エレクトロニクス
に供給する電圧及び電流の変化のタイミングを示すタイ
マデータと、電圧値、電流値及びそのタイミングが同一
設定のピン・エレクトロニクスをグループ化して示すグ
ループデータとを、各ピンの電圧及び電流の設定毎に区
別できるようにデータとして記憶させる設定用テーブル
を持ったメモリ１１を設けている。そして、ＧＡＩＮ×
ＤＡＴＡ＋ＯＦＦＳＥＴの演算能力を持ち、一定時間毎
にカウンタを動作してメモリ１１から読み出したタイマ
データと比較してＤ／Ａ変換器に書き込むタイミングを
制御し、外部からの割り込み信号（ＩＲＱ）に反応して
メモリ１１から読み出したグループデータにより複数の
ピン・エレクトロニクスをグループ化して制御し、メモ
リ１１に記憶されているデータを制御部４２から出力す
る制御信号によって少なくとも１個のＤ／Ａ変換器に書
き込むデジタル・シグナル・プロセッサ（ＤＳＰ）１１
を設けている。更に、メモリ１１のデータを入力・保持
し、アナログデータに変換して各ピン・エレクトロニク
スの電圧及び電流の設定を全てのピンにおいて制御する
ための複数のＤ／Ａ変換器２３、２４を設けている。
に、本発明のピン・エレクトロニクス制御回路において
は、次のように構成している。つまり、基本となる電圧
を示すＤＡＴＡと、基本となる電圧の増加率を示すＧＡ
ＩＮと、あらかじめ一定量の値を加え、または引いてお
く電圧を示すＯＦＦＳＥＴと、ピン・エレクトロニクス
に供給する電圧及び電流の変化のタイミングを示すタイ
マデータと、電圧値、電流値及びそのタイミングが同一
設定のピン・エレクトロニクスをグループ化して示すグ
ループデータとを、各ピンの電圧及び電流の設定毎に区
別できるようにデータとして記憶させる設定用テーブル
を持ったメモリ１１を設けている。そして、ＧＡＩＮ×
ＤＡＴＡ＋ＯＦＦＳＥＴの演算能力を持ち、一定時間毎
にカウンタを動作してメモリ１１から読み出したタイマ
データと比較してＤ／Ａ変換器に書き込むタイミングを
制御し、外部からの割り込み信号（ＩＲＱ）に反応して
メモリ１１から読み出したグループデータにより複数の
ピン・エレクトロニクスをグループ化して制御し、メモ
リ１１に記憶されているデータを制御部４２から出力す
る制御信号によって少なくとも１個のＤ／Ａ変換器に書
き込むデジタル・シグナル・プロセッサ（ＤＳＰ）１１
を設けている。更に、メモリ１１のデータを入力・保持
し、アナログデータに変換して各ピン・エレクトロニク
スの電圧及び電流の設定を全てのピンにおいて制御する
ための複数のＤ／Ａ変換器２３、２４を設けている。
【０００８】また、別の構成として、上記のように各ピ
ン・エレクトロニクスの電圧及び電流の設定を全てのピ
ンにおいて制御するための複数のＤ／Ａ変換器２３、２
４を設けたのに換えて、メモリ１１のデータを入力・保
持し、アナログデータに変換して１個のピン・エレクト
ロニクスに供給する電圧値及び電流値を設定する複数の
Ｄ／Ａ変換器２１、２２を設け、それぞれのＤ／Ａ変換
器２１、２２の出力電圧をピン毎に保持するように制御
部３２で制御する複数のサンプルホールド回路１４を設
けている。
ン・エレクトロニクスの電圧及び電流の設定を全てのピ
ンにおいて制御するための複数のＤ／Ａ変換器２３、２
４を設けたのに換えて、メモリ１１のデータを入力・保
持し、アナログデータに変換して１個のピン・エレクト
ロニクスに供給する電圧値及び電流値を設定する複数の
Ｄ／Ａ変換器２１、２２を設け、それぞれのＤ／Ａ変換
器２１、２２の出力電圧をピン毎に保持するように制御
部３２で制御する複数のサンプルホールド回路１４を設
けている。
【０００９】更に別の構成として、上記のように各ピン
・エレクトロニクスの電圧及び電流の設定を全てのピン
において制御するための複数のＤ／Ａ変換器２３、２４
を設けたのに換えて、メモリ１１のデータを入力・保持
し、アナログデータに変換してピン・エレクトロニクス
に供給する電圧値及び電流値を１個づつ設定する１個の
Ｄ／Ａ変換器１３を設け、そのＤ／Ａ変換器１３の出力
電圧を各ピンの各設定毎に保持するように制御部１２で
制御する複数のサンプルホールド回路１４を設けてい
る。
・エレクトロニクスの電圧及び電流の設定を全てのピン
において制御するための複数のＤ／Ａ変換器２３、２４
を設けたのに換えて、メモリ１１のデータを入力・保持
し、アナログデータに変換してピン・エレクトロニクス
に供給する電圧値及び電流値を１個づつ設定する１個の
Ｄ／Ａ変換器１３を設け、そのＤ／Ａ変換器１３の出力
電圧を各ピンの各設定毎に保持するように制御部１２で
制御する複数のサンプルホールド回路１４を設けてい
る。
【００１０】
【作用】上記のように構成されたピン・エレクトロニク
ス制御回路においては、Ｄ／Ａ変換器の数を大幅に減少
することができ、目的とするリニアライザ機能、タイマ
機能及びピングループ処理機能を規模の小さい回路で機
能させる作用がある。その結果、半導体試験装置を小型
化することができる。
ス制御回路においては、Ｄ／Ａ変換器の数を大幅に減少
することができ、目的とするリニアライザ機能、タイマ
機能及びピングループ処理機能を規模の小さい回路で機
能させる作用がある。その結果、半導体試験装置を小型
化することができる。
【００１１】
（実施例１）図１に本発明の一実施例を示す。この回路
は、基本となる電圧を示すＤＡＴＡと、基本となる電圧
の増加率を示すＧＡＩＮと、あらかじめ一定量の値を加
え、または引いておく電圧を示すＯＦＦＳＥＴと、ピン
・エレクトロニクスに供給する電圧及び電流の変化のタ
イミングを示すタイマデータと、電圧値、電流値及びそ
のタイミングが同一設定のピン・エレクトロニクスをグ
ループ化して示すグループデータとを、各ピンの電圧及
び電流の設定毎に区別できるようにデータとして記憶さ
せる設定用テーブルを持ったメモリ１１を設け、ＧＡＩ
Ｎ×ＤＡＴＡ＋ＯＦＦＳＥＴの演算能力を持ち、一定時
間毎にカウンタを動作してメモリ１１から読み出したタ
イマデータと比較してＤ／Ａ変換器に書き込むタイミン
グを制御し、外部からの割り込み信号（ＩＲＱ）に反応
してメモリ１１から読み出したグループデータにより複
数のピン・エレクトロニクスをグループ化して制御し、
メモリ１１に記憶されているデータを制御部４２から出
力する制御信号によって少なくとも１個のＤ／Ａ変換器
に書き込むデジタル・シグナル・プロセッサ（ＤＳＰ）
１０を設け、メモリ１１のデータを入力・保持し、アナ
ログデータに変換して各ピン・エレクトロニクスの電圧
及び電流の設定を全てのピンにおいて制御するための複
数のＤ／Ａ変換器２３、２４を設けて構成される。
は、基本となる電圧を示すＤＡＴＡと、基本となる電圧
の増加率を示すＧＡＩＮと、あらかじめ一定量の値を加
え、または引いておく電圧を示すＯＦＦＳＥＴと、ピン
・エレクトロニクスに供給する電圧及び電流の変化のタ
イミングを示すタイマデータと、電圧値、電流値及びそ
のタイミングが同一設定のピン・エレクトロニクスをグ
ループ化して示すグループデータとを、各ピンの電圧及
び電流の設定毎に区別できるようにデータとして記憶さ
せる設定用テーブルを持ったメモリ１１を設け、ＧＡＩ
Ｎ×ＤＡＴＡ＋ＯＦＦＳＥＴの演算能力を持ち、一定時
間毎にカウンタを動作してメモリ１１から読み出したタ
イマデータと比較してＤ／Ａ変換器に書き込むタイミン
グを制御し、外部からの割り込み信号（ＩＲＱ）に反応
してメモリ１１から読み出したグループデータにより複
数のピン・エレクトロニクスをグループ化して制御し、
メモリ１１に記憶されているデータを制御部４２から出
力する制御信号によって少なくとも１個のＤ／Ａ変換器
に書き込むデジタル・シグナル・プロセッサ（ＤＳＰ）
１０を設け、メモリ１１のデータを入力・保持し、アナ
ログデータに変換して各ピン・エレクトロニクスの電圧
及び電流の設定を全てのピンにおいて制御するための複
数のＤ／Ａ変換器２３、２４を設けて構成される。
【００１２】リニアライザ機能を動作させる場合、ＤＳ
Ｐ１０は、各ピンのピン・エレクトロニクスに供給する
電圧値ＶOH、ＶOL、ＶIH、ＶIL、ＶTT及び電流値ＩH 、
ＩLをそれぞれ設定するため、各設定毎に記憶されてい
るメモリ１１の設定用テーブルからＧＡＩＮ、ＤＡＴＡ
及びＯＦＦＳＥＴの各データを読み出す。そして、ＧＡ
ＩＮ×ＤＡＴＡ＋ＯＦＦＳＥＴの演算を行い、その結果
を各設定用のＤ／Ａ変換器２３、２４に書き込み、各ピ
ンの電圧値及び電流値を設定する。
Ｐ１０は、各ピンのピン・エレクトロニクスに供給する
電圧値ＶOH、ＶOL、ＶIH、ＶIL、ＶTT及び電流値ＩH 、
ＩLをそれぞれ設定するため、各設定毎に記憶されてい
るメモリ１１の設定用テーブルからＧＡＩＮ、ＤＡＴＡ
及びＯＦＦＳＥＴの各データを読み出す。そして、ＧＡ
ＩＮ×ＤＡＴＡ＋ＯＦＦＳＥＴの演算を行い、その結果
を各設定用のＤ／Ａ変換器２３、２４に書き込み、各ピ
ンの電圧値及び電流値を設定する。
【００１３】また、タイマ機能を動作させる場合、ＤＳ
Ｐ１０は、一定時間毎にＤＳＰ１０内に内蔵されている
カウンタを＋１し、各設定毎に記憶されているメモリ１
１の設定用テーブルからタイマデータを読み出す。そし
て、両者を比較してタイミングが一致したとき、設定す
るＤ／Ａ変換器２３、２４に、リニアライザ機能で得ら
れたＧＡＩＮ×ＤＡＴＡ＋ＯＦＦＳＥＴの演算結果を書
き込み、タイミング制御された各ピンの電圧値及び電流
値を設定する。
Ｐ１０は、一定時間毎にＤＳＰ１０内に内蔵されている
カウンタを＋１し、各設定毎に記憶されているメモリ１
１の設定用テーブルからタイマデータを読み出す。そし
て、両者を比較してタイミングが一致したとき、設定す
るＤ／Ａ変換器２３、２４に、リニアライザ機能で得ら
れたＧＡＩＮ×ＤＡＴＡ＋ＯＦＦＳＥＴの演算結果を書
き込み、タイミング制御された各ピンの電圧値及び電流
値を設定する。
【００１４】ピングループ処理機能を動作させる場合、
ＤＳＰ１０は、外部からの割り込み信号（ＩＲＱ）を検
出したとき、電圧値、電流値及びそのタイミングが同一
設定のものをグループ化した、メモリ１１の設定用テー
ブルに書き込まれているグループデータを読み出す。そ
して、同一設定するＤ／Ａ変換器２３、２４に、タイマ
機能で得られたタイミングで、リニアライザ機能で得ら
れた演算結果を書き込み、タイミング制御された各ピン
の電圧値及び電流値をグループ化されたピンに設定す
る。
ＤＳＰ１０は、外部からの割り込み信号（ＩＲＱ）を検
出したとき、電圧値、電流値及びそのタイミングが同一
設定のものをグループ化した、メモリ１１の設定用テー
ブルに書き込まれているグループデータを読み出す。そ
して、同一設定するＤ／Ａ変換器２３、２４に、タイマ
機能で得られたタイミングで、リニアライザ機能で得ら
れた演算結果を書き込み、タイミング制御された各ピン
の電圧値及び電流値をグループ化されたピンに設定す
る。
【００１５】（実施例２）図２に本発明の別の実施例を
示す。この回路は、実施例１において各ピン・エレクト
ロニクスの設定を全てのピンにおいて制御するための複
数のＤ／Ａ変換器２３、２４を設けたのに換えて、メモ
リ１１のデータを入力・保持し、アナログデータに変換
して１個のピン・エレクトロニクスに供給する電圧値Ｖ
OH、ＶOL、ＶIH、ＶIL、ＶTT及び電流値ＩH 、ＩL を設
定する７個のＤ／Ａ変換器２１、２２を設け、それぞれ
のＤ／Ａ変換器２１、２２の出力電圧をピン毎に保持す
るように制御部３２で制御する複数のサンプルホールド
回路１４を設けて構成される。
示す。この回路は、実施例１において各ピン・エレクト
ロニクスの設定を全てのピンにおいて制御するための複
数のＤ／Ａ変換器２３、２４を設けたのに換えて、メモ
リ１１のデータを入力・保持し、アナログデータに変換
して１個のピン・エレクトロニクスに供給する電圧値Ｖ
OH、ＶOL、ＶIH、ＶIL、ＶTT及び電流値ＩH 、ＩL を設
定する７個のＤ／Ａ変換器２１、２２を設け、それぞれ
のＤ／Ａ変換器２１、２２の出力電圧をピン毎に保持す
るように制御部３２で制御する複数のサンプルホールド
回路１４を設けて構成される。
【００１６】実施例１においては、Ｄ／Ａ変換器を各ピ
ン・エレクトロニクスの電圧及び電流の設定ができるよ
うに、全てのピンに用意している。これに対して実施例
２においては、１ピンのピン・エレクトロニクスの電圧
及び電流を設定できる数のＤ／Ａ変換器２１、２２を設
けている。そして、それぞれのＤ／Ａ変換器２１、２２
の出力電圧をピン毎に保持するように、制御部３２で制
御するサンプルホールド回路１４を設けている。
ン・エレクトロニクスの電圧及び電流の設定ができるよ
うに、全てのピンに用意している。これに対して実施例
２においては、１ピンのピン・エレクトロニクスの電圧
及び電流を設定できる数のＤ／Ａ変換器２１、２２を設
けている。そして、それぞれのＤ／Ａ変換器２１、２２
の出力電圧をピン毎に保持するように、制御部３２で制
御するサンプルホールド回路１４を設けている。
【００１７】このため、まず最初のピンの電圧及び電流
を設定するため、各Ｄ／Ａ変換器に電圧を設定し、対応
するサンプルホールド回路１４に、Ｄ／Ａ変換器２１、
２２の出力電圧を保持する。続いて、次のピンの電圧及
び電流を設定するため、各Ｄ／Ａ変換器に次のピンのた
めの電圧を設定し、次のピンに対応するサンプルホール
ド回路１４に、Ｄ／Ａ変換器２１、２２の出力電圧を保
持する。以上のような動作を繰り返し、全てのピンの電
圧及び電流を設定するため、全てのサンプルホールド回
路１４に必要な電圧を保持する。また、サンプルホール
ド回路１４の保持電圧を安定にするため、各ピンに対す
るＤ／Ａ変換器２１、２２の出力電圧を出力し、必要な
周期でリフレッシュ動作を繰り返す。
を設定するため、各Ｄ／Ａ変換器に電圧を設定し、対応
するサンプルホールド回路１４に、Ｄ／Ａ変換器２１、
２２の出力電圧を保持する。続いて、次のピンの電圧及
び電流を設定するため、各Ｄ／Ａ変換器に次のピンのた
めの電圧を設定し、次のピンに対応するサンプルホール
ド回路１４に、Ｄ／Ａ変換器２１、２２の出力電圧を保
持する。以上のような動作を繰り返し、全てのピンの電
圧及び電流を設定するため、全てのサンプルホールド回
路１４に必要な電圧を保持する。また、サンプルホール
ド回路１４の保持電圧を安定にするため、各ピンに対す
るＤ／Ａ変換器２１、２２の出力電圧を出力し、必要な
周期でリフレッシュ動作を繰り返す。
【００１８】（実施例３）図３に本発明の更に別の実施
例を示す。この回路は、実施例１において各ピン・エレ
クトロニクスの設定を全てのピンにおいて制御するため
の複数のＤ／Ａ変換器２３、２４を設けたのに換えて、
メモリ１１のデータを入力・保持し、アナログデータに
変換してピン・エレクトロニクスに供給する電圧値及び
電流値を１個づつ設定する１個のＤ／Ａ変換器１３を設
け、そのＤ／Ａ変換器１３の出力電圧を各ピンの各設定
毎に保持するように制御部１２で制御する複数のサンプ
ルホールド回路１４を設けて構成される。
例を示す。この回路は、実施例１において各ピン・エレ
クトロニクスの設定を全てのピンにおいて制御するため
の複数のＤ／Ａ変換器２３、２４を設けたのに換えて、
メモリ１１のデータを入力・保持し、アナログデータに
変換してピン・エレクトロニクスに供給する電圧値及び
電流値を１個づつ設定する１個のＤ／Ａ変換器１３を設
け、そのＤ／Ａ変換器１３の出力電圧を各ピンの各設定
毎に保持するように制御部１２で制御する複数のサンプ
ルホールド回路１４を設けて構成される。
【００１９】実施例２においては、１ピンのピン・エレ
クトロニクスの電圧及び電流を設定できる数のＤ／Ａ変
換器２１、２２を設けている。そして、それぞれのＤ／
Ａ変換器２１、２２の出力電圧をピン毎に保持するよう
に、制御部３２で制御するサンプルホールド回路１４を
設けている。これに対して実施例３においては、１個の
Ｄ／Ａ変換器１３を設けている。そして、各ピン・エレ
クトロニクスに供給する電圧値及び電流値を１個づつ設
定するため、上記１個のＤ／Ａ変換器１３の出力電圧を
各設定毎に保持するように、制御部１２で制御するサン
プルホールド回路１４を設けている。
クトロニクスの電圧及び電流を設定できる数のＤ／Ａ変
換器２１、２２を設けている。そして、それぞれのＤ／
Ａ変換器２１、２２の出力電圧をピン毎に保持するよう
に、制御部３２で制御するサンプルホールド回路１４を
設けている。これに対して実施例３においては、１個の
Ｄ／Ａ変換器１３を設けている。そして、各ピン・エレ
クトロニクスに供給する電圧値及び電流値を１個づつ設
定するため、上記１個のＤ／Ａ変換器１３の出力電圧を
各設定毎に保持するように、制御部１２で制御するサン
プルホールド回路１４を設けている。
【００２０】このため、まず最初のピンの電圧及び電流
のうち１個を設定するため、Ｄ／Ａ変換器１３に電圧を
設定し、対応するサンプルホールド回路１４に、Ｄ／Ａ
変換器１３の出力電圧を保持する。続いて、同じピンの
電圧及び電流のうち別の１個を設定するため、Ｄ／Ａ変
換器１３に電圧を設定し、対応するサンプルホールド回
路１４に、Ｄ／Ａ変換器１３の出力電圧を保持する。以
上のような動作を繰り返し、最初のピンの電圧及び電流
を全て設定する。また、以上のような１ピンに対する動
作を、全てのピンに対して行い、結局、全てのピンの電
圧及び電流を設定するため、全てのサンプルホールド回
路１４に必要な電圧を保持する。なお、サンプルホール
ド回路１４の保持電圧を安定にするため、各設定に対す
るＤ／Ａ変換器１３の出力電圧を出力し、必要な周期で
リフレッシュ動作を繰り返す。
のうち１個を設定するため、Ｄ／Ａ変換器１３に電圧を
設定し、対応するサンプルホールド回路１４に、Ｄ／Ａ
変換器１３の出力電圧を保持する。続いて、同じピンの
電圧及び電流のうち別の１個を設定するため、Ｄ／Ａ変
換器１３に電圧を設定し、対応するサンプルホールド回
路１４に、Ｄ／Ａ変換器１３の出力電圧を保持する。以
上のような動作を繰り返し、最初のピンの電圧及び電流
を全て設定する。また、以上のような１ピンに対する動
作を、全てのピンに対して行い、結局、全てのピンの電
圧及び電流を設定するため、全てのサンプルホールド回
路１４に必要な電圧を保持する。なお、サンプルホール
ド回路１４の保持電圧を安定にするため、各設定に対す
るＤ／Ａ変換器１３の出力電圧を出力し、必要な周期で
リフレッシュ動作を繰り返す。
【００２１】
【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載されるような効果を奏する。つ
まり、ピン・エレクトロニクス制御回路において、Ｄ／
Ａ変換器の数を大幅に減少することができ、半導体試験
装置を小型化する効果がある。また、目的とするリニア
ライザ機能、タイマ機能及びピングループ処理機能を規
模の小さい回路で実現でき、機能させる効果がある。
ているので、以下に記載されるような効果を奏する。つ
まり、ピン・エレクトロニクス制御回路において、Ｄ／
Ａ変換器の数を大幅に減少することができ、半導体試験
装置を小型化する効果がある。また、目的とするリニア
ライザ機能、タイマ機能及びピングループ処理機能を規
模の小さい回路で実現でき、機能させる効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明の別の実施例を示すブロック図である。
【図３】本発明の更に別の実施例を示すブロック図であ
る。
る。
【図４】ピン・エレクトロニクスの基本回路を示すブロ
ック図である。
ック図である。
【図５】従来のリニアライザ機能のブロック図である。
【図６】タイマ機能を実現するブロック図である。
【図７】ピングループ処理機能を実現するブロック図で
ある。
ある。
１０ デジタル・シグナル・プロセッサ（ＤＳＰ） １１、５０ メモリ １２、３２、４２ 制御部 １３、２１、２２、２３、２４、５２、５３、５４
Ｄ／Ａ変換器 １４ サンプルホールド回路 ５１ コントロール部 ５５ 演算増幅器 ６０ グループメモリ ６１ タイマＩＣ
Ｄ／Ａ変換器 １４ サンプルホールド回路 ５１ コントロール部 ５５ 演算増幅器 ６０ グループメモリ ６１ タイマＩＣ
Claims (3)
- 【請求項１】 基本となる電圧を示すＤＡＴＡと、基本
となる電圧の増加率を示すＧＡＩＮと、あらかじめ一定
量の値を加え、または引いておく電圧を示すＯＦＦＳＥ
Ｔと、ピン・エレクトロニクスに供給する電圧及び電流
の変化のタイミングを示すタイマデータと、電圧値、電
流値及びそのタイミングが同一設定のピン・エレクトロ
ニクスをグループ化して示すグループデータとを、各ピ
ンの電圧及び電流の設定毎に区別できるようにデータと
して記憶させる設定用テーブルを持ったメモリ（１１）
を設け、 ＧＡＩＮ×ＤＡＴＡ＋ＯＦＦＳＥＴの演算能力を持ち、
一定時間毎にカウンタを動作してメモリ（１１）から読
み出したタイマデータと比較してＤ／Ａ変換器に書き込
むタイミングを制御し、外部からの割り込み信号（ＩＲ
Ｑ）に反応してメモリ（１１）から読み出したグループ
データにより複数のピン・エレクトロニクスをグループ
化して制御し、メモリ（１１）に記憶されているデータ
を制御部（４２）から出力する制御信号によって少なく
とも１個のＤ／Ａ変換器に書き込むデジタル・シグナル
・プロセッサ（１０）を設け、 メモリ（１１）のデータを入力・保持し、アナログデー
タに変換して各ピン・エレクトロニクスの電圧及び電流
の設定を全てのピンにおいて制御するための複数のＤ／
Ａ変換器（２３、２４）を設け、 以上を具備することを特徴とした半導体試験装置のピン
・エレクトロニクス制御回路。 - 【請求項２】 請求項１の各ピン・エレクトロニクスの
電圧及び電流の設定を全てのピンにおいて制御するため
の複数のＤ／Ａ変換器（２３、２４）を設けたのに換え
て、 メモリ（１１）のデータを入力・保持し、アナログデー
タに変換して１個のピン・エレクトロニクスに供給する
電圧値及び電流値を設定する複数のＤ／Ａ変換器（２
１、２２）を設け、 それぞれのＤ／Ａ変換器（２１、２２）の出力電圧をピ
ン毎に保持するように制御部（３２）で制御する複数の
サンプルホールド回路（１４）を設け、 以上を具備することを特徴とした請求項１記載の半導体
試験装置のピン・エレクトロニクス制御回路。 - 【請求項３】 請求項１の各ピン・エレクトロニクスの
電圧及び電流の設定を全てのピンにおいて制御するため
の複数のＤ／Ａ変換器（２３、２４）を設けたのに換え
て、 メモリ（１１）のデータを入力・保持し、アナログデー
タに変換してピン・エレクトロニクスに供給する電圧値
及び電流値を１個づつ設定する１個のＤ／Ａ変換器（１
３）を設け、 そのＤ／Ａ変換器（１３）の出力電圧を各ピンの各設定
毎に保持するように制御部（１２）で制御する複数のサ
ンプルホールド回路（１４）を設け、 以上を具備することを特徴とした請求項１記載の半導体
試験装置のピン・エレクトロニクス制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7049048A JPH08220193A (ja) | 1995-02-14 | 1995-02-14 | 半導体試験装置のピン・エレクトロニクス制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7049048A JPH08220193A (ja) | 1995-02-14 | 1995-02-14 | 半導体試験装置のピン・エレクトロニクス制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08220193A true JPH08220193A (ja) | 1996-08-30 |
Family
ID=12820209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7049048A Withdrawn JPH08220193A (ja) | 1995-02-14 | 1995-02-14 | 半導体試験装置のピン・エレクトロニクス制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08220193A (ja) |
-
1995
- 1995-02-14 JP JP7049048A patent/JPH08220193A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4149256A (en) | Analog signal processing system | |
| JP2593106B2 (ja) | 入力信号の最大値最小値検出装置 | |
| JPH08220193A (ja) | 半導体試験装置のピン・エレクトロニクス制御回路 | |
| JPS6378610A (ja) | ２逓倍クロツク発生回路 | |
| JP2001148631A (ja) | アナログ・ディジタル変換器、マイクロコンピュータおよびアナログ・ディジタル変換方法 | |
| US4851844A (en) | D/A converter with switched capacitor control | |
| EP4657099A1 (en) | Detection circuit and method for detecting internal resistance of battery unit | |
| US20020044474A1 (en) | Semiconductor test apparatus | |
| JPH028927A (ja) | アナログ入出力装置 | |
| JPS5929401Y2 (ja) | 多点アナグロ入力装置 | |
| JPH0697172B2 (ja) | ペンレコーダ | |
| Marcy | Digital Electronics for Microprocessor Applications in Control of Manufacturing Processes | |
| RU1775049C (ru) | Устройство дл ввода информации | |
| JPS62165415A (ja) | 自動ゲインコントロ−ル回路 | |
| JPS588304A (ja) | アナログ信号出力方法 | |
| SU468250A2 (ru) | Статистический анализатор | |
| Tenny | Low cost data acquisition and control systems for the computer hobbyist | |
| JP2724124B2 (ja) | 太陽電池の最大出力追従制御装置 | |
| SU1504633A1 (ru) | Устройство дл измерени электрических параметров интегральных микросхем | |
| SU1633383A1 (ru) | Многоканальное устройство дл ввода информации | |
| JPS5840421Y2 (ja) | デイジタル微分解析機 | |
| JPS63135818A (ja) | 多点入力記録計 | |
| SU1269269A1 (ru) | Многоканальный цифроаналоговый преобразователь | |
| JPH01193653A (ja) | 計測機用電源装置 | |
| SU1462475A1 (ru) | Последовательно-параллельный аналого-цифровой преобразователь |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020507 |