JPH08222405A - チップ状電子部品とその製造方法 - Google Patents

チップ状電子部品とその製造方法

Info

Publication number
JPH08222405A
JPH08222405A JP7046404A JP4640495A JPH08222405A JP H08222405 A JPH08222405 A JP H08222405A JP 7046404 A JP7046404 A JP 7046404A JP 4640495 A JP4640495 A JP 4640495A JP H08222405 A JPH08222405 A JP H08222405A
Authority
JP
Japan
Prior art keywords
chip
resin film
electrodes
electronic component
shaped electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7046404A
Other languages
English (en)
Other versions
JP3614915B2 (ja
Inventor
Koji Azuma
紘二 東
Ichiro Ishiyama
一郎 石山
Hiroyuki Kurokawa
寛幸 黒川
Ichiro Nagare
一郎 流
Yozo Obara
陽三 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hokuriku Electric Industry Co Ltd
Original Assignee
Hokuriku Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hokuriku Electric Industry Co Ltd filed Critical Hokuriku Electric Industry Co Ltd
Priority to JP04640495A priority Critical patent/JP3614915B2/ja
Publication of JPH08222405A publication Critical patent/JPH08222405A/ja
Application granted granted Critical
Publication of JP3614915B2 publication Critical patent/JP3614915B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】 【目的】 表面実装型電子部品の薄型化が容易であり、
安定した品質で、製造も容易なものにする。 【構成】 絶縁性の樹脂フィルム12上の端部に金属薄
膜からなる電極16を少なくとも一対形成し、この電極
16間に、電子素子として、抵抗体18である金属薄膜
や、電極16間にチタン酸バリウム等の誘電体32を形
成する。樹脂フィルム12表面には、セラミックス薄膜
14を介して、電極16が形成されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、絶縁基板上に抵抗体
やその他の電子素子を設けて表面実装型電子部品を形成
したチップ状電子部品とその製造方法に関する。
【0002】
【従来の技術】従来の表面実装型の電子部品は、回路基
板表面に、フローハンダ付け又はリフローハンダ付け法
によりハンダ付けされるものであり、チップ抵抗器の基
板は、これらハンダ付け時の熱に耐え得るものである必
要があった。従って、例えば本願出願人による特公平5
−53281号公報に開示されているチップ抵抗器のよ
うに、薄い平板状のセラミックス製基板の表面に、多数
の電極を印刷形成し、これらの電極間に複数の抵抗体を
印刷形成し、このれを分割してなるものであった。
【0003】また、特開昭62−9601号公報に開示
されているように、ポリイミド樹脂等のフィルム上に、
銅箔または導電性塗料により電極を形成し、抵抗体ペー
ストをこの電極間に印刷したり蒸着やスパッタリングに
より金属薄膜抵抗体を形成して、チップ抵抗器を形成し
たものも提案されている。
【0004】
【発明が解決しようとする課題】上記従来の技術の前者
場合、回路基板に取り付けられるチップ抵抗器は、大き
なセラミック基板を分割してここのチップ抵抗器を形成
するものであり、その分割性や、強度、及び取扱性等か
ら、今日用いられている1×0.5mm程度の外形が小
型化の限界であり、同様に薄型化もセラミック基板の強
度等からあまり薄くできないものであった。従って、こ
のチップ上電子部品が実装される回路基板や混成集積回
路の小型化の妨げになっていた。
【0005】また、上記従来の技術の後者の場合、薄い
フィルム上に導電性塗料や抵抗体ペーストを印刷して乾
燥させるので、乾燥により、印刷された抵抗体等が収縮
し、抵抗体側が凹になるように大きく湾曲し、さらに不
均一な反り等の歪を生じさせ、回路基板上に安定して載
置し、ハンダ付けすることができないという問題があっ
た。さらに、真空蒸着や、スパッタリングは、比較的高
温中で行われるので、樹脂フィルム表面に薄膜形成後、
室温に戻すと、金属薄膜と樹脂フィルムとの熱膨張係数
の差により、反りが生じてしまうという問題がある。
【0006】この発明は、上記従来の技術に鑑みて成さ
れたもので、表面実装型電子部品の薄型化が容易であ
り、安定した品質で、製造も容易なチップ状電子部品と
その製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】この発明は、絶縁性の樹
脂フィルム上の端部に金等の金属微粒子が堆積した薄膜
からなる電極を少なくとも一対形成し、この電極間に、
電子素子として、抵抗体である金属薄膜抵抗体や、金属
薄膜の電極間にチタン酸バリウム等の誘電体薄膜を形成
したコンデンサが設けられたチップ状電子部品である。
【0008】さらに、この発明は、絶縁性の樹脂フィル
ム表面には、セラミックス薄膜を介して、上記電極や電
子素子が形成されているものである。また、上記電極
は、上記樹脂フィルムの表裏に形成され、この表裏の電
極間を貫通し電気的に接続したスルーホールが形成され
ているものである。また、上記電極は、上記樹脂フィル
ムの表裏に形成され、この表裏の電極間を上記樹脂フィ
ルムの端面に上記表裏の電極と同様に形成された端面電
極により、電気的に接続しているものである。さらに、
上記セラミックス薄膜、電極、電子素子は、ガスデポジ
ション法により、各々その構成成分の微粒子が緊密に堆
積してなるものである。
【0009】またこの発明は、絶縁性の樹脂フィルム上
の端部に、ほぼ常温の真空中で金、銀、銅、パラジウム
等の金属微粒子をガスデポジション法により吹き付けて
緊密に堆積させ、複数の電極を形成するとともに、その
前又は後に、この電極間に接続した電子素子である抵抗
体やコンデンサを、ほぼ常温の真空中でその抵抗体金属
微粒子やコンデンサを形成する電極と誘電体の各微粒子
をガスデポジション法により所定位置に吹き付けて緊密
に堆積させ、この後、個々に分割するチップ状電子部品
の製造方法である。
【0010】上記フィルム上の電極や電子素子は、上記
フィルム上に、ほぼ常温の真空中でエアロゾルガスデポ
ジション法により、セラミックス微粒子を吹き付けて緊
密に堆積させた後、その上に蒸発方式ガスデポジション
法により形成したものである。また微粒子が堆積される
樹脂フィルムの温度は、ほぼ常温からフィルムに悪影響
を与えない程度の温度に上昇させても良い。例えば20
0〜300℃に昇温すると、体積微粒子の密着力が向上
する。
【0011】
【作用】この発明のチップ状電子部品は、絶縁性基板を
樹脂フィルムにより形成し、その表面の電極及び電子素
子を、ガスデポジション法による薄膜で形成したので、
きわめて薄い形状にすることができる。また、このチッ
プ状電子部品の製造工程上、数百℃以上の高温にさらさ
れる部分がなく、樹脂フィルムの基板等が製造後、反っ
たり亀裂が生じたりすることがない。
【0012】
【実施例】以下この発明の実施例について図面に基づい
て説明する。図1、図2はこの発明の第一実施例を示す
もので、この実施例のチップ状電子部品であるチップ抵
抗器10は、例えば厚さ30μm程度の絶縁性の樹脂フ
ィルム基板12の表面側に、例えば10μm程度の厚さ
でセラミックス薄膜14が形成され、セラミックス薄膜
14の表面の両端部には、一対の電極16が設けられ、
同様に裏面側にも一対の電極17が形成されている。樹
脂フィルム基板12は、エポキシ樹脂、フェノール樹
脂、BT樹脂、ポリイミド樹脂、シリコン樹脂、ポリエ
ステル樹脂、フッ素樹脂、ポリブタジエン樹脂や、液晶
ポリエステル樹脂、液晶ポリアミド樹脂等であり、セラ
ミックス薄膜14は、アルミナやムライト等のセラミッ
クスである。電極16,17は、例えば20μm程度の
厚さのAu薄膜である。
【0013】また、樹脂フィルム基板12の表面側の一
対の電極16間には、電子素子として、Ni−Cr系、
又はTa系の金属薄膜の抵抗体18が形成されている。
さらに、この抵抗体18の表面は、エポキシ系樹脂等の
オーバーコート19により覆われている。また、電極1
6,17間には、スルーホール20が形成されている。
スルーホール20は、表裏の電極16,17を電気的に
接続するもので、内部に、銀塗料等の導電性ペースト2
1が充填されている。
【0014】次にこの実施例のチップ状電子部品の製造
方法について説明する。この実施例のチップ抵抗器10
は、先ず、大型の樹脂フィルム基板12の表面にセラミ
ックス薄膜14を形成する。形成方法は、エアロゾルガ
スデポジション法によるもので、ほぼ常温の真空中で、
セラミックス薄膜14の成分であるセラミックスの微粒
子を、ノズルから表面に吹き付け、緊密に堆積させるも
のである。セラミックスの微粒子は、1μm以下の微粒
子の粉体を使用し、堆積厚は、例えば10μm程度の薄
いものにする。この後、表裏の所定個所に、多数の電極
16,17を形成する。この形成方法は、蒸発方式ガス
デポジション法によるもので、ほぼ常温の真空中で、A
u微粒子を、ノズルから基板表面に吹き付け、緊密に例
えば20μm程度の厚さに堆積させるものである。蒸発
方式ガスデポジション法は、数気圧に加圧されたヘリウ
ムガス中で、蒸発された原子が、ヘリウムガスと衝突し
冷却されて超微粒子を形成し、この長微粒子を、搬送管
を介してほぼ真空の生成室に導き、ノズルから基板表面
に噴射させ堆積させるものである。このときの基板12
の温度は、ほぼ常温であるが、基板12に影響のない範
囲で200〜300℃に昇温しても良く、これにより堆
積した金属微粒子の密着力が増す。
【0015】さらに、大型の樹脂フィルム基板12の表
面側の各電極16間に、Ni−Cr系、又はTa系金属
薄膜抵抗体材料の微粒子を、上記と同様にほぼ常温の真
空中で蒸発方式ガスデポジション法により吹き付け、緊
密に堆積させて、抵抗体18を形成する。その厚さも、
例えば十数μm程度である。そして、この抵抗体18の
表面にオーバーコート19を印刷等により形成する。ま
た、電極16,17間を導通させるために、先ずパンチ
ングにより、透孔を形成し、この透孔に導電性ペースト
21を充填して、スルーホール20を形成する。この
後、大きな樹脂フィルム基板12を、個々のチップ抵抗
器10が1列に並んだテープ状に切断し、搬送等のため
に所定の収納個所に収納する。そして、実装に際して、
自動機等により、個々のチップ抵抗器10に切断して、
回路基板上に表面実装される。
【0016】実装に際しては、図示しない回路基板上に
エポキシ樹脂やシリコン樹脂等の接着剤により仮止め
し、回路基板上の銅箔電極とハンダ付け、または導電性
樹脂塗料により接続する。このチップ抵抗器10は、例
えば100μm程度以下の厚さに適宜設定されて製造さ
れ、100μm以下であれば、回路基板上の銅箔電極の
厚さと大差なく、導電性樹脂塗料の印刷により確実に電
気的接続及び固定が可能である。
【0017】この実施例のチップ抵抗器10によれば、
きわめて薄いチップ抵抗器10を形成することができ
る。しかも樹脂フィルム基板12にセラミックス薄膜1
4が形成されているので、熱伝導性が良く、小型のチッ
プ抵抗器でも、高出力の電子機器にも使用可能なもので
ある。また、電極16や抵抗体18を真空蒸着やスパッ
タリングより短時間で比較的厚い層に形成可能であり、
製造効率が良い。さらに、樹脂フィルム基板12に金属
等の微粒子を吹き付けて電極12や、抵抗体18等を形
成するので、樹脂フィルム基板12や、その他の前工程
で形成された部分が後工程の熱的影響を受けることがな
く、製造後の製品に反り等のひずみが生じることがない
ものである。なお、セラミックス薄膜14は、樹脂フィ
ルム基板12の表裏面に形成しても良いものである。
【0018】次にこの発明の第二実施例のチップ状電子
部品について図3を基にして説明する。ここで上述の実
施例と同様の部材は同一符号を付して説明を省略する。
この実施例のチップ状電子部品もチップ抵抗器10につ
いてのもので、大型の樹脂フィルム基板12の表面一面
に、先ず、上記実施例と同様にセラミックス薄膜14が
形成され、さらに、このセラミックス薄膜14の表面一
面に、上記実施例と同様の方法により、抵抗体18の薄
膜が形成されたものである。そして、この抵抗体18の
表裏面の所定個所に、多数対の電極16,17が形成さ
れ、この電極16間にオーバーコート19が形成されて
いる。そして、電極16,17間にスルーホール20が
形成され、個々のチップ抵抗器10毎に分割されて回路
基板に表面実装されるものである。
【0019】この実施例のチップ状電子部品は、抵抗体
18が一面に形成された上に、電極16が形成されてい
るので、電極16の角部で、抵抗体18にクラックが生
じたりすることがなく、表面が扁平なものであり、きわ
めて薄くすることが可能であり、回路基板への実装も容
易であり、このチップ抵抗器10の上にさらに他の電子
素子を取り付けることもでき、電子機器の小型化に大き
く寄与するものである。
【0020】次に、この発明の第三実施例のチップ状電
子部品について図4、図5を基にして説明する。ここで
上述の実施例と同様の部材は同一符号を付して説明を省
略する。この実施例のチップ状電子部品は、チップコン
デンサ30についてのもので、上記第一実施例と同様
に、大型の樹脂フィルム基板12の表面一面に、先ず、
セラミックス薄膜14が、その表面の所定個所に、一方
の電極26が、個々のチップコンデンサ30の大きさの
半分程度の広さに各々形成されている。そして、その表
面側の電極26の中央部が、チタン酸バリウムや、スチ
レン等の高誘電率樹脂の誘電体層32で覆われている。
この誘電体層32の表面側には、電極26と中央部で重
なり合うように対面して、他方の側に延びた電極27が
形成されている。そして、この電極27の表面の中央部
も、オーバーコート19が施され、個々のチップコンデ
ンサ30として使用可能となる。そして、電極26,1
7及び電極27,17間にスルーホール20が形成さ
れ、個々のチップ抵抗器10毎に分割されて回路基板に
表面実装されるものである。
【0021】この実施例のチップコンデンサ30の、セ
ラミックス薄膜14、電極26,27は各々上記と同様
に、エアロゾルガスデポジション法、蒸発方式ガスデポ
ジション法により形成され、チタン酸バリウムの誘電体
層32も、エアロゾルガスデポジション法により、その
構成材料の微粒子が、ほぼ常温の真空中で所定位置に吹
き付けられ、所望の厚さに形成されているものである。
これにより、電極27の形成時に、誘電体層32等に熱
的に悪影響を与えることがなく歪みも生じさせないよう
にすることができる。しかも、きわめて薄いチップコン
デンサ30を形成することができる。
【0022】次にこの発明の第四実施例のチップ状電子
部品について図6を基にして説明する。ここで上述の実
施例と同様の部材は同一符号を付して説明を省略する。
この実施例のチップ状電子部品も、チップコンデンサ3
0についてのもので、この実施例のチップコンデンサ3
0も、大型の樹脂フィルム基板12の表面に、大小の一
対の電極26,27を形成し、樹脂フィルム基板12の
表面と面一になるようにプレスする。このプレスは、樹
脂フィルム基板12が柔軟になる程度の温度で良い。そ
して、電極26の中央部に誘電体32を設ける。この
後、誘電体32を覆うようにし、電極27側に延びて接
続したAu等の導体層33を形成する。この導体層33
の形成も、ガスデポジション法により、Au微粒子を真
空中で吹き付けて形成する。そして、オーバーコート1
9が施され、個々のチップコンデンサ30として使用可
能となる。この後、電極26,17及び電極27,17
間にスルーホール20が形成され、個々のチップ抵抗器
10毎に分割されて回路基板に表面実装されるものであ
る。
【0023】この実施例のチップコンデンサ30の、電
極26,27、及びチタン酸バリウムの誘電体層32
も、上記と同様にガスデポジション法により、その構成
材料の微粒子が、常温の真空中で所定位置に吹き付けら
れ、所望の厚さに形成されているものである。これによ
り、電極27や導体層33の形成時に、誘電体層32等
に熱的に悪影響を与えることがなく歪みも生じさせない
ようにすることができる。しかも、上記第三実施例の場
合、誘電体層32が、電極26の角部に掛かり、この角
部で誘電体層32にクラックが生じやすいものである
が、そのような個所がなく、クラックの発生によるショ
ートがないものである。
【0024】次にこの発明の第五実施例のチップ状電子
部品について図7、図8を基にして説明する。ここで上
述の実施例と同様の部材は同一符号を付して説明を省略
する。この実施例のチップ状電子部品は、抵抗体とコン
デンサが設けられたチップ状のCR複合チップ部品40
についてのもので、上記実施例と同様に、大型の樹脂フ
ィルム基板12の表裏面一面に、先ず、上記実施例と同
様の方法によりセラミックス薄膜14が形成され、さら
に、このセラミックス薄膜14の裏面一面に、抵抗体1
8の薄膜が形成されたものである。そして、このセラミ
ックス薄膜14と抵抗体18の表裏面の所定個所に、多
数対の電極17,26が各々形成され、この裏面側の電
極17間にオーバーコート19が形成されている。これ
らの形成方法は上記実施例と同様である。
【0025】さらに、樹脂フィルム基板12の表面の所
定個所に、一方の電極26が、個々のチップコンデンサ
30の大きさの半分程度の広さに各々形成されている。
そして、その表面側の電極26の中央部が、チタン酸バ
リウムや、スチレン等の誘電体層32で覆われている。
この誘電体層32の表面側には、電極26と中央部で重
なり合うように対面して、他方の側に延びた電極27が
形成されている。この誘電体層32も上記実施例と同様
に形成されるものである。そして、この電極27の表面
の中央部も、オーバーコート19が施され、個々のチッ
プコンデンサ30として使用可能となる。そして、電極
26,17及び電極27,17間にスルーホール20が
形成され、個々のチップ抵抗器10毎に分割されて回路
基板に表面実装されるものである。
【0026】この実施例のチップ状電子部品は、裏面側
に、比較的平な抵抗体形成部分が位置し、容易に表面実
装することができ、しかも、薄いチップに形成すること
ができるものである。
【0027】次にこの発明の第六実施例のチップ状電子
部品について図9を基にして説明する。ここで上述の実
施例と同様の部材は同一符号を付して説明を省略する。
この実施例のチップ状電子部品も、ガスデポジション法
により抵抗体とコンデンサが設けられたチップ状のCR
複合チップ部品40についてのもので、上記第五実施例
の表面側に形成されたコンデンサ部分が、上記第四実施
例のコンデンサと同様に形成されたものである。そし
て、この実施例のチップ状電子部品は、より薄型化する
ことができるものである。
【0028】次にこの発明の第七実施例のチップ状電子
部品について図10、図11を基にして説明する。ここ
で上述の実施例と同様の部材は同一符号を付して説明を
省略する。この実施例のチップ状電子部品は、多連チッ
プ抵抗器50についてのもので、複数の抵抗体が、一つ
の樹脂フィルム基板12上に設けられたものである。抵
抗体18は、上記第一実施例または、第二実施例と同様
の方法により形成されている。また、この実施例では、
電極16,17間の端面にも端面電極51が、ガスデポ
ジション法により形成されている。
【0029】この実施例の多連チップ抵抗器50によれ
ば、比較的長い基板にしても、樹脂フィルム基板12が
折れたり、クラックが入ったりすることがなく、より多
くの素子を有した多連チップにすることができる。な
お、ここに形成される電子素子は、抵抗体に限らず、多
連コンデンサや、CR複合体の多連素子にしても良い。
また端面に電極を形成することにより、スルーホールを
省略することができ、この端面電極により表裏の電極の
導通を図る構成は、上記の各実施例にも適用可能なもの
である。
【0030】尚、この発明の樹脂フィルム基板の材質
は、上記以外の液晶ポリマ樹脂や、その他の樹脂を選択
しても良い。チップ状電子部品の各構成要素の厚みは、
適宜設定可能なものであり、抵抗体やコンデンサの各電
子素子は、適宜に材質を選択可能なものである。また電
極材料は金の他、銀、銅、パラジウム等適宜選択可能で
ある。また、フィルム基板の温度は、各構成要素の超微
粒子が吹き付けられるフィルム基板の温度は、常温か
ら、基板によっては、300℃程度に昇温してもよく、
数百℃以下の比較的低温であれば良い。
【0031】
【発明の効果】この発明のチップ状電子部品とその製造
方法は、小型で薄いチップ状の電子部品を安価に大量に
製造することができるものである。また、樹脂フィルム
基板表面に、ほぼ常温から数百℃以下の比較的低温の、
真空中で吹き付けることにより、熱的悪影響なく、電極
や電子素子を形成することができ、良好な特性の素子を
形成することができるものである。
【図面の簡単な説明】
【図1】この発明の第一実施例のチップ状電子部品の平
面図である。
【図2】この発明の第一実施例のチップ状電子部品の縦
断面図である。
【図3】この発明の第二実施例のチップ状電子部品の縦
断面図である。
【図4】この発明の第三実施例のチップ状電子部品の平
面図である。
【図5】この発明の第三実施例のチップ状電子部品の縦
断面図である。
【図6】この発明の第四実施例のチップ状電子部品の縦
断面図である。
【図7】この発明の第五実施例のチップ状電子部品の平
面図である。
【図8】この発明の第五実施例のチップ状電子部品の縦
断面図である。
【図9】この発明の第六実施例のチップ状電子部品の縦
断面図である。
【図10】この発明の第七実施例のチップ状電子部品の
平面図である。
【図11】この発明の第七実施例のチップ状電子部品の
正面図である。
【符号の説明】
10 チップ抵抗器(チップ状電子部品) 12 樹脂フィルム基板 14 セラミックス薄膜 16,17,26,27 電極 18 抵抗体 20 スルーホール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 流 一郎 富山県上新川郡大沢野町下大久保3158番地 北陸電気工業株式会社内 (72)発明者 小原 陽三 富山県上新川郡大沢野町下大久保3158番地 北陸電気工業株式会社内

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性樹脂フィルム上にセラミックス薄
    膜が形成され、このセラミックス薄膜の端部に、金属微
    粒子が緊密に堆積してなる金属薄膜による電極が形成さ
    れ、この電極間に電子素子が形成されたチップ状電子部
    品。
  2. 【請求項2】 上記セラミックス薄膜は、その構成成分
    の微粒子が緊密に堆積してなるものである請求項1記載
    のチップ状電子部品。
  3. 【請求項3】 上記電極は、上記樹脂フィルムの表裏に
    形成され、この表裏の電極間を貫通し電気的に接続した
    スルーホールが形成されているものである請求項1又は
    2記載のチップ状電子部品。
  4. 【請求項4】 上記電極は、上記樹脂フィルムの表裏に
    形成され、この表裏の電極間を上記樹脂フィルムの端面
    に形成された端面電極により電気的に接続しているもの
    である請求項1又は2記載のチップ状電子部品。
  5. 【請求項5】 上記樹脂フィルム上の電子素子は、上記
    樹脂フィルム上にほぼ常温の真空中で金属薄膜抵抗体の
    微粒子を吹き付けて緊密に堆積してなる抵抗体である請
    求項1,2,3又は4記載のチップ状電子部品。
  6. 【請求項6】 上記樹脂フィルム上の電子素子は、上記
    樹脂フィルム上にほぼ常温の真空中で電極及び誘電体の
    微粒子を吹き付けて緊密に堆積させてなるコンデンサで
    ある請求項1,2,3又は4記載のチップ状電子部品。
  7. 【請求項7】 絶縁性の樹脂フィルム上の端部に真空中
    で金属微粒子を吹き付けて緊密に堆積させることにより
    複数の電極を形成するとともに、この電極形成の前又は
    後に、この電極間に接続する電子素子を、真空中でその
    成分の微粒子を所定位置に吹き付けて緊密に堆積させ、
    この後、上記樹脂フィルムを個々の電子素子毎に分割す
    るチップ状電子部品の製造方法。
  8. 【請求項8】 上記樹脂フィルム上の電極や電子素子
    は、上記樹脂フィルム上に、真空中で各構成要素の微粒
    子を吹き付けて緊密に堆積させたものである請求項7記
    載のチップ状電子部品の製造方法。
  9. 【請求項9】 上記樹脂フィルム上の全面に、ほぼ常温
    から約300℃以下の真空中で金属薄膜抵抗体の微粒子
    を吹き付けて緊密に堆積させ、この後、真空中で電極形
    成用の金属微粒子を所定位置に吹き付けて緊密に堆積さ
    せて電極を形成し、この後、上記樹脂フィルムを個々の
    電子素子毎に分割する請求項7記載のチップ状電子部品
    の製造方法。
JP04640495A 1995-02-10 1995-02-10 チップ状電子部品とその製造方法 Expired - Fee Related JP3614915B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04640495A JP3614915B2 (ja) 1995-02-10 1995-02-10 チップ状電子部品とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04640495A JP3614915B2 (ja) 1995-02-10 1995-02-10 チップ状電子部品とその製造方法

Publications (2)

Publication Number Publication Date
JPH08222405A true JPH08222405A (ja) 1996-08-30
JP3614915B2 JP3614915B2 (ja) 2005-01-26

Family

ID=12746224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04640495A Expired - Fee Related JP3614915B2 (ja) 1995-02-10 1995-02-10 チップ状電子部品とその製造方法

Country Status (1)

Country Link
JP (1) JP3614915B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214250A (ja) * 1998-01-28 1999-08-06 Kuraray Co Ltd デバイスとこれを実装した実装回路基板
JP2005235878A (ja) * 2004-02-18 2005-09-02 Fuji Photo Film Co Ltd 積層構造体及びその製造方法
JP2005235880A (ja) * 2004-02-18 2005-09-02 Fuji Photo Film Co Ltd 積層構造体及びその製造方法
JP2008218481A (ja) * 2007-02-28 2008-09-18 Fujitsu Ltd キャパシタ及びその製造方法
US8278217B2 (en) 2004-10-22 2012-10-02 Fujitsu Limited Semiconductor device and method of producing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214250A (ja) * 1998-01-28 1999-08-06 Kuraray Co Ltd デバイスとこれを実装した実装回路基板
JP2005235878A (ja) * 2004-02-18 2005-09-02 Fuji Photo Film Co Ltd 積層構造体及びその製造方法
JP2005235880A (ja) * 2004-02-18 2005-09-02 Fuji Photo Film Co Ltd 積層構造体及びその製造方法
US8278217B2 (en) 2004-10-22 2012-10-02 Fujitsu Limited Semiconductor device and method of producing the same
JP2008218481A (ja) * 2007-02-28 2008-09-18 Fujitsu Ltd キャパシタ及びその製造方法

Also Published As

Publication number Publication date
JP3614915B2 (ja) 2005-01-26

Similar Documents

Publication Publication Date Title
US4544989A (en) Thin assembly for wiring substrate
US6328201B1 (en) Multilayer wiring substrate and method for producing the same
US5842626A (en) Method for coupling surface mounted capacitors to semiconductor packages
US20080106844A1 (en) iTFC WITH OPTIMIZED C(T)
JP2023519499A (ja) 温度センサアセンブリ及び温度センサアセンブリを製造する方法
US4764413A (en) Metal-based organic film substrate
JP3614915B2 (ja) チップ状電子部品とその製造方法
JP2002204067A (ja) 回路基板モジュールの製造方法
JPH0143473B2 (ja)
JP3246166B2 (ja) 薄膜コンデンサ
JPH11195552A (ja) 薄型コンデンサとその製造方法
JPH07240302A (ja) チップ状電子部品とその製造方法
JP3164751B2 (ja) 多層薄膜配線基板
JP2687604B2 (ja) プリント回路基板の製造方法
JP2507175B2 (ja) プリント回路板
JPS59184586A (ja) 半導体素子搭載用回路基板
JP3005615U (ja) コンデンサアレー
JP2817372B2 (ja) コンデンサ
JP2537893B2 (ja) 電子回路基板の製造方法
JP3290289B2 (ja) チップ型crネットワーク素子の製造方法
JPH11260601A (ja) チップ電子部品とその製造方法
WO2025154236A1 (ja) 熱電モジュールの製造方法
JP2002368426A (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP2017175088A (ja) プリント配線板、及びプリント配線板の製造方法
KR20220140846A (ko) 전자부품 탑재용 기판 및 전자 장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041028

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071112

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091112

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees