JPH08223479A

JPH08223479A - サンプリング周波数変換回路

Info

Publication number: JPH08223479A
Application number: JP7028162A
Authority: JP
Inventors: Keizo Matsumoto; 恵三松本
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1995-02-16
Filing date: 1995-02-16
Publication date: 1996-08-30
Anticipated expiration: 2019-10-13
Also published as: JP3577766B2

Abstract

(57)【要約】【目的】サンプリング周波数変換と画像の水平方向の
拡大もしくは縮小処理を行う必要のあるディジタル映像
信号処理において、水平解像度の劣化を小さく抑え、か
つ小規模の回路規模にてこれを実現することを目的とす
る。【構成】周波数変換比と拡大もしくは縮小の倍率を合
成した補間係数が１未満のときは、先に該補間係数で縮
小補間処理を行ってから、ラインメモリ４に書き込んで
読み出す、逆に合成した補間係数が１以上のときは、ラ
インメモリ４から読み出した後、該補間係数で拡大補間
処理を行うという動作を、書き込み側は変換前クロッ
ク、読み出し側は変換後クロックで行うことにより、水
平拡大縮小処理とサンプリング周波数変換を同時に行
う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はディジタル信号処理によ
り映像信号のサンプリング周波数変換を行う回路に関
し、特に入力映像信号を水平方向に拡大もしくは縮小す
る水平拡大縮小処理とサンプリング周波数変換の両方を
行う映像信号処理回路におけるサンプリング周波数変換
回路に関するものである。

【０００２】

【従来の技術】従来技術では、ディジタル映像信号処理
においてサンプリング周波数変換が必要となるシステム
で画像の拡大処理または縮小処理を行う場合、サンプリ
ング周波数変換と画像の拡大縮小処理は独立に行われて
いた。

【０００３】画像の拡大縮小処理については、例えば、
特開平６−４６３０６号公報に示されているようにフィ
ールドメモリを使用して水平方向垂直方向の画像拡大を
行っていた。水平方向の拡大縮小処理は、フィールドメ
モリから抜き出されて複数のラインメモリに入力され、
垂直方向の拡大処理を行ったデータに対して、水平方向
に直線補間で内挿処理を行うというものである。

【０００４】また、水平方向に対してのみ画像拡大もし
くは縮小処理を行う場合には、ラインメモリと書き込み
制御回路，読み出し制御回路を設け、拡大処理であれば
ラインメモリに蓄えられたデータを、拡大倍率に応じた
間隔で二度読みしながら読み出して、順次読み出された
データにより内挿処理する方法で行われている。逆に縮
小処理であれば、入力データに対して先に内挿処理を行
ってからラインメモリに書き込み、縮小倍率に応じた間
隔で間引きながら読み出すという方法で行われる。

【０００５】一方、サンプリング周波数変換については
いくつかの方法があるが、変換比がある程度複雑になれ
ば、例えばＲＡＭを用いて行うといった方法がある。補
間は変換比等にもよるが、簡易的には直線補間演算によ
り行われている。例えば周波数を上げる変換の場合を説
明すると、入力データをメモリに変換前クロックで書き
込み、変換後クロックで変換比に応じた間隔で二度読み
しながら読み出しを行って、これを直線近似により補間
をするという方法によって行われている。逆に周波数を
下げる変換の場合では、入力データに先に直線補間を行
い、メモリに変換前クロックで書き込み、変換後クロッ
クで間引きながら読み出しを行うという方法によって行
われている。

【０００６】このような従来のシステムにおいての水平
方向縮小処理とサンプリング周波数変換処理の構成の一
例を、クロックを下げる変換の場合を図４に、クロック
を上げる変換の場合を図５にそれぞれ示す。

【０００７】以上の説明の水平縮小処理方式とサンプリ
ング周波数変換方式について、図７に４／５倍時の水平
縮小処理を、図８に変換比４：５の周波数変換処理の模
式図を示す。

【０００８】

【発明が解決しようとする課題】

（課題１）しかしながら、図４もしくは図５に示すよう
な従来の構成では水平縮小処理のため一度直線補間演算
により画質劣化した画像信号に対し、さらに周波数変換
のための帯域制限や再度の補間演算処理となるため、画
質劣化が大きいという問題点を有していた。

【０００９】これをベースバンドの周波数特性で示した
図１１を参照して以下に説明する。まず、入力信号
（ａ）に対し図７に示すような水平方向縮小処理を行
う。

【００１０】ここで内挿比は図７に示すように１：０、
３／４：１／４、１／２：１／２、１／４：３／４、
１：０、０：１と順に変化していくが、この内の例えば
１／２：１／２の内挿比のポイントであれば、（ｂ）に
示す様な出力周波数特性になる。さらにこれに図８に示
すようなサンプリング周波数変換処理が行われる。この
サンプリング周波数変換処理による出力周波数特性は、
（ｃ）の様になる。

【００１１】なお（ｂ）に図示しているのは内挿演算に
ついてのみの周波数特性図であるが、水平縮小処理を行
うと折り返し歪みが生じるので、入力信号に対して帯域
制限を行う必要がある。また（ｃ）に図示しているのは
（ａ）に対してサンプリング周波数変換のみを行った様
子を簡略化した図である。

【００１２】実際には、帯域制限をして水平縮小と周波
数変換を行ったとすれば（ｂ）に（ｃ）のようなフィル
タがかけられ、結果としてトータルの周波数特性は
（ｄ）のようになり、二重にフィルタリングされる効果
となって信号の高周波成分のレスポンスが二重に劣化す
る。

【００１３】尚、これは周波数変換を先に行い、その後
水平縮小処理を行っても同様に劣化する。

【００１４】また、従来の回路構成では周波数変換の為
にメモリ１６と書き込みおよび読み出し制御回路（１
７，１８）、補間演算回路１４および補間係数算出回路
１５とが別途必要であり、水平方向拡大処理回路につい
てもほぼ同様の回路構成が必要であるため、冗長で大き
な規模の回路構成となっていた。

【００１５】尚、周波数変換用メモリ１６の容量につい
ては変換比によって必要容量が決まり、簡単な変換比で
は小さくて良いが、複雑な変換比では大きなメモリ容量
を必要とする。

【００１６】さらに、実際の回路では高周波信号で振幅
の小さい信号の場合、補間演算を重ねて行うことにより
内挿演算のビット精度劣化となるため、ビット精度を保
持するには補間演算回路やラインメモリ等の回路規模が
大きくなってしまう。

【００１７】本発明は、このような従来の問題点を解決
するものであり、簡単な構成で水平方向縮小処理とサン
プリング周波数変換処理を同時に、かつ画質の劣化を小
さく抑えながら行うことのできるサンプリング周波数変
換回路を提供するものである。

【００１８】（課題２）しかしながら、従来の構成では
周波数変換において、図４に示すように周波数を下げる
変換では直線補間演算を周波数変換用メモリの書き込み
前に行う必要があり、図５に示すように周波数を上げる
変換では、直線補間演算を周波数変換用メモリの書き込
み後に行う必要があった。

【００１９】また、画像の拡大縮小についても同様に、
縮小処理では補間演算をラインメモリの書き込み前に行
う必要があり、拡大処理では補間演算を周波数変換用メ
モリの書き込み後に行う必要があった。

【００２０】このように、従来の構成ではそれぞれの映
像信号処理システムに応じて、画像の拡大縮小処理とサ
ンプリング周波数変換処理の構成をとる必要があった。

【００２１】本発明は、このような従来の問題点を解決
するものであり、簡単な構成で水平方向拡大縮小処理と
任意比のサンプリング周波数変換処理を同時に、かつ画
質の劣化を小さく抑えながら行うことのできるサンプリ
ング周波数変換回路を提供するものである。

【００２２】

【課題を解決するための手段】

（課題１を解決するための手段１）本発明の第１の発明
のサンプリング周波数変換回路は、書き込みおよび読み
出しを異なる動作クロックで動作することのできるライ
ンメモリを使用し、入力信号から直接に水平縮小処理と
サンプリング周波数変換処理を同時に行うものである。

【００２３】（課題２を解決するための手段２）本発明
の第２の発明のサンプリング周波数変換装置は、書き込
みおよび読み出しを異なる動作クロックで動作すること
のできるラインメモリを使用し、縮小処理回路と拡大処
理回路を設け、倍率に応じていずれかに切り替えて入力
信号から直接に水平拡大縮小処理とサンプリング周波数
変換を同時に行うものである。

【００２４】（課題２を解決するための手段３）本発明
の第３の発明のサンプリング周波数変換装置は、書き込
みおよび読み出しを異なる動作クロックで動作すること
のできるラインメモリを使用し、拡大縮小補間演算回路
と拡大縮小補間係数算出回路を設け、これらの回路に対
して動作クロックを倍率に応じて切り替えて動作させ
て、縮小処理回路と拡大処理回路を共用化して入力信号
から直接に水平拡大縮小処理とサンプリング周波数変換
を同時に行うものである。

【００２５】

【作用】

（手段１による作用）本発明の第１の発明の構成によれ
ば、水平縮小処理の縮小倍率と周波数変換の逆変換比を
掛け合わせた合成倍率比で縮小補間演算を行い、そのデ
ータをラインメモリに対し周波数変換前のクロックによ
り書き込んだ後、合成倍率比に対応したアドレス制御を
行いながら、周波数変換後のクロックにより読み出しを
行うことにより、水平方向縮小処理とサンプリング周波
数変換を同時に行う様に作用する。

【００２６】ここでサンプリング周波数変換は、クロッ
クを下げる変換を前提として説明しているが、合成倍率
比が１以下となる範囲においてクロックを上げる変換に
も対応することができる。

【００２７】（手段２による作用）本発明の第２の発明
の構成によれば、水平方向拡大縮小処理の拡大／縮小倍
率と周波数変換の逆変換比を掛け合わせた合成倍率が、
トータルとして１未満なら縮小処理を行ってからライン
メモリに書き込んで、変換後クロックで読み出す。逆に
１以上なら、変換前クロックでラインメモリに書き込ん
で、変換後クロックで読み出してから拡大処理を行うこ
とにより、入力信号から直接に水平方向拡大もしくは縮
小処理と任意比のサンプリング周波数変換を同時に行う
様に作用する。

【００２８】（手段３による作用）本発明の第３の発明
の構成によれば、拡大縮小補間演算回路および拡大縮小
補間係数算出回路とに、縮小時は変換前クロックを、拡
大時には変換後クロックを動作クロックとして選択入力
してやることにより、縮小処理と拡大処理を同一の回路
で共用化し、ラインメモリの入出力および出力部を信号
を切り替えることにより、簡単な構成で入力信号から直
接に水平方向拡大もしくは縮小処理と任意比のサンプリ
ング周波数変換を同時に行う様に作用する。

【００２９】

【実施例】本発明の第１の発明の実施例について図面を
参照して説明する。本発明の第１の発明の実施例のブロ
ック図を図１に示す。

【００３０】まず、システムコントローラ等により設定
された画像縮小倍率と周波数変換の逆変換比を掛け合わ
せた合成倍率を補間係数算出回路２０で算出する。

【００３１】入力信号は、補間演算回路１０で合成倍率
により直線補間演算が行われる。補間演算された入力信
号は、書き込み制御回路５によりアドレス制御され水平
方向の任意の範囲を変換前クロックレートでラインメモ
リ４に書き込まれる。そして、読み出し制御回路６で
は、該当する水平方向範囲で補間演算に対応したデータ
の得られるように読み飛ばしアドレス制御を行いなが
ら、変換後クロックレートでラインメモリ４より読み出
されて、クロックレートの変換された水平方向縮小画像
信号として出力される。

【００３２】以下に、前述の処理を信号処理の流れを模
式化した図９を用いて説明する。図９では、水平縮小倍
率３／５倍の縮小と変換前：変換後＝３：４の比でサン
プリング周波数を変換する場合の例を示している。

【００３３】まず、図１の補間係数算出回路２０では、
合成倍率をｒ、合成補間比をｋとすればｒ＝縮小倍率×１／クロック変換比＝３／５×４／３＝０．８ｋ＝１／合成倍率＝１／０.８＝１.２５を算出する。

【００３４】補間演算回路１０では合成補間比ｋ＝１.
２５あれば順に０，０.２５，０.５，０.７５，０と合
成補間比に応じて、補間係数が順次入力され、入力信号
ａの前後のデータから内挿されてｂを得る。このデータ
は、変換前クロックで指定された水平方向書き込み範囲
枠内をラインメモリにｃの様に書き込む。

【００３５】これに対し、読み出し制御回路６では変換
後クロックで指定された水平方向読み出し枠内で合成倍
率０.８に対応するようにデータを５個おきに読み飛ば
してｄのごとく読み出す。

【００３６】このようにして、入力信号ａを縮小処理と
サンプリング周波数変換を同時に行い出力信号ｄを得る
ものである。

【００３７】実際には、入力信号ａに対して、１Ｈ遅れ
て出力信号ｄが得られる。図６に上記補間演算回路の一
例を示す。

【００３８】図６では、時刻ｎの入力信号をＸ_n、出力
信号をＹ_n、順次入力される補間係数をＫ_nとすれば、Ｙ_n＝（１−Ｋ_n）Ｘ_n-1＋Ｋ_nＸ_n の直線補間演算が行われる。

【００３９】次に画質劣化抑制効果について図１２を参
照して説明する。ここでは、図１１と比較するため、縮
小倍率＝４／５倍、周波数変換比４：５の場合を示す。

【００４０】縮小処理に伴う折り返し歪みに対する帯域
制限は図１１の説明同様入力信号に対してかけられるも
のとすると、入力信号（ａ）に対し合成倍率＝１で４：
５のサンプリング周波数変換が同時に行われるので、
（ｂ）に示す様なフィルタを通すこととなり、これを帯
域制限すると、結果として（ｃ）に示すようになる。こ
こに示した例は多少特異な例であるが、合成倍率が１と
ならない通常の場合も同様に表現できる。

【００４１】このように、本方式ではフィルタリングは
一度だけの効果なので、信号の高周波成分のレスポンス
劣化は、図１１に示す場合に比べ低く抑えられる。

【００４２】以上の実施例については、周波数変換を変
換前クロックより早いクロックに変換する場合を説明し
ているが、これらの例のように合成倍率が１以下となる
範囲においては、クロックを上げる周波数変換も行うこ
とができる。

【００４３】クロックを下げる変換については、いかな
る縮小倍率でも可能である。本発明の第２の発明の実施
例について図面を参照して説明する。本発明の第２の発
明の実施例のブロック図を図２に示す。

【００４４】まず、画像の拡大もしくは縮小の倍率と周
波数変換の逆変換比を掛け合わせた合成倍率が１未満の
場合を説明すれば、この場合は全体として縮小処理とな
り、切り替えスイッチ３，９を縮小側に切り替えて、縮
小補間演算回路１、縮小補間係数算出回路２１、ライン
メモリ４、書き込み制御回路５、読み出し制御回路６０
を使用して第１の発明の実施例に説明した縮小処理が行
われる。

【００４５】逆に、合成倍率が１以上であれば全体とし
て拡大処理であり、切り替えスイッチ３，９を拡大側に
切り替えて、次に説明する拡大処理がなされる。

【００４６】拡大処理では入力信号は、書き込み制御回
路５によりアドレス制御され入力信号の水平方向の任意
の範囲が変換前クロックレートでラインメモリ４に書き
込まれる。また、システムコントローラ等により設定さ
れた合成倍率により、拡大補間係数が拡大補間係数算出
回路８で算出される。この係数により読み出し制御回路
６０では、該当する範囲で合成倍率の拡大補間演算を行
うに必要なデータを読み出せる様アドレス制御を行い、
変換後クロックレートでラインメモリ４より読み出され
る。こうして読み出されたデータは拡大補間演算回路７
で拡大補間係数により直線補間演算が行われ、サンプリ
ング周波数の変換された水平方向拡大画像信号として出
力される。

【００４７】以下に、前述の拡大処理の場合の信号処理
の流れを模式化した図１０を用いて説明する。

【００４８】図１０では、水平拡大倍率１.５倍の拡大
と変換前：変換後＝６：５の比でサンプリング周波数を
変換する場合の例を示している。

【００４９】入力信号ａは変換前クロックで指定された
水平方向書き込み範囲枠内をラインメモリにｂの様にそ
のまま書き込む。

【００５０】また、図２の拡大補間係数算出回路８で
は、合成倍率をｒ、合成補間比をｋとすればｒ＝拡大倍率×１／周波数変換比＝１.５×１／１.２＝１．２５ｋ＝１／合成倍率比＝１／１.２５＝０.８を算出する。

【００５１】これに対し、読み出し制御回路６０では変
換後クロックで指定された水平方向読み出し枠内で合成
倍率１．２５に対応するようにデータを４個おきに二度
読みでｃのごとく読み出す。

【００５２】そして、拡大補間演算回路７では合成補間
比ｋ＝０.８であれば順に０，０.８，０.６，０.４，
０.２と合成補間比に応じて、補間係数が順次入力され
前後のデータから内挿され、変換後クロックで直線補間
演算がｄのように行われる。こうして、入力信号ａを拡
大処理とサンプリング周波数変換を同時に行い出力信号
ｄを得るものである。

【００５３】このように、水平方向拡大縮小処理と任意
比のサンプリング周波数変換処理を同時に、かつ画質の
劣化を小さく抑えながら行うことができる。

【００５４】本発明の第３の発明の実施例について図面
を参照して説明する。本発明の第３の発明の実施例のブ
ロック図を図３に示す。

【００５５】まず、画像の拡大もしくは縮小の倍率と周
波数変換の逆変換比を掛け合わせた合成倍率が１未満の
場合を説明すれば、この場合は全体として縮小処理とな
り次の動作を行う。切り替えスイッチ３，９，１１は縮
小側に切り替えて、拡大縮小補間演算回路１２と拡大縮
小補間係数算出回路１３に動作クロックとして変換前ク
ロック（図３でＷｃｌｋと図示）を入力して、合成倍率
（１未満）が設定されて縮小補間処理を行うよう動作す
る。そして、ラインメモリ４、書き込み制御回路５、読
み出し制御回路６１を使用して第２の発明の実施例に説
明した縮小処理が行われる。

【００５６】逆に、合成倍率が１以上であれば全体とし
て拡大処理であり、切り替えスイッチ３，９，１１を拡
大側に切り替えて、拡大縮小補間演算回路１２と拡大縮
小補間係数算出回路１３に動作クロックとして変換後ク
ロック（図３でＲｃｌｋと図示）を入力して、合成倍率
（１以上）が設定されて拡大補間処理を行うよう動作す
る。

【００５７】こうして、同様に第２の発明の実施例に説
明した拡大処理が行われる。

【００５８】

【発明の効果】以上の説明より明らかなように、本発明
の第１の発明によれば、水平方向の高周波レスポンス劣
化を小さく抑えた良好な画像を得ることができ、かつ、
回路規模の面からも、水平方向縮小処理とサンプリング
周波数変換を独立に行う場合に比べ、大幅に回路規模を
削減することができる。

【００５９】以上の説明より明らかなように、本発明の
第２の発明によれば、簡単な構成で水平拡大もしくは縮
小処理と同時にクロックを上げる変換もしくは下げる変
換をいずれの組み合わせも任意に行うことができる。ま
た、回路規模の面からも、水平方向拡大および縮小処理
とサンプリング周波数変換を独立に行う場合に比べ、大
幅に回路規模を削減できる。さらに、水平方向高周波レ
スポンスの劣化を小さく抑えた良好な画像を得ることが
できる。

【００６０】以上の説明より明らかなように、本発明の
第３の発明によれば、簡単な構成で水平拡大もしくは縮
小処理と同時にクロックを上げる変換もしくは下げる変
換をいずれの組み合わせも任意に行うことができる。ま
た、回路規模の面では、第２の発明の実施例の場合より
もさらに大きく回路規模を削減することができる。さら
に、水平方向高周波レスポンスの劣化を小さく抑えた良
好な画像を得ることができる。

【図面の簡単な説明】

【図１】本発明の第１の発明の実施例の水平縮小および
周波数変換回路の構成を示すブロック図

【図２】本発明の第２の発明の実施例の水平縮小拡大お
よび周波数変換回路の構成を示すブロック図

【図３】本発明の第３の発明の実施例の水平縮小拡大お
よび周波数変換回路の構成を示すブロック図

【図４】従来例の水平縮小回路部および周波数変換回路
部（クロックを下げる）の構成ブロック図

【図５】従来例の水平縮小回路部および周波数変換回路
部（クロックを上げる）の構成ブロック図

【図６】本発明の第１〜第３の発明の実施例の補間演算
回路の構成を示すブロック図

【図７】水平縮小のみの方式説明図

【図８】サンプリング周波数変換のみの方式説明図

【図９】本発明の第１〜第３の発明の実施例における縮
小補間の信号処理方式説明図

【図１０】本発明の第２，第３の発明の実施例における
拡大補間の信号処理方式説明図

【図１１】従来の縮小処理後周波数変換を行う方式の場
合の周波数特性図

【図１２】本発明の第１の発明の実施例における縮小処
理および周波数変換方式の場合の周波数特性図

【符号の説明】１縮小補間演算回路３，９，１１切り替えスイッチ４ラインメモリ５書き込み制御回路６，６０，６１読み出し制御回路７拡大補間演算回路８拡大補間係数算出回路１０補間演算回路１２拡大縮小補間演算回路１３拡大縮小補間係数算出回路２０補間係数算出回路２１縮小補間係数算出回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｎ 7/01 Ｈ０４Ｎ 5/93 Ｃ

Claims

【特許請求の範囲】

【請求項１】ディジタル映像信号を水平方向に縮小処
理する補間演算回路と、書き込みおよび読み出しを異な
る動作クロックで動作することのできるラインメモリ
と、前記補間演算回路により演算されたデータを前記ラ
インメモリに対して書き込む書き込み制御回路と、前記
ラインメモリの読み出しを制御する読み出し制御回路
と、前記補間演算回路と前記読み出し制御回路に対して
制御を行う補間係数算出回路とを備え、映像信号の水平
方向の縮小処理とサンプリング周波数変換を同時に行う
ことを特徴とするサンプリング周波数変換回路。
【請求項２】ディジタル映像信号を水平方向に縮小処
理する縮小補間演算回路と、書き込みおよび読み出しを
異なる動作クロックで動作することのできるラインメモ
リと、前記ラインメモリに対して書き込み制御を行う書
き込み制御回路と、前記ラインメモリの読み出し制御を
行う読み出し制御回路と、前記縮小補間演算回路と前記
読み出し制御回路に対して制御を行う縮小補間係数算出
回路と、前記ラインメモリより読み出したディジタル映
像信号を水平方向に拡大処理する拡大補間演算回路と、
前記拡大補間演算回路と前記読み出し制御回路に対して
制御を行う拡大補間係数算出回路と、縮小処理であるか
拡大処理であるかを切り替える切り替え回路とを備え、
映像信号の水平方向の縮小処理もしくは拡大処理とサン
プリング周波数変換を同時に行うことを特徴とするサン
プリング周波数変換回路。
【請求項３】ディジタル映像信号を水平方向に縮小処
理もしくは拡大処理する補間演算回路と、書き込みおよ
び読み出しを異なる動作クロックで動作することのでき
るラインメモリと、前記ラインメモリに対して書き込み
制御を行う書き込み制御回路と、前記ラインメモリの読
み出し制御を行う読み出し制御回路と、前記補間演算回
路と前記読み出し制御回路に対して制御を行う補間係数
算出回路と、縮小処理であるか拡大処理であるかを切り
替える切り替え回路とを備え、前記補間演算回路および
前記補間係数算出回路に対して動作クロックとして、縮
小処理時にはサンプリング周波数変換前クロックを、拡
大処理時にはサンプリング周波数変換後クロックを選択
入力することにより、映像信号の水平方向の縮小処理も
しくは拡大処理とサンプリング周波数変換を同時に行う
ことを特徴とするサンプリング周波数変換回路。