JPH0822357A

JPH0822357A - タッチパネル

Info

Publication number: JPH0822357A
Application number: JP15404594A
Authority: JP
Inventors: Shigemi Kurashima; 茂美倉島; Shinkichi Shimizu; 信吉清水; Michiko Endou; みち子遠藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-07-06
Filing date: 1994-07-06
Publication date: 1996-01-23

Abstract

(57)【要約】【目的】ペンや指などで指示された平面上の位置を検出
するタッチパネルに関し、位置検出の高精度化と、消費
電力の低減化とを、効率良く達成する。【構成】抵抗膜３３を感温抵抗体で形成し、導電端子３
８、３９に正電圧ＶＡを印加し、導電端子４０、４１に
接地電圧を印加する場合、枠辺部３６、３７に流れる電
流による自己発熱により枠辺部３６、３７の抵抗値を大
きくし、導電端子３８、４０に正電圧ＶＡを印加し、導
電端子３９、４１に接地電圧を印加する場合には、枠辺
部３４、３５に流れる電流による自己発熱により枠辺部
３４、３５の抵抗値を大きくする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ペンや指などで指示さ
れた平面上の位置を検出するタッチパネルに関する。

【０００２】タッチパネルは、ペンや指などで指示され
た平面上の位置を正確に検出することができ、また、外
乱ノイズに強くなければならないが、ペンや指などで指
示された平面上の位置を正確に検出するためには、所定
の抵抗膜に均一、即ち、直線性の良い電位分布を発生さ
せる必要がある。

【０００３】

【従来の技術】従来、タッチパネルとして、例えば、図
１３に、その要部を示すようなものが提案されている
（特開昭４７−３６９２３号公報）。

【０００４】図中、１は導電シート、２〜５は導電シー
ト１よりも低抵抗の抵抗条片、６〜９は駆動電圧を印加
する導電端子である。

【０００５】このタッチパネルにおいては、図１４に示
すように、導電端子６、７に正電圧ＶＡを印加し、導電
端子８、９に接地電圧を印加すると、抵抗条片２、３を
電極として、導電シート１に、破線で示すような電位分
布１１が発生する。

【０００６】また、図１５に示すように、導電端子６、
８に正電圧ＶＡを印加し、導電端子７、９に接地電圧を
印加すると、抵抗条片４、５を電極として、導電シート
１に、破線で示すような電位分布１２が発生する。

【０００７】そこで、このタッチパネルは、導電端子
６、７に対する正電圧ＶＡの印加及び導電端子８、９に
対する接地電圧の印加と、導電端子６、８に対する正電
圧ＶＡの印加及び導電端子７、９に対する接地電圧との
印加とを時分割的に行い、針で指示された導電シート１
内の位置の電圧を測定することにより、針で指示された
導電シート１内の位置を検出するというものである。

【０００８】ここに、図１４に示す場合において、導電
シート１に直線性の良い電位分布１１を発生させるため
には、電極として機能する抵抗条片２、３の抵抗値が小
さく、これら抵抗条片２、３にそれぞれ電位勾配が生じ
ないことが必要とされる。

【０００９】また、図１５に示す場合において、導電シ
ート１に直線性の良い電位分布１２を発生させるために
は、抵抗条片４、５の抵抗値が小さく、これら抵抗条片
４、５にそれぞれ電位勾配が生じないことが必要とされ
る。

【００１０】しかし、抵抗条片２〜５の抵抗値を余りに
小さくすると、図１４に示す場合には、抵抗条片４、５
に多大な電流Ｉ₄、Ｉ₅が流れてしまい、図１５に示す場
合には、抵抗条片２、３に多大な電流Ｉ₂、Ｉ₃が流れて
しまう。

【００１１】したがって、このタッチパネルにおいて
は、導電シート１に直線性の良い電位分布１１、１２を
発生させ、精度の高い位置検出を実行しようとすると、
消費電力が増大してしまうという問題点があった。

【００１２】そこで、また、従来、図１６にその要部を
示すようなタッチパネルが提案されている（特開昭６１
−２０８５３３号公報）。

【００１３】図中、１４は基板、１５、１６は基板１４
上に形成されたターミナル、１７、１８は基板１４上に
形成されたパターン、１９〜２２は基板１４上に形成さ
れた電極、２３〜２６はダイオード、２７は基板１４上
にコーティングされた抵抗膜であり、この抵抗膜２７
は、電極１９〜２２と接触している。

【００１４】このタッチパネルにおいては、図１７に示
すように、ターミナル１５に正電圧ＶＡを印加し、ター
ミナル１６に接地電圧を印加すると、ダイオード２３、
２４＝ＯＮ、ダイオード２５、２６＝ＯＦＦとなり、電
極１９、２０により、抵抗膜２７に、破線で示すような
電位分布２８が発生する。

【００１５】また、図１８に示すように、ターミナル１
６に正電圧ＶＡを印加し、ターミナル１５に接地電圧を
印加すると、ダイオード２５、２６＝ＯＮ、ダイオード
２３、２４＝ＯＦＦとなり、電極２１、２２により、抵
抗膜２７に、破線で示すような電位分布２９が発生す
る。

【００１６】そこで、このタッチパネルは、ターミナル
１５に対する正電圧ＶＡの印加及びターミナル１６に対
する接地電圧の印加と、ターミナル１６に対する正電圧
ＶＡの印加及びターミナル１５に対する接地電圧の印加
とを時分割的に行い、ペンや指などで指示された抵抗膜
２７内の位置の電圧を測定することにより、ペンや指な
どで指示された抵抗膜２７内の位置を検出するというも
のである。

【００１７】

【発明が解決しようとする課題】このタッチパネルによ
れば、図１４、図１５に示すような電流Ｉ₂〜Ｉ₅は流れ
ないので、消費電力の低減化を図ることができるが、抵
抗膜２７に直線性の良い電位分布を発生させ、精度の高
い位置検出を行うためには、電極１９〜２２の数を増加
し、これに対応して、ダイオード２３〜２６の数も増加
しなくてはならず、効率性に欠けるという問題点があっ
た。

【００１８】本発明は、かかる点に鑑み、位置検出の高
精度化と、消費電力の低減化とを、効率良く達成するこ
とができるようにしたタッチパネルを提供することを目
的とする。

【００１９】

【課題を解決するための手段】本発明は、第１の抵抗膜
と、この第１の抵抗膜上に配置された四角形の枠形、か
つ、第１の抵抗膜よりも低抵抗の第２の抵抗膜とを有し
てなるタッチパネルを改良するものである。

【００２０】本発明中、第１の発明のタッチパネルは、
第２の抵抗膜を正の温度係数を有する感温抵抗体、即
ち、温度が上昇すると、抵抗値が急激に大きくなる抵抗
体で形成するというものである。

【００２１】また、第２の発明のタッチパネルは、第２
の抵抗膜の各枠辺部に、直列接続された複数のダイオー
ドを、対応する枠辺部を長手方向に区分して並列に接続
するというものである。

【００２２】また、第３の発明のタッチパネルは、第２
の抵抗膜の各枠辺部に、複数の電界効果トランジスタ
が、それぞれそのソース及びドレインを、対応する枠辺
部の長手方向上、任意の間隔で接続させて構成される。

【００２３】

【作用】第１の発明では、第２の抵抗膜は、四角形の枠
形をしているので、二組の対向する枠辺部を有している
が、一方の対向する枠辺部と、他方の対向する枠辺部と
を交互に電極として駆動することにより、第１の抵抗膜
に時分割的に直交する電位分布を発生させることができ
る。

【００２４】ここに、この第１の発明では、第２の抵抗
膜を正の温度係数を有する感温抵抗体で形成するとして
いるので、第２の抵抗膜の抵抗値を小さくしても、時分
割的に動作させる場合において、電極として動作させな
い第２の抵抗膜の枠辺部を自己発熱により高抵抗にする
ことができ、この枠辺部に流れる電流を小さくすること
ができる。

【００２５】このように、この第１の発明によれば、第
２の抵抗膜の抵抗値を小さくしても、枠辺部に流れる電
流を小さくすることができるので、位置検出の高精度化
と、消費電力の低減化とを達成することができる。

【００２６】また、第２の発明においても、第２の抵抗
膜は、四角形の枠形をしているので、二組の対向する枠
辺部を有しているが、一方の対向する枠辺部に接続され
ているダイオードを導通、他方の対向する枠辺部に接続
されているダイオードを非導通とした状態下での一方の
対向する枠辺部に対する交流電圧の印加と、一方の対向
する枠辺部に接続されているダイオードを非導通、他方
の対向する枠辺部に接続されているダイオードを導通と
した状態下での他方の対向する枠辺部に対する交流電圧
の印加とを交互に行うことにより、第１の抵抗膜に時分
割的に直交する電位分布を発生させることができる。

【００２７】ここに、一方の対向する枠辺部に対して交
流電圧の印加を行う場合、この一方の対向する枠辺部に
接続されているダイオードは導通とされるので、第２の
抵抗膜の抵抗値が大きく、他方の対向する枠辺部に流れ
る電流が小さくされている場合においても、一方の対向
する枠辺部の抵抗値を交流的に小さくすることができ、
第１の抵抗膜に直線性の良い電位分布を発生させること
ができる。

【００２８】また、他方の対向する枠辺部に対して交流
電圧の印加を行う場合、この他方の対向する枠辺部に接
続されているダイオードは導通とされるので、第２の抵
抗膜の抵抗値が大きく、一方の対向する枠辺部に流れる
電流が小さくされている場合においても、他方の対向す
る枠辺部の抵抗値を交流的に小さくすることができ、第
１の抵抗膜に直線性の良い電位分布を発生させることが
できる。

【００２９】このように、この第２の発明によれば、第
２の抵抗膜の抵抗値を大きくしても、第１の抵抗膜に直
線性の良い電位分布を発生させることができ、位置検出
の高精度化と、消費電力の低減化とを達成することがで
きる。

【００３０】また、第３の発明においても、第２の抵抗
膜は、四角形の枠形をし、二組の対向する枠辺部を有し
ているので、一方の対向する枠辺部と、他方の対向する
枠辺部とを交互に電極として駆動することにより、第１
の抵抗膜に時分割的に直交する電位分布を発生させるこ
とができる。

【００３１】ここに、一方の対向する枠辺部を電極とし
て駆動する場合、この一方の対向する枠辺部にソース及
びドレインを接続されている電界効果トランジスタのゲ
ートに、これら電界効果トランジスタを導通させるに必
要な電圧を供給することにより、一方の対向する枠辺部
に電位勾配が発生した場合には、対応する電界効果トラ
ンジスタを導通とさせ、電位勾配をなくすことができ、
第２の抵抗膜の抵抗値が高くても、第１の抵抗膜に直線
性の良い電位分布を発生させることができる。

【００３２】また、他方の対向する枠辺部を電極として
駆動する場合、この他方の対向する枠辺部にソース及び
ドレインを接続されている電界効果トランジスタのゲー
トに、これら電界効果トランジスタを導通させるに必要
な電圧を供給することにより、他方の対向する枠辺部に
電位勾配が発生した場合には、対応する電界効果トラン
ジスタを導通とさせ、電位勾配をなくすことができ、第
２の抵抗膜の抵抗値が高くても、第１の抵抗膜に直線性
の良い電位分布を発生させることができる。

【００３３】このように、この第３の発明によれば、第
２の発明と同様に、第２の抵抗膜の抵抗値を大きくして
も、第１の抵抗膜に直線性の良い電位分布を発生させる
ことができ、位置検出の高精度化と、消費電力の低減化
とを達成することができる。

【００３４】

【実施例】以下、図１〜図１２を参照して、本発明の第
１実施例〜第３実施例について説明する。

【００３５】第１実施例・・図１〜図４図１及び図２は、それぞれ、本発明の第１実施例の要部
を示す概略的斜視図及び概略的平面図である。

【００３６】図中、３１は基板、３２は基板３１上に形
成された抵抗膜、３３は抵抗膜３２上に配置された四角
形の枠形に形成された、抵抗膜３２よりも低抵抗の抵抗
膜、３４〜３７は抵抗膜３３の枠辺部である。

【００３７】ここに、抵抗膜３３は、正の温度特性を有
する感温抵抗体で形成されており、この感温抵抗体は、
例えば、炭素に白金粒子又はニクロムを混合することに
より得ることができる。

【００３８】また、３８〜４１は抵抗膜３３に駆動電圧
を印加するための導電端子、４２〜４５は導電端子３８
〜４１に駆動電圧を供給する配線である。

【００３９】この第１実施例においては、図３に示すよ
うに、導電端子３８、３９に正電圧ＶＡを印加し、導電
端子４０、４１に接地電圧を印加すると、抵抗膜３３の
枠辺部３４、３５を電極として、抵抗膜３２に、破線で
示すような電位分布４６が発生する。

【００４０】また、図４に示すように、導電端子３８、
４０に正電圧ＶＡを印加し、導電端子３９、４１に接地
電圧を印加すると、抵抗膜３３の枠辺部３６、３７を電
極として、抵抗膜３２に、破線で示すような電位分布４
７が発生する。

【００４１】そこで、この第１実施例においては、導電
端子３８、３９に対する正電圧ＶＡの印加及び導電端子
４０、４１に対する接地電圧の印加と、導電端子３８、
４０に対する正電圧ＶＡの印加及び導電端子３９、４１
に対する接地電圧との印加とを時分割的に行い、ペンや
指などで指示された抵抗膜３２内の位置の電圧を測定す
ることにより、ペンや指などで指示された抵抗膜３２内
の位置を検出することができる。

【００４２】ここに、図３に示す場合、抵抗膜３３の枠
辺部３６、３７には電流Ｉ₃₆、Ｉ₃₇が流れ、自己発熱に
より温度が上昇するが、抵抗膜３３は正の温度係数を有
する感温抵抗体で形成されているので、枠辺部３６、３
７の抵抗値は急激に大きくなる。

【００４３】したがって、抵抗膜３３の抵抗値を小さく
し、枠辺部３４、３５により直線性の良い電位分布４６
を得るようにする場合においても、抵抗膜３３の枠辺部
３６、３７の抵抗値を大きくすることができ、電流
Ｉ₃₆、Ｉ₃₇を小さく抑えることができる。

【００４４】また、図４に示す場合には、抵抗膜３３の
枠辺部３４、３５に電流Ｉ₃₄、Ｉ₃₅が流れ、自己発熱に
より温度が上昇するが、抵抗膜３３は正の温度係数を有
する感温抵抗体で形成されているので、枠辺部３４、３
５の抵抗値は急激に大きくなる。

【００４５】したがって、抵抗膜３３の抵抗値を小さく
し、枠辺部３６、３７により直線性の良い電位分布４７
を得るようにする場合においても、抵抗膜３３の枠辺部
３４、３５の抵抗値を大きくすることができ、電流
Ｉ₃₄、Ｉ₃₅を小さく抑えることができる。

【００４６】このように、この第１実施例によれば、抵
抗膜３３を感温抵抗体で形成するという構成を採用した
ことにより、位置検出の高精度化と、消費電力の低減化
とを効率良く達成することができる。

【００４７】第２実施例・・図５〜図９図５は本発明の第２実施例の要部を示す概略的平面図で
あり、図中、４９は基板上に形成された抵抗膜、５０は
抵抗膜４９上に配置された四角形の枠形に形成された、
抵抗膜４９よりも低抵抗の抵抗膜、５１〜５４は抵抗膜
５０の枠辺部、５５〜６２は導電端子、６３〜７０はダ
イオードである。

【００４８】図６及び図７は、この第２実施例の駆動方
法を説明するための図であり、図中、ＶＢは正の電圧、
７１〜７４は抵抗、７５、７６は切換スイッチ、７７は
交流電圧を発生する交流電源、７８はコンデンサであ
る。

【００４９】ここに、図６に示すように、切換スイッチ
７５の接点７５Ａを接点７５Ｃに接続し、切換スイッチ
７６の接点７６Ａを接点７６Ｂに接続し、ダイオード６
３〜６６＝ＯＮ、ダイオード６７〜７０＝ＯＦＦとする
と共に、交流電源７７による交流電圧を導電端子５６、
６１間に印加する場合には、抵抗膜５０の枠辺部５１、
５２を電極として、抵抗膜４９に、破線で示すような電
位分布７９が交流電圧の周波数に併せて発生する。

【００５０】また、図７に示すように、切換スイッチ７
５の接点７５Ａを接点７５Ｂに接続し、切換スイッチ７
６の接点７６Ａを接点７６Ｃに接続し、ダイオード６７
〜７０＝ＯＮ、ダイオード６３〜６６＝ＯＦＦとすると
共に、交流電源７７による交流電圧を導電端子５８、５
９間に印加する場合には、抵抗膜５０の枠辺部５３、５
４を電極として、抵抗膜４９に、破線で示すような電位
分布８０が交流電圧の周波数に併せて発生する。

【００５１】そこで、この第２実施例では、ダイオード
６３〜６６＝ＯＮ、ダイオード６７〜７０＝ＯＦＦの状
態での交流電源７７による交流電圧の導電端子５６、６
１間への印加と、ダイオード６３〜６６＝ＯＦＦ、ダイ
オード６７〜７０＝ＯＮの状態での交流電源７７による
交流電圧の導電端子５８、５９間への印加とを時分割的
に行い、ペンや指などで指示された抵抗膜４９内の位置
の電圧を測定することによって、ペンや指などで指示さ
れた抵抗膜４９内の位置を検出することができる。

【００５２】この場合、例えば、図８に示すように、交
流電源７７が発生する交流電圧と同一の周波数の信号を
通過させるフィルタ８２を使用する場合には、外乱ノイ
ズを除去することができる。

【００５３】なお、図８において、８３は抵抗膜、８４
はスペーサ、８５はペン、８６は増幅器であるが、フィ
ルタ８２の代わりに、同期検波回路を使用するようにし
ても良い。

【００５４】また、図９に示すようにタンク回路８７を
使用して位置検出を行うこともできる。なお、８８はペ
ン、８９はコイル、９０はコンデンサ、９１は保護フィ
ルムである。

【００５５】この第２実施例によれば、図６に示す場
合、ダイオード６３〜６６＝ＯＮとされるので、抵抗膜
５０の抵抗値を大きくし、抵抗膜５０の枠辺部５３、５
４に流れる電流Ｉ₅₃、Ｉ₅₄を小さくしても、抵抗膜５０
の枠辺部５１、５２の抵抗値を交流的に小さくすること
ができ、抵抗膜４９に、直線性の良い電位分布を得るこ
とができる。

【００５６】また、図７に示す場合には、ダイオード６
７〜７０＝ＯＮとされるので、抵抗膜５０の抵抗値を大
きくし、抵抗膜５０の枠辺部５１、５２に流れる電流Ｉ
₅₁、Ｉ₅₂を小さくしても、抵抗膜５０の枠辺部５３、５
４の抵抗値を交流的に小さくすることができ、抵抗膜４
９に、直線性の良い電位分布を得ることができる。

【００５７】このように、この第２実施例によれば、抵
抗膜５０の枠辺部５１〜５４にダイオード６３〜７０を
接続するという構成を採用したことにより、位置検出の
高精度化と、消費電力の低減化とを効率良く達成するこ
とができる。

【００５８】第３実施例・・図１０〜図１２図１０は本発明の第３実施例の要部を示す概略的平面図
であり、図中、９３は基板上に形成された抵抗膜、９４
は抵抗膜９３上に配置された四角形の枠形に形成され
た、抵抗膜９３よりも低抵抗の抵抗膜、９５〜９８は抵
抗膜９４の枠辺部、９９〜１０２は駆動電圧を印加する
導電端子、１０３〜１１２はＰチャネルの電界効果トラ
ンジスタである。

【００５９】ここに、電界効果トランジスタ１０３〜１
０５は、それぞれ、そのソース及びドレインを任意の間
隔で枠辺部９５に接続され、電界効果トランジスタ１０
６〜１０８は、それぞれ、そのソース及びドレインを任
意の間隔で枠辺部９６に接続されている。

【００６０】また、電界効果トランジスタ１０９、１１
０は、それぞれ、そのソース及びドレインを任意の間隔
で枠辺部９７に接続され、電界効果トランジスタ１１
１、１１２は、それぞれ、そのソース及びドレインを任
意の間隔で枠辺部９８に接続されている。

【００６１】図１１及び図１２は、この第３実施例の駆
動方法を説明するための図であり、図中、ＶＣは電界効
果トランジスタ１０３〜１１２をオン状態にすることが
できる大きさの電圧、１１３、１１４は切換スイッチで
ある。

【００６２】ここに、図１１に示すように、切換スイッ
チ１１３の接点１１３Ａを接点１１３Ｂに接続し、切換
スイッチ１１４の接点１１４Ａを接点１１４Ｃに接続す
る場合には、抵抗膜９４の枠辺部９５、９６を電極とし
て、抵抗膜９３に、破線で示すような電位分布１１６が
発生する。

【００６３】また、図１２に示すように、切換スイッチ
１１３の接点１１３Ａを接点１１３Ｃに接続し、切換ス
イッチ１１４の接点１１４Ａを接点１１４Ｂに接続する
場合には、抵抗膜９４の枠辺部９７、９８を電極とし
て、抵抗膜９３に、破線に示すような電位分布１１７が
発生する。

【００６４】そこで、この第３実施例においては、切換
スイッチ１１３の接点１１３Ａの接点１１３Ｂに対する
接続及び切換スイッチ１１４の接点１１４Ａの接点１１
４Ｃに対する接続と、切換スイッチ１１３の接点１１３
Ａの接点１１３Ｃに対する接続及び切換スイッチ１１４
の接点１１４Ａの接点１１４Ｂに対する接続とを時分割
的に行い、ペンや指などで指示された抵抗膜９３内の位
置の電圧を測定することにより、ペンや指などで指示さ
れた抵抗膜９３内の位置を検出することができる。

【００６５】ここに、図１１に示す場合、抵抗膜９４の
抵抗値を大きくし、枠辺部９７、９８に流れる電流
Ｉ₉₇、Ｉ₉₈を小さくする場合においても、電界効果トラ
ンジスタ１０３〜１０８のゲートには電圧ＶＣが供給さ
れているので、電界効果トランジスタ１０３〜１０８が
接続されている部分に電位差が生じると、これら電界効
果トランジスタ１０３〜１０８のうち、対応する電界効
果トランジスタが導通状態となり、抵抗膜９４の枠辺部
９５、９６の電位をそれぞれ均一に保持し、抵抗膜９３
に直線性の良い電位分布を発生させることができる。

【００６６】ここに、図１２に示す場合、抵抗膜９４の
抵抗値を大きくし、枠辺部９５、９６に流れる電流
Ｉ₉₅、Ｉ₉₆を小さくする場合においても、電界効果トラ
ンジスタ１０９〜１１２のゲートには電圧ＶＣが供給さ
れているので、電界効果トランジスタ１０９〜１１２が
接続されている部分に電位差が生じると、これら電界効
果トランジスタ１０９〜１１２のうち、対応する電界効
果トランジスタが導通状態となり、抵抗膜９４の枠辺部
９７、９８の電位をそれぞれ均一に保持し、抵抗膜９３
に直線性の良い電位分布を発生させることができる。

【００６７】このように、この第３実施例によれば、抵
抗膜９４の枠辺部９５〜９８に電界効果トランジスタ１
０３〜１１２を接続するという構成を採用したことによ
り、位置検出の高精度化と、消費電力の低減化とを効率
良く達成することができる。

【００６８】なお、電界効果トランジスタ１０３〜１１
２を薄膜トランジスタで構成する場合には、これら電界
効果トランジスタ１０３〜１１２は、抵抗膜９３が形成
されている基板上に形成することができる。

【００６９】

【発明の効果】本発明中、第１の発明によれば、第２の
抵抗膜を正の温度係数を有する感温抵抗体で形成すると
いう構成を採用したことにより、第２の抵抗膜の抵抗値
を小さくしても、時分割的に駆動する場合において、電
極として動作させない第２の抵抗膜の枠辺部を自己発熱
により高抵抗にすることができ、位置検出の高精度化
と、消費電力の低減化とを効率良く達成することができ
る。

【００７０】また、第２の発明によれば、第２の抵抗膜
の各枠辺部に、直列接続された複数のダイオードを、対
応する枠辺部を長手方向に区分して並列に接続するとい
う構成を採用したことにより、第２の抵抗膜の抵抗値を
大きくしても、第１の抵抗膜に直線性の良い電位分布を
発生させることができ、位置検出の高精度化と、消費電
力の低減化とを効率良く達成することができる。

【００７１】また、第３の発明によれば、第２の抵抗膜
の各枠辺部に、複数の電界効果トランジスタが、それぞ
れそのソース及びドレインを、対応する枠辺部の長手方
向上、任意の間隔で接続させている構成としたことによ
り、第２の抵抗膜の抵抗値を大きくしても、第１の抵抗
膜に直線性の良い電位分布を発生させることができ、位
置検出の高精度化と、消費電力の低減化とを効率良く達
成することができる。

【図面の簡単な説明】

【図１】本発明の第１実施例の要部を示す概略的斜視図
である。

【図２】本発明の第１実施例の要部を示す概略的平面図
である。

【図３】本発明の第１実施例の駆動方法を説明するため
の図である。

【図４】本発明の第１実施例の駆動方法を説明するため
の図である。

【図５】本発明の第２実施例の要部を示す概略的平面図
である。

【図６】本発明の第２実施例の駆動方法を説明するため
の図である。

【図７】本発明の第２実施例の駆動方法を説明するため
の図である。

【図８】本発明の第２実施例における位置検出方法の一
例を説明するための図である。

【図９】本発明の第２実施例における位置検出方法の他
の例を説明するための図である。

【図１０】本発明の第３実施例の要部を示す概略的平面
図である。

【図１１】本発明の第３実施例の駆動方法を説明するた
めの図である。

【図１２】本発明の第３実施例の駆動方法を説明するた
めの図である。

【図１３】従来のタッチパネルの一例の要部を示す概略
的平面図である。

【図１４】図１３に示すタッチパネルの駆動方法を説明
するための図である。

【図１５】図１３に示すタッチパネルの駆動方法を説明
するための図である。

【図１６】従来のタッチパネルの他の例の要部を示す概
略的平面図である。

【図１７】図１６に示すタッチパネルの駆動方法を説明
するための図である。

【図１８】図１６に示すタッチパネルの駆動方法を説明
するための図である。

【符号の説明】

３２、３３（図１〜図４）抵抗膜４９、５０（図５〜図７）抵抗膜９３、９４（図１０〜図１２）抵抗膜

Claims

【特許請求の範囲】

【請求項１】第１の抵抗膜と、この第１の抵抗膜上に配
置された四角形の枠形、かつ、前記第１の抵抗膜よりも
低抵抗の第２の抵抗膜とを有してなるタッチパネルにお
いて、前記第２の抵抗膜は、正の温度係数を有する感温
抵抗体で形成されていることを特徴とするタッチパネ
ル。
【請求項２】第１の抵抗膜と、この第１の抵抗膜上に配
置された四角形の枠形、かつ、前記第１の抵抗膜よりも
低抵抗の第２の抵抗膜とを有してなるタッチパネルにお
いて、前記第２の抵抗膜の各枠辺部には、直列接続され
た複数のダイオードが、対応する枠辺部を長手方向に区
分して並列に接続されていることを特徴とするタッチパ
ネル。
【請求項３】第１の抵抗膜と、この第１の抵抗膜上に配
置された四角形の枠形、かつ、前記第１の抵抗膜よりも
低抵抗の第２の抵抗膜とを有してなるタッチパネルにお
いて、前記第２の抵抗膜の各枠辺部には、複数の電界効
果トランジスタが、それぞれそのソース及びドレイン
を、対応する枠辺部の長手方向上、任意の間隔で接続さ
せていることを特徴とするタッチパネル。
【請求項４】前記電界効果トランジスタは、薄膜トラン
ジスタであることを特徴とする請求項３記載のタッチパ
ネル。
【請求項５】前記第２の抵抗膜は、正の温度係数を有す
る感温抵抗体で形成されていることを特徴とする請求項
２、３又は４記載のタッチパネル。
【請求項６】前記感温抵抗体は、炭素に白金粒子又はニ
クロム粒子を混合させて構成されていることを特徴とす
る請求項１又は５記載のタッチパネル。