JPH08227385A - メモリカード - Google Patents
メモリカードInfo
- Publication number
- JPH08227385A JPH08227385A JP7030621A JP3062195A JPH08227385A JP H08227385 A JPH08227385 A JP H08227385A JP 7030621 A JP7030621 A JP 7030621A JP 3062195 A JP3062195 A JP 3062195A JP H08227385 A JPH08227385 A JP H08227385A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- backup power
- memory
- backup
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】 バックアップ電源の装填の有無を正確に検出
して、データの喪失を未然に防止することができるメモ
リカードを提供する。 【構成】 ＰＣカード１をＰＣシステム３に接続する
と、電源制御回路１０の電圧比較器１１から電源コント
ローラ１３に接続状態を示す検出信号Ｓ１が出力され、
電源コントローラ１３の制御によって、電源切換スイッ
チ１４が電源３０とＳＲＡＭ２１とを接続するように切
り替わり、電源３０の電源電圧ＶCCがＳＲＡＭ２１に供
給される。このとき、バックアップ電源１７の装填がな
く、出力端１７ａにリーク電流が発生すると、このリー
ク電流は、抵抗器１８に流れ込んで、消費される。この
結果、電圧比較器１２がバックアップ電源１７の装填の
有無を正確に検出する。
して、データの喪失を未然に防止することができるメモ
リカードを提供する。 【構成】 ＰＣカード１をＰＣシステム３に接続する
と、電源制御回路１０の電圧比較器１１から電源コント
ローラ１３に接続状態を示す検出信号Ｓ１が出力され、
電源コントローラ１３の制御によって、電源切換スイッ
チ１４が電源３０とＳＲＡＭ２１とを接続するように切
り替わり、電源３０の電源電圧ＶCCがＳＲＡＭ２１に供
給される。このとき、バックアップ電源１７の装填がな
く、出力端１７ａにリーク電流が発生すると、このリー
ク電流は、抵抗器１８に流れ込んで、消費される。この
結果、電圧比較器１２がバックアップ電源１７の装填の
有無を正確に検出する。
Description
【０００１】
【産業上の利用分野】本発明は、ＳＲＡＭ（Ｓｔａｔｉ
ｃ ＲＡＭ）を備えたメモリカードに関し、特に、バッ
クアップ電源の装填の有無を検出可能なメモリカードに
関する。
ｃ ＲＡＭ）を備えたメモリカードに関し、特に、バッ
クアップ電源の装填の有無を検出可能なメモリカードに
関する。
【０００２】
【従来の技術】メモリカードは、例えば図２に示すよう
に、ＰＣシステム１２０に接続可能なＰＣカード１００
と、ＳＲＡＭ（図示省略）を有するメモリ回路１１０と
を備えた構成になっている。ＰＣカード１００には、電
源コントローラ１０１とバックアップ電源１０２とが設
けられており、電源コントローラ１０１の制御によっ
て、ＰＣシステム１２０の電源１２１の電圧又はバック
アップ電源１０２の電圧を、メモリ回路１１０に供給す
るようになっている。
に、ＰＣシステム１２０に接続可能なＰＣカード１００
と、ＳＲＡＭ（図示省略）を有するメモリ回路１１０と
を備えた構成になっている。ＰＣカード１００には、電
源コントローラ１０１とバックアップ電源１０２とが設
けられており、電源コントローラ１０１の制御によっ
て、ＰＣシステム１２０の電源１２１の電圧又はバック
アップ電源１０２の電圧を、メモリ回路１１０に供給す
るようになっている。
【０００３】すなわち、ＰＣカード１００をＰＣシステ
ム１２０に接続すると、電源コントローラ１０１が電源
１２１の電圧Ｖccをメモリ回路１１０のＳＲＡＭに供給
する。そして、ＰＣカード１００をＰＣシステム１２０
から抜き取ると、電源コントローラ１０１が、バックア
ップ電源１０２の電圧Ｖb をメモリ回路１１０のＳＲＡ
Ｍに供給する。このように、ＰＣカード取り外し時にお
けるＳＲＡＭ内のデータを保持することで、データの消
失を防止している。
ム１２０に接続すると、電源コントローラ１０１が電源
１２１の電圧Ｖccをメモリ回路１１０のＳＲＡＭに供給
する。そして、ＰＣカード１００をＰＣシステム１２０
から抜き取ると、電源コントローラ１０１が、バックア
ップ電源１０２の電圧Ｖb をメモリ回路１１０のＳＲＡ
Ｍに供給する。このように、ＰＣカード取り外し時にお
けるＳＲＡＭ内のデータを保持することで、データの消
失を防止している。
【０００４】
【発明が解決しようとする課題】しかし、上述した従来
のメモリカードでは、ＰＣカード１００の使用中又は使
用直後に、バックアップ電源１０２を取り外すと、バッ
クアップ電源１０２が無いにもかかわらず、あたかも有
るかのように、電源コントローラ１０１が誤動作するこ
とがある。
のメモリカードでは、ＰＣカード１００の使用中又は使
用直後に、バックアップ電源１０２を取り外すと、バッ
クアップ電源１０２が無いにもかかわらず、あたかも有
るかのように、電源コントローラ１０１が誤動作するこ
とがある。
【０００５】すなわち、ＳＲＡＭを有するメモリ回路１
１０では、データ保持期間をできるだけ長くするため、
極低消費電流回路を構成し、パスコン１１１を備えてい
るので、電源を遮断した後も、しばらくの間はパスコン
１１１に電荷が溜まることとなる。このパスコン１１１
への電荷はハイレベルの信号線からのリーク電流によっ
ても溜まることがある。このように、パスコン１１１に
電荷が溜まっていると、バックアップ電源１０２が有る
かのように、電源コントローラ１０１が誤動作するの
で、ユーザが、バックアップ電源１０２がＰＣカード１
００に装填されているものと誤認して、ＰＣカード１０
０をＰＣシステム１２０から抜き取ってしまい、ＳＲＡ
Ｍ内の貴重なデータを喪失してしまうことがある。
１０では、データ保持期間をできるだけ長くするため、
極低消費電流回路を構成し、パスコン１１１を備えてい
るので、電源を遮断した後も、しばらくの間はパスコン
１１１に電荷が溜まることとなる。このパスコン１１１
への電荷はハイレベルの信号線からのリーク電流によっ
ても溜まることがある。このように、パスコン１１１に
電荷が溜まっていると、バックアップ電源１０２が有る
かのように、電源コントローラ１０１が誤動作するの
で、ユーザが、バックアップ電源１０２がＰＣカード１
００に装填されているものと誤認して、ＰＣカード１０
０をＰＣシステム１２０から抜き取ってしまい、ＳＲＡ
Ｍ内の貴重なデータを喪失してしまうことがある。
【０００６】本発明は上述した課題を解決するためにな
されたもので、バックアップ電源の装填の有無を正確に
検出して、データの喪失を未然に防止することができる
メモリカードを提供することを目的としている。
されたもので、バックアップ電源の装填の有無を正確に
検出して、データの喪失を未然に防止することができる
メモリカードを提供することを目的としている。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、請求項１の発明は、外部システムとの接続時に外部
システムの電源が供給されるメモリと、上記外部システ
ムとの非接続時に上記メモリに電源を供給するためのバ
ックアップ電源とを備えるメモリカードにおいて、上記
外部システムとの接続時に、上記外部システムの電源を
上記メモリに供給すると共に上記バックアップ電源の状
態を示す電池電圧検出信号を生成し、また、上記外部シ
ステムとの非接続時に、上記バックアップ電源を供給す
る電源制御手段と、上記バックアップ電源の出力側に発
生したリーク電流を放電するためのリーク電流放電手段
とを備える構成とした。
に、請求項１の発明は、外部システムとの接続時に外部
システムの電源が供給されるメモリと、上記外部システ
ムとの非接続時に上記メモリに電源を供給するためのバ
ックアップ電源とを備えるメモリカードにおいて、上記
外部システムとの接続時に、上記外部システムの電源を
上記メモリに供給すると共に上記バックアップ電源の状
態を示す電池電圧検出信号を生成し、また、上記外部シ
ステムとの非接続時に、上記バックアップ電源を供給す
る電源制御手段と、上記バックアップ電源の出力側に発
生したリーク電流を放電するためのリーク電流放電手段
とを備える構成とした。
【０００８】請求項２の発明は、請求項１に記載のメモ
リカードにおいて、上記メモリを、ＳＲＡＭで形成し、
上記電源制御手段を、上記外部システムとの接続の有無
を検出してその検出信号を出力する第１の検出器と、上
記バックアップ電源の電圧状態を検出する第２の検出器
と、上記第１の検出器の検出信号が接続状態を示してい
るときに上記外部システムの電源を上記メモリに供給
し、逆に非接続状態を示しているときに上記バックアッ
プ電源を上記メモリに供給すると共に、上記第２の検出
器の検出結果に基づいて上記電池電圧検出信号を生成す
る電源コントローラとで形成し、上記リーク電流放電手
段を、上記バックアップ電源の出力側に設けた抵抗器で
形成した構成としてある。
リカードにおいて、上記メモリを、ＳＲＡＭで形成し、
上記電源制御手段を、上記外部システムとの接続の有無
を検出してその検出信号を出力する第１の検出器と、上
記バックアップ電源の電圧状態を検出する第２の検出器
と、上記第１の検出器の検出信号が接続状態を示してい
るときに上記外部システムの電源を上記メモリに供給
し、逆に非接続状態を示しているときに上記バックアッ
プ電源を上記メモリに供給すると共に、上記第２の検出
器の検出結果に基づいて上記電池電圧検出信号を生成す
る電源コントローラとで形成し、上記リーク電流放電手
段を、上記バックアップ電源の出力側に設けた抵抗器で
形成した構成としてある。
【０００９】
【作用】請求項１の発明においては、外部システムとの
接続時に、電源制御手段により、外部システムの電源が
メモリに供給される。このとき、バックアップ電源の装
填がなく、バックアップ電源の出力側にリーク電流が発
生すると、そのリーク電流は、リーク電流放電手段によ
って放電される。これにより、バックアップ電源の出力
側にリーク電圧が発生しないので、電源制御手段が、バ
ックアップ電源の非装填状態を正確に検出することがで
きる。
接続時に、電源制御手段により、外部システムの電源が
メモリに供給される。このとき、バックアップ電源の装
填がなく、バックアップ電源の出力側にリーク電流が発
生すると、そのリーク電流は、リーク電流放電手段によ
って放電される。これにより、バックアップ電源の出力
側にリーク電圧が発生しないので、電源制御手段が、バ
ックアップ電源の非装填状態を正確に検出することがで
きる。
【００１０】請求項２の発明においては、外部システム
のとの接続時には、電源制御手段の第１の検出器によっ
て、外部システムとの接続の事実が検出され、その検出
信号が出力される。すると、電源コントローラにより、
外部システムの電源がメモリに供給される。このとき、
バックアップ電源の装填がなく、バックアップ電源の出
力側にリーク電流が発生すると、そのリーク電流が、バ
ックアップ電源の出力側に設けられた抵抗器に流れ込ん
で、消費されるので、リーク電圧の発生はなく、この結
果、第２の検出器によって、バックアップ電源の非装填
状態が正確に検出される。
のとの接続時には、電源制御手段の第１の検出器によっ
て、外部システムとの接続の事実が検出され、その検出
信号が出力される。すると、電源コントローラにより、
外部システムの電源がメモリに供給される。このとき、
バックアップ電源の装填がなく、バックアップ電源の出
力側にリーク電流が発生すると、そのリーク電流が、バ
ックアップ電源の出力側に設けられた抵抗器に流れ込ん
で、消費されるので、リーク電圧の発生はなく、この結
果、第２の検出器によって、バックアップ電源の非装填
状態が正確に検出される。
【００１１】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。図１は、本発明の一実施例に係るメモリカ
ードを示すブロック図である。メモリカードは、ＰＣカ
ード１とメモリ回路２とを有している。
て説明する。図１は、本発明の一実施例に係るメモリカ
ードを示すブロック図である。メモリカードは、ＰＣカ
ード１とメモリ回路２とを有している。
【００１２】ＰＣカード１は、ＰＣシステム３（外部シ
ステム）にコネクタ等（図示省略）を介して接続するこ
とができるカード体であり、その内部に、電源制御回路
１０（電源制御手段）とバックアップ電源１７とリーク
電流放電回路１８（リーク電流放電手段）とを備えてい
る。
ステム）にコネクタ等（図示省略）を介して接続するこ
とができるカード体であり、その内部に、電源制御回路
１０（電源制御手段）とバックアップ電源１７とリーク
電流放電回路１８（リーク電流放電手段）とを備えてい
る。
【００１３】電源制御回路１０は、ＰＣシステム３との
接続の有無を検出する電圧比較器１１（第１の検出器）
と、バックアップ電源１７の電圧状態を検出する電圧比
較器１２（第２の検出器）と、電源切換スイッチ１４を
制御してＰＣシステム３の電源３０又はバックアップ電
源１７のいずれかをメモリ回路２側に供給する電源コン
トローラ１３とで構成されている。
接続の有無を検出する電圧比較器１１（第１の検出器）
と、バックアップ電源１７の電圧状態を検出する電圧比
較器１２（第２の検出器）と、電源切換スイッチ１４を
制御してＰＣシステム３の電源３０又はバックアップ電
源１７のいずれかをメモリ回路２側に供給する電源コン
トローラ１３とで構成されている。
【００１４】具体的には、ＰＣシステム３との接続側縁
部に、電源３０の正極から延出された電源出力端子３１
と接触可能な電源入力端子１５を有しており、この電源
入力端子１５が、電圧比較器１１の入力側と電源切換ス
イッチ１４の電源接点１４ａとに接続されている。電圧
比較器１１は、電源入力端子１５から入力された電源電
圧Ｖccと基準電圧Ｖ0 とを比較し、その結果を示す検出
信号Ｓ１を電源コントローラ１３に出力する機器であ
る。また、電圧比較器１２は、その入力側において、バ
ックアップ電源１７の出力端１７ａに接続されており、
出力端１７ａから入力されたバックアップ電源電圧Ｖb
と基準電圧Ｖ1 とを比較し、その結果を示す検出信号Ｓ
２を電源コントローラ１３に出力する機器である。
部に、電源３０の正極から延出された電源出力端子３１
と接触可能な電源入力端子１５を有しており、この電源
入力端子１５が、電圧比較器１１の入力側と電源切換ス
イッチ１４の電源接点１４ａとに接続されている。電圧
比較器１１は、電源入力端子１５から入力された電源電
圧Ｖccと基準電圧Ｖ0 とを比較し、その結果を示す検出
信号Ｓ１を電源コントローラ１３に出力する機器であ
る。また、電圧比較器１２は、その入力側において、バ
ックアップ電源１７の出力端１７ａに接続されており、
出力端１７ａから入力されたバックアップ電源電圧Ｖb
と基準電圧Ｖ1 とを比較し、その結果を示す検出信号Ｓ
２を電源コントローラ１３に出力する機器である。
【００１５】電源コントローラ１３は、電源電圧Ｖccが
基準電圧Ｖ0 より大きいことを示す検出信号Ｓ１を電圧
比較器１１から入力すると、電源切換スイッチ１４の可
動部１４ｂを電源接点１４ａとの接触方向に切り換える
スイッチコントロール信号Ｓ３を電源切換スイッチ１４
に出力すると共に、Ｌレベルのリセット信号Ｓ４をメモ
リ回路２のロジック回路２２に出力する制御回路であ
る。また、電源電圧Ｖccが基準電圧Ｖ0 より小さいこと
を示す検出信号Ｓ１を電圧比較器１１から入力すると、
電源切換スイッチ１４の可動部１４ｂをバックアップ接
点１４ｃとの接触方向に切り換えるスイッチコントロー
ル信号Ｓ３を電源切換スイッチ１４に出力すると共に、
メモリ回路２の動作を停止させるＨレベルのリセット信
号Ｓ４をロジック回路２２に出力する機能を有してい
る。さらに、この電源コントローラ１３は、電圧比較器
１２からの検出信号Ｓ２に基づいて、バックアップ電源
１７の電圧状態を示す２ビットの電池電圧検出信号Ｓ５
を、出力端子１６に出力する機能をも有している。これ
により、出力端子１６に接触した入力端子３２を介して
入力された電池電圧検出信号Ｓ５によって、ＰＣシステ
ム３がバックアップ電源１７の交換時期を知ることがで
きるようになっている。
基準電圧Ｖ0 より大きいことを示す検出信号Ｓ１を電圧
比較器１１から入力すると、電源切換スイッチ１４の可
動部１４ｂを電源接点１４ａとの接触方向に切り換える
スイッチコントロール信号Ｓ３を電源切換スイッチ１４
に出力すると共に、Ｌレベルのリセット信号Ｓ４をメモ
リ回路２のロジック回路２２に出力する制御回路であ
る。また、電源電圧Ｖccが基準電圧Ｖ0 より小さいこと
を示す検出信号Ｓ１を電圧比較器１１から入力すると、
電源切換スイッチ１４の可動部１４ｂをバックアップ接
点１４ｃとの接触方向に切り換えるスイッチコントロー
ル信号Ｓ３を電源切換スイッチ１４に出力すると共に、
メモリ回路２の動作を停止させるＨレベルのリセット信
号Ｓ４をロジック回路２２に出力する機能を有してい
る。さらに、この電源コントローラ１３は、電圧比較器
１２からの検出信号Ｓ２に基づいて、バックアップ電源
１７の電圧状態を示す２ビットの電池電圧検出信号Ｓ５
を、出力端子１６に出力する機能をも有している。これ
により、出力端子１６に接触した入力端子３２を介して
入力された電池電圧検出信号Ｓ５によって、ＰＣシステ
ム３がバックアップ電源１７の交換時期を知ることがで
きるようになっている。
【００１６】バックアップ電源１７は、最大電圧３Ｖの
リチウム電池であり、その負極側が接地されており、そ
の正極側が出力端１７ａを介して電圧比較器１２と電源
切換スイッチ１４のバックアップ接点１４ｃとに接続さ
れている。リーク電流放電回路１８は、バックアップ電
源１７の出力端１７ａに発生したリーク電流を放電する
ための回路であり、所定の抵抗値を有する抵抗器で形成
されている。この抵抗器１８の一方端はバックアップ電
源１７の出力端１７ａに接続され、他方端は電源コント
ローラ１３のリセット信号出力端１３ａに接続されてい
る。
リチウム電池であり、その負極側が接地されており、そ
の正極側が出力端１７ａを介して電圧比較器１２と電源
切換スイッチ１４のバックアップ接点１４ｃとに接続さ
れている。リーク電流放電回路１８は、バックアップ電
源１７の出力端１７ａに発生したリーク電流を放電する
ための回路であり、所定の抵抗値を有する抵抗器で形成
されている。この抵抗器１８の一方端はバックアップ電
源１７の出力端１７ａに接続され、他方端は電源コント
ローラ１３のリセット信号出力端１３ａに接続されてい
る。
【００１７】一方、メモリ回路２は、ＳＲＡＭ２１とロ
ジック回路２２とを備えており、これらの共通入力端２
１ａが電源切換スイッチ１４の可動部１４ｂに接続され
ている。これにより、電源切換スイッチ１４の切換動作
によって、ＰＣシステム３の電源３０又はＰＣカード１
のバックアップ電源１７のいずれかが、ＳＲＡＭ２１及
びロジック回路２２に電気的に接続するようになってい
る。また、電源接点１４ａと共通入力端２１ａとの間に
は、一方端が接地されたパスコン２３が接続されてい
る。
ジック回路２２とを備えており、これらの共通入力端２
１ａが電源切換スイッチ１４の可動部１４ｂに接続され
ている。これにより、電源切換スイッチ１４の切換動作
によって、ＰＣシステム３の電源３０又はＰＣカード１
のバックアップ電源１７のいずれかが、ＳＲＡＭ２１及
びロジック回路２２に電気的に接続するようになってい
る。また、電源接点１４ａと共通入力端２１ａとの間に
は、一方端が接地されたパスコン２３が接続されてい
る。
【００１８】次に、本実施例に係るメモリカードの動作
について説明する。まず、図１に示すように、バックア
ップ電源１７を装填した状態のＰＣカード１をＰＣシス
テム３に接続して使用する場合について述べる。ＰＣカ
ード１がＰＣシステム３に接続されると、ＰＣカード１
の電源入力端子１５，出力端子１６がＰＣシステム３の
電源出力端子３１，入力端子３２に電気的に接触し、電
源３０の電源電圧Ｖccが電源制御回路１０の電圧比較器
１１に入力される。すると、電圧比較器１１において、
電源電圧Ｖccと基準電圧Ｖ0 とが比較され、電源電圧Ｖ
ccが基準電圧Ｖ0 より大きいことを示す検出信号Ｓ１が
電源コントローラ１３に入力される。これにより、可動
部１４ｂを電源接点１４ａとの接触に切り換えるスイッ
チコントロール信号Ｓ３が電源コントローラ１３から電
源切換スイッチ１４に出力され、ＰＣシステム３の電源
３０とＳＲＡＭ２１，ロジック回路２２，パスコン２３
が、電源切換スイッチ１４の可動部１４ｂを介して電気
的に接続される。これと並行して、電源コントローラ１
３からＬレベルのリセット信号Ｓ４がロジック回路２２
に出力される。この結果、電源３０の電源電圧ＶccがＳ
ＲＡＭ２１に供給される。
について説明する。まず、図１に示すように、バックア
ップ電源１７を装填した状態のＰＣカード１をＰＣシス
テム３に接続して使用する場合について述べる。ＰＣカ
ード１がＰＣシステム３に接続されると、ＰＣカード１
の電源入力端子１５，出力端子１６がＰＣシステム３の
電源出力端子３１，入力端子３２に電気的に接触し、電
源３０の電源電圧Ｖccが電源制御回路１０の電圧比較器
１１に入力される。すると、電圧比較器１１において、
電源電圧Ｖccと基準電圧Ｖ0 とが比較され、電源電圧Ｖ
ccが基準電圧Ｖ0 より大きいことを示す検出信号Ｓ１が
電源コントローラ１３に入力される。これにより、可動
部１４ｂを電源接点１４ａとの接触に切り換えるスイッ
チコントロール信号Ｓ３が電源コントローラ１３から電
源切換スイッチ１４に出力され、ＰＣシステム３の電源
３０とＳＲＡＭ２１，ロジック回路２２，パスコン２３
が、電源切換スイッチ１４の可動部１４ｂを介して電気
的に接続される。これと並行して、電源コントローラ１
３からＬレベルのリセット信号Ｓ４がロジック回路２２
に出力される。この結果、電源３０の電源電圧ＶccがＳ
ＲＡＭ２１に供給される。
【００１９】このようにして、ＳＲＡＭ２１，ロジック
回路２２，パスコン２３に、ＰＣシステム３の電源３０
のみが供給され、パスコン２３が最大５Ｖに充電され
る。これにより、最大電圧３Ｖのリチウム電池であるバ
ックアップ電源１７にリーク電流が流れ込む。しかし、
このリーク電流は、バックアップ電源１７の内部抵抗で
消費されるので、出力端１７ａには、リーク電圧は発生
せず、バックアップ電源１７の電圧が正常に出力され
る。この結果、電圧比較器１２において、バックアップ
電源電圧Ｖb と基準電圧Ｖ1 とが比較され、その検出信
号Ｓ２に基づいて、バックアップ電源１７の電圧状態を
示す電池電圧検出信号Ｓ５が、電源コントローラ１３か
ら出力端子１６及び入力端子３２を介して、ＰＣシステ
ム３に出力される。
回路２２，パスコン２３に、ＰＣシステム３の電源３０
のみが供給され、パスコン２３が最大５Ｖに充電され
る。これにより、最大電圧３Ｖのリチウム電池であるバ
ックアップ電源１７にリーク電流が流れ込む。しかし、
このリーク電流は、バックアップ電源１７の内部抵抗で
消費されるので、出力端１７ａには、リーク電圧は発生
せず、バックアップ電源１７の電圧が正常に出力され
る。この結果、電圧比較器１２において、バックアップ
電源電圧Ｖb と基準電圧Ｖ1 とが比較され、その検出信
号Ｓ２に基づいて、バックアップ電源１７の電圧状態を
示す電池電圧検出信号Ｓ５が、電源コントローラ１３か
ら出力端子１６及び入力端子３２を介して、ＰＣシステ
ム３に出力される。
【００２０】そして、一連の作業を終了した後、ユーザ
がＰＣカード１をＰＣシステム３から抜くと、ＰＣカー
ド１とＰＣシステム３とが非接続状態になり、電圧比較
器１１に入力される電圧がゼロとなるので、入力電圧が
基準電圧Ｖ0 より小さいことを示す検出信号Ｓ１が電源
コントローラ１３に入力される。これにより、可動部１
４ｂをバックアップ接点１４ｃとの接触に切り換えるス
イッチコントロール信号Ｓ３が、電源コントローラ１３
から電源切換スイッチ１４に出力される。この結果、バ
ックアップ電源１７とＳＲＡＭ２１，ロジック回路２
２，パスコン２３とが、電源切換スイッチ１４を介して
電気的に接続され、バックアップ電源１７のバックアッ
プ電源電圧Ｖb がＳＲＡＭ２１に供給される。また、電
源コントローラ１３からロジック回路２２にＨレベルの
リセット信号Ｓ４が出力される。このようにして、ＰＣ
カード１の非使用時には、ＳＲＡＭ２１に、ＰＣカード
１のバックアップ電源１７が供給され、ＳＲＡＭ２１内
のデータが保持される。
がＰＣカード１をＰＣシステム３から抜くと、ＰＣカー
ド１とＰＣシステム３とが非接続状態になり、電圧比較
器１１に入力される電圧がゼロとなるので、入力電圧が
基準電圧Ｖ0 より小さいことを示す検出信号Ｓ１が電源
コントローラ１３に入力される。これにより、可動部１
４ｂをバックアップ接点１４ｃとの接触に切り換えるス
イッチコントロール信号Ｓ３が、電源コントローラ１３
から電源切換スイッチ１４に出力される。この結果、バ
ックアップ電源１７とＳＲＡＭ２１，ロジック回路２
２，パスコン２３とが、電源切換スイッチ１４を介して
電気的に接続され、バックアップ電源１７のバックアッ
プ電源電圧Ｖb がＳＲＡＭ２１に供給される。また、電
源コントローラ１３からロジック回路２２にＨレベルの
リセット信号Ｓ４が出力される。このようにして、ＰＣ
カード１の非使用時には、ＳＲＡＭ２１に、ＰＣカード
１のバックアップ電源１７が供給され、ＳＲＡＭ２１内
のデータが保持される。
【００２１】次に、バックアップ電源１７を装填し忘れ
た場合、又はＰＣカード１の使用中若しくは使用直後
に、バックアップ電源１７を取り外した場合について述
べる。ＰＣカード１のＰＣシステム３への接続時におけ
る電源供給動作は、上述した装填時の動作と同様であ
る。すなわち、電源３０の電源電圧Ｖccが電源制御回路
１０の電圧比較器１１に入力され、電圧比較器１１から
電源コントローラ１３に、電源電圧Ｖccが基準電圧Ｖ0
より大きいことを示す検出信号Ｓ１が入力されて、電源
コントローラ１３からのスイッチコントロール信号Ｓ３
の制御により、電源切換スイッチ１４の可動部１４ｂが
電源接点１４ａと接触する。これにより、ＰＣシステム
３の電源３０とＳＲＡＭ２１，ロジック回路２２，パス
コン２３とが、電源切換スイッチ１４を介して電気的に
接続され、電源３０の電源電圧ＶccがＳＲＡＭ２１に供
給される。
た場合、又はＰＣカード１の使用中若しくは使用直後
に、バックアップ電源１７を取り外した場合について述
べる。ＰＣカード１のＰＣシステム３への接続時におけ
る電源供給動作は、上述した装填時の動作と同様であ
る。すなわち、電源３０の電源電圧Ｖccが電源制御回路
１０の電圧比較器１１に入力され、電圧比較器１１から
電源コントローラ１３に、電源電圧Ｖccが基準電圧Ｖ0
より大きいことを示す検出信号Ｓ１が入力されて、電源
コントローラ１３からのスイッチコントロール信号Ｓ３
の制御により、電源切換スイッチ１４の可動部１４ｂが
電源接点１４ａと接触する。これにより、ＰＣシステム
３の電源３０とＳＲＡＭ２１，ロジック回路２２，パス
コン２３とが、電源切換スイッチ１４を介して電気的に
接続され、電源３０の電源電圧ＶccがＳＲＡＭ２１に供
給される。
【００２２】このとき、バックアップ電源１７が装填さ
れていないので、出力端１７ａのインピーダンスが無限
大になり、出力端１７ａに流れ込んだリーク電流によっ
て、出力端１７ａにリーク電圧が発生するおそれがあ
る。このような状態が生じると、電圧比較器１２におい
て、このリーク電圧が検出比較され、あたかもバックア
ップ電源１７があるかのように、電池電圧検出信号Ｓ５
が電源コントローラ１３からＰＣシステム３に出力さ
れ、ユーザが誤認するおそれがある。
れていないので、出力端１７ａのインピーダンスが無限
大になり、出力端１７ａに流れ込んだリーク電流によっ
て、出力端１７ａにリーク電圧が発生するおそれがあ
る。このような状態が生じると、電圧比較器１２におい
て、このリーク電圧が検出比較され、あたかもバックア
ップ電源１７があるかのように、電池電圧検出信号Ｓ５
が電源コントローラ１３からＰＣシステム３に出力さ
れ、ユーザが誤認するおそれがある。
【００２３】しかしながら、本実施例のメモリカード
は、抵抗器１８の一方端がバックアップ電源１７の出力
端１７ａに接続され、他方端が電源コントローラ１３の
リセット信号出力端１３ａに接続された構成になってい
る。したがって、ＰＣカード１を使用し、Ｌレベルのリ
セット信号Ｓ４がロジック回路２２側に流れると、出力
端１７ａに流れ込んだリーク電流が抵抗器１８に流れ込
み、抵抗器１８で放電されることとなる。このため、出
力端１７ａには、リーク電圧が発生しないので、電圧比
較器１２において、バックアップ電源１７が装填されて
いないことが正確に検出され、その結果を示す電池電圧
検出信号Ｓ５が電源コントローラ１３からＰＣシステム
３に出力される。この結果、バックアップ電源１７が装
填されていないことをユーザが知ることができるので、
バックアップ電源１７の非装填状態のまま、ＰＣカード
１をＰＣシステム３から抜き取って、ＳＲＡＭ２１内の
貴重なデータを消失させてしまうことはない。
は、抵抗器１８の一方端がバックアップ電源１７の出力
端１７ａに接続され、他方端が電源コントローラ１３の
リセット信号出力端１３ａに接続された構成になってい
る。したがって、ＰＣカード１を使用し、Ｌレベルのリ
セット信号Ｓ４がロジック回路２２側に流れると、出力
端１７ａに流れ込んだリーク電流が抵抗器１８に流れ込
み、抵抗器１８で放電されることとなる。このため、出
力端１７ａには、リーク電圧が発生しないので、電圧比
較器１２において、バックアップ電源１７が装填されて
いないことが正確に検出され、その結果を示す電池電圧
検出信号Ｓ５が電源コントローラ１３からＰＣシステム
３に出力される。この結果、バックアップ電源１７が装
填されていないことをユーザが知ることができるので、
バックアップ電源１７の非装填状態のまま、ＰＣカード
１をＰＣシステム３から抜き取って、ＳＲＡＭ２１内の
貴重なデータを消失させてしまうことはない。
【００２４】上述したように、本実施例のメモリカード
によれば、ＰＣカード１の使用時にバックアップ電源１
７を装填していない場合には、抵抗器１８によって、リ
ーク電流が放電されるので、電圧比較器１２によって、
バックアップ電源１７の非装填状態を正確に検出するこ
とができ、この結果、ユーザの誤認によるデータの喪失
を未然に防止することができる。
によれば、ＰＣカード１の使用時にバックアップ電源１
７を装填していない場合には、抵抗器１８によって、リ
ーク電流が放電されるので、電圧比較器１２によって、
バックアップ電源１７の非装填状態を正確に検出するこ
とができ、この結果、ユーザの誤認によるデータの喪失
を未然に防止することができる。
【００２５】本発明は、以上説明した実施例に限定され
ず、発明の要旨の範囲内において種々の変形や変更が可
能である。例えば、本実施例では、バックアップ電源１
７として、最大電圧３Ｖのリチウム電池を使用したが、
これに限るものではなく、ＳＲＡＭ２１に所定の電圧を
供給できる各種の電池を使用することができることは勿
論である。また、リーク電流放電回路１８として、抵抗
器を使用したが、これに限るものではなく、出力端１７
ａに発生するたリーク電流を放電することができる各種
の回路を使用することができる。
ず、発明の要旨の範囲内において種々の変形や変更が可
能である。例えば、本実施例では、バックアップ電源１
７として、最大電圧３Ｖのリチウム電池を使用したが、
これに限るものではなく、ＳＲＡＭ２１に所定の電圧を
供給できる各種の電池を使用することができることは勿
論である。また、リーク電流放電回路１８として、抵抗
器を使用したが、これに限るものではなく、出力端１７
ａに発生するたリーク電流を放電することができる各種
の回路を使用することができる。
【００２６】
【発明の効果】以上詳しく説明したように、請求項１の
発明によれば、バックアップ電源の装填をせずに使用し
ても、バックアップ電源の出力側に発生するリーク電流
が、リーク電流放電手段によって放電される。したがっ
て、電源制御手段が、誤動作することなく、バックアッ
プ電源の非装填状態を正確に検出するので、ユーザの誤
認によるデータの喪失という事態の発生を未然に防止す
ることができるという効果がある。
発明によれば、バックアップ電源の装填をせずに使用し
ても、バックアップ電源の出力側に発生するリーク電流
が、リーク電流放電手段によって放電される。したがっ
て、電源制御手段が、誤動作することなく、バックアッ
プ電源の非装填状態を正確に検出するので、ユーザの誤
認によるデータの喪失という事態の発生を未然に防止す
ることができるという効果がある。
【００２７】請求項２の発明においては、リーク電流放
電手段を安価な抵抗器で形成したので、ユーザの誤認に
よるデータの喪失を未然に防止することができるだけで
なく、メモリカードのコストダウンを図ることができる
という効果がある。
電手段を安価な抵抗器で形成したので、ユーザの誤認に
よるデータの喪失を未然に防止することができるだけで
なく、メモリカードのコストダウンを図ることができる
という効果がある。
【図１】本発明の一実施例に係るメモリカードを示すブ
ロック図である。
ロック図である。
【図２】従来例に係るメモリカードを示す概略図であ
る。
る。
１ ＰＣカード ２ メモリ回路 ３ ＰＣシステム １０ 電源制御回路 １１，１２ 電圧比較器 １３ 電源コントローラ １４ 電源切換スイッチ １７ バックアップ電源 １８ 抵抗器 ２１ ＳＲＡＭ ３０ 電源
Claims (2)
- 【請求項１】 外部システムとの接続時に外部システム
の電源が供給されるメモリと、上記外部システムとの非
接続時に上記メモリに電源を供給するためのバックアッ
プ電源とを備えるメモリカードにおいて、 上記外部システムとの接続時に、上記外部システムの電
源を上記メモリに供給すると共に上記バックアップ電源
の状態を示す電池電圧検出信号を生成し、また、上記外
部システムとの非接続時に、上記バックアップ電源を供
給する電源制御手段と、 上記バックアップ電源の出力側に発生したリーク電流を
放電するためのリーク電流放電手段と、 を備えることを特徴とするメモリカード。 - 【請求項２】 請求項１に記載のメモリカードにおい
て、 上記メモリを、ＳＲＡＭで形成し、 上記電源制御手段を、上記外部システムとの接続の有無
を検出してその検出信号を出力する第１の検出器と、上
記バックアップ電源の電圧状態を検出する第２の検出器
と、上記第１の検出器の検出信号が接続状態を示してい
るときに上記外部システムの電源を上記メモリに供給
し、逆に非接続状態を示しているときに上記バックアッ
プ電源を上記メモリに供給すると共に、上記第２の検出
器の検出結果に基づいて上記電池電圧検出信号を生成す
る電源コントローラとで形成し、 上記リーク電流放電手段を、上記バックアップ電源の出
力側に設けた抵抗器で形成した、 ことを特徴とするメモリカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7030621A JPH08227385A (ja) | 1995-02-20 | 1995-02-20 | メモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7030621A JPH08227385A (ja) | 1995-02-20 | 1995-02-20 | メモリカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08227385A true JPH08227385A (ja) | 1996-09-03 |
Family
ID=12308938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7030621A Pending JPH08227385A (ja) | 1995-02-20 | 1995-02-20 | メモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08227385A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11295785B2 (en) | 2019-09-09 | 2022-04-05 | Samsung Electronics Co., Ltd. | Memory system storage device including path circuit in parallel with auxiliary power device |
-
1995
- 1995-02-20 JP JP7030621A patent/JPH08227385A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11295785B2 (en) | 2019-09-09 | 2022-04-05 | Samsung Electronics Co., Ltd. | Memory system storage device including path circuit in parallel with auxiliary power device |
| US11854645B2 (en) | 2019-09-09 | 2023-12-26 | Samsung Electronics Co., Ltd. | Memory system storage device with power loss protection circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6479962B2 (en) | In-device charging system and method for multi-chemistry battery systems | |
| KR100415763B1 (ko) | 2차 전지팩 | |
| JPH08202631A (ja) | 携帯型半導体記憶装置及び携帯型半導体記憶装置用電源制御ｉｃ | |
| KR20000029499A (ko) | 전지팩,전자기기시스템및전지팩의장착검출방법 | |
| CN216816805U (zh) | 一种唤醒电路、检测电路、控制引导电路、芯片及车辆 | |
| US5212664A (en) | Information card with dual power detection signals to memory decoder | |
| JPH08227385A (ja) | メモリカード | |
| US6067027A (en) | Low power plug-in card removal detection | |
| KR20180090145A (ko) | 배터리 팩, 배터리 관리 시스템 및 그 방법 | |
| JP3277492B2 (ja) | 電子機器 | |
| US5963017A (en) | Calibration of the battery device for a portable computer system | |
| GB2149984A (en) | Backup power source circuit for control circuit | |
| JPH03222215A (ja) | スイッチ状態検出回路 | |
| JPH11275765A (ja) | 電池の充放電試験装置 | |
| EP0391603B1 (en) | Information card | |
| JPS61271473A (ja) | 記憶保持用バツテリの電圧低下検出回路 | |
| US7652451B2 (en) | Charging control circuit | |
| KR960016371B1 (ko) | 배터리 충전회로 | |
| JPH0755628Y2 (ja) | バックアップ電源装置 | |
| JPH07325629A (ja) | 電源装置 | |
| JPH10225001A (ja) | 充電器及び充電システム | |
| JP2674862B2 (ja) | 半導体記憶装置のバックアップ電源監視装置 | |
| JPH07336904A (ja) | 電子機器 | |
| JPH01120609A (ja) | Ｉｃメモリカード | |
| JP3499456B2 (ja) | 電子機器における電池残量の検出装置 |