JPH08228303A

JPH08228303A - 信号を基準値に固定する回路

Info

Publication number: JPH08228303A
Application number: JP7321300A
Authority: JP
Inventors: David Chesneau; シェズノーダヴィド
Original assignee: SGS Thomson Microelectronics SA; SGS Thomson Microelectronics Inc
Current assignee: STMicroelectronics SA; STMicroelectronics lnc USA
Priority date: 1994-11-25
Filing date: 1995-11-16
Publication date: 1996-09-03
Anticipated expiration: 2015-11-16
Also published as: EP0714169A1; US5731771A; JP2947149B2; DE69522536D1; EP0714169B1; FR2727595A1; FR2727595B1

Abstract

(57)【要約】【課題】コンデンサに記憶された電荷により修正され
るアナログ信号を受けるアナログ対デジタル変換器を含
み、アナログ信号を基準値に固定する回路を開示する。【解決手段】デジタル比較器は、変換器の出力と基準
デジタル値を受け、コンデンサの充電電流源および放電
電流源を制御する。メモリポイントはコンデンサの充電
および放電を禁止する安定状態のフラグである。変換器
出力を分析する回路は変換器出力の連続した値が所定の
安定状態を満たす時フラグをアクティブにし、変換器出
力の連続した値が所定の発散状態を満たす時フラグをア
クティブにしない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は信号の基本レベルを
規則的に記憶するため連続した時間間隔の間信号を直流
基準値に固定する回路に関する。本発明はより詳細には
テレビジョン装置で帰線の後ろにクロミナンスまたは輝
度信号の黒レベルを記憶する制御回路に関する。

【０００２】

【従来の技術】図１は輝度またはクロミナンス信号を黒
レベルに固定する従来の回路を示している。固定されな
い（アンロック）信号ＶはコンデンサＣを通り増幅器１
０の入力に加えられている。増幅器１０の入力における
信号Ｖｃは黒レベルに固定される信号に相当している。
増幅器１０により増幅された前記の信号Ｖｃは大部分の
時間アナログ対デジタル変換器１２によりデジタル信号
に変換されている。デジタル比較器１４は入力Ａに変換
器１２のデジタル出力Ｎを受け、入力Ｂに基準デジタル
値Ｎｒｅｆを受けている。固定（ロック）信号Ｖｃが取
り出されているコンデンサＣの端子は充電電流源Ｉｃに
より高電圧源Ｖｄｄに接続され、放電電流源Ｉｄにより
接地ＧＮＤに接続されている。充電電流源Ｉｃは値Ｎが
Ｎｒｅｆより小さい時比較器１４が発生する信号ＵＰに
よりアクティブにされる。放電電流源Ｉｄは値ＮがＮｒ
ｅｆより大きい時比較器１４が発生する信号ＤＮにより
アクティブにされる。電流源ＩｃまたはＩｄは比較器１
４と変換器１２に加えられているクロックＣＫの速度で
アクティブにされる。

【０００３】この構成では、例えば値がＮｒｅｆより大
きい時、電流源Ｉｄがアクティブにされ徐々にコンデン
サＣを放電する。電圧Ｖｃが減少し、信号Ｎは電圧Ｖｃ
の変化に従う。信号ＮがＮｒｅｆに到達すると、電流源
ＩｃおよびＩｄのいずれもアクティブでなく、電圧Ｖｃ
は到達した値に留まる。

【０００４】この回路は、帰線の間だけ使用することが
できる；電流源ＩｃとＩｄはラインの間アクティブでな
い。

【０００５】固定段階の間、電圧Ｖは一定であるとして
いる。実際には、該電圧Ｖは周囲の種々の寄生現象によ
り生ずる雑音を含んでいる。雑音はコンデンサＣと増幅
器１０により変換器１２の入力に直接送られ、デジタル
信号Ｎに変更を生ずる。ランダムであり平均値がゼロで
ある雑音は開ループでは、すなわち固定段階以外では問
題とならない。

【０００６】しかし固定段階の間、回路は前のサイクル
で定められた信号Ｎに基づき、各クロックサイクルで信
号Ｎの修正を行う。例えば、電圧Ｖｃの寄生パルスによ
り値Ｎに増加が生ずると、電圧Ｖｃが同時に負の寄生パ
ルスを受けたとしても、回路は次のサイクルで前記電圧
Ｖｃに負の修正を行う：負の修正と負の寄生パルスは重
ね合わされ、Ｎに対し誤りを減少させるよりも増加させ
る。このように重ね合わされた誤りは発生確率が無視で
きなく、数単位の大きさで信号Ｎが振動する。１単位の
振動は標準的であり許容できるが、数単位の振動はテレ
ビジョンスクリーンに現れ影像品質を悪化させる。

【０００７】更に、このような回路に一般に使用される
変換器１２は、変換器の入力信号の標本が得られる時間
と該標本のデジタル値が変換器により出力される時間と
の間に、しばしば３クロックサイクルであるが数クロッ
クサイクルＣＫの反応時間を有した回路である。充電電
流または放電電流はこれらのすべての反応サイクルの間
コンデンサＣに加えられる。値Ｎが１単位だけＮｒｅｆ
と異なっておれば、電圧Ｖｃは次の最初の反応サイクル
の間所要の値に達する。これが生ずると、反応サイクル
が続く間修正は継続され、値Ｖｃは再び所要の値から引
き離される。制御は高速に行われることが好ましいの
で、比較的高い充電電流と放電電流が使用されている。
このように、電圧Ｖｃの該引き離しが十分大きくなる場
合があり、悪い方向に値Ｎを変える。更に、テレビジョ
ンスクリーンに現れるような大きさを有した信号Ｎ（お
よび値Ｖｃ）の振動が生ずる。

【０００８】

【課題を解決するための手段】本発明の目的は信号を基
準値に固定し、雑音に対する感度を減少させる回路を提
示することである。

【０００９】本発明の他の目的はアナログ対デジタル変
換器の反応時間による振動を開始しない回路を提示する
ことである。

【００１０】これらの目的は、コンデンサに記憶された
電荷により修正されるアナログ信号を受けるアナログ対
デジタル変換器を含み、アナログ信号を基準値に固定す
る回路により実現される。デジタル比較器は変換器の出
力と基準デジタル値を受け、コンデンサの充電電流源と
放電電流源を制御する。メモリポイントはコンデンサの
充電と放電を禁止する安定状態のフラグを表している。
変換器の出力を分析する回路により、変換器出力の連続
した値が所定の安定状態を満たす時、フラグはアクティ
ブにされ、変換器出力の連続した値が所定の発散状態を
満たす時、フラグはアクティブにされない。

【００１１】本発明の実施態様によれば、該回路にはウ
インド検出器が含まれ、該ウインド検出器は変換器の出
力が基準値の近くにある時アクティブにされ、コンデン
サの充電または放電の量を減少する。

【００１２】本発明の実施態様によれば、減少された充
電または放電の量は変換器の出力がある値から次の、す
なわち連続した値に対しわずか１単位だけ変化する量で
ある。

【００１３】本発明の実施態様によれば、該回路はドリ
フト検出器を含み変換器の出力の連続した値が所定のド
リフト状態を満たす時、および前記のフラグがアクティ
ブの間、減少された充電または放電の量を加える。

【００１４】本発明の実施態様によれば、ウインド検出
器のウインドは１だけ増加した基準値と１だけ減少した
基準値により限界が定められている。

【００１５】本発明の実施態様によれば、安定状態は基
準値に等しい二つの連続した値に対応し、発散状態は基
準値より高いまたは低い四つの連続した値に対応してい
る。

【００１６】本発明の実施態様によれば、ドリフト状態
は基準値より高いまたは低い三つの連続した値に対応
し、該三つの値の中の二番目の値は基準値に等しい可能
性を有している。

【００１７】

【発明の実施の形態】図２は図１と同じ役目をし、同じ
参照番号をつけた幾つかの要素を示している。図１の比
較器１４は例えば値ＮがＮｒｅｆ以上ならばＡ≧Ｂの信
号をアクティブにし、値ＮがＮｒｅｆに等しければＡ＝
Ｂの信号をアクティブにすることを付け加えた比較器１
４’に置き換えられている。他の選択として、比較器１
４’には更に値ＮがＮｒｅｆ＋１に等しければＡ＝Ｂ＋
１の信号をアクティブにし、値ＮがＮｒｅｆ−１に等し
ければＡ＝Ｂ−１の信号をアクティブにすることが付け
加えられている。これらの４つの信号は本発明によれば
以下に記載する方法でこれらの信号を分析し（信号ＵＰ
およびＤＮにより）電流源ＩｃおよびＩｄを制御する制
御回路１６に加えられている。

【００１８】要約すると、一番目の実施態様によれば、
図２の回路は制御回路１６が値ＮとＮｒｅｆの間の差を
検出するかぎり、最初図１の回路のように機能する。信
号ＮがＮｒｅｆに設定されると、制御回路１６は電流源
ＩｃとＩｄがもはやアクティブでない固定モードに入
る。この場合、信号ＶｃまたはＮが雑音によりランダム
に変化しても、該回路は信号ＶｃおよびＮを振動させる
修正を行わない。

【００１９】信号Ｖｃにより抵抗を通してコンデンサＣ
を放電すること、または寄生的な影響を変換する発散が
開始されるならば、修正が行われなければならないこと
は勿論である。この発散も固定されない電圧Ｖの通常の
変動により生ずる。実際には、制御回路１６は比較器１
４’のＡ≧ＢおよびＡ＝Ｂの出力の連続した値を分析し
発散状態を検出する。このような発散状態が検出される
と、制御回路１６は固定されないモードに切り替わり、
図１の回路の場合のように誤りが再び修正される。

【００２０】二番目の実施態様によれば、比較器１４’
の出力Ａ＝Ｂ＋１およびＡ＝Ｂ−１は制御回路１６に使
用され、値Ｎが（Ｎｒｅｆ−１とＮｒｅｆ＋１の間で）
Ｎｒｅｆに近い時精密な修正を行う。このように、該回
路は信号ＮがＮｒｅｆから離れている時行う高速の発散
モードと、信号ＮがＮｒｅｆから１単位異なっている時
行う精密な発散モードを有している。精密な修正は変換
器１２の反応のサイクルの間信号Ｎが変化しないよう十
分小さくなるように選択され、これにより信号Ｖｃまた
はＮの振動が避けられる。他の選択として、この精密な
修正は固定モードにある制御回路１６が切り替えモード
として不十分な低いドリフト状態を検出する時も使用さ
れる。

【００２１】図３は一番目の実施態様に基づく制御回路
１６の動作の詳細なブロック図である。記載したブロッ
ク図に対し、ブロックについての記載を次のブロック参
照番号から始める。

【００２２】１００．信号Ｎの新しい値が予想される。

【００２３】１０２．Ｎの最後の値が分析され、これら
が安定状態を満たすならば決定される。この安定状態
は、例えばＮの最後の二つの値がＮｒｅｆに等しければ
状態を満たす。実際には、比較器１４’のＡ＝Ｂの出力
の値が分析され、Ｎの値ではない。この分析を行うた
め、例えばＡ＝Ｂの信号は新しいＮの値に対し有効にさ
れる２ビットシフトレジスタに加えられる。シフトレジ
スタの２ビットが１であるなら、安定状態が満たされ
る。

【００２４】１０４．安定状態が満たされるならば、回
路は例えば（フリップフロップの）メモリポイントの状
態に対応したフラグにより示された固定モードに入る。

【００２５】１０６．Ｎの最後の値が分析され、これら
が発散の状態を満たすならば決定される。例えばＮの最
後の四つの値がＮｒｅｆより全て大きいかまたは全て小
さければこの状態を満たす。これを調べるため、実際に
は比較器１４’の信号（Ａ≧Ｂ，Ａ＝Ｂ）の最後の四つ
の組が分析される。四つの組が全て（１、０）または
（０、０）に等しければ発散の状態が満たされる。Ａ≧
ＢおよびＡ＝Ｂの信号は例えば新しいＮの値に対し有効
にされる４ビットシフトレジスタにそれぞれ加えられ
る。Ａ＝Ｂ信号に関連したシフトレジスタも使用されブ
ロック１０２内の安定状態の分析を行う。

【００２６】１０８．発散の状態が満たされれば、回路
はブロック１０４で有効にされたフラグをもはや有効に
しないことにより固定されないモードに入る。

【００２７】１１０．値ＮがＮｒｅｆ以上であるかの照
合が行われるが、これはＡ≧Ｂが１かどうかの照合であ
る。

【００２８】１１２．結果が肯定の場合、値ＮがＮｒｅ
ｆに等しいかどうかの照合が行われるが、これはＡ＝Ｂ
の信号が１かどうかの照合である。肯定ならば、状態は
最適な安定状態であり、回路はブロック１００で新しい
値Ｎを取ることが予想される。

【００２９】１１４．値ＮがＮｒｅｆより厳密に大き
い。回路は固定モードにあるかどうかの照合が行われ
る。結果が肯定の場合、値ＮはＮｒｅｆより若干大き
く、差は修正を必要としない寄生現象のみである。回路
はブロック１００で新しい値Ｎを取ることが期待され
る。

【００３０】１１６．回路は固定モードにない。この場
合、信号Ｎは収束の段階にあり、Ｎｒｅｆに向かい減少
し、またはＮｒｅｆに到達し増加により発散を開始す
る。信号ＤＮは１クロックサイクルの間アクティブであ
り、これにより電流源Ｉｄ，クロックＣＫの期間、およ
びコンデンサＣの値により決定される量の中で電流源Ｉ
ｄによりコンデンサＣの放電が行われる。

【００３１】値ＮがＮｒｅｆ未満であれば対称的な動作
が行われる。ブロック１１４と同じように、ブロック１
１４’で回路が固定されているかどうかの照合が行われ
る。結果が肯定の場合修正が行われず、新しい値Ｎがブ
ロック１００で予想される。結果が否定の場合、信号Ｕ
Ｐが１サイクルの間ブロック１１６’でアクティブにさ
れ所定の量だけコンデンサＣが充電される。

【００３２】回路を固定モードまたは固定されないモー
ドに置くため使用されるブロック１０２から１０８は図
３のブロック図にまとめられている。しかし、当該動作
はブロック図の他の残りの動作と分離して並列に行うこ
とができる。

【００３３】前述の動作モードによれば、本発明による
制御回路は信号ＮがＮｒｅｆに到達すると、信号Ｖｃま
たはＮのランダムな寄生的な現象を修正しない。信号Ｖ
ｃまたはＮは（幾つかの連続した値が初期の値より大き
いまたは小さい）発散の特性を示す時のみ修正される。

【００３４】図４は図３のブロック図のブロック１１０
からのブロックを部分的に示しており、本発明による固
定回路の最適な動作を説明している。該ブロック図には
図３のブロックを全て含んでいるが、図３のブロックは
再度説明しない。

【００３５】１１３．このブロックはブロック１１２と
１１４の間に置かれている。値ＮはＮｒｅｆより厳密に
大きく、値ＮがＮｒｅｆ＋１に等しいかどうかの照合が
行われる。結果が否定の場合、動作が前述のようにブロ
ック１１４で継続し、必要があれば通常の修正が行われ
る。

【００３６】１２０．値ＮはＮｒｅｆ＋１に等しい。回
路が固定モードにあるかどうかの照合が行われる。

【００３７】１２２．回路は固定モードにない。この段
階は、信号ＮがＮｒｅｆに向かい減少させることにより
発散しＮｒｅｆの近くにあるか、信号Ｎが増加させるこ
とにより発散を開始するかのいずれかを意味している。
次に精密な修正が行われる。コンデンサＣはブロック１
１６の量に比較した量だけ放電される。この減少した量
の放電を行うため、例えば信号ＤＮが交互のクロックＣ
Ｋの間、すなわちクロックの半周期の間またはクロック
デューティサイクルが０．５未満になるように選択され
ていればそれ未満の間にアクティブにされる。この減少
された放電の最適な値は電圧Ｖｃが変換器の反応サイク
ルの間Ｎｒｅｆ−１に相当する値に到達しない値であ
る。Ｎｒｅｆの近くで行われる過度な修正による振動は
このように抑えられる。このほか、高速の収束は信号Ｎ
がＮｒｅｆから離れている時ブロック１１４および１１
６により行われる。

【００３８】１２４．回路は固定モードにあり、値Ｎは
Ｎｒｅｆ＋１に等しい。回路の固定されない状態にトリ
ガをかけることが十分でない肯定的なドリフト状態をＮ
の最後の値が満たすかどうか照合が行われる。このドリ
フト状態は例えばＮｒｅｆ＋１に等しい三つの連続した
値に対応しており、中央の値はＮｒｅｆに等しい可能性
がある。結果が肯定の場合修正が決定されるが、精密な
修正はブロック１２２で行われる。結果が否定の場合、
修正が行われないで新しいＮを取ることがブロック１０
０で期待される。

【００３９】前述の動作は、Ｎｒｅｆより大きいＮの値
の修正に対応している。Ｎｒｅｆより小さいＮの値は対
称的な方法で修正される。ブロック１１３’において、
値Ｎが（比較器１４’のＡ＝Ｂ−１の信号により示され
る）Ｎｒｅｆ−１に等しいかどうか照合が行われる。結
果が否定の場合、動作は図３のブロック図で記載したよ
うにブロック１１４’で継続する。結果が肯定の場合、
回路は固定モードにあるかどうかの照合がブロック１２
０’で行われる。回路が固定モードにあれば、ブロック
１１６’における量より少ない量だけコンデンサＣの電
荷を増加させることにより、ブロック１２２’で精密な
修正が行われる。回路が固定モードにあれば、信号Ｎの
最後の値が否定的なドリフト状態を満たすかどうかブロ
ック１２４’で照合が行われる。結果が肯定の場合、精
密な修正がブロック１２２’で行われ、否定の場合修正
が行われない。

【００４０】本発明は初期の動作を行う論理回路を形成
するため当業者が例えばＶＨＤＬ言語で容易に書き換え
ることができるブロック図について主に記載している。
更に、ブロック図のブロックの順序は記載した機能を変
えることなしに変更することができる。例えば、ブロッ
ク１１２はブロック１１０の前に置くことができる。次
にブロック１１０では値ＮがＮｒｅｆより厳密に大きい
か照合が行われる。

【００４１】当業者が容易に考えることができる種々の
変更と修正を本発明が有することは勿論である。この種
の変更、修正、さらには改善はこの開示の一部であり、
本発明の内容および範囲内である。したがって前述の記
載は一例であり、これに制限されるものではない。

【図面の簡単な説明】

【図１】クロミナンスまたは輝度信号をテレビジョン装
置の黒レベルに固定する従来の回路を示す図である。

【図２】本発明に基づく固定回路の構造を示す図であ
る。

【図３】一番目の実施態様に基づき図２の回路の動作を
説明するブロック図である。

【図４】他の実施態様に基づき図２の回路の動作を説明
するブロック図である。

【符号の説明】

１０増幅器１２アナログ対デジタル変換器１４デジタル比較器１６制御回路

Claims

【特許請求の範囲】

【請求項１】コンデンサ（Ｃ）に記憶された電荷によ
り修正されるアナログ信号を受けるアナログ対デジタル
変換器（１２）と、変換器の出力と基準デジタル値（Ｎｒｅｆ）を受けるデ
ジタル比較器（１４’）と、該比較器により制御されるコンデンサ充電電流源（Ｉ
ｃ）及び放電電流源（Ｉｄ）と、コンデンサの充電と放電を禁止するため安定状態のフラ
グを表すメモリポイントと、変換器の出力の連続した値（Ｎ）が所定の安定状態を満
たす時フラグがアクティブにされ、変換器の出力の連続
した値が所定の発散状態を満たす時フラグがアクティブ
にされないようにするため、変換器の出力を分析するた
めの回路（１４’、１６）を、含み、アナログ信号（Ｖ
ｃ）を基準値に固定する回路。
【請求項２】コンデンサ（Ｃ）の充電または放電の量
を減少するために、変換器の出力（Ｎ）が基準値（Ｎｒ
ｅｆ）の近くにある時アクティブにされるウインド検出
器（１４’）を含む請求項１に記載の固定回路。
【請求項３】変換器の出力がある値から次の値に対し
多くても１単位だけ変化する量を、減少された充電また
は放電の量が取る請求項２に記載の固定回路。
【請求項４】変換器（１２）の出力の連続した値
（Ｎ）が所定のドリフト状態を満たす時および前記のフ
ラグがアクティブの時、減少された充電または放電の量
を加えるためのドリフト検出器（１２４、１２４’）を
含む請求項２に記載の固定回路。
【請求項５】ウインド検出器（１４’）のウインドが
１だけ増加した基準値と１だけ減少した基準値により限
界が定められている請求項２に記載の固定回路。
【請求項６】安定状態が基準値に等しい二つの連続し
た値に対応し、発散状態が基準値より高いまたは低い四
つの連続した値に対応している請求項１に記載の固定回
路。
【請求項７】ドリフト状態が基準値より高いまたは低
い三つの連続した値に対応し、該三つの値の中の二番目
の値が基準値に等しい可能性を有している請求項４に記
載の固定回路。