JPH08228353A

JPH08228353A - 動画像符号化用動き補償回路

Info

Publication number: JPH08228353A
Application number: JP3217695A
Authority: JP
Inventors: Naoya Hayashi; 直哉林; Norio Tokuda; 憲夫徳田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1995-02-21
Filing date: 1995-02-21
Publication date: 1996-09-03

Abstract

(57)【要約】（修正有）【目的】ＭＰＥＧ方式用の２個の半画素内挿フィルタと
Ｈ．２６１方式用のループフィルタとを共用し、従来よ
り回路規模を縮小したフィルタ回路を提供する。【構成】入力データを各々９，８画素クロック数分遅延
する遅延回路６１，６２と、１クロック遅延器Ｄ６１〜
Ｄ６７と、平均化器Ｍ６１〜Ｍ６５と、切替制御信号の
供給に応答して半画素内挿フィルタ処理およびよびルー
プフィルタ処理をそれぞれ形成するようこれら遅延回路
６１，６２と、遅延器Ｄ６１〜Ｄ６７と、平均化器Ｍ６
１〜Ｍ６５とを組合せ接続するセレクタＳ６１〜Ｓ７０
とを備える。

Description

【発明の詳細な説明】

【０００１】前記一方の半画素内挿フィルタに入力する
前記ブロック内の水平方向８画素×垂直方向８画素から
なるサブブロックに対して、このサブブロックの上端及
び下端の画素に対しては１、それ以外の画素に対しては
１／４，１／２，１／４の係数を持つ垂直方向１次元フ
ィルタと前記サブブロックの左端及び右端の画素に対し
ては１、それ以外の画素に対しては１／４，１／２，１
／４の係数を持つ水平方向１次元フィルタを接続してな
るループフィルタを、前記動画像符号化用フィルタ内の
遅延手段、平均手段及び選択手段を用いて実現すること
を特徴とする動画像符号化用動き補償回路。

【０００２】

【産業上の利用分野】本発明は動画像符号化用動き補償
回路に関し、特にＭＰＥＧ方式とＨ．２６１方式との共
用の動画像符号化回路に用いる動画像符号化用動き補償
回路に関する。

【０００３】

【従来の技術】動画像はデータ量が膨大であるため、圧
縮して伝送あるいは記録し、受信あるいは再生側で伸長
するという処理を行うことがしばしば要望される。従
来、この種の圧縮伸長技術の応用は、膨大なデータ量を
効率よく圧縮伸長する手段が安価に得られなかったた
め、主に通信分野のテレビ会議装置などの専用大型装置
に限定されていた。最近では、圧縮伸長技術の改良と半
導体技術の進歩により、比較的少数のＬＳＩで低価格の
実用に耐える動画像圧縮伸長装置の構築が可能となって
きている。

【０００４】このような動画像圧縮伸長方式は動画像符
号化復号化方式とも呼ばれ、国際標準化の検討が進めら
れてきた。その一つであり、ＣＣＩＴＴ（国際電信電話
諮問委員会）が１９９０年に勧告した、Ｈ．２６１規格
は、主に、テレビ電話、テレビ会議システムで用いる動
画像符号化復号化方式を対象とする。また、ＩＳＯとＣ
ＣＩＴＴの専門家グループ（ＩＳＯ／ＩＥＣ，ＪＴＣ１
／ＳＣ２／ＷＧ８（ＭｏｖｉｎｇＰｉｃｔｕｒｅＥ
ｘｐｅｒｔＧｒｏｕｐ：ＭＰＥＧ）が１９９３年に勧
告ＩＳＯ／ＩＥＣ−１１１７２−２として規定したＭＰ
ＥＧ１規格は、蓄積媒体への記録等に用いる動画像符号
化復号化方式を対象とする。

【０００５】この種の圧縮方式では動き補償フレーム間
予測符号化方式が採用されている。これは動画像を構成
する各フレームの相関が高いことを利用して、過去に符
号化したフレームから予測フレームを作成し、現在符号
化中のフレーム（以下現フレームと呼ぶ）と予測フレー
ムの差分すなわち予測誤差を符号化することにより圧縮
率を上げる方式である。また、動いている被写体はフレ
ーム内で少しずつ位置を変えるので、予測フレームを被
写体の動きにしたがって移動させたのちに予測誤差を抽
出することによりその値が小さくなり、圧縮率をさらに
向上できる。この動きを表す情報を動きベクトルと呼
び、予測誤差とともに伝送あるいは記録する。

【０００６】予測フレームは、過去に伝送あるいは記録
したフレームから生成するが、Ｈ．２６１規格に準拠し
た符号化復号化方式（以下Ｈ．２６１方式）では１フレ
ーム前の過去のフレーム（以下過去フレーム）を予測フ
レームとする。また、ＭＰＥＧ１規格に準拠した符号化
復号化方式（以下ＭＰＥＧ方式）では、数フレーム前の
過去のフレームの他に数フレーム後の未来のフレーム
（以下未来フレーム）、及びこの過去フレームと未来フ
レームとを時間軸方向で内挿して得られる架空のフレー
ム（以下架空フレーム）を予測フレームとすることがで
きる。ただし、未来フレームから予測フレームを生成す
るときは、フレームの順番を入替えて、現フレームは参
照対象の未来フレームの後に符号化される。また、場面
が変わった場合など、予測フレームとの相関が低い場合
には、予測誤差を符号化するより、現フレームをそのま
ま符号化した方が圧縮率を高くできる。したがって、予
測誤差を符号化する場合と現フレームをそのまま符号化
する場合を適応的に切替えて圧縮する。

【０００７】以下、過去フレームを予測フレームとする
場合を順方向予測符号化、未来フレームを予測フレーム
とする場合を逆方向予測符号化、架空フレームを予測フ
レームとする場合を両方向予測符号化と呼び、これら３
つをまとめてフレーム間予測符号化と呼ぶ。また現フレ
ームをそのまま符号化する場合をフレーム内符号化と呼
ぶ。従って、ＭＰＥＧ方式では順方向予測符号化、逆方
向予測符号化、及び両方向予測符号化及びフレーム内符
号化が可能で、Ｈ．２６１方式では順方向予測符号化と
フレーム内符号化が可能である。

【０００８】Ｈ．２６１方式に対応する第１の動画像符
号化回路をブロックで示す図４を参照すると、この第１
の動画像符号化回路は、現フレームＦＩと予測フレーム
対応の過去画像データＤＰＳとの差分をとり差分データ
ＤＤを出力する加算器１０１と、差分データＤＤを離散
コサイン変換し信号ＤＴを発生する離散コサイン変換回
路（ＤＣＴ）１０２と、信号ＤＴを量子化してデータＤ
Ｑを生成する量子化回路１０３と、データＤＱをハフマ
ン符号化圧縮し符号化データＤＯを出力するハフマン符
号化回路１０４と、データＤＱを逆量子化し信号ＩＴを
発生する逆量子化回路１０５と、信号ＩＴを逆離散コサ
イン変換し信号ＩＤを発生する逆離散コサイン変換回路
（ＩＤＣＴ）１０６と、信号ＩＤと過去画像ＤＰとを加
算し参照フレームデータＰＩを発生する加算器１０７
と、データＰＩを格納し参照領域ＡＲを含む予測フレー
ムデータＦＲを出力するフレームメモリ１０８と、デー
タＦＲ，ベクトルＶの供給に応答してアドレスＡＶ，評
価データＥを発生する動き補償回路１０９と、データＦ
Ｒ，ＤＩから動きベクトルＶを生成する動きベクトル検
出回路１１０と、アドレスＡＶをフィルタリングしてデ
ータＤＰを発生するループフィルタ１１１と、現フレー
ムＦＩ（ＭＢＩ），評価データＥの供給を受け符号化タ
イプを判定し符号化タイプＫを出力する符号化タイプ判
定回路１１２と、符号化タイプＫに制御されデータＤＰ
とデータ０とを選択的に出力するセレクタ１１３とを備
える。

【０００９】動きベクトル検出の概念を説明する図５を
参照すると、Ｈ．２６１方式の画像では、現フレームＦ
Ｉは水平垂直各方向の画素数がそれぞれ１６（以下１６
×１６画素）の正方形のマクロブロックに分割される。
このマクロブロックＭＢはさらに８×８画素の輝度信号
ブロックＹ４個と同一画素数の２種類の色差信号Ｃブロ
ック２個の計６ブロックから構成される。ここで色差信
号は輝度信号と比べると水平・垂直方向とも１／２に間
引かれているので、上記の色差信号ブロックＣの８×８
画素が輝度信号ブロックＹの１６×１６画素の範囲に相
当する。図４を参照すると、動きベクトル検出回路１１
０，符号化タイプ判定回路１１２の各処理はマクロブロ
ック単位の処理を行い、他はブロック単位の処理を行
う。また以下の説明では、現フレームＦＩの中で現在処
理中のマクロブロックを現マクロブロックＭＢＩと呼
ぶ。

【００１０】図４および図５を参照して第１の動画像符
号化回路の動作について説明すると、まず、符号化タイ
プ判定回路１１２は、動きベクトル検出回路１１０から
の後述する評価データＥと現マクロブロックＭＢＩとの
供給を受けこの現マクロブロックＭＢＩを順方向予測符
号化するかフレーム内符号化するかを判定する。１枚目
のフレームの符号化時にはフレームメモリ１０８には無
効データが格納されており、このフレームでは後述する
ように全てのマクロブロックでフレーム内符号化を選択
するが、２枚目以降のフレーム符号化時には符号化後復
号した１枚の参照フレームＦＲが格納されており、順方
向予測符号化とフレーム内符号化のうちの一方を選択す
る。

【００１１】参照領域ＡＲは、参照フレームＦＲ内で現
マクロブロックＭＢＩと同一位置のマクロブロックを含
むより大きな輝度信号領域である。動きベクトル検出回
路１１０は、参照領域ＡＲ内で現マクロブロックＭＢＩ
と最も類似している１６×１６画素の領域（以下類似ブ
ロックＢＳと呼ぶ）を探索し、その場合の動きベクトル
Ｖを動き補償回路１０９に出力する。参照領域ＡＲ内で
探索した類似ブロックＢＳの現フレームＦＩへのに投影
位置ＰＢＳと現マクロブロックＭＢＩの位置との差が現
マクロブロックＭＢＩの動きベクトルＶとなる。

【００１２】このとき、動きベクトル検出回路１１０か
ら、現マクロブロックＭＢＩと類似ブロックＢＳとの類
似性評価用の評価データＥを算出し、前述のように符号
化タイプ判定回路１１２に供給する。符号化タイプ判定
回路１１２はこの評価データＥをフレーム内符号化を行
った場合の評価データと比較し、順方向予測符号化とフ
レーム内符号化のどちらが圧縮率が高くなるかを推定す
る。そしてその判定結果である符号化タイプＫをセレク
タ１１３に供給する。ただし現フレームＦＩが符号化す
る最初のフレーム、あるいは場面が変った場合などフレ
ームメモリ１０８に格納されている参照フレームと相関
が低い場合には、常にフレーム内符号化と判定する。

【００１３】次にこの符号化タイプＫにしたがって現フ
レームＦＩの現マクロブロックＭＢＩをブロック毎に符
号化する。このため、現マクロブロックＭＢＩを構成す
る４個の輝度信号ブロックＹと２個の色差信号ブロック
Ｃを順に入力する。以下では現在処理中のブロックを現
ブロックと呼ぶ。動き補償回路１０９は現マクロブロッ
クＭＢＩの動きベクトルＶを入力し、このベクトルＶと
現フレームＦＩ上の現ブロック（以下現ブロックＦＩ）
の位置からフレームメモリ１０８に格納されている参照
フレームＦＲの類似ブロックＢＳの位置を求める。次
に、その中で現ブロックＦＩと対応する８×８画素の輝
度信号ブロックまたは色差信号ブロックのアドレスＡＶ
を算出し、このブロックを読込んでループフィルタ１１
１に出力する。ここで、ループフィルタはＨ．２６１方
式では、必ずしも適用しなくてもよいオプションである
が、復号画像に生じるブロック歪を軽減する効果がある
のでしばしば用いられる。

【００１４】ループフィルタ１１１の原理を説明する図
６を参照すると、このループフィルタ１１１は、ブロッ
ク内の画素データ位置に対応して、信号レベルにウエィ
テイングをかけるための４種類のフィルタ係数ｄ，ｅ，
ｆ，ｇのいずれかを配分するフィルタである。このフィ
ルタは、ブロックの両端で１の係数を、中間で１／４，
２／４，１／４の順で配列した３つの係数をそれぞれ持
つ持つ１次元フィルタを入力ブロックに対して水平及び
垂直両方向にそれぞれかけて成る２次元フィルタで実現
できる。したがって、係数ｄは１、係数ｅは水平方向
（行）に１／４，２／４，１／４の順で配列した３つの
係数群、係数ｆは垂直方向（列）に１／４，２／４，１
／４の順で配列した３つの係数群、係数ｇは第１および
第３行が１／１６，２／１６，１／１６の順でそれぞれ
配列した３つの係数および第２行が２／１６，４／１
６，２／１６の順で配列した３つの係数から成る９つの
係数群からそれぞれ構成される。こうして、動き補償回
路１０９とループフィルタ１１１とにより予測フレーム
ＤＰを構成し現ブロック予測用の予測ブロック（以下予
測ブロックＤＰ）を求める。

【００１５】セレクタ１１３には、予測ブロックＤＰと
値が全て０のブロック（ブロック０）とが供給されてお
り、符号化タイプＫが順方向予測符号化の場合には予測
ブロックＤＰを、フレーム内符号化の場合にはブロック
０をそれぞれ選択して出力する。

【００１６】加算器１０１は差分データＤＤとして、符
号化タイプＫが順方向予測符号化の場合に現ブロックＦ
Ｉと予測ブロックＤＰの差分すなわち予測誤差ブロック
を出力し、フレーム内符号化の場合には現ブロックＦＩ
とブロック０との差分すなわち現ブロックＦＩをそのま
ま出力する。

【００１７】ＤＣＴ１０２は差分データＤＤを離散コサ
イン変換により周波数成分データＤＴに変換し、量子化
回路１０３に供給する。量子化回路１０３はこの周波数
成分データＤＴを量子化しきい値と呼ばれるパラメータ
により除算し量子化データＤＱをハフマン符号化回路１
０４および逆量子化回路１０５に出力する。この結果、
多少の高周波成分情報の損失を生ずるが目立ち難いので
実質的な画質低下なしに圧縮可能となる。次に、ハフマ
ン符号化回路１０４は量子化データＤＱを統計的性質を
利用してさらに圧縮し出力データＤＯとして出力する。

【００１８】一方、逆量子化回路１０５は供給を受けた
量子化データＤＱと上記量子化しきい値との乗算を行
い、上記周波数成分データを復元してデータＩＴを発生
する。逆ＤＣＴ１０６はデータＩＴを逆離散コサイン変
換し、予測誤差ブロックあるいは現ブロックを復元した
データＩＤを加算器１０７に供給する。ただし、このデ
ータＩＤは量子化，逆量子化演算およびＤＣＴ，逆ＤＣ
Ｔ演算誤差により、差分データＤＤとは一致しないが、
十分に近い値をとることができる。加算器１０７は、符
号化タイプＫが順方向予測符号化の場合には復元した予
測誤差ブロック対応のデータＩＤとセレクタ１１３から
の予測ブロックＤＰとを加算し、現ブロックＦＩ対応の
データＰＩとして復元できる。フレーム内符号化の場合
には復元した現ブロックＦＩとブロック０とを加算し、
同様に現ブロックＦＩ対応のデータＰＩを復元できる。
このようにして符号化後、復号した現ブロック対応のデ
ータＰＩはフレームメモリ１０８の所定アドレスに格納
され、次の符号化対象フレームの参照フレームＦＲとし
て用いられる。

【００１９】次に、ＭＰＥＧ方式に対応する第２の動画
像符号化回路を図４と共通の構成要素には共通の参照文
字／数字を付して同様にブロックで示す図７を参照する
と、この第２の動画像符号化回路の第１の動画像符号化
回路との相違点は、フレームメモリ１０８の代りに過去
および未来の２枚の参照フレームを格納するフレームメ
モリ１０８Ａと、動きベクトル検出回路１１０の代りに
動きベクトルＶを半画素単位で検出する動きベクトル検
出回路１１０Ａと、後述のＩ，Ｐ，およびＢの各フレー
ムに対応する採用可能な符号化タイプを判定する際のフ
レーム間予測符号化方式を選択するフレーム間予測選択
回路１１５を備え、ループフィルタ１１１が不要である
ことである。

【００２０】動作について説明すると、ＭＰＥＧ方式で
は、Ｉフレーム，Ｐフレーム，Ｂフレームと呼ぶ３種類
のフレームが定められ、それぞれ採用可能な符号化タイ
プが異なる。すなわち、現フレームがＩフレームの場合
には、フレーム内の全マクロブロックをフレーム内符号
化する。Ｐフレームの場合には、フレーム内のマクロブ
ロックを順方向予測符号化とフレーム内符号化のどちら
か一方の符号化タイプで符号化する。またＢフレームの
場合には、フレーム内のマクロブロックを順方向予測符
号化、逆方向予測符号化、両方向予測符号化あるいはフ
レーム内符号化の４つのうちの１つの符号化タイプを選
んで符号化する。このように現フレームがＢフレームの
場合、符号化タイプ判定の際にフレーム間予測符号化方
式の選択が必要となる。

【００２１】このため動き補償回路１０９で求めた３種
類のフレーム間予測符号化の予測値と現マクロブロック
ＭＢＩとをフレーム間予測選択回路３１５に供給し、フ
レーム間予測選択回路１１５はこれら３種類の予測値の
各々と現マクロブロックＭＢＩとの類似性を評価する。
そして最も類似している予測値ＤＰＭをセレクタ１１３
に供給するとともに、そのフレーム間予測方式の場合の
評価データとフレーム間予測方式を示す信号を含むデー
タＰＥを符号化タイプ判定回路１１２に供給する。現フ
レームがＰフレームまたはＩフレームの場合には、フレ
ーム間予測選択回路１１５は常に順方向予測符号化を選
択することにより３種類のフレームを同様に扱うことが
できる。符号化タイプ判定回路１１２は、入力評価デー
タＰＥをフレーム内符号化した場合の評価データと比較
し、圧縮率が高くなると推定される符号化方式を現マク
ロブロックの符号化タイプＫとする。ただし現フレーム
がＩフレームの場合にはフレーム内符号化を必ず選択す
る。

【００２２】また上述のように、フレームメモリ１０８
Ａは順方向予測，逆方向予測の各々のための過去，未来
の各々の参照フレームの２枚を格納する。さらに動きベ
クトル検出回路３１０ＡはＨ．２６１方式とは異なり、
動きベクトルＶを半画素単位で検出する。またＢフレー
ムでは、順方向の動きベクトルＶＡの他に、未来の参照
フレームを用いた逆方向の動きベクトルＶＢを出力す
る。

【００２３】半画素単位の動きベクトル検出では、まず
参照領域の半画素内挿をした後に類似ブロックを探索を
行う。

【００２４】半画素内挿の概念を示し半画素の位置を×
で示す説明図である図８を参照して半画素内挿方法を説
明すると、例としてこの図の下部に示す領域ＨＢ１の半
画素の位置の画素データｃ１〜ｃ５を周囲の原画素の位
置の画素データｂ１〜ｂ４から内挿するものとする。ま
ず、周囲の画素データｃ１〜ｃ４の各々はそれぞれ画素
データｂ１とｂ２，ｂ３とｂ４，ｂ１とｂ３，およびｂ
２とｂ４の各々の平均により求める。また中央の画素デ
ータｃ５は、最初に垂直方向の平均によって求めた画素
データｃ３とｃ４の水平方向の平均、あるいは最初に水
平方向の平均によって求めた画素データｃ１とｃ２の垂
直方向の平均により求める。このような半画素挿により
半画素単位の画素データを作成し、これを用いて類似ブ
ロックの探索をおこなって半画素単位の動きベクトルＶ
を求める。また現マクロブロックＭＢＩ内の各ブロック
の符号化に用いる予測ブロックＤＰも、動きベクトルが
半画素精度を示していれば半画素内挿して求める。

【００２５】以上、Ｈ．２６１符号化方式とＭＰＥＧ符
号化方式について説明したが、この両方式は似ている部
分が多いため、この両方式の符号化回路を共に実現する
共用の動画像符号化回路が用いられている。

【００２６】従来のＭＰＥＧ，Ｈ．２６１両方式共用の
動き補償回路１０９Ｂをブロックで示す図９を参照する
と、この図に示す動き補償回路１０９Ｂはこれら両方式
の各々の動き補償回路１０９，１０９ＡとＨ．２６１方
式のループフィルタ１１１と、ＭＰＥＧ方式のフレーム
間予測選択回路１１５との機能を有する。この動き補償
回路１０９Ｂは、動きベクトルＶの供給に応答してフレ
ームメモリ２のアドレスを生成するアドレス発生器１
と、フレームメモリ２と、参照メモリ４，５のアドレス
を発生するアドレス発生器３と、順方向および逆方向の
各々の参照メモリ４，５と、ループフィルタ１６と、順
方向および逆方向の各々の半画素内挿により順方向およ
び逆方向の各々の予測フレームＦＲＡ，ＦＲＢをそれぞ
れ出力する半画素内挿フィルタ１７，１８と、加算器と
１／２乗算器とから成る平均化器１９と、フレーム間予
測選択回路７と、セレクタ１２とを備える。

【００２７】説明の便宜上、ＭＰＥＧ，Ｈ．２６１の各
々の方式対応の符号化動作をそれぞれＭＰＥＧモード，
Ｈ．２６１モードと呼び、図９を参照して従来の動き補
償回路１０９Ｂの動作について説明すると、まず、Ｈ．
２６１モードでは、アドレス発生器１には現マクロブロ
ックＭＢＩの動きベクトルＶが供給され、この動きベク
トルＶと現ブロックＦＩの位置とから、予測ブロックＤ
Ｐの生成用の画素データアドレスＡＤＰを算出して出力
する。次に、フレームメモリ２からこの画素データを読
出し参照メモリ４に格納する。図１０を参照すると、参
照メモリ４は左上の画素データａ０から右下の画素デー
タａ８０までの各々のアドレスに対応する９×９画素の
容量を持ち、読込んだ８×８画素の領域は左上の８×８
画素の位置に格納する。

【００２８】次に、アドレス発生器３は、参照メモリ４
に格納された左上の画素データａ０から水平方向に右下
の画素データａ８０までラスタ走査の順序でアドレスを
発生し、１画素データ分ずつループフィルタ６へ出力す
る。

【００２９】ループフィルタ１６の構成をブロックで示
す図１１を参照すると、このループフィルタ１６は、参
照フレームＦＲ対応の画素データａ０〜ａ８０を９クロ
ック分遅延させる遅延回路６１と、８クロック分遅延さ
せる遅延器６２と、Ｄフリップフロップ（以下ＤＦＦ）
から成る１クロック遅延器Ｄ１６１〜Ｄ１６６と、平均
化器Ｍ１６１〜Ｍ１６４と、セレクタＳ１６１，Ｓ１６
２とを備え、図６に示したループフィルタを実現するた
め、まず、垂直方向のフィルタを生成し、続いて水平方
向のフィルタを生成する。

【００３０】図１１および動作タイムチャートを示す図
１２を参照して動作について説明すると、ここでは、画
素データＡ（ａ０〜ａ８０）が１クロックあたり１画素
ずつ入力されるものとする。まず垂直方向のフィルタ処
理は、遅延回路６１，Ｄ１６１，１６２とを通過した計
１８クロック分遅延画素データＡＤと入力画素データＡ
との平均を平均化器Ｍ１６１で求め、その平均値を遅延
器Ｄ１６２で１クロック遅延させた値ＢＡと遅延器Ｄ１
６１の出力ＡＡとの平均ＣＡを平均化器Ｍ１６２で求め
る。順方向の参照メモリ４は水平方向に９画素分の容量
を持っているので、平均化器Ｍ１６１の出力は任意位置
の入力画素データａｉとこれから垂直方向に２画素上の
画素データの平均であり、平均化器Ｍ１６２の出力ＣＡ
はこの平均と入力画素から垂直方向に１画素上の画素デ
ータの平均、すなわち１／４，２／４，１／４の係数を
もつ垂直方向フィルタの出力となる。たとえば図１２の
時刻ｔ５では入力画素ａ１８とその２画素上のａ０を平
均し、時刻ｔ６で（ａ０＋ａ１８）／２を遅延器Ｄ１６
２に書き込む。そしてこれと遅延器Ｄ１６１の出力ＡＡ
対応のａ９との平均（ａ０＋２ａ９＋ａ１８）／４をＣ
Ａとして時刻ｔ７で遅延器Ｄ１６３に書き込む。セレク
タＳ１６１では、画素データＡＡがループフィルタの係
数ｄ，ｅで示した領域（ａ０〜ａ８、ａ７２〜ａ８０）
に入っていれば、データＡＡを選択し、その他はデータ
ＣＡを選択する。

【００３１】次に水平方向の計算は、セレクタＳ１６１
からの垂直方向フィルタ出力を１クロック遅延させた遅
延器Ｄ１６３の出力ＤＡと、出力ＤＡをさらに遅延器Ｄ
１６４，Ｄ１６５によって２クロック遅延した垂直方向
フィルタ出力ＥＡとの平均を平均化器Ｍ１６３によって
求め、それを遅延器Ｄ１６６で１クロック遅延させた値
ＦＡと値ＥＡとの平均を平均化器Ｍ１６４で求める。こ
こで１クロックにつき水平方向１画素分遅延するので、
平均化器Ｍ１６３の出力は垂直方向フィルタ出力ＤＡ
と、そこから水平方向に２画素分左の垂直方向フィルタ
出力の平均であり、平均化器Ｍ１６４の出力はこの平均
とこれらの間の位置となる垂直方向フィルタ出力の平
均、すなわち１／４，２／４，１／４の係数をもつ水平
方向フィルタの出力となる。たとえば時刻ｔ９でＤＦＦ
１６２の出力ＥＡ（ａ０＋２ａ９＋ａ１８）／４とＤＦ
Ｆ１６０の出力ＤＡ（ａ２＋２ａ１１＋ａ２０）／４と
の平均（ａ０＋２ａ９＋ａ１８＋ａ２＋２ａ１１＋ａ２
０）／８を算出し、それを時刻ｔ１０で遅延器Ｄ１６６
にデータＦＡとして書込む。そしてこれと遅延器Ｄ１６
５の出力する（ａ１＋２ａ１０＋ａ１９）／４の平均
（ａ０＋２ａ９＋ａ１８＋２ａ１＋４ａ１０＋２ａ１９
＋ａ０＋２ａ９＋ａ１８＋ａ２＋２ａ１１＋ａ２０）／
１６を算出し、それをデータＤＰＬとして出力する。セ
レクタＳ１６２は、遅延器Ｄ１６５の出力ＥＡがループ
フィルタ係数ｄ，ｆで示した領域（ａ０、ａ９、ａ１
８、…、ａ７２、ａ８、ａ１７、…、ａ８０）にあたる
場合には、データＥＡを選択し、その他は平均化器Ｍ１
６４の出力ＧＡを選択する。このようにセレクタＳ１６
１，Ｓ１６２を制御することによりループフィルタ１６
を実現できる。

【００３２】セレクタ１２は、このＨ．２６１モードの
場合にループフィルタ１６の出力データＤＰＬを選択し
てデータＤＰとして出力する。このデータＤＰＬは、上
述のように、９×９画素からなり、この中の左上の８×
８画素（時刻ｔ０〜ｔ７，ｔ９〜ｔ１６等）がＨ．２６
１モードの予測ブロックとなる。

【００３３】次に、ＭＰＥＧモードでは、動き補償回路
１０９Ｂはフレーム間予測方式の選択のために順方向、
逆方向、両方向予測符号化の各々の予測値ＦＲＡ，ＦＲ
Ｂ，ＦＲＣを並列に出力する。ただしこれら３つの予測
値ＦＲＡ，ＦＲＢ，ＦＲＣが有効なのは、現フレームＦ
ＩがＢフレームの場合で、Ｐフレームの場合には予測値
ＦＲＡのみ有効であり、Ｉフレームでは３つの予測値と
も無効となる。

【００３４】現フレームＦＩがＢフレームの場合には、
まず、半画素精度の動きベクトルに合わせて半画素内挿
するため、現マクロブロックＭＢＩの順及び逆方向動き
ベクトルＶＡ，ＶＢの各々とと現ブロックの位置とか
ら、アドレス発生器１がアドレスＡＤＰを発生し、参照
メモリ４，５の各々にそれぞれ順方向及び逆方向予測ブ
ロックの各々の生成用の９×９画素の画素データをそれ
ぞれ格納する。動きベクトルＶの水平方向成分の半画素
精度対応の最下位ビット（以下ｖｘ０）が０の場合に
は、最右端の画素は予測ブロック生成には不要となるが
制御の簡単化のため読込み、参照メモリ４あるいは５に
左上角から詰める。同様に動きベクトルＶの垂直方向成
分の半画素精度対応の最下位ビット（以下ｖｙ０）が０
の場合にも最下位の画素は不要だが読込み左上角から詰
める。

【００３５】次に、アドレス発生器３はラスタ走査の順
序でアドレスを発生し、同時に参照メモリ４，５の各々
からそれぞれ半画素内挿フィルタ１７，１８の各々に画
素データを出力する。半画素内挿フィルタ１７，１８の
各々から出力される順，逆方向予測値ＦＲＡ，ＦＲＢの
各々と、及びこれら予測値ＦＲＡ，ＦＲＢの平均化器１
９による平均値演算結果である両方向予測値ＦＲＣとを
フレーム間予測選択回路７に並列に供給する。フレーム
間予測選択回路７は、これら順方向，逆方向，両方向予
測値ＦＲＡ，ＦＲＢ，ＦＲＣの各々を、それぞれ現マク
ロブロックＭＢＩの輝度信号Ｙと比較評価して最も類似
している予測値を選択し、セレクタ１２に選択予測値Ｓ
ＦＲを、端子Ｔ３にその場合の評価データＥを出力す
る。セレクタ１２はフレーム間予測選択回路７から供給
された予測値ＳＦＲを端子Ｔ２からデータＤＰとして出
力する。

【００３６】現フレームＦＩがＰフレームの場合、参照
メモリ５には無効な画素データが格納されているが、フ
レーム間予測選択回路７で順方向値ＦＲＡを常に選択す
ることによりＢフレームと同様に処理できる。また、Ｉ
フレームの場合、参照メモリ４，５の両方に無効な画素
データが格納されているが、前述したような後段の符号
化タイプ判定で常にフレーム内符号化と判定されるの
で、例えばフレーム間予測選択回路７が順方向値ＦＲＡ
を選択すればやはり同様に処理できる。

【００３７】次に、半画素内挿フィルタ１７，１８の構
成をブロックで示す図１３を参照すると、この半画素内
挿フィルタ１７，１８は、９クロック遅延用の遅延回路
６１と、平均化器Ｍ１７１，Ｍ１７２と、セレクタＳ１
７１，Ｓ１７２と、１クロック遅延器Ｄ１７１〜Ｄ１７
３とを備える。

【００３８】図１３，，図８，図１０および動作タイム
チャートを示す図１４を参照して動作について説明する
と、まず、垂直方向の半画素内挿フィルタに続いて水平
方向の半画素内挿フィルタをかける構成となっており、
図１０に示す参照メモリ４の格納画素データＡ（ａ０〜
ａ８０）が１画素データ／１クロックで入力されるもの
とする。

【００３９】まず垂直方向の半画素内挿は、遅延回路６
１の出力データＡＢと入力画素Ａの平均を平均化器Ｍ１
７１で求め、図８に示すｃ３あるいはｃ４相当位置の画
素データを求める。セレクタＳ１７は、画素データｖｙ
０が１ならば平均化器Ｍ１７１の出力を選択し、０なら
ば遅延回路６１の出力ＡＢ、すなわち入力画素Ａから垂
直方向に１画素上の画素データをとる。時刻ｔ０に入力
されたデータａ９とその１画素上のデータａ０との平均
（ａ０＋ａ９）／２を算出し、時刻ｔ１で、データｖｙ
０が１ならば平均（ａ０＋ａ９）／２を、０ならばａ０
を遅延器Ｄ１７１に書込む。次に水平方向の半画素内挿
は、セレクタＳ１７１の入力を１クロック分遅延した遅
延器Ｄ１７１の出力ＡＣと１クロック前、すなわち１画
素左の出力である遅延器Ｄ１７２の入力との平均を平均
化器Ｍ１７２で求め、図８のｃ１，ｃ２あるいはｃ５相
当の水平方向の半画素内挿をする。そしてデータｖｘ０
が１ならば平均化器Ｍ１７２の出力を、０ならば遅延器
Ｄ１７２の出力ＡＥをそれぞれ選択する。時刻ｔ２で、
データｖｘ０が０の場合、出力データＡＥであるデータ
ａ０（ｖｙ０が０）あるいは（ａ０＋ａ９）／２（ｖｙ
０が１）を選択し、データｖｘ０が１の場合、平均化器
Ｍ１７２が出力する（ａ０＋ａ１）／２（ｖｙ０が０）
あるいは（ａ０＋ａ９＋ａ１＋ａ１０）／４（ｖｙ０が
１）を選択し、時刻ｔ３でそれをＤＦＦ２１０に書込み
出力ＦＲとして出力する。

【００４０】このようにセレクタを切り替えることによ
り半画素内挿が実現できる。なお出力予測値ＦＲは９×
９画素からなるが、この中の左上の８×８画素（ｔ３〜
ｔ１０，ｔ１２〜ｔ１９等）がＭＰＥＧモードの予測ブ
ロックとなる。

【００４１】

【発明が解決しようとする課題】上述した従来の動画像
符号化用動き補償回路は、ＭＰＥＧ方式用の順方向，逆
方向の各々用の２個の半画素内挿フィルタとＨ．２６１
方式用のループフィルタとを独立に備えているため、Ｍ
ＰＥＧモードの場合は上記ループフィルタは使用され
ず、また、Ｈ．２６１モードの場合には２個の上記半画
素内挿フィルタは使用されないこととなり、これらの回
路を構成するＤＦＦや平均化器やセレクタ等の回路素子
が有効使用されないという欠点があった。

【００４２】本発明の目的は、従来と同等の機能を実現
するとともに回路規模を低減できる動画像符号化用動き
補償回路を提供することにある。

【００４３】

【課題を解決するための手段】本発明の動画像符号化用
動き補償回路は、入力画像データとこの入力画像データ
の１フレーム前の過去画像データとを予め定めた垂直お
よび水平方向の探索範囲内で比較して動きベクトルを検
出し、この動きベクトルを切替制御信号により予め定め
た第１および第２の符号化方法にそれぞれ適合する第１
および第２のフィルタ処理を行い参照画像データを生成
する符号化フィルタ手段を備え、前記入力画像データと
前記参照画像データとの差分データを符号化する動画像
符号化装置の動き補償回路において、前記符号化フィル
タ手段が、入力データを予め定めた第１，第２の画素ク
ロック数対応の第１，第２の遅延時間分それぞれ遅延す
る第１，第２の遅延手段と、入力データを１画素クロッ
ク対応の遅延時間分遅延する複数の単位遅延手段と、２
つの入力データの平均を算出する複数の平均化手段と、
前記切替制御信号の供給に応答して前記第１および第２
のフィルタ処理にそれぞれ対応する予め定めた第１およ
び第２の組合せで前記第１，第２の遅延手段と前記複数
の単位遅延手段と前記複数の平均化手段とを接続する複
数の選択手段とを備えて構成されている。

【００４４】

【実施例】次に、本発明の実施例を図９と共通の構成要
素には共通の参照文字／数字を付して同様にブロックで
示す図１を参照すると、この図に示す本実施例の動画像
符号化用動き補償回路１０９Ｃは、従来と共通のアドレ
ス発生器１と、フレームメモリ２と、アドレス発生器３
と、参照メモリ４，５と、フレーム間予測選択回路７と
に加えて、ループフィルタ１６，半画素内挿フィルタ１
７，１８，平均化回路１９，およびセレクタ１２の代り
にこれら各構成要素１２，１６〜１９の機能を複合した
符号化フィルタ回路６を備える。

【００４５】符号化フィルタ回路６をブロックで示す図
２を参照すると、この符号化フィルタ回路６は、従来の
ループフィルタ１６，半画素内挿フィルタ１７，１８の
各構成要素と同様な９クロック，８クロックの遅延回路
６１，６２と、セレクタＳ６１〜Ｓ７０と、ＤＦＦから
成る１クロック遅延器Ｄ６１〜Ｄ６７と、加算器と１／
２乗算器とから成る平均化器Ｍ６１〜Ｍ６５とを備え
る。

【００４６】次に、図１および図２を参照して本実施例
の動作について説明すると、符号化フィルタ回路６以外
の部分は上述の第１および第２の動画像部符号化回路と
共通であり、動作も共通であるので、本発明に関連する
もの以外は冗長とならないよう説明を省略する。本実施
例の動画像部符号化回路は、符号化フィルタ回路６の内
部のセレクタＳ６１〜Ｓ７０の切替えにより、このフィ
ルタ回路６がＨ．２６ＤモードとＭＰＥＧモードの各々
の対応のループフィルタと半画素内挿フィルタに切替ら
れ、これによりＨ．２６１モードとＭＰＥＧモードの各
々の動作を切替る。

【００４７】まずＨ．２６１モードでは、符号化フィル
タ回路６のセレクタＳ６１〜Ｓ６８の各々は接点Ｈ側を
選択するとともに、端子Ｔ６２，Ｔ６１の各々に参照メ
モリ４，５の各々から出力される画素データＡ，無効画
素データをそれぞれ供給する。この結果、端子Ｔ６５に
ループフィルタの出力である予測値ＤＰＬが出力され
る。このとき端子Ｔ６３，Ｔ６４の出力は無効である
が、後段のフレーム間予測選択回路７で常に端子Ｔ６５
の出力を選択するため支障はない。

【００４８】図２を参照すると、これらセレクタＳ６１
〜Ｓ６８の各々は、それぞれ接点Ｈに対応する遅延回路
６１，遅延器Ｄ６７，遅延器Ｄ６７，平均化器Ｍ６２，
遅延器Ｄ６３，遅延回路６２，平均化器Ｍ６４，遅延器
Ｄ６１を選択している。またセレクタＳ６９，Ｓ７０の
各々は遅延器Ｄ６６，Ｄ６７の出力対応の接点Ｍをそれ
ぞれ選択せず他の２つの接点Ｈ１，Ｈ２のいずれか一方
を選択するよう制御する。以下この条件で、図１１に示
したループフィルタ回路の動作を実現できることを説明
する。

【００４９】図６を併せて参照して、まず垂直方向のフ
ィルタ係数ｆ（１／４，２／４，１／４）の実現につい
て説明すると、上述のセレクタＳ６１，Ｓ６６〜Ｓ７０
の選択結果、遅延回路６１，遅延器Ｄ６１，遅延回路６
２，平均化器Ｍ６４，遅延器Ｄ６５，平均化器Ｍ６５，
およびセレクタＳ６９から成る回路が、図１１の遅延回
路６１，遅延器Ｄ１６１、遅延回路６２，平均化器Ｍ１
６１，遅延器Ｄ１６２、平均化器Ｍ１６２，およびセレ
クタＳ１６１から成る回路と同一となる。したがってセ
レクタＳ６９を図１１のセレクタＳ１６１と同様に制御
すれば遅延器Ｄ６７の出力に垂直フィルタ係数ｆが出力
される。

【００５０】次に水平方向のフィルタ係数ｅの実現につ
いて説明すると、上述のセレクタＳ６２〜Ｓ６５，Ｓ７
０の選択結果、遅延器Ｄ６７，Ｄ６２，Ｄ６３，平均化
器Ｍ６２，遅延器Ｄ６４，平均化器Ｍ６３，およびセレ
クタＳ６３から成る回路が、図１１の遅延器Ｄ１６３，
Ｄ１６４，Ｄ１６５、平均化器Ｍ１６３，遅延器Ｄ１６
５，平均化器Ｍ１６４，およびセレクタＳ１６２から成
る回路と同一となる。したがってセレクタＳ７０を図１
１のセレクタＳ１６２と同様に制御すれば水平フィルタ
係数ｅが出力される。したがって端子Ｔ６５には図１１
のループフィルタ１６と同一の予測値ＤＰＬを出力でき
る。

【００５１】次に、ＭＰＥＧモードでは、符号化フィル
タ回路６のセレクタＳ６１〜Ｓ６８の各々は接点Ｍ側を
選択するとともに、端子Ｔ６２，Ｔ６１の各々に参照メ
モリ４，５の各々から出力される画素データＡ，Ｂをそ
れぞれ供給する。この結果、端子Ｔ６３、Ｔ６４、Ｔ６
５にそれぞれ逆方向，両方向，順方向の各々の予測値Ｆ
ＲＡ，ＦＲＣ，ＦＲＣが並列に出力される。

【００５２】図２を再度参照すると、これらセレクタＳ
６１，Ｓ６３〜Ｓ６８の各々は、それぞれ接点Ｍに対応
する端子Ｔ６１，遅延器Ｄ６２，遅延器Ｄ６３，遅延器
Ｄ６７，遅延回路６１，遅延回路６１，遅延器Ｄ６６を
それぞれ選択している。また、セレクタＳ６２，Ｓ６９
の各々は遅延器Ｄ６７，Ｄ６１の出力対応の接点Ｈをそ
れぞれ選択せず、他の２つの接点のいずれか一方を選択
するよう制御する。以下この条件で、図９に示した２個
の半画素内挿フィルタ回路の動作を実現できることを説
明する。

【００５３】まず順方向予測のための半画素内挿フィル
タ動作について説明すると、上述のセレクタＳ６６の遅
延回路６１の選択結果、遅延回路６１，平均化器Ｍ６
４，セレクタＳ６７から成る回路が、図１３の遅延回路
６１，平均化器Ｍ１７１，セレクタＳ１７１から成る回
路と同一となる。したがって従来と同様に、セレクタＳ
６７を順方向動きベクトルｖｙ０で制御すれば垂直方向
の半画素内挿が可能なことは明かである。同様にセレク
タＳ６８の遅延器Ｄ６６の選択およびセレクタＳ６９の
遅延器Ｄ６１の非選択結果、遅延器Ｄ６５，Ｄ６６，平
均化器Ｍ６５，セレクタＳ６９から成る回路は、図１３
の遅延器Ｄ１７１，Ｄ１７２，平均化器Ｍ１７２，セレ
クタＳ１７２から成る回路と同一となる。したがって従
来と同様にセレクタＳ６９を順方向動きベクトルｖｘ０
で制御すれば水平方向の半画素内挿が可能になる。また
セレクタＳ７０の遅延器Ｄ６７の選択結果、端子Ｔ６５
には順方向予測の半画素内挿フィルタの出力データＦＲ
Ａが出力される。

【００５４】次に逆方向予測の半画素内挿フィルタ動作
について説明すると、セレクタＳ６１の端子Ｔ６１の選
択結果、遅延器Ｄ６１とその後続の遅延回路６２とが図
１３の遅延回路６１と同一動作をし、セレクタＳ６２の
遅延器Ｄ６７の非選択結果、平均化器Ｍ６１，セレクタ
Ｓ６２から成る回路が、図１３の平均化器Ｍ１７１，セ
レクタＳ１７１から成る回路と同一となる。したがって
従来と同様に、セレクタＳ６２を逆方向動きベクトルｖ
ｙ０で制御すれば、垂直方向の半画素内挿が可能であ
る。同様にセレクタＳ６３の遅延器Ｄ６２の選択結果、
遅延器Ｄ６２，Ｄ６８，平均化器Ｍ６２，セレクタＳ６
４から成る回路は図１３の遅延器Ｄ１７１，Ｄ１７２，
平均化器Ｍ１７２，セレクタＳ１７２から成る回路と同
一となる。したがって従来と同様に、セレクタＳ６４を
逆方向動きベクトルｖｘ０で制御すれば水平方向の半画
素内挿が可能になる。したがって端子Ｔ６３には逆方向
予測の半画素内挿フィルタの出力データＦＲＢが出力さ
れる。

【００５５】セレクタＳ６５の遅延器Ｄ６７の選択結
果、遅延器Ｄ６７，Ｄ６４の各々の出力順方向予測値Ｆ
ＲＡ，逆方向予測値ＦＲＢを平均化器Ｍ６３により平均
し、端子Ｔ６４に両方向予測値ＦＲＣが出力される。

【００５６】次に、本発明の第２の実施例の符号化フィ
ルタ回路６Ａを図２と共通の構成要素には共通の参照文
字／数字を付して同様にブロックで示す図３を参照する
と、本実施例の符号化フィルタ回路６Ａの第１の実施例
の符号化フィルタ回路６との相違点は、セレクタＳ６
２，Ｓ６３，Ｓ６５，Ｓ６８〜Ｓ７０の代りに、異なる
位置に挿入したセレクタＳ７１〜Ｓ７８を備え、Ｈ．２
６１モードのループフィルタ用として、５個の平均化器
Ｍ６１〜Ｍ６５のうち、第１の実施例では平均化器Ｍ６
１を除く平均化器Ｍ６２〜Ｍ６５を使用するのに対し、
本実施例は平均化器Ｍ６５以外のＭ６１〜Ｍ６４を用い
ることである。

【００５７】Ｈ．２６１モードでは、符号化フィルタ回
路６ＡのセレクタＳ６１，Ｓ６４，Ｓ６６，Ｓ６７，Ｓ
７１〜Ｓ７８の各々は接点Ｈ側を選択する。

【００５８】図３を再度参照すると、セレクタＳ６１，
Ｓ６４，Ｓ６６，Ｓ６７，Ｓ７１，Ｓ７２，Ｓ７４，Ｓ
７５，およびＳ７７の各々は、遅延回路６１，平均化器
Ｍ６２，遅延回路６２，平均化器Ｍ６４，遅延器Ｄ６
１，Ｄ６５，Ｄ６６，Ｄ６２，およびＤ６３をそれぞれ
選択する。また、セレクタＳ７３は遅延器Ｄ６１または
平均化器Ｍ６１のどちらか一方を、セレクタＳ７８は遅
延器Ｄ６３または平均化器Ｍ６１のどちらか一方を選択
するよう制御する。

【００５９】この結果、遅延回路６１，遅延器Ｄ６１，
遅延回路６２，平均化器Ｍ６４，遅延器Ｄ６５，平均化
器Ｍ６１，セレクタＳ７３から成る垂直フィルタ回路
が、図１１の遅延回路６１，遅延器Ｄ１６１，遅延回路
６２，平均化器Ｍ１６１，遅延器Ｄ１６２，平均化器Ｍ
１６２，セレクタＳ１６１から成る回路と同一となる。
また、遅延器Ｄ６２，Ｄ６６，平均化器Ｍ６２，遅延器
Ｄ６４，平均化器Ｍ６３，セレクタＳ７８から成る水平
フィルタ回路が、図１１の遅延器Ｄ１６３，Ｄ１６４，
Ｄ１６５，平均化器Ｍ１６３，遅延器Ｄ１６５，平均化
器Ｍ１６４，セレクタＳ１６２から成る回路と同一とな
る。

【００６０】したがって端子Ｔ６５には図１１のループ
フィルタと同一予測値ＤＰＬを出力できる。

【００６１】ＭＰＥＧモードでは、符号化フィルタ回路
６ＡのセレクタＳ６１，Ｓ６４，Ｓ６６，Ｓ６７，Ｓ７
１〜Ｓ７８の各々は接点Ｍ側を選択する。

【００６２】図３を再度参照すると、これらセレクタＳ
６１，Ｓ６６，Ｓ７１，Ｓ７２，Ｓ７４，Ｓ７５，Ｓ７
７，Ｓ７８の各々はそれぞれ接点Ｍに対応する端子Ｔ６
１，遅延回路６１，遅延回路６２，端子Ｔ６１，遅延器
Ｄ６２，Ｄ６５，Ｄ６７，Ｄ６８を選択する。また、セ
レクタＳ７３は遅延器Ｄ６１を非選択するよう制御す
る。

【００６３】この結果、遅延回路６１，平均化器Ｍ６
４，セレクタＳ６７から成る回路が、図１３の遅延回路
６１，平均化器Ｍ１７１，セレクタＳ１７１から成る回
路と同一となる。同様に、遅延器Ｄ６５，Ｄ６６，平均
化器Ｍ６５，セレクタＳ７６から成る回路が、図１３の
遅延器Ｄ１７１，Ｄ１７２，平均化器Ｍ１７２，セレク
タＳ１７２から成る回路と同一となる。これにより、第
１の実施例と同様に、順方向予測のための垂直・水平方
向の半画素内挿動作が可能となる。

【００６４】また、第１の実施例と同様にセレクタＳ６
１の端子Ｔ６１の選択結果、遅延器Ｄ６１とその後続の
遅延回路６２とが図１３の遅延回路６１と同一動作を
し、セレクタＳ７２，Ｓ７１の各々が端子Ｔ６１，遅延
回路６２をそれぞれ選択し、セレクタＳ７３が遅延回路
６２または平均化器Ｍ６１のいずれか一方を選択してい
るため、これら平均化器Ｍ６１，セレクタＳ７３から成
る回路が、図１３の平均化器Ｍ１７１，セレクタＳ１７
１から成る回路と同一とる。同様にセレクタＳ７４が遅
延器Ｄ６２を選択しているため、遅延器Ｄ６２，Ｄ６
３，平均化器Ｍ６２，セレクタＳ６４から成る回路は、
図１３の遅延器Ｄ１７１，Ｄ１７２，平均化器Ｍ１７
２，セレクタＳ１７２から成る回路と同一となる。これ
により、第１の実施例と同様に、逆方向予測のための垂
直・水平方向の半画素内挿動作が可能となる。

【００６５】またセレクタＳ７７の遅延器Ｄ６７の選択
結果、遅延器Ｄ６７，Ｄ６４の各々の出力データである
順方向，逆方向の予測値ＦＲＡ，ＦＲＢを平均化器Ｍ６
３により平均し、両方向予測値ＦＲＣを生成し端子Ｔ６
４に出力する。

【００６６】図９に示す従来の動き補償回路では、９ク
ロック，８クロック遅延回路がそれぞれ遅延器９個，８
個から成るとしてループフィルタと２個の半画素内挿フ
ィルタとは遅延器４７個、平均化器９個、セレクタ６個
を含むのに対し、第１の実施例では、遅延器２４個、平
均化器５個、セレクタ１０個となる。また、第２の実施
例では第１の実施例に対しセレクタのみ１２個に増加す
る。したがって、従来の回路に比較し、回路規模が大き
い遅延器および平均化器の数が半減し、回路規模が小さ
いセレクタの数が約２倍となっている。

【００６７】

【発明の効果】以上説明したように、本発明の動画像符
号化用動き補償回路は、符号化フィルタ手段が、複数の
単位遅延手段と、複数の平均化手段と、第１および第２
のフィルタ処理にそれぞれ対応する第１および第２の組
合せで上記複数の単位遅延手段と平均化手段とを接続す
る複数の選択手段とを備えることにより、これら回路規
模が大きい遅延手段および平均化手段を上記第１，第２
のフィルタ処理に共用できるので、従来の回路に比較し
てこれら遅延手段および平均化手段の数を半減でき、全
体の回路規模を大幅に縮小できるという効果がある。

【図面の簡単な説明】

【図１】本発明の動画像符号化用動き補償回路の第１の
実施例を示すブロック図である。

【図２】本実施例の動画像符号化用動き補償回路を構成
する符号化フィルタ回路のブロック図である。

【図３】本発明の第２の実施例の符号化フィルタ回路の
ブロック図である。

【図４】第１の動画像符号化回路の一例を示すブロック
図である。

【図５】図４に示す動きベクトル検出回路の動作概念の
説明図である。

【図６】図４に示すループフィルタの動作概念の説明図
である。

【図７】第２の動画像符号化回路の一例を示すブロック
図である。

【図８】図７に示す半画素内挿フィルタの概念の説明図
である。

【図９】従来の動画像符号化用動き補償回路の一例を示
すブロック図である。

【図１０】図９に示す参照メモリの読出順序の概念の説
明図である。

【図１１】図９に示すループフィルタ回路のブロック図
である。

【図１２】ループフィルタ回路の動作を示すタイムチャ
ートである。

【図１３】図９に示す半画素内挿フィルタ回路のブロッ
ク図である。

【図１４】半画素内挿フィルタ回路の動作を示すタイム
チャートである。

【符号の説明】

１，３アドレス発生器２，１０８フレームメモリ４，５参照メモリ６，６Ａ符号化フィルタ回路７，１１５フレーム間予測選択回路１２，１１３，Ｓ６１〜Ｓ７８，Ｓ１６１，Ｓ１６２，
Ｓ１７１，Ｓ１７２，セレクタ１６，１１１ループフィルタ１７，１８半画素内挿フィルタ１９，Ｍ６１〜Ｍ６５，Ｍ１６１〜Ｍ１６４，Ｍ１７
１，Ｍ１７２平均化器６１，６２遅延回路１０１，１０７加算器１０２ＤＣＴ１０３量子化回路１０４ハフマン符号化回路１０５逆量子化回路１０６ＩＤＣＴ１０９，１０９Ａ，１０９Ｂ，１０９Ｃ動き補償回
路１１０，１１０Ａ動きベクトル検出回路１１２符号化タイプ判定回路Ｄ６１〜Ｄ６７，Ｄ１６１〜Ｄ１６６，Ｄ１７１〜Ｄ１
７３遅延器

Claims

【特許請求の範囲】

【請求項１】入力画像データとこの入力画像データの
１フレーム前の過去画像データとを予め定めた垂直およ
び水平方向の探索範囲内で比較して動きベクトルを検出
し、この動きベクトルを切替制御信号により予め定めた
第１および第２の符号化方法にそれぞれ適合する第１お
よび第２のフィルタ処理を行い参照画像データを生成す
る符号化フィルタ手段を備え、前記入力画像データと前
記参照画像データとの差分データを符号化する動画像符
号化装置の動き補償回路において、前記符号化フィルタ手段が、入力データを予め定めた第１，第２の画素クロック数対
応の第１，第２の遅延時間分それぞれ遅延する第１，第
２の遅延手段と、入力データを１画素クロック対応の遅延時間分遅延する
複数の単位遅延手段と、２つの入力データの平均を算出する複数の平均化手段
と、前記切替制御信号の供給に応答して前記第１および第２
のフィルタ処理にそれぞれ対応する予め定めた第１およ
び第２の組合せで前記第１，第２の遅延手段と前記複数
の単位遅延手段と前記複数の平均化手段とを接続する複
数の選択手段とを備えることを特徴とする動画像符号化
用動き補償回路。
【請求項２】前記第１のフィルタ処理が、入力データを９画素クロック分遅延する前記第１の遅延
手段とこの第１の遅延手段の入出力を平均する第１の平
均化手段と、前記第１の遅延手段の出力と前記第１の平
均化手段の出力とのいずれか一方を選択する第１の選択
手段と、前記第１の選択手段の出力を１画素クロック分
遅延し第１の処理出力を発生する第１の単位遅延手段と
を含む第１のフィルタと、前記第１の処理出力を遅延する第２の単位遅延手段とこ
の第２の単位遅延手段の入出力を平均する第２の平均化
手段と、前記第２の単位遅延手段の出力と前記第２の平
均化手段の出力とのいずれか一方を選択する第２の選択
手段と、前記第２の選択手段の出力を遅延して前記第１
のフィルタ処理の出力データを発生する第３の単位遅延
手段とを含む第２のフィルタとを備え、それぞれ水平方
向と垂直方向の各々９個の画素からなるブロックのデー
タを１画素分ずつ入力し前記第１，第２の選択手段の制
御に応答して前記ブロックの半画素内挿処理を行う第１
および第２の半画素内挿フィルタを形成し、前記第２のフィルタ処理が、前記第１の遅延手段と、この第１の遅延手段の出力を遅
延する第４の単位遅延手段と、この第４の単位遅延手段
の出力を８画素クロック分遅延する前記第２の遅延手段
と、この第２の遅延手段の出力と前記第１の遅延手段の
入力とを平均する第３の平均化手段と、この第３の平均
化手段の出力を遅延する第５の単位遅延手段と、この第
５の単位遅延手段の出力と前記第４の単位遅延手段の出
力とを平均する第４の平均化手段と、この第４の平均化
手段の出力と前記第４の単位遅延手段の出力とのいずれ
か一方を選択する第３の選択手段と、この第３の選択手
段の出力を遅延し第２の処理出力を発生する第５の単位
遅延手段とを含む第３のフィルタと、前記第２の処理出力を遅延する第６，第７の単位遅延手
段と、前記第２の処理出力と前記第７の単位遅延手段の
出力とを平均する第５の平均化手段と、前記第５の平均
化手段の出力を遅延する第８の単位遅延手段と、この第
８の単位遅延手段の出力と前記第７の単位遅延手段の出
力とのいずれか一方を選択して第２のフィルタ処理出力
を出力する第４の選択手段とを備え、前記ブロックのうちのそれぞれ水平方向と垂直方向の各
々８個の画素からなるサブブロックに対し予め定めた垂
直・水平フィルタ係数の重み付けを行うループフィルタ
を形成することを特徴とする請求項１記載の動画像符号
化用動き補償回路。