JPH0823019A - 半導体素子の信頼性試験方法 - Google Patents
半導体素子の信頼性試験方法Info
- Publication number
- JPH0823019A JPH0823019A JP15719994A JP15719994A JPH0823019A JP H0823019 A JPH0823019 A JP H0823019A JP 15719994 A JP15719994 A JP 15719994A JP 15719994 A JP15719994 A JP 15719994A JP H0823019 A JPH0823019 A JP H0823019A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- time
- electric field
- field strength
- life
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims abstract description 25
- 230000005684 electric field Effects 0.000 claims description 73
- 235000012431 wafers Nutrition 0.000 abstract description 31
- 238000009792 diffusion process Methods 0.000 abstract description 9
- 230000006378 damage Effects 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000012544 monitoring process Methods 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 41
- 230000035882 stress Effects 0.000 description 38
- 238000005259 measurement Methods 0.000 description 33
- 230000001186 cumulative effect Effects 0.000 description 23
- 230000015556 catabolic process Effects 0.000 description 17
- 238000007796 conventional method Methods 0.000 description 15
- 230000007423 decrease Effects 0.000 description 6
- 238000011161 development Methods 0.000 description 6
- 230000018109 developmental process Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 230000036962 time dependent Effects 0.000 description 3
- 230000032683 aging Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- YDLQKLWVKKFPII-UHFFFAOYSA-N timiperone Chemical compound C1=CC(F)=CC=C1C(=O)CCCN1CCC(N2C(NC3=CC=CC=C32)=S)CC1 YDLQKLWVKKFPII-UHFFFAOYSA-N 0.000 description 1
- 229950000809 timiperone Drugs 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Other Investigation Or Analysis Of Materials By Electrical Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 推定精度の低下を伴うことなく、拡散工程を
終了した全ウエハに対し酸化膜信頼性のモニタリングを
実現する。 【構成】 酸化膜破壊が生じる時点まで、時間の経過に
従って増大する階段波形をとる酸化膜印加電流密度１１
を印加する。この過程において酸化膜印加電圧の時間変
化を測定し、この測定値を先に求めた酸化膜厚で除する
ことにより、酸化膜印加電界強度の時間変化１３を測定
する。この測定値から前記階段波形の各段における酸化
膜印加電界強度１４を求める。ストレス時間１７秒の時
点で酸化膜印加電圧は突然大きく減少する。この酸化膜
印加電圧の突然の大きな減少が生じた時点が酸化膜破壊
が生じた時点１５である。
終了した全ウエハに対し酸化膜信頼性のモニタリングを
実現する。 【構成】 酸化膜破壊が生じる時点まで、時間の経過に
従って増大する階段波形をとる酸化膜印加電流密度１１
を印加する。この過程において酸化膜印加電圧の時間変
化を測定し、この測定値を先に求めた酸化膜厚で除する
ことにより、酸化膜印加電界強度の時間変化１３を測定
する。この測定値から前記階段波形の各段における酸化
膜印加電界強度１４を求める。ストレス時間１７秒の時
点で酸化膜印加電圧は突然大きく減少する。この酸化膜
印加電圧の突然の大きな減少が生じた時点が酸化膜破壊
が生じた時点１５である。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子の信頼性試験
方法に関するものである。
方法に関するものである。
【０００２】
【従来の技術】半導体集積回路装置の高密度化、高集積
化、微細化の進行に伴い、それを構成するＭＯＳトラン
ジスタまたはＭＯＳキャパシタで用いられるＳｉＯ2膜
（以下酸化膜と称する）は薄膜化される傾向にある。こ
の一方で、半導体集積回路装置の電源電圧が通常一定に
保たれることから、酸化膜に印加される電界強度は薄膜
化に伴って増大する。この状況の下で、酸化膜の経時絶
縁破壊（ＴＤＤＢ：TimeDependent Dielectric Breakdo
wn）が信頼性において重大な問題となってきている。こ
れは酸化膜に電界が印加された場合、電界の印加開始か
らある時間が経過した時点で酸化膜が破壊し、電気的な
絶縁性が失われて、短絡が生じる現象である（この時間
を以下酸化膜寿命と称する）。このように酸化膜寿命推
定のための経時絶縁破壊試験が半導体集積回路装置の設
計・開発上必須の項目となっており、その重要性はさら
に増大する傾向にある。従来の酸化膜寿命の推定方法を
以下に示す。
化、微細化の進行に伴い、それを構成するＭＯＳトラン
ジスタまたはＭＯＳキャパシタで用いられるＳｉＯ2膜
（以下酸化膜と称する）は薄膜化される傾向にある。こ
の一方で、半導体集積回路装置の電源電圧が通常一定に
保たれることから、酸化膜に印加される電界強度は薄膜
化に伴って増大する。この状況の下で、酸化膜の経時絶
縁破壊（ＴＤＤＢ：TimeDependent Dielectric Breakdo
wn）が信頼性において重大な問題となってきている。こ
れは酸化膜に電界が印加された場合、電界の印加開始か
らある時間が経過した時点で酸化膜が破壊し、電気的な
絶縁性が失われて、短絡が生じる現象である（この時間
を以下酸化膜寿命と称する）。このように酸化膜寿命推
定のための経時絶縁破壊試験が半導体集積回路装置の設
計・開発上必須の項目となっており、その重要性はさら
に増大する傾向にある。従来の酸化膜寿命の推定方法を
以下に示す。
【０００３】図３および図４は従来の経時絶縁破壊から
酸化膜寿命を推定する方法を示したものである。図３は
各ストレス電界強度における酸化膜寿命の測定結果、図
４は酸化膜寿命の推定方法の例である。
酸化膜寿命を推定する方法を示したものである。図３は
各ストレス電界強度における酸化膜寿命の測定結果、図
４は酸化膜寿命の推定方法の例である。
【０００４】図３において、横軸は酸化膜に電界を印加
するストレス時間、右の縦軸は酸化膜経時絶縁破壊によ
る累積故障率Ｐ、左の縦軸は累積故障率Ｐから計算され
たｌｎ（−ｌｎ（１−Ｐ））を示している。図３におい
て、１は各ストレス電界強度の下で個々の酸化膜破壊が
生じた時点での累積故障率、２は各ストレス電界強度の
下での累積故障率の時間依存性、３は酸化膜経時絶縁破
壊による５０％累積故障時間の実測値である。累積故障
率Ｐを図３の様に横軸を時間の対数、縦軸をｌｎ（−ｌ
ｎ（１−Ｐ））のグラフ上にプロットすることは一般に
ワイブルプロットと呼ばれている。故障がワイブル分布
に従う場合、ワイブルプロットの結果は直線となる。ワ
イブルプロットは酸化膜の経時絶縁破壊の累積故障率を
グラフ化する方法として広く用いられている。
するストレス時間、右の縦軸は酸化膜経時絶縁破壊によ
る累積故障率Ｐ、左の縦軸は累積故障率Ｐから計算され
たｌｎ（−ｌｎ（１−Ｐ））を示している。図３におい
て、１は各ストレス電界強度の下で個々の酸化膜破壊が
生じた時点での累積故障率、２は各ストレス電界強度の
下での累積故障率の時間依存性、３は酸化膜経時絶縁破
壊による５０％累積故障時間の実測値である。累積故障
率Ｐを図３の様に横軸を時間の対数、縦軸をｌｎ（−ｌ
ｎ（１−Ｐ））のグラフ上にプロットすることは一般に
ワイブルプロットと呼ばれている。故障がワイブル分布
に従う場合、ワイブルプロットの結果は直線となる。ワ
イブルプロットは酸化膜の経時絶縁破壊の累積故障率を
グラフ化する方法として広く用いられている。
【０００５】図４において、横軸は酸化膜に印加される
電界強度、縦軸は酸化膜寿命を示している。図４におい
て、４は酸化膜寿命の推定値、５は実使用時の酸化膜印
加電界強度の最大値、６は実使用時の酸化膜寿命の推定
値、７は５０％累積故障時間の実測値、８はストレス電
界強度である。
電界強度、縦軸は酸化膜寿命を示している。図４におい
て、４は酸化膜寿命の推定値、５は実使用時の酸化膜印
加電界強度の最大値、６は実使用時の酸化膜寿命の推定
値、７は５０％累積故障時間の実測値、８はストレス電
界強度である。
【０００６】酸化膜寿命を推定するため同一の形状、寸
法、製造プロセスにより形成された同等の酸化膜をキャ
パシタ絶縁膜とするＭＯＳキャパシタを多数準備され
る。これが複数の組に分けられる。各組に対しては、そ
れぞれ、図４に示した実使用時の酸化膜印加電界強度の
最大値“８”よりも高いストレス電界強度８を、定電圧
ストレスの形で印加する。このストレス印加により、各
組の酸化膜は経時絶縁破壊を生じ、時間の経過に伴って
故障となる酸化膜の個数が増大する。
法、製造プロセスにより形成された同等の酸化膜をキャ
パシタ絶縁膜とするＭＯＳキャパシタを多数準備され
る。これが複数の組に分けられる。各組に対しては、そ
れぞれ、図４に示した実使用時の酸化膜印加電界強度の
最大値“８”よりも高いストレス電界強度８を、定電圧
ストレスの形で印加する。このストレス印加により、各
組の酸化膜は経時絶縁破壊を生じ、時間の経過に伴って
故障となる酸化膜の個数が増大する。
【０００７】この各ストレス電界強度の下で個々の酸化
膜破壊が生じた時点での累積故障率１を、図３に示すよ
うに、ワイブルプロットする。経験的に酸化膜経時絶縁
破壊の故障はワイブル分布に従い、このため累積故障率
の時間依存性のワイブルプロットは通常直線となる。こ
れから各ストレス電界強度の下で個々の酸化膜破壊が生
じた時点での累積故障率１に対して回帰直線を求めるこ
とにより、各ストレス電界強度の下での累積故障率１の
時間依存性２を求める。この累積故障率１の時間依存性
２を用いて、各ストレス電界強度に対して累積故障率１
が５０％に達する時間、すなわち５０％累積故障時間の
実測値３を求める。
膜破壊が生じた時点での累積故障率１を、図３に示すよ
うに、ワイブルプロットする。経験的に酸化膜経時絶縁
破壊の故障はワイブル分布に従い、このため累積故障率
の時間依存性のワイブルプロットは通常直線となる。こ
れから各ストレス電界強度の下で個々の酸化膜破壊が生
じた時点での累積故障率１に対して回帰直線を求めるこ
とにより、各ストレス電界強度の下での累積故障率１の
時間依存性２を求める。この累積故障率１の時間依存性
２を用いて、各ストレス電界強度に対して累積故障率１
が５０％に達する時間、すなわち５０％累積故障時間の
実測値３を求める。
【０００８】この５０％累積故障時間を酸化膜寿命とみ
なして、図４に示すように５０％累積故障時間の実測値
３を横軸酸化膜に印加される電界強度、縦軸酸化膜寿命
の片対数グラフにプロットする。経験的には５０％累積
故障時間の実測値３はこのグラフ上で直線となる。これ
にもとづいて５０％累積故障時間の実測値３の回帰直
線、すなわち酸化膜寿命の推定値４を求め、この直線を
用いて実使用時の酸化膜印加電界強度の最大値５におけ
る実使用時の酸化膜寿命の推定値６を求める。
なして、図４に示すように５０％累積故障時間の実測値
３を横軸酸化膜に印加される電界強度、縦軸酸化膜寿命
の片対数グラフにプロットする。経験的には５０％累積
故障時間の実測値３はこのグラフ上で直線となる。これ
にもとづいて５０％累積故障時間の実測値３の回帰直
線、すなわち酸化膜寿命の推定値４を求め、この直線を
用いて実使用時の酸化膜印加電界強度の最大値５におけ
る実使用時の酸化膜寿命の推定値６を求める。
【０００９】拡散工程を終了したウエハ上のＭＯＳキャ
パシタを用いて酸化膜の信頼性を短時間に評価するに
は、評価対象となる酸化膜をキャパシタ絶縁膜とする多
数のＭＯＳキャパシタをウエハ状態のままで試験する。
この場合、オートプローバを用いてウエハ上のＭＯＳキ
ャパシタに対して、測定点を移動しながら順次プロービ
ングして測定する。
パシタを用いて酸化膜の信頼性を短時間に評価するに
は、評価対象となる酸化膜をキャパシタ絶縁膜とする多
数のＭＯＳキャパシタをウエハ状態のままで試験する。
この場合、オートプローバを用いてウエハ上のＭＯＳキ
ャパシタに対して、測定点を移動しながら順次プロービ
ングして測定する。
【００１０】
【発明が解決しようとする課題】しかし従来の酸化膜寿
命の推定方法には以下の問題点があった。
命の推定方法には以下の問題点があった。
【００１１】一般に製造プロセス開発の際にプロセス条
件が頻繁に変更される。このためプロセス条件の変更に
より酸化膜寿命が変化する可能性があることから、酸化
膜寿命の推定を頻繁に行う必要がある。
件が頻繁に変更される。このためプロセス条件の変更に
より酸化膜寿命が変化する可能性があることから、酸化
膜寿命の推定を頻繁に行う必要がある。
【００１２】あるいは工場で製品を量産する際に、装置
のトラブル等によるプロセス条件の変動により拡散工程
を終了したウエハ毎に酸化膜寿命が変動し、ときにはい
ちじるしく酸化膜寿命が短く信頼性上の基準を満たさな
くなる可能性がある。このような異常が発生した場合
に、市場に信頼性が不十分な製品を出荷することを防ぐ
ため、見落としなく早急に酸化膜寿命の推定値を測定す
ることが必要になる。
のトラブル等によるプロセス条件の変動により拡散工程
を終了したウエハ毎に酸化膜寿命が変動し、ときにはい
ちじるしく酸化膜寿命が短く信頼性上の基準を満たさな
くなる可能性がある。このような異常が発生した場合
に、市場に信頼性が不十分な製品を出荷することを防ぐ
ため、見落としなく早急に酸化膜寿命の推定値を測定す
ることが必要になる。
【００１３】以上の場合において拡散工程を終了した全
ウエハに対して、ウエハ毎に酸化膜寿命の推定値を短期
間で測定することが必要となる。
ウエハに対して、ウエハ毎に酸化膜寿命の推定値を短期
間で測定することが必要となる。
【００１４】従来の酸化膜寿命の試験方法の中で、ウエ
ハ状態のままで試験をする場合においては、オートプロ
ーバを用いてウエハ上のＭＯＳキャパシタに順次プロー
ビングして測定する。このため、同時に試験が可能なＭ
ＯＳキャパシタは、プローブカードのプローブ針で同時
に電気的接続を取ることのできる、１個あるいは数個に
限られる。このため、多数のＭＯＳキャパシタに複数の
ストレス電界強度を印加して累積故障率１を測定しよう
とすると、長時間を要する。特に低ストレス電界強度の
測定においてこの傾向がいちじるしく、全ウエハの酸化
膜寿命の推定をする際の大きな障害となっている。
ハ状態のままで試験をする場合においては、オートプロ
ーバを用いてウエハ上のＭＯＳキャパシタに順次プロー
ビングして測定する。このため、同時に試験が可能なＭ
ＯＳキャパシタは、プローブカードのプローブ針で同時
に電気的接続を取ることのできる、１個あるいは数個に
限られる。このため、多数のＭＯＳキャパシタに複数の
ストレス電界強度を印加して累積故障率１を測定しよう
とすると、長時間を要する。特に低ストレス電界強度の
測定においてこの傾向がいちじるしく、全ウエハの酸化
膜寿命の推定をする際の大きな障害となっている。
【００１５】測定時間を短くするためには、測定に用い
るＭＯＳキャパシタの数を少なくする、または試験時の
ストレス電界強度を高くする等の方法がある。
るＭＯＳキャパシタの数を少なくする、または試験時の
ストレス電界強度を高くする等の方法がある。
【００１６】しかし、測定に用いるＭＯＳキャパシタの
数を少なくした場合には、複数のストレス電界強度に対
して累積故障率１を求めることから、各ストレス電界強
度に割り当てられるＭＯＳキャパシタの数は一層少なく
なる。同一ウエハ上のＭＯＳキャパシタは同等であると
仮定されているにもかかわらず、実際には特性にばらつ
きを持っている。各ストレス電界強度における累積故障
率１は異なるＭＯＳキャパシタから求められる。このた
め、各ストレス電界強度に割り当てられるＭＯＳキャパ
シタの数が少なくなるほど、各ＭＯＳキャパシタの特性
のばらつきが各ストレス電界強度における累積故障率１
の分布の変位となって現われる。この結果各ＭＯＳキャ
パシタの特性のばらつきが各ストレス電界強度における
酸化膜寿命の変位として現われ、これが最終的に酸化膜
寿命の推定値の誤差を大きくする。結論として測定に用
いるＭＯＳキャパシタの数を少なくして測定時間を短く
し、全ウエハの酸化膜寿命を推定することは不適切であ
る。
数を少なくした場合には、複数のストレス電界強度に対
して累積故障率１を求めることから、各ストレス電界強
度に割り当てられるＭＯＳキャパシタの数は一層少なく
なる。同一ウエハ上のＭＯＳキャパシタは同等であると
仮定されているにもかかわらず、実際には特性にばらつ
きを持っている。各ストレス電界強度における累積故障
率１は異なるＭＯＳキャパシタから求められる。このた
め、各ストレス電界強度に割り当てられるＭＯＳキャパ
シタの数が少なくなるほど、各ＭＯＳキャパシタの特性
のばらつきが各ストレス電界強度における累積故障率１
の分布の変位となって現われる。この結果各ＭＯＳキャ
パシタの特性のばらつきが各ストレス電界強度における
酸化膜寿命の変位として現われ、これが最終的に酸化膜
寿命の推定値の誤差を大きくする。結論として測定に用
いるＭＯＳキャパシタの数を少なくして測定時間を短く
し、全ウエハの酸化膜寿命を推定することは不適切であ
る。
【００１７】また、ストレス時の電界強度を高くした場
合には、測定器の時間精度が不十分となるという問題、
および高電界により試験時に多量の発熱が生じ、酸化膜
の温度が予測不可能な上昇をし、経時絶縁破壊の時間が
本来の温度および電界強度における値よりも短くなると
いう問題により寿命推定に大きな誤差が生じる。このた
めストレス時の電界強度を高くして測定時間を短くし、
全ウエハの酸化膜寿命を推定することもまた不適切であ
る。
合には、測定器の時間精度が不十分となるという問題、
および高電界により試験時に多量の発熱が生じ、酸化膜
の温度が予測不可能な上昇をし、経時絶縁破壊の時間が
本来の温度および電界強度における値よりも短くなると
いう問題により寿命推定に大きな誤差が生じる。このた
めストレス時の電界強度を高くして測定時間を短くし、
全ウエハの酸化膜寿命を推定することもまた不適切であ
る。
【００１８】結局、ウエハ状態のままでオートプローバ
を用いてウエハ上のＭＯＳキャパシタに順次プロービン
グして測定する方法では、実用上十分短い測定時間と実
用上十分高い精度を有する酸化膜寿命の推定値を実現す
ることができず、全ウエハの酸化膜寿命を推定すること
は不可能である。
を用いてウエハ上のＭＯＳキャパシタに順次プロービン
グして測定する方法では、実用上十分短い測定時間と実
用上十分高い精度を有する酸化膜寿命の推定値を実現す
ることができず、全ウエハの酸化膜寿命を推定すること
は不可能である。
【００１９】本発明の目的は実用上十分短い測定時間
と、実用上十分高い推定精度を有し、かつ従来の方法に
よる推定値と互換性のある酸化膜寿命の推定方法を提供
することにより、拡散工程を終了した全ウエハに対して
酸化膜寿命の推定値を短期間で測定することを可能と
し、これにより製造プロセス開発の際のプロセス条件の
変更による酸化膜寿命の変化、あるいは工場で製品を量
産する際に、装置のトラブル等によるプロセス条件の変
動による酸化膜寿命の変動を短期間で見落とすことなく
モニタリングすることを可能とするものである。
と、実用上十分高い推定精度を有し、かつ従来の方法に
よる推定値と互換性のある酸化膜寿命の推定方法を提供
することにより、拡散工程を終了した全ウエハに対して
酸化膜寿命の推定値を短期間で測定することを可能と
し、これにより製造プロセス開発の際のプロセス条件の
変更による酸化膜寿命の変化、あるいは工場で製品を量
産する際に、装置のトラブル等によるプロセス条件の変
動による酸化膜寿命の変動を短期間で見落とすことなく
モニタリングすることを可能とするものである。
【００２０】
【課題を解決するための手段】上記目的を達成するため
に本発明の半導体素子の信頼性試験方法は、ウエハ上に
形成された絶縁膜に時間とともに増大する階段波形をと
る電流密度を印加し、前記階段波形の各段における電界
強度を測定し、絶縁膜破壊が生じる時点までの前記電流
密度を時間に関して積分して総電荷量Ｑｂｄを計算し、
前記総電荷量Ｑｂｄを前記階段波形の各段における電流
密度で除去し、前記階段波形の各段における電界強度に
おける酸化膜寿命の推定値を求め、前記推定値を近似
し、任意の電界強度における酸化膜寿命を推定する。
に本発明の半導体素子の信頼性試験方法は、ウエハ上に
形成された絶縁膜に時間とともに増大する階段波形をと
る電流密度を印加し、前記階段波形の各段における電界
強度を測定し、絶縁膜破壊が生じる時点までの前記電流
密度を時間に関して積分して総電荷量Ｑｂｄを計算し、
前記総電荷量Ｑｂｄを前記階段波形の各段における電流
密度で除去し、前記階段波形の各段における電界強度に
おける酸化膜寿命の推定値を求め、前記推定値を近似
し、任意の電界強度における酸化膜寿命を推定する。
【００２１】
【作用】上記本発明の酸化膜寿命の推定方法の構成によ
れば、酸化膜寿命の推定値を従来多数のＭＯＳキャパシ
タを用いて求めていたのに対して、１個のＭＯＳキャパ
シタから求めることができる。
れば、酸化膜寿命の推定値を従来多数のＭＯＳキャパシ
タを用いて求めていたのに対して、１個のＭＯＳキャパ
シタから求めることができる。
【００２２】さらに、ストレス印加の時間は階段波形の
各段の時間を、各段の電界強度において破壊を生じる時
間より十分短くする。さらに、酸化膜に印加する階段波
形の電界強度の最大値を測定器の時間精度が不十分とな
るという問題や、高電界により試験時の発熱により経時
絶縁破壊の時間が本来の温度および電界強度における値
よりも短くなるという問題を生じない範囲内で高くす
る。一例として、従来の酸化膜寿命の推定方法における
複数のストレス電界強度の中で最高のストレス電界強度
と同程度とすることにより、従来の酸化膜寿命の推定方
法における低ストレス電界印加時の測定時間よりも大幅
に短くすることが可能である。
各段の時間を、各段の電界強度において破壊を生じる時
間より十分短くする。さらに、酸化膜に印加する階段波
形の電界強度の最大値を測定器の時間精度が不十分とな
るという問題や、高電界により試験時の発熱により経時
絶縁破壊の時間が本来の温度および電界強度における値
よりも短くなるという問題を生じない範囲内で高くす
る。一例として、従来の酸化膜寿命の推定方法における
複数のストレス電界強度の中で最高のストレス電界強度
と同程度とすることにより、従来の酸化膜寿命の推定方
法における低ストレス電界印加時の測定時間よりも大幅
に短くすることが可能である。
【００２３】これに加えて階段波形のストレスを使用す
ることにより、測定時間を時間精度が確保でき、かつ実
用上十分短い範囲内に収めることができる。すなわち、
酸化膜の破壊までの総電荷量Ｑｂｄがばらついて極端に
小さくなっている場合でも、ストレス印加初期における
電流密度を十分に小さくすることができる。これによ
り、酸化膜が破壊するまでの時間を測定精度が確保でき
る程度に長くすることができる。また反対に、Ｑｂｄが
ばらつきにより極端に大きくなっている場合でも、破壊
直前の電流密度は十分大きくすることができる。これに
より測定時間が長くなることを防ぐことができる。
ることにより、測定時間を時間精度が確保でき、かつ実
用上十分短い範囲内に収めることができる。すなわち、
酸化膜の破壊までの総電荷量Ｑｂｄがばらついて極端に
小さくなっている場合でも、ストレス印加初期における
電流密度を十分に小さくすることができる。これによ
り、酸化膜が破壊するまでの時間を測定精度が確保でき
る程度に長くすることができる。また反対に、Ｑｂｄが
ばらつきにより極端に大きくなっている場合でも、破壊
直前の電流密度は十分大きくすることができる。これに
より測定時間が長くなることを防ぐことができる。
【００２４】以上の理由から、本発明における酸化膜寿
命の推定方法における測定時間は、従来の酸化膜寿命の
推定方法よりも数十分の一から数千分の一に短縮され、
実用上十分短い測定時間で酸化膜寿命の推定値を求める
ことが可能となる。
命の推定方法における測定時間は、従来の酸化膜寿命の
推定方法よりも数十分の一から数千分の一に短縮され、
実用上十分短い測定時間で酸化膜寿命の推定値を求める
ことが可能となる。
【００２５】一方、本発明による酸化膜寿命の推定方法
においては、同一のＭＯＳキャパシタから各電界強度に
おける酸化膜寿命の推定値を求め、この各電界強度にお
ける酸化膜寿命の推定値にもとづいて、実使用時の酸化
膜寿命の推定値を求めることができる。このため、従来
の酸化膜寿命の推定方法における問題、すなわち各スト
レス電界強度における酸化膜寿命が異なるＭＯＳキャパ
シタから求められるため、各ＭＯＳキャパシタの特性の
ばらつきが各ストレス電界強度での酸化膜寿命の変位と
なって現われ、最終的に酸化膜の寿命推定の誤差が大き
くなるという問題を排除することができる。
においては、同一のＭＯＳキャパシタから各電界強度に
おける酸化膜寿命の推定値を求め、この各電界強度にお
ける酸化膜寿命の推定値にもとづいて、実使用時の酸化
膜寿命の推定値を求めることができる。このため、従来
の酸化膜寿命の推定方法における問題、すなわち各スト
レス電界強度における酸化膜寿命が異なるＭＯＳキャパ
シタから求められるため、各ＭＯＳキャパシタの特性の
ばらつきが各ストレス電界強度での酸化膜寿命の変位と
なって現われ、最終的に酸化膜の寿命推定の誤差が大き
くなるという問題を排除することができる。
【００２６】以上の理由から、本発明における酸化膜寿
命の推定方法における推定精度は、測定時間を短縮して
も低下することなく、従来の酸化膜寿命の推定方法と同
程度かそれ以上の精度を保つことができる。
命の推定方法における推定精度は、測定時間を短縮して
も低下することなく、従来の酸化膜寿命の推定方法と同
程度かそれ以上の精度を保つことができる。
【００２７】さらに、本発明中の各電界強度における酸
化膜寿命の推定値は、酸化膜の破壊までの総電荷量Ｑｂ
ｄが電界強度あるいは電流密度に依存しない一定値とな
るという広く認められた経験的事実にもとづいて求めら
れている。このため、各電界強度における酸化膜寿命の
実測値とよく一致する。このように、本発明による実使
用時の酸化膜寿命の推定値は、従来の方法による実使用
時の酸化膜寿命の推定値と高い互換性を有する。
化膜寿命の推定値は、酸化膜の破壊までの総電荷量Ｑｂ
ｄが電界強度あるいは電流密度に依存しない一定値とな
るという広く認められた経験的事実にもとづいて求めら
れている。このため、各電界強度における酸化膜寿命の
実測値とよく一致する。このように、本発明による実使
用時の酸化膜寿命の推定値は、従来の方法による実使用
時の酸化膜寿命の推定値と高い互換性を有する。
【００２８】
【実施例】以下本発明を実施例により図面を参照して詳
細に説明する。
細に説明する。
【００２９】図１および２は本発明における酸化膜寿命
の推定方法を示したものである。図１は酸化膜破壊が生
じる時点まで酸化膜に階段波形をとる電流密度を印加し
た際の酸化膜印加電界強度の測定結果、図２は酸化膜寿
命の推定方法の例である。
の推定方法を示したものである。図１は酸化膜破壊が生
じる時点まで酸化膜に階段波形をとる電流密度を印加し
た際の酸化膜印加電界強度の測定結果、図２は酸化膜寿
命の推定方法の例である。
【００３０】図１において、横軸は電流密度を酸化膜に
印加するストレス時間、左の縦軸は酸化膜印加電流密度
Ｊ、右の縦軸は酸化膜印加電界強度Ｅを示している。図
１において、１１は階段波形をとる酸化膜印加電流密
度、１２は階段波形の各段における酸化膜印加電流密
度、１３は酸化膜印加電界強度の時間変化、１４は各電
流密度における酸化膜印加電界強度、１５は酸化膜破壊
が生じた時点である。
印加するストレス時間、左の縦軸は酸化膜印加電流密度
Ｊ、右の縦軸は酸化膜印加電界強度Ｅを示している。図
１において、１１は階段波形をとる酸化膜印加電流密
度、１２は階段波形の各段における酸化膜印加電流密
度、１３は酸化膜印加電界強度の時間変化、１４は各電
流密度における酸化膜印加電界強度、１５は酸化膜破壊
が生じた時点である。
【００３１】図２において、横軸は酸化膜に印加される
電界強度、縦軸は酸化膜寿命を示している。図２におい
て、１４は各電流密度における酸化膜印加電界強度、１
６は各電界強度における酸化膜寿命の推定値、１７は酸
化膜寿命の推定値、１８は実使用時の酸化膜印加電界強
度の最大値、１９は実使用時の酸化膜寿命の推定値であ
る。
電界強度、縦軸は酸化膜寿命を示している。図２におい
て、１４は各電流密度における酸化膜印加電界強度、１
６は各電界強度における酸化膜寿命の推定値、１７は酸
化膜寿命の推定値、１８は実使用時の酸化膜印加電界強
度の最大値、１９は実使用時の酸化膜寿命の推定値であ
る。
【００３２】拡散工程を終了したウエハ上のＭＯＳキャ
パシタを用いて酸化膜の信頼性を短時間に評価するに
は、評価対象となる酸化膜をキャパシタ絶縁膜とする多
数のＭＯＳキャパシタをウエハ状態のままで試験する。
この場合、オートプローバを用いてウエハ上のＭＯＳキ
ャパシタに対して測定点を移動しながら、順次プロービ
ングして測定する。
パシタを用いて酸化膜の信頼性を短時間に評価するに
は、評価対象となる酸化膜をキャパシタ絶縁膜とする多
数のＭＯＳキャパシタをウエハ状態のままで試験する。
この場合、オートプローバを用いてウエハ上のＭＯＳキ
ャパシタに対して測定点を移動しながら、順次プロービ
ングして測定する。
【００３３】拡散工程を終了したウエハにおける酸化膜
寿命は、ウエハ上に形成されたＭＯＳキャパシタを用い
て測定され、その測定値から図２に示す実使用時の酸化
膜寿命の推定値１９が求められる。今回の酸化膜の膜厚
は１２ｎｍ、酸化膜寿命の推定に用いたＭＯＳキャパシ
タの酸化膜寸法は１００μｍ×５０μｍである。
寿命は、ウエハ上に形成されたＭＯＳキャパシタを用い
て測定され、その測定値から図２に示す実使用時の酸化
膜寿命の推定値１９が求められる。今回の酸化膜の膜厚
は１２ｎｍ、酸化膜寿命の推定に用いたＭＯＳキャパシ
タの酸化膜寸法は１００μｍ×５０μｍである。
【００３４】このウエハ上のＭＯＳキャパシタを、ウエ
ハ状態のままでオートプローバと連動した測定器を用い
て、ウエハ上の測定点を移動しながら順次プロービング
して測定する。この測定器には電圧源、電流源、電圧
計、電流計、および容量計が備わっている。
ハ状態のままでオートプローバと連動した測定器を用い
て、ウエハ上の測定点を移動しながら順次プロービング
して測定する。この測定器には電圧源、電流源、電圧
計、電流計、および容量計が備わっている。
【００３５】まず、ＭＯＳキャパシタが蓄積状態となる
ような電圧をＭＯＳキャパシタに印加する。この電圧と
してＰ型基板上に形成されたＭＯＳキャパシタの場合に
は、基板に対して上部電極に負の電圧、たとえば−５Ｖ
を印加する。反対にＮ型基板上に形成されたＭＯＳキャ
パシタの場合には、基板に対して上部電極に正の電圧、
たとえば＋５Ｖを印加する。ＭＯＳキャパシタが蓄積状
態の場合、酸化膜の容量がＭＯＳキャパシタの容量とし
て現われる。そこでＭＯＳキャパシタの容量を測定し、
その容量と酸化膜寸法から酸化膜厚を計算する。この酸
化膜厚は酸化膜に印加された電圧から酸化膜に印加され
る電界強度を求める際に使用する。
ような電圧をＭＯＳキャパシタに印加する。この電圧と
してＰ型基板上に形成されたＭＯＳキャパシタの場合に
は、基板に対して上部電極に負の電圧、たとえば−５Ｖ
を印加する。反対にＮ型基板上に形成されたＭＯＳキャ
パシタの場合には、基板に対して上部電極に正の電圧、
たとえば＋５Ｖを印加する。ＭＯＳキャパシタが蓄積状
態の場合、酸化膜の容量がＭＯＳキャパシタの容量とし
て現われる。そこでＭＯＳキャパシタの容量を測定し、
その容量と酸化膜寸法から酸化膜厚を計算する。この酸
化膜厚は酸化膜に印加された電圧から酸化膜に印加され
る電界強度を求める際に使用する。
【００３６】続いて図１に示すように、酸化膜破壊が生
じる時点まで時間とともに増大する階段波形をとる酸化
膜印加電流密度１１を印加する。この実施例において
は、階段波形の各段における酸化膜印加電流密度１２と
してストレス印加開始よりストレス印加時間５秒までは
酸化膜印加電流密度Ｊ＝０.１Ａ／ｃｍ2、ストレス印加
時間５秒より１０秒まではＪ＝０.２Ａ／ｃｍ2、ストレ
ス印加時間１０秒より１５秒まではＪ＝０.５Ａ／ｃ
ｍ2、ストレス印加時間１５秒より酸化膜破壊が生じた
時点１５、この例では１７秒まではＪ＝１.０Ａ／ｃｍ2
を印加する。この過程において酸化膜印加電圧の時間変
化を測定し、この測定値を先に求めた酸化膜厚で除する
ことにより、酸化膜印加電界強度の時間変化１３を測定
する。この測定値から前記階段波形の各段における酸化
膜印加電界強度１４を求める。この例では、階段波形の
各段における酸化膜印加電界強度はストレス印加開始よ
り順次１１.８ＭＶ／ｃｍ、１２.２ＭＶ／ｃｍ、１２.
７ＭＶ／ｃｍ、１３.１ＭＶ／ｃｍである。
じる時点まで時間とともに増大する階段波形をとる酸化
膜印加電流密度１１を印加する。この実施例において
は、階段波形の各段における酸化膜印加電流密度１２と
してストレス印加開始よりストレス印加時間５秒までは
酸化膜印加電流密度Ｊ＝０.１Ａ／ｃｍ2、ストレス印加
時間５秒より１０秒まではＪ＝０.２Ａ／ｃｍ2、ストレ
ス印加時間１０秒より１５秒まではＪ＝０.５Ａ／ｃ
ｍ2、ストレス印加時間１５秒より酸化膜破壊が生じた
時点１５、この例では１７秒まではＪ＝１.０Ａ／ｃｍ2
を印加する。この過程において酸化膜印加電圧の時間変
化を測定し、この測定値を先に求めた酸化膜厚で除する
ことにより、酸化膜印加電界強度の時間変化１３を測定
する。この測定値から前記階段波形の各段における酸化
膜印加電界強度１４を求める。この例では、階段波形の
各段における酸化膜印加電界強度はストレス印加開始よ
り順次１１.８ＭＶ／ｃｍ、１２.２ＭＶ／ｃｍ、１２.
７ＭＶ／ｃｍ、１３.１ＭＶ／ｃｍである。
【００３７】ストレス時間１７秒の時点で酸化膜印加電
圧は突然大きく減少する。この酸化膜印加電圧の突然の
大きな減少が生じた時点が酸化膜破壊が生じた時点１５
である。酸化膜破壊が生じた時点１５までの酸化膜印加
電流密度を時間に関して積分し、酸化膜の破壊までの総
電荷量Ｑｂｄ（Ｃ／ｃｍ2）を計算する。この例では酸
化膜の破壊までの総電荷量Ｑｂｄ＝１４Ｃ／ｃｍ2であ
る。この破壊までの総電荷量Ｑｂｄは電界強度あるいは
電流密度Ｊに依存しない一定値となる。
圧は突然大きく減少する。この酸化膜印加電圧の突然の
大きな減少が生じた時点が酸化膜破壊が生じた時点１５
である。酸化膜破壊が生じた時点１５までの酸化膜印加
電流密度を時間に関して積分し、酸化膜の破壊までの総
電荷量Ｑｂｄ（Ｃ／ｃｍ2）を計算する。この例では酸
化膜の破壊までの総電荷量Ｑｂｄ＝１４Ｃ／ｃｍ2であ
る。この破壊までの総電荷量Ｑｂｄは電界強度あるいは
電流密度Ｊに依存しない一定値となる。
【００３８】この酸化膜の破壊までの総電荷量Ｑｂｄの
値を先に測定した階段波形の各段における酸化膜印加電
流密度で除することにより、前記階段波形の各段におけ
る各電界強度における酸化膜寿命の推定値１６を求め
る。この例においては酸化膜寿命の推定値は前記階段波
形の各段に対して最初より順次１４０秒、７０秒、２８
秒、１４秒である。
値を先に測定した階段波形の各段における酸化膜印加電
流密度で除することにより、前記階段波形の各段におけ
る各電界強度における酸化膜寿命の推定値１６を求め
る。この例においては酸化膜寿命の推定値は前記階段波
形の各段に対して最初より順次１４０秒、７０秒、２８
秒、１４秒である。
【００３９】この各電界強度における酸化膜寿命の推定
値１６を、図２に示すように、横軸酸化膜に印加される
電界強度、縦軸酸化膜寿命の片対数グラフにプロットす
る。これにもとづいて各電界強度における酸化膜寿命の
推定値１６の回帰直線、すなわち酸化膜寿命の推定値１
７を求め、この直線を用いて実使用時の酸化膜印加電界
強度の最大値１８における実使用時の酸化膜寿命の推定
値１９を求める。
値１６を、図２に示すように、横軸酸化膜に印加される
電界強度、縦軸酸化膜寿命の片対数グラフにプロットす
る。これにもとづいて各電界強度における酸化膜寿命の
推定値１６の回帰直線、すなわち酸化膜寿命の推定値１
７を求め、この直線を用いて実使用時の酸化膜印加電界
強度の最大値１８における実使用時の酸化膜寿命の推定
値１９を求める。
【００４０】本発明の実施例においては、拡散工程を終
了した１ロット約５０枚のウエハに対して各ウエハ５点
の測定点がある場合、約１.２時間という短時間で全測
定が終了し、各ウエハ上の各測定点の酸化膜寿命の推定
値が得られる。この測定時間は、１つの酸化膜寿命の推
定値を得るのに必要なＭＯＳキャパシタの個数が１個だ
けであり、かつ１個当りの測定時間を短縮できるため、
従来の酸化膜寿命の推定方法による場合の数十分の一で
あり、飛躍的な測定効率の向上が実現される。
了した１ロット約５０枚のウエハに対して各ウエハ５点
の測定点がある場合、約１.２時間という短時間で全測
定が終了し、各ウエハ上の各測定点の酸化膜寿命の推定
値が得られる。この測定時間は、１つの酸化膜寿命の推
定値を得るのに必要なＭＯＳキャパシタの個数が１個だ
けであり、かつ１個当りの測定時間を短縮できるため、
従来の酸化膜寿命の推定方法による場合の数十分の一で
あり、飛躍的な測定効率の向上が実現される。
【００４１】一方、本発明による酸化膜寿命の推定方法
においては、同一のＭＯＳキャパシタから各電界強度に
おける酸化膜寿命の推定値を求め、この各電界強度にお
ける酸化膜寿命の推定値にもとづいて、実使用時の酸化
膜寿命の推定値を求めている。このため、酸化膜寿命の
推定精度は、測定時間が短縮されたにもかかわらず、低
下しない。
においては、同一のＭＯＳキャパシタから各電界強度に
おける酸化膜寿命の推定値を求め、この各電界強度にお
ける酸化膜寿命の推定値にもとづいて、実使用時の酸化
膜寿命の推定値を求めている。このため、酸化膜寿命の
推定精度は、測定時間が短縮されたにもかかわらず、低
下しない。
【００４２】さらに、本発明中の各電界強度における酸
化膜寿命の推定値は実測値とよく一致するため、本発明
による実使用時の酸化膜寿命の推定値は、従来の方法に
よる実使用時の酸化膜寿命の推定値と高い互換性を有す
る。
化膜寿命の推定値は実測値とよく一致するため、本発明
による実使用時の酸化膜寿命の推定値は、従来の方法に
よる実使用時の酸化膜寿命の推定値と高い互換性を有す
る。
【００４３】
【発明の効果】本発明によれば、酸化膜寿命の推定値を
得るための測定時間を従来の方法との推定値の互換性を
保ったまま、推定精度の低下を伴うことなく、大幅に短
縮することができる。これにより拡散工程を終了した全
ウエハに対して酸化膜寿命の推定値を短期間で測定する
ことを実現する。
得るための測定時間を従来の方法との推定値の互換性を
保ったまま、推定精度の低下を伴うことなく、大幅に短
縮することができる。これにより拡散工程を終了した全
ウエハに対して酸化膜寿命の推定値を短期間で測定する
ことを実現する。
【００４４】これにより製造プロセス開発の際にはプロ
セス条件の変更による酸化膜信頼性の変化を短期間で評
価でき、開発効率の大幅な向上および開発コストの削減
という効果が得られる。
セス条件の変更による酸化膜信頼性の変化を短期間で評
価でき、開発効率の大幅な向上および開発コストの削減
という効果が得られる。
【００４５】一方、工場で製品を量産する際には、装置
のトラブル等によるプロセス条件の変動による酸化膜寿
命の変動を、低コストかつ短期間で全ウエハに対してモ
ニタリングすることが可能となることから、低コストで
製品の信頼性の向上が実現できるという効果が得られ
る。
のトラブル等によるプロセス条件の変動による酸化膜寿
命の変動を、低コストかつ短期間で全ウエハに対してモ
ニタリングすることが可能となることから、低コストで
製品の信頼性の向上が実現できるという効果が得られ
る。
【図１】本発明の一実施例による階段波形をとる電流密
度を印加した際の酸化膜印加電界強度の測定結果を示す
図
度を印加した際の酸化膜印加電界強度の測定結果を示す
図
【図２】本発明の一実施例による酸化膜寿命の推定方法
を説明する図
を説明する図
【図３】従来の方法による各ストレス電界強度における
酸化膜寿命の測定結果を示す図
酸化膜寿命の測定結果を示す図
【図４】従来の方法による酸化膜寿命の推定方法を説明
する図
する図
１１、１２ 電流密度 １３ 時間変化 １４ 電界強度 １５ 時点 １６、１７ 推定値 １８ 最大値 １９ 推定値
Claims (1)
- 【請求項１】 ウエハ上に形成された絶縁膜に時間とと
もに増大する階段波形をとる電流密度を印加し、前記階
段波形の各段における電界強度を測定し、絶縁膜破壊が
生じる時点までの前記電流密度を時間に関して積分して
総電荷量Ｑｂｄを計算し、前記総電荷量Ｑｂｄを前記階
段波形の各段における電流密度で除去し、前記階段波形
の各段における電界強度における酸化膜寿命の推定値を
求め、前記推定値を近似し、任意の電界強度における酸
化膜寿命を推定することを特徴とする半導体素子の信頼
性試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15719994A JP3239617B2 (ja) | 1994-07-08 | 1994-07-08 | 半導体素子の信頼性試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15719994A JP3239617B2 (ja) | 1994-07-08 | 1994-07-08 | 半導体素子の信頼性試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0823019A true JPH0823019A (ja) | 1996-01-23 |
| JP3239617B2 JP3239617B2 (ja) | 2001-12-17 |
Family
ID=15644375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15719994A Expired - Fee Related JP3239617B2 (ja) | 1994-07-08 | 1994-07-08 | 半導体素子の信頼性試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3239617B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6049213A (en) * | 1998-01-27 | 2000-04-11 | International Business Machines Corporation | Method and system for testing the reliability of gate dielectric films |
| US6188234B1 (en) | 1999-01-07 | 2001-02-13 | International Business Machines Corporation | Method of determining dielectric time-to-breakdown |
-
1994
- 1994-07-08 JP JP15719994A patent/JP3239617B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6049213A (en) * | 1998-01-27 | 2000-04-11 | International Business Machines Corporation | Method and system for testing the reliability of gate dielectric films |
| US6188234B1 (en) | 1999-01-07 | 2001-02-13 | International Business Machines Corporation | Method of determining dielectric time-to-breakdown |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3239617B2 (ja) | 2001-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6077719A (en) | Semiconductor device evaluation method, method of controlling the semiconductor device production processes and recording medium | |
| US20110031981A1 (en) | Valuation method of dielectric breakdown lifetime of gate insulating film, valuation device of dielectric breakdown lifetime of gate insulating film and program for evaluating dielectric breakdown lifetime of gate insulating film | |
| US3889188A (en) | Time zero determination of FET reliability | |
| US5485097A (en) | Method of electrically measuring a thin oxide thickness by tunnel voltage | |
| JPH11186351A (ja) | 絶縁膜評価方法および装置ならびにプロセス評価方法 | |
| US5793212A (en) | Method of measuring the breakdown charge of a dielectric film | |
| US3882391A (en) | Testing the stability of MOSFET devices | |
| US5598102A (en) | Method for detecting defects in semiconductor insulators | |
| JP3239617B2 (ja) | 半導体素子の信頼性試験方法 | |
| US6377067B1 (en) | Testing method for buried strap and deep trench leakage current | |
| JPH0846000A (ja) | 半導体素子の信頼性試験方法 | |
| US20100050939A1 (en) | Method for determining the performance of implanting apparatus | |
| JP5487579B2 (ja) | シリコンウェーハの評価方法および製造方法 | |
| JP4844101B2 (ja) | 半導体装置の評価方法および半導体装置の製造方法 | |
| JP3019564B2 (ja) | 絶縁膜の評価方法 | |
| JP2584093B2 (ja) | 絶縁膜の信頼性評価方法 | |
| JP4640203B2 (ja) | 半導体ウエーハの評価方法 | |
| JPH08153764A (ja) | 半導体素子の信頼性試験方法 | |
| JP3859357B2 (ja) | 絶縁膜評価方法 | |
| JPH1197500A (ja) | 半導体装置の評価方法，半導体装置の製造工程の管理方法及び記録媒体 | |
| JP3632364B2 (ja) | ｐ型シリコンエピタキシャル層のキャリア濃度測定方法 | |
| CN114646781B (zh) | 测试机台及测试方法 | |
| Koetkhwamsuk et al. | An Alternative MiM Capacitor Defect Identification Using LCR Meter with Micro-Probing Accessing Technique | |
| KR100515880B1 (ko) | 반도체 소자의 게이트 산화막 항복 전압 측정 방법 | |
| JP4770578B2 (ja) | 評価用試料およびその製造方法、ならびに評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |