JPH08236260A

JPH08236260A - チップ型サージアブソーバ及びその製造方法

Info

Publication number: JPH08236260A
Application number: JP3860695A
Authority: JP
Inventors: Tsunetaro Nose; 恒太郎能勢
Original assignee: Mitsubishi Materials Corp
Current assignee: Mitsubishi Materials Corp
Priority date: 1995-02-27
Filing date: 1995-02-27
Publication date: 1996-09-13
Anticipated expiration: 2017-03-18
Also published as: JP3265898B2

Abstract

(57)【要約】【目的】瞬間的なサージ電圧を吸収することに加え
て、マイクロギャップの調整が容易で放電開始電圧、応
答電圧を所望の値に調整し得る。プリント回路基板に表
面実装可能であって製造が簡単で小型化し易く量産性に
優れる。【構成】チップ型サージアブソーバ１０は、絶縁性の
ある第１チップ体１１と絶縁性のある第２チップ体１２
とが一体的に接合された接合チップ体１３と、この接合
チップ体１３の接合界面にマイクロギャップ１４を有す
るように形成された一対の対向電極１６，１７と、これ
らの対向電極１６，１７にそれぞれ接続され接合チップ
体１３の外面両端部に設けられた一対の端子電極１８，
１９と、第２チップ体１２のマイクロギャップ１４に臨
む位置に形成され内部に不活性ガスが封入された凹部１
２ａとを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電話機、ファクシミリ、
電話交換機、モデム等の通信機器用の電子機器に印加さ
れるサージ電圧を吸収する、プリント回路基板に表面実
装可能なチップ型サージアブソーバに関する。更に詳し
くは、マイクロギャップを有する一対の対向電極が不活
性ガスとともに封止（hermetic seal）されたチップ型
サージアブソーバに関するものである。

【０００２】

【従来の技術】従来、ハーメチックシールしたマイクロ
ギャップ式サージアブソーバとして、図８及び図９に示
すようなサージアブソーバ９ａ及び９ｂが知られてい
る。２つのサージアブソーバ９ａ及び９ｂに内蔵される
ギャップ式サージ吸収素子１は、導電性皮膜１ａで被包
した円柱状のセラミック素体１ｂの中央に円周方向に皮
膜１ａを２分割する幅数１０μｍのマイクロギャップ１
ｃを形成し、このセラミック素体１ｂの両端に一対のキ
ャップ電極１ｄ，１ｅを冠着して作られる。マイクロギ
ャップ１ｃにより２分割した皮膜間に電気的絶縁が図ら
れる。図８に示すように、サージアブソーバ９ａは、サ
ージ吸収素子１を絶縁性を保つ管４内に収容してサージ
吸収素子１の両端に一対の封止電極２，３を配置し、こ
れらの封止電極２，３をキャップ電極１ｄ，１ｅに電気
的に接続し同時に管４の内部にＡｒガスのような不活性
ガス５を封入して作られる。封止電極２，３にはそれぞ
れリード線６，７が接続される。

【０００３】図９に示すように、サージアブソーバ９ｂ
は、ギャップ式サージ吸収素子１をその両端のキャップ
電極１ｄ，１ｅに接続したリード線６，７とともにガラ
ス管８で封止して作られる。ガラス管８にはＡｒガスの
ような不活性ガス５が封入される。上記サージアブソー
バ９ａ又は９ｂでは雷サージ等に起因してリード線６，
７に異常電圧が印加すると、最初に円柱状のセラミック
素体１ｂを被包する導電性皮膜１ａに沿ってグロー放電
が起こり、最終的に一対のキャップ電極１ｄ，１ｅ間で
のアーク放電に移行してサージ電圧を吸収する。

【０００４】上記サージアブソーバ９ａ又は９ｂは、電
子機器の一対の入力線路にこの電子機器に並列に接続さ
れ、電子機器の使用電圧より高い電圧で動作するように
構成される。即ち、上記サージアブソーバはその放電開
始電圧より低い電圧では抵抗値の高い抵抗体であるが、
印加電圧がその放電開始電圧以上のときには数１０Ω以
下の抵抗値の低い抵抗体になる。電子機器に雷サージ等
の数ｋＶ〜数１０ｋＶのサージ電圧が瞬間的に印加され
ると、上記サージアブソーバが放電し、このサージ電圧
を吸収して電子機器を保護するようになっている。電子
機器の前段にこの種のサージアブソーバを設けないと、
異常電圧（サージ）が電子機器内に侵入し、絶縁破壊等
を起こさせ、電子機器の動作不良等を発生させる。

【０００５】

【発明が解決しようとする課題】しかし、上記サージア
ブソーバ９ａ及び９ｂは形状が円筒になるためにチップ
化が非常に困難であって、プリント回路基板の表面に実
装できない欠点があった。またサージ吸収素子１を絶縁
管４やガラス管８で封止するため、形状が大きくなる不
具合があった。更にカッタやレーザビームで導電性皮膜
１ａでカットすることにより、マイクロギャップ１ｃを
形成するため、放電開始電圧、応答電圧等を所望の値に
調整することが比較的困難であって、量産しにくい問題
点があった。

【０００６】本発明の目的は、雷サージのような瞬間的
なサージ電圧を吸収することに加えて、マイクロギャッ
プの調整が容易で放電開始電圧、応答電圧を所望の値に
調整し得るチップ型サージアブソーバを提供することに
ある。本発明の別の目的は、プリント回路基板に表面実
装可能であって、製造が簡単で、小型化し易く量産性に
優れたチップ型サージアブソーバを提供することにあ
る。

【０００７】

【課題を解決するための手段】図１、図２、図５及び図
７に示すように、本発明のチップ型サージアブソーバ１
０、２０及び４０は、絶縁性のある第１チップ体１１と
絶縁性のある第２チップ体１２とが一体的に接合された
接合チップ体１３と、この接合チップ体１３の接合界面
にマイクロギャップ１４を有するように形成された一対
の対向電極１６，１７と、これらの対向電極１６，１７
にそれぞれ接続され接合チップ体１３の外面両端部に設
けられた一対の端子電極１８，１９と、第２チップ体１
２のマイクロギャップ１４に臨む位置に形成され内部に
不活性ガスが封入された凹部１２ａとを備えたものであ
る。図６に示すように、本発明の別のチップ型サージア
ブソーバ３０では、不活性ガスが封入された凹部１１ａ
が第１チップ体１１に形成される。

【０００８】図４（ａ）〜（ｈ）に示すように、本発明
のチップ型サージアブソーバ１０の製造方法は、絶縁性
のある第２基板２２の表面に間隔ｔをあけて複数の凹部
１２ａを形成する工程と、第１基板２１に凹部１２ａの
間隔ｔに相応する間隔ｔで複数対の貫通孔２１ａ，２１
ａを形成する工程と、これらの貫通孔２１ａ，２１ａに
導電性材料２５を充填する工程と、第１基板２１の表面
に貫通孔２１ａ，２１ａを被覆しそれぞれマイクロギャ
ップ１４を有するように複数の第１電極パターン２６を
形成する工程と、第１基板２１の裏面に貫通孔２１ａ，
２１ａを含む孔周辺部を被覆するように間隔をあけて複
数の第２電極パターン２７を形成する工程と、電極パタ
ーン２６，２７をそれぞれ形成した第１基板２１と凹部
１２ａを形成した第２基板２２を凹部１２ａとマイクロ
ギャップ１４が対向するように不活性ガス雰囲気中で一
体的に接合する工程と、接合した両基板２１，２２を凹
部１２ａ毎にダイシングして第１チップ体１１と第２チ
ップ体１２からなる接合チップ体１３を作製することに
より接合チップ体１３の接合界面に一対の対向電極１
６，１７と接合チップ体１３の外面両端部に一対の対向
電極１６，１７にそれぞれ接続された一対の端子電極１
８，１９とを形成する工程とを含む方法である。

【０００９】図示しないが、図５に示したチップ型サー
ジアブソーバ２０の製造方法は、第２基板２２に複数の
凹部１２ａと複数対の貫通孔２２ａ，２２ａを形成し、
第２基板２２から作られた第２チップ体１２の外面両端
部に一対の端子電極１８，１９を形成する方法である。
また図示しないが、図６に示したチップ型サージアブソ
ーバ３０の製造方法は、第１基板２１に複数の凹部１１
ａと複数対の貫通孔２１ａ，２１ａを形成し、第１基板
２１から作られた第１チップ体１１の外面両端部に一対
の端子電極１８，１９を形成する方法である。

【００１０】以下、本発明を詳述する。 (a) 第１基板及び第２基板本発明の第１チップ体１１及び第２チップ体１２をそれ
ぞれ作り出す第１基板２１及び第２基板は絶縁性のある
基板である。これらの基板としては、絶縁性ガラス基
板、アルミナ、ムライト等の絶縁性セラミック基板、又
はシリコンウェーハが例示される。このシリコンウェー
ハはドーパントを実質的に含まない抵抗率が１０００〜
１００００ｃｍΩのものが選ばれる。このシリコンウェ
ーハを用いれば既存の半導体チップの製造装置を利用し
て安価にチップ型サージアブソーバを作製することがで
きる。第１基板及び第２基板のいずれか一方又は双方に
上記例示した基板が用いられる。第１基板及び第２基板
は一方又は双方が透明又は半透明体からなることが、サ
ージアブソーバの放電状況をサージアブソーバの外部か
ら観察できるので、好ましい。この透明体としてはガラ
ス基板の他、ＰＬＺＴ、透明アルミナのような可視光線
を透過するセラミック焼結体から作られたセラミック基
板が挙げられる。

【００１１】(b) 凹部及び貫通孔基板の凹部１１ａ，１２ａ及び貫通孔２１ａ，２２ａ
は、凹部や貫通孔を形成しようとする部分を残してそれ
以外をマスキングした後、スパッタリング、レーザ光等
のドライエッチングにより形成するか、或いは凹部や貫
通孔を形成しようとする部分を残してそれ以外をレジス
ト膜で被覆した後、基板を浸食するエッチャントにより
ウエットエッチングにより形成する。また基板がシリコ
ンウェーハの場合、凹部や貫通孔を同様にレーザドリル
もしくはケミカル（化学）エッチング、又はこれらを複
合することにより形成することができる。これらの凹部
及び貫通孔は、図１や図５に示す接合チップ体１３が得
られるように、基板に所定の間隔で複数個形成される。
即ち第１基板と第２基板を接合したときに１個の凹部を
中心にしてこの凹部を一対の貫通孔が挟むように形成さ
れる（図４（ａ）〜（ｇ））。

【００１２】(c) 第１電極パターン及び第２電極パター
ン第１電極パターン２６及び第２電極パターン２７はＡ
ｕ，Ａｇ，Ａｇ／Ｐｄ，Ｃｕ等を含む導電性ペーストを
スクリーン印刷等によりコーティングする厚膜形成法に
より、又はこれらの金属をスパッタリング法、蒸着法、
イオンプレーティング法、めっき法、ＣＶＤ法等の薄膜
形成法により形成する。後述するはんだバンプ１８ｂ及
び１９ｂは電極パターン形成後に形成することもでき
る。一対の対向電極１６及び１７となる第１電極パター
ンは図２に破線で示されるパターンに限らず、上記厚膜
又は薄膜形成法により、図３（ａ）〜（ｆ）に示すよう
な種々の電極パターンが形成される。これらの電極１
６，１７の間に形成されるマイクロギャップ１４のギャ
ップ幅ｗ（図３（ａ））はギャップの形状に応じてまた
所望の放電開始電圧、応答電圧の値に応じて０．１μｍ
〜１０００μｍの範囲から決められる。図２ではギャッ
プ１４の形状、即ちギャップを形成する電極１６及び１
７の対向する各端部の形状は、平坦である。図３（ａ）
では山形であり、図３（ｂ）では櫛形であり、図３
（ｃ）では３本のヤリ形であり、図３（ｄ）は図３
（ｂ）と図３（ｃ）の複合形である。また図３（ｅ）に
示す例では小さい円形の電極１６をマイクロギャップ１
４を介して帯状の電極１７が包囲するように設けられ
る。この場合、図示しないが電極１６に接続される貫通
孔２１ａが凹部に臨むので、凹部の気密を保つため、凹
部に対向する基板は２枚以上積層する。図３（ｅ）の例
では電極１６，１７間にサージ電圧が印加されたときに
小円形の電極１６の周囲で均等に放電するため、局所的
に高電圧が印加されず電極パターンの破壊が防止され
る。図３（ｆ）に示す例では図３（ｂ）の櫛形の各先端
を鈍らせることにより電極１６，１７間の対向距離を長
くして、局部高電圧による電極破壊を防止する。

【００１３】(d) 基板の接合と不活性ガスの封入第１基板２１及び第２基板２２の接合は、先ずマイクロ
ギャップ１４が凹部１１ａ又は１２ａの中心に位置する
ように位置決めして行われる。接合方法としては、第一
の方法では第１電極パターンをＡｕ導体で作り、同時に
気密封止するために両基板の接合面をメタライズした
後、両基板を４００℃程度の温度で熱圧着する。第二の
方法では基板にガラス基板を用いる場合、両基板を重ね
合わせた後、これをカーボンヒータにより熱軟化させる
ことにより接合する。また第三の方法では両基板をエポ
キシ系接着剤、はんだ、ろう材等により接合する。凹部
に不活性ガスを封入するため、接合時の雰囲気は不活性
ガス雰囲気で行われる。この凹部に封入される不活性ガ
スは、Ｈｅ，Ｎｅ，Ａｒ，Ｋｒ，Ｘｅ，Ｎ₂及びＣＯ₂ガ
スからなる群から１種又は２種以上選ばれたガスであ
る。

【００１４】(e) チップ化と端子電極の形成接合した両基板は、凹部が中央に位置するようにかつ凹
部を形成した間隔でダイヤモンドブレードによりダイシ
ングしてチップ化される。得られた接合チップ体１３は
直方体を形成する。このチップ化により第２電極パター
ンから作り出される一対の端子電極１８及び１９は、図
４に示した第２電極パターン２７から作られた電極層１
８ａ及び１９ａのみで形成してもよいが、図１、図２、
図５及び図６に示すように電極層１８ａ及び１９ａの上
にＳｎ又はＳｎ／Ｐｂからなるはんだバンプ１８ｂ及び
１９ｂを設けてこれらにより形成してもよい。前述した
ようにこれらのはんだバンプは第２電極パターンを形成
した直後にダイシングする前に形成しておいてもよい。
また図７に示すようにはんだバンプの代わりにリード線
１８ｃ及び１９ｃを電極層１８ａ及び１９ａにはんだ付
けしてこれらにより一対の端子電極１８及び１９を形成
することによりチップ型サージアブソーバ４０を得るこ
ともできる。

【００１５】

【作用】本発明のチップ型サージアブソーバ１０〜４０
は一対の端子電極１８及び１９が接続された線路に継続
して過電圧又は過電流が侵入すると、凹部１４内に位置
する対向電極１６及び１７のマイクロギャップ間で放電
を生じる。この放電の発熱による対向電極の損傷程度が
甚だしくなり、ギャップ間隔が広がる。この結果、サー
ジアブソーバ１０〜４０は致命的な熱損傷になり得る前
にその抵抗値は高まって放電開始電圧及び放電維持電圧
が過電圧より高くなり、放電は停止する。

【００１６】

【実施例】次に、本発明の実施例を比較例とともに図面
に基づいて詳しく説明する。＜実施例１＞図１及び図２に示すギャップ式のチップ型
サージアブソーバ１０を図４に基づいて製造した。先
ず、絶縁性のある厚さ０．６ｍｍのシリコンウェーハ２
２の表面にｔ＝１．５７ｍｍの等間隔で複数の凹部１２
ａを形成した。この間隔ｔｍｍが接合チップ体１３の長
さに相応する。具体的には図４（ａ）及び（ｂ）に示す
ようにシリコンウェーハ２２の表面に凹部を形成しよう
とする部分に窓孔２８ａが明けられたマスク２８をウェ
ーハ２２の表面を被覆し、ドライエッチングした。図４
（ａ）において、ｔ₁は０．５ｍｍ、ｔ₂は１．０７ｍｍ
である。一方、絶縁性のある厚さ０．２ｍｍのガラス基
板２１にｔ＝１．５７ｍｍの間隔で複数対の貫通孔２１
ａを形成した。具体的には図４（ｃ）及び（ｄ）に示す
ように貫通孔を形成しようとする部分にレーザドリルと
ケミカルエッチングを行うことにより直径０．２ｍｍの
貫通孔２１ａをあけた。図４（ｃ）において、２９はレ
ジスト膜、２９ａはその孔であり、ｔ₃は０．６１ｍ
ｍ、ｔ₄は０．９６ｍｍである。

【００１７】図４（ｅ)に示すように、複数の貫通孔２
１ａに導電性材料であるＡｇポリイミド接着剤ペースト
２５を厚膜技術で充填印刷し、１８０℃３０分で硬化し
た。次いでガラス基板２１の表面にそれぞれ幅１０μｍ
のマイクロギャップ１４を有するように複数の第１電極
パターン２６を形成した。これは薄膜技術で導体膜を形
成した後、フォトエッチングでパターンニングすること
により行った。図４（ｆ）に示すように、ガラス基板２
１を裏返して、基板２１の裏面に貫通孔２１ａを含む孔
周辺部を被覆するように間隔をあけて第１電極パターン
と同じ方法で複数の第２電極パターン２７を形成した。
次いで、図４（ｇ）に示すように電極パターン２６，２
７をそれぞれ形成したガラス基板２１と凹部１２ａを形
成したシリコンウェーハ２２を凹部１２ａとマイクロギ
ャップ１４が対向するようにＡｒガスからなる不活性ガ
ス雰囲気中で一体的に接合した。接合にはエポキシ系接
着剤を用いた。これにより凹部１２内にＡｒガスが封入
された。図４（ｇ）の破線に示すように、接合したガラ
ス基板２１とシリコンウェーハ２２を凹部１２ａ毎にダ
イシングした。

【００１８】図４（ｈ）及び図１に示すように、このダ
イシングにより第１チップ体１１と第２チップ体１２か
らなる接合チップ体１３を作製した。第２電極パターン
２７により形成した電極層１８ａ，１９ａ（図２）の上
にははんだバンプ１８ｂ，１９ｂをそれぞれ形成した。
これにより接合チップ体１３の接合界面に一対の対向電
極１６，１７と、第１チップ体１１の外面両端部に電極
層１８ａ，１９ａとはんだバンプ１８ｂ，１９ｂからな
る一対の端子電極１８，１９とを形成した。一対の端子
電極１８，１９は貫通孔に充填された導電性材料を介し
て一対の対向電極１６，１７にそれぞれ接続された。こ
のチップ型サージアブソーバ１０は長さが約１．４２ｍ
ｍ、幅が約１．４２ｍｍ、高さが約０．８ｍｍであっ
た。

【００１９】＜実施例２＞図３（ａ）に示すギャップ幅
ｗが１０μｍの電極パターンにより一対の対向電極１
６，１７を形成した以外は、実施例１と同一にしてチッ
プ型サージアブソーバを作製した。

【００２０】＜実施例３＞図３（ｂ）に示すギャップ幅
ｗが１０μｍの電極パターンにより一対の対向電極１
６，１７を形成した以外は、実施例１と同一にしてチッ
プ型サージアブソーバを作製した。

【００２１】＜比較例１＞図８に示すギャップ式サージ
アブソーバ９ａを比較例１とした。このサージアブソー
バ９ａは導電性皮膜１ａで被包した円柱状のセラミック
素体１ｂの中央に円周方向に皮膜１ａを２分割する幅３
０μｍのマイクロギャップ１ｃを形成し、このセラミッ
ク素体１ｂの両端に一対のキャップ電極１ｄ，１ｅを冠
着して作られた。サージアブソーバ９ａは、サージ吸収
素子１を絶縁性を保つ管４内に収容してサージ吸収素子
１の両端に一対の封止電極２，３を配置し、これらの封
止電極２，３をキャップ電極１ｄ，１ｅに電気的に接続
し同時に管４の内部にＡｒガス５を８００Ｔｏｒｒの圧
力で封入して作られた。封止電極２，３にはそれぞれリ
ード線６，７が接続された。

【００２２】＜比較試験と評価＞実施例１〜３と比較例
１のサージアブソーバについて、それぞれ放電開始電
圧、（１．２×５０）μｓｅｃ１０ｋＶサージ電圧に
対する応答電圧、絶縁抵抗及び静電容量を測定し、
過電圧・過電流の印加試験及びサージ耐量試験を行
った。過電圧・過電流の印加試験はＡＣ６００Ｖ−３
００ｍＡの過電圧・過電流を５分間印加した。またサ
ージ耐量試験は（８×２０）μｓｅｃサージにて耐え得
る電流値を測定した。その結果を表１に示す。

【００２３】

【表１】

【００２４】表１から明らかなように、実施例１〜実施
例３のチップ型サージアブソーバは従来のサージアブソ
ーバ９ａと比べて放電性能は同等であった。特にギャッ
プ幅及びギャップ形状を変えることにより、放電開始電
圧及び応答電圧を変えることができた。

【００２５】

【発明の効果】以上述べたように、本発明によれば、雷
サージのような瞬間的なサージ電圧を吸収することに加
えて、継続的な過電圧又は過電流の侵入があった場合に
は導電性セラミック薄膜の導電性皮膜が熱損傷して、ギ
ャップ間隔が広がることにより放電開始電圧及び放電維
持電圧が上昇し、サージアブソーバの異常発熱のみなら
ず、電子機器及びこの機器を搭載するプリント基板の熱
的損傷、発火等を防止することができる。また本発明の
サージアブソーバは従来のような円筒状の絶縁管でない
ため、チップ化が容易で小型化でき、占有スペースが僅
かで済み、組立が簡便で量産性に優れる。これによりプ
リント回路基板の表面に容易に実装することができる。
更にマイクロギャップをレーザ光やダイヤモンドブレー
ドで形成する従来法と比べて、本発明では薄膜又は厚膜
形成技術により形成するため、ギャップ形成時間を短縮
できるだけでなく、ギャップ幅及びギャップ形状を所望
の放電特性に応じて容易に最適なものにすることができ
る。

【図面の簡単な説明】

【図１】本発明のチップ型サージアブソーバの図２のＡ
−Ａ線断面図。

【図２】その平面図。

【図３】本発明の種々のギャップの形状を示す一対の対
向電極の平面図。

【図４】図１及び図２のチップ型サージアブソーバの製
造方法を示す断面図。

【図５】本発明の別のチップ型サージアブソーバを示す
図１に対応する断面図。

【図６】本発明の更に別のチップ型サージアブソーバを
示す図１に対応する断面図。

【図７】本発明の更にまた別のチップ型サージアブソー
バを示す図１に対応する断面図。

【図８】従来例のギャップ式サージアブソーバの中央縦
断面図。

【図９】別の従来例のギャップ式サージアブソーバの中
央縦断面図。

【符号の説明】

１０，２０，３０，４０チップ型サージアブソーバ１１第１チップ体１１ａ，１２ａ凹部１２第２チップ体１３接合チップ体１４マイクロギャップ１６，１７対向電極１８，１９端子電極２１ガラス基板（第１基板）２１ａ，２２ａ貫通孔２２シリコンウェーハ（第２基板）２５導電性材料２６第１電極パターン２７第２電極パターン

Claims

【特許請求の範囲】

【請求項１】絶縁性のある第１チップ体(11)と絶縁性
のある第２チップ体(12)とが一体的に接合された接合チ
ップ体(13)と、前記接合チップ体(13)の接合界面にマイクロギャップ(1
4)を有するように形成された一対の対向電極(16,17)
と、前記一対の対向電極(16,17)にそれぞれ接続され前記接
合チップ体(13)の外面両端部に設けられた一対の端子電
極(18,19)と、前記第１チップ体(11)又は前記第２チップ体(12)の前記
マイクロギャップ(14)に臨む位置に形成され内部に不活
性ガスが封入された凹部(11a又は12a)とを備えたチップ
型サージアブソーバ。
【請求項２】第１チップ体(11)及び第２チップ体(12)
のいずれか一方又は双方が透明又は半透明のチップ体か
らなる請求項１記載のチップ型サージアブソーバ。
【請求項３】絶縁性のある第１基板(21)又は絶縁性の
ある第２基板(22)のいずれか一方の基板の表面に間隔
(t)をあけて複数の凹部(11a又は12a)を形成する工程
と、前記第１基板(21)又は第２基板(22)のいずれか他方の基
板に前記凹部(11a又は12a)の間隔(t)に相応する間隔(t)
で複数対の貫通孔(21a,21a又は22a,22a)を形成する工程
と、前記貫通孔(21a,21a又は22a,22a)に導電性材料(25)を充
填する工程と、前記第１基板(21)又は第２基板(22)のいずれか他方の基
板の表面に前記貫通孔(21a,21a又は22a,22a)を被覆しそ
れぞれマイクロギャップ(14)を有するように複数の第１
電極パターン(26)を形成する工程と、前記他方の基板の裏面に前記貫通孔(21a,21a又は22a,22
a)を含む孔周辺部を被覆するように間隔をあけて複数の
第２電極パターン(27)を形成する工程と、前記凹部(12a)と第１電極パターン(26)と第２電極パタ
ーン(27)をそれぞれ形成した第１基板(21)及び第２基板
(22)を前記凹部(11a又は12a)と前記マイクロギャップ(1
4)が対向するように不活性ガス雰囲気中で一体的に接合
する工程と、前記接合した両基板(21,22)を前記凹部(11a又は12a)毎
にダイシングして第１チップ体(11)と第２チップ体(12)
からなる接合チップ体(13)を作製することにより前記接
合チップ体(13)の接合界面に一対の対向電極(16,17)と
前記第１チップ体(11)の外面両端部に前記一対の対向電
極(16,17)にそれぞれ接続された一対の端子電極(18,19)
とを形成する工程とを含むチップ型サージアブソーバの
製造方法。
【請求項４】絶縁性のある第１基板又は絶縁性のある
第２基板のいずれか一方の基板の表面に間隔をあけて複
数の凹部を形成する工程と、前記凹部を挟むように前記一方の基板に間隔をあけて複
数対の貫通孔を形成する工程と、前記貫通孔に導電性材料を充填する工程と、前記第１基板又は第２基板のいずれか他方の基板の表面
に前記凹部の間隔に相応する間隔でマイクロギャップを
有するように複数の第１電極パターンをそれぞれ形成す
る工程と、前記他方の基板の裏面に前記貫通孔を含む孔周辺部を被
覆するように間隔をあけて複数の第２電極パターンを形
成する工程と、前記凹部と第１電極パターンと第２電極パターンをそれ
ぞれ形成した第１基板及び第２基板を前記凹部と前記マ
イクロギャップが対向するように不活性ガス雰囲気中で
一体的に接合する工程と、前記接合した両基板を前記凹部毎にダイシングして第１
チップ体(11)と第２チップ体(12)からなる接合チップ体
(13)を作製することにより前記接合チップ体(13)の接合
界面に一対の対向電極(16,17)と前記第２チップ体(12)
の外面両端部に前記一対の対向電極(16,17)にそれぞれ
接続された一対の端子電極(18,19)とを形成する工程と
を含むチップ型サージアブソーバの製造方法。
【請求項５】第１基板(21)及び第２基板(22)のいずれ
か一方又は双方が透明又は半透明の基板からなる請求項
３又は４記載のチップ型サージアブソーバ。