JPH08236506A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08236506A JPH08236506A JP7040581A JP4058195A JPH08236506A JP H08236506 A JPH08236506 A JP H08236506A JP 7040581 A JP7040581 A JP 7040581A JP 4058195 A JP4058195 A JP 4058195A JP H08236506 A JPH08236506 A JP H08236506A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- semiconductor device
- manufacturing
- deposition
- deposit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 加工の対象となる半導体集積回路パターンの
最小寸法が従来の光リソグラフィ技術で用いられてきた
光の波長より短くなった場合等、半導体装置の微細な加
工が要せられるときも、この微細加工を必ずしもより高
度なリソグラフィ技術などを用いる必要なく、簡易な構
成で形成できる技術を提供する。 【構成】 被加工下地２（絶縁膜等）上にパターン状に
レジスト３を形成し、該パターン状のレジストをマスク
として下地の加工を行う工程を有する半導体装置の製造
方法において、レジストには堆積物が付着し、下地には
堆積物が付着しないガス系を用いて堆積を行う。
最小寸法が従来の光リソグラフィ技術で用いられてきた
光の波長より短くなった場合等、半導体装置の微細な加
工が要せられるときも、この微細加工を必ずしもより高
度なリソグラフィ技術などを用いる必要なく、簡易な構
成で形成できる技術を提供する。 【構成】 被加工下地２（絶縁膜等）上にパターン状に
レジスト３を形成し、該パターン状のレジストをマスク
として下地の加工を行う工程を有する半導体装置の製造
方法において、レジストには堆積物が付着し、下地には
堆積物が付着しないガス系を用いて堆積を行う。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関する。本発明は、各種の半導体装置の分野において
適用することができる。
に関する。本発明は、各種の半導体装置の分野において
適用することができる。
【０００２】
【従来の技術及びその問題点】半導体装置の分野では、
その微細化・集積化がますます進行している。ところ
で、このような半導体装置の高集積化を支えてきたフォ
トリソグラフィ技術は、今曲がり角にさしかかっている
と言われている。これは、加工の対象となる半導体集積
回路パターンの最小寸法が、従来工業的に広く利用され
てきた光リソグラフィ技術で用いられた光の波長と、同
程度になってきたことによる。
その微細化・集積化がますます進行している。ところ
で、このような半導体装置の高集積化を支えてきたフォ
トリソグラフィ技術は、今曲がり角にさしかかっている
と言われている。これは、加工の対象となる半導体集積
回路パターンの最小寸法が、従来工業的に広く利用され
てきた光リソグラフィ技術で用いられた光の波長と、同
程度になってきたことによる。
【０００３】一方、半導体集積回路パターンの最小寸法
としては、高集積化の尺度でもあるＤＲＡＭで代表され
るように、１ＭＤＲＡＭで１．３μｍ、４ＭＤＲＡＭで
０．８μｍと微細化し、１６ＭＤＲＡＭではすでにｇ線
の波長と同程度の０．５μｍが行われている。さらに、
６４ＭＤＲＡＭでは０．４μｍ以下の寸法が要求され、
ｉ線の波長と同程度になると予想されている。
としては、高集積化の尺度でもあるＤＲＡＭで代表され
るように、１ＭＤＲＡＭで１．３μｍ、４ＭＤＲＡＭで
０．８μｍと微細化し、１６ＭＤＲＡＭではすでにｇ線
の波長と同程度の０．５μｍが行われている。さらに、
６４ＭＤＲＡＭでは０．４μｍ以下の寸法が要求され、
ｉ線の波長と同程度になると予想されている。
【０００４】このように微細化トレンドは急で、これを
実現するリソグラフィ技術にも技術革新が要求されてい
る。しかしながら、従来の光リソグラフィ技術では、上
記した露光波長より短い寸法の加工を工業的に経験した
ことがないのが実状である。従って、転写用露光光の波
長を従来の水銀灯の輝線であるｇ線、もしくはｉ線とす
る限り、さらに微細化を進めるには、なんらかの新たな
像形成技術を用いなければならない。一方、従来と同様
にパターン寸法より短い転写波長を用いようとすれば、
エキシマレーザー等、さらに短い波長の利用を考えなけ
ればならない。また、短波長化に比べ、半導体集積回路
パターンの最小寸法の微細化の傾向の方が急であるた
め、世代ごとの短波長化が要求される可能性も高い。
実現するリソグラフィ技術にも技術革新が要求されてい
る。しかしながら、従来の光リソグラフィ技術では、上
記した露光波長より短い寸法の加工を工業的に経験した
ことがないのが実状である。従って、転写用露光光の波
長を従来の水銀灯の輝線であるｇ線、もしくはｉ線とす
る限り、さらに微細化を進めるには、なんらかの新たな
像形成技術を用いなければならない。一方、従来と同様
にパターン寸法より短い転写波長を用いようとすれば、
エキシマレーザー等、さらに短い波長の利用を考えなけ
ればならない。また、短波長化に比べ、半導体集積回路
パターンの最小寸法の微細化の傾向の方が急であるた
め、世代ごとの短波長化が要求される可能性も高い。
【０００５】従来技術の問題について、図４及び図５を
用いて更に具体的に説明すると、次のとおりである。
用いて更に具体的に説明すると、次のとおりである。
【０００６】図４を参照する。従来例において、半導体
基板１であるシリコンウェハー等の上に、被加工下地で
ある絶縁膜層２として、例えば二酸化珪素（ＳｉＯ2 ）
を形成する。配線と電気的接続を行うためのコンタクト
孔を形成するため、その上部にリソグラフィ法によりレ
ジスト３をパターン状に形成し、これを用いて開口部４
のパターニングを行う。これにより図４の構造を得る。
基板１であるシリコンウェハー等の上に、被加工下地で
ある絶縁膜層２として、例えば二酸化珪素（ＳｉＯ2 ）
を形成する。配線と電気的接続を行うためのコンタクト
孔を形成するため、その上部にリソグラフィ法によりレ
ジスト３をパターン状に形成し、これを用いて開口部４
のパターニングを行う。これにより図４の構造を得る。
【０００７】その後、例えばＲＩＥ装置を用いて異方性
エッチングを行い、コンタクト孔５を形成するものとす
る（図５）。
エッチングを行い、コンタクト孔５を形成するものとす
る（図５）。
【０００８】この場合、コンタクト孔５の径の寸法は、
レジスト開口部４の径の寸法に依存する。従って、より
微細化のコンタクト孔５を形成するためには、より高度
のリソグラフィ技術を用いて、開口部４の径寸法を小さ
くする必要がある。
レジスト開口部４の径の寸法に依存する。従って、より
微細化のコンタクト孔５を形成するためには、より高度
のリソグラフィ技術を用いて、開口部４の径寸法を小さ
くする必要がある。
【０００９】
【発明が解決しようとする課題】上述のように、より微
細化な加工を実現するためには、より高度のリソグラフ
ィ技術を用いればよいわけであるが、かかるリソグラフ
ィ技術の高度化は容易ではない。
細化な加工を実現するためには、より高度のリソグラフ
ィ技術を用いればよいわけであるが、かかるリソグラフ
ィ技術の高度化は容易ではない。
【００１０】本発明は、このような事情に鑑みてなされ
たもので、半導体装置の微細な加工が要せられる場合、
例えば、加工の対象となる半導体集積回路パターンの最
小寸法が、従来の光リソグラフィ技術で用いられてきた
光の波長より短くなった場合においても、このような微
細な加工を必ずしもより高度なリソグラフィ技術などを
用いる必要なく、簡易な構成で形成できる半導体装置の
製造方法を提供しようとするものである。
たもので、半導体装置の微細な加工が要せられる場合、
例えば、加工の対象となる半導体集積回路パターンの最
小寸法が、従来の光リソグラフィ技術で用いられてきた
光の波長より短くなった場合においても、このような微
細な加工を必ずしもより高度なリソグラフィ技術などを
用いる必要なく、簡易な構成で形成できる半導体装置の
製造方法を提供しようとするものである。
【００１１】
【目的を達成するための手段】本発明の半導体装置の製
造方法においては、上記目的を達成するため、被加工下
地上にパターン状にレジストを形成し、該パターン状の
レジストをマスクとして下地の加工を行う工程を有する
半導体装置の製造方法において、前記レジストには堆積
物が付着し、前記下地には堆積物が付着しないガス系を
用いて堆積を行う工程を含む構成とした。
造方法においては、上記目的を達成するため、被加工下
地上にパターン状にレジストを形成し、該パターン状の
レジストをマスクとして下地の加工を行う工程を有する
半導体装置の製造方法において、前記レジストには堆積
物が付着し、前記下地には堆積物が付着しないガス系を
用いて堆積を行う工程を含む構成とした。
【００１２】
【作用】本発明によれば、マスクとするパターン状のレ
ジストにのみ堆積物を付着させるので、レジスト側壁に
堆積物が形成され、その結果レジストの開口部（レジス
ト間の開口）が狭くなる。よって、このように開口部の
狭くなったレジストをマスクに用いることにより、特に
高度なリソグラフィ技術を用いなくても、従来より微細
な加工が可能となる。
ジストにのみ堆積物を付着させるので、レジスト側壁に
堆積物が形成され、その結果レジストの開口部（レジス
ト間の開口）が狭くなる。よって、このように開口部の
狭くなったレジストをマスクに用いることにより、特に
高度なリソグラフィ技術を用いなくても、従来より微細
な加工が可能となる。
【００１３】
【実施例】以下本発明の実施例について、具体的に説明
する。但し当然のことではあるが、本発明は以下の実施
例により限定を受けるものではない。
する。但し当然のことではあるが、本発明は以下の実施
例により限定を受けるものではない。
【００１４】実施例１ この実施例は、本発明を、ＭＯＳ半導体デバイスに適用
できる微細化・集積化したシリコン半導体装置に具体化
したものである。
できる微細化・集積化したシリコン半導体装置に具体化
したものである。
【００１５】本発明では、従来技術より必ずしも高度な
リソグラフィ技術を用いる必要なく、微細なコンタクト
孔を形成する。
リソグラフィ技術を用いる必要なく、微細なコンタクト
孔を形成する。
【００１６】すなわち本実施例では、パターニングした
レジスト開口部側壁に堆積膜を形成することにより、従
来と同様のリソグラフィ技術により、従来よりも微細な
加工を実施するものである。本実施例の工程を示す図１
ないし図３を参照する。
レジスト開口部側壁に堆積膜を形成することにより、従
来と同様のリソグラフィ技術により、従来よりも微細な
加工を実施するものである。本実施例の工程を示す図１
ないし図３を参照する。
【００１７】本実施例では、図１に示すように被加工下
地２（ここでは絶縁膜層）上にパターン状にレジスト３
を形成し、該パターン状のレジスト３をマスクとして下
地の加工を行う際、レジスト３には堆積物６が付着し、
下地２（絶縁膜層）には堆積物６が付着しないガス系を
用いて、堆積を行う（図２）。
地２（ここでは絶縁膜層）上にパターン状にレジスト３
を形成し、該パターン状のレジスト３をマスクとして下
地の加工を行う際、レジスト３には堆積物６が付着し、
下地２（絶縁膜層）には堆積物６が付着しないガス系を
用いて、堆積を行う（図２）。
【００１８】本実施例では、被加工下地をシリコンの酸
化物または窒化物とすることができ、ここではＳｉＯ2
とした。
化物または窒化物とすることができ、ここではＳｉＯ2
とした。
【００１９】本実施例では、ガス系は少なくとも炭素と
フッ素とを構成元素とするガス種（具体的にはＣＨ
Ｆ3 ）を含むものを用いた。
フッ素とを構成元素とするガス種（具体的にはＣＨ
Ｆ3 ）を含むものを用いた。
【００２０】本実施例では、堆積時の雰囲気圧力を制御
することにより、選択的に付着を行わせるようにした。
することにより、選択的に付着を行わせるようにした。
【００２１】本実施例では、シリコン酸化物（またはシ
リコン窒化物でもよい）上にパターン状にレジスト３を
形成し、該パターン状のレジストをマスクとして下地シ
リコン酸化物２（またはシリコン窒化物）の加工を行う
工程を有する半導体装置の製造方法において、レジスト
３には堆積物が付着し、前記下地シリコン酸化物３（ま
たはシリコン窒化物）には堆積物が付着しない圧力下で
少なくとも炭素とフッ素とを構成元素とするガス種を用
いて堆積を行った。
リコン窒化物でもよい）上にパターン状にレジスト３を
形成し、該パターン状のレジストをマスクとして下地シ
リコン酸化物２（またはシリコン窒化物）の加工を行う
工程を有する半導体装置の製造方法において、レジスト
３には堆積物が付着し、前記下地シリコン酸化物３（ま
たはシリコン窒化物）には堆積物が付着しない圧力下で
少なくとも炭素とフッ素とを構成元素とするガス種を用
いて堆積を行った。
【００２２】更に詳細に本実施例を説明すると、次のと
おりである。まず図１を参照して説明する。
おりである。まず図１を参照して説明する。
【００２３】半導体基板１であるここではシリコンウェ
ハー上に、絶縁膜層２として、例えば二酸化珪素（Ｓｉ
Ｏ2 ）を形成する。その上部に配線と電気的接続を行う
ためのコンタクト孔を形成するため、リソグラフィ法に
より、開口部４を有するパターン状のレジスト３を形成
する。以上により図１の構造を得る。
ハー上に、絶縁膜層２として、例えば二酸化珪素（Ｓｉ
Ｏ2 ）を形成する。その上部に配線と電気的接続を行う
ためのコンタクト孔を形成するため、リソグラフィ法に
より、開口部４を有するパターン状のレジスト３を形成
する。以上により図１の構造を得る。
【００２４】その後、ＲＩＥ装置等を用いて、例えば下
記の条件にて、レジスト側壁及びレジスト上のみに堆積
物６を成膜する。 ガ ス ：ＣＨＦ3 ／Ａｒ＝２０／２００ｓｃｃｍ 圧 力 ：３０Ｐａ（２２５ｍＴｏｒｒ） ＲＦ出力：２００Ｗ
記の条件にて、レジスト側壁及びレジスト上のみに堆積
物６を成膜する。 ガ ス ：ＣＨＦ3 ／Ａｒ＝２０／２００ｓｃｃｍ 圧 力 ：３０Ｐａ（２２５ｍＴｏｒｒ） ＲＦ出力：２００Ｗ
【００２５】上記ガス種を用いることにより、下地２で
ある絶縁膜層には堆積物が付着せず、レジスト３にのみ
堆積物６が付着して堆積膜となる堆積を実現できた。な
お、堆積物は、炭素系ポリマー（その炭素はガス種及び
／またはレジストに由来すると考えられる）を主成分と
するものと推定される。
ある絶縁膜層には堆積物が付着せず、レジスト３にのみ
堆積物６が付着して堆積膜となる堆積を実現できた。な
お、堆積物は、炭素系ポリマー（その炭素はガス種及び
／またはレジストに由来すると考えられる）を主成分と
するものと推定される。
【００２６】ここで、圧力は３０Ｐａとかなりの低圧に
したが、低圧にした方が、より狭い開口部４においても
堆積物がレジスト側壁に付着するので、より微細な加工
に適切だからである。
したが、低圧にした方が、より狭い開口部４においても
堆積物がレジスト側壁に付着するので、より微細な加工
に適切だからである。
【００２７】ここでは炭素とフッ素とを構成元素として
少なくとも有するガス種であるＣＨＦ3 を用いて好結果
を得るが、その他Ｃ2 Ｈ2 Ｆ4 等を用いることもでき
る。
少なくとも有するガス種であるＣＨＦ3 を用いて好結果
を得るが、その他Ｃ2 Ｈ2 Ｆ4 等を用いることもでき
る。
【００２８】前記ガス中のＡｒは希釈ガスであり、この
Ａｒの量は、堆積を進行させ得るように励起がなされる
程度用いればよい。
Ａｒの量は、堆積を進行させ得るように励起がなされる
程度用いればよい。
【００２９】本実施例において、この堆積膜（堆積物
６）形成反応時、レジスト開口部４の絶縁膜層２上には
堆積は成されず、ここには堆積膜は形成されない。これ
は、ＣＨＦ3 の分解物により、絶縁膜層２が若干エッチ
ングされ、その時生じる酸素と堆積物が反応するためと
考えられる。
６）形成反応時、レジスト開口部４の絶縁膜層２上には
堆積は成されず、ここには堆積膜は形成されない。これ
は、ＣＨＦ3 の分解物により、絶縁膜層２が若干エッチ
ングされ、その時生じる酸素と堆積物が反応するためと
考えられる。
【００３０】このように、レジスト開口部４の絶縁膜層
上を除く、レジスト側壁及びレジスト上のみに堆積物６
が成膜されて図２の構造を得る。
上を除く、レジスト側壁及びレジスト上のみに堆積物６
が成膜されて図２の構造を得る。
【００３１】前記堆積物６がレジスト３の側壁に成膜さ
れたことにより、レジスト開口部４の径は小さくなる。
この後、例えばＲＩＥ装置を用いて、下記の条件にて異
方性エッチングを行うことにより、レジストパターニン
グした当初の開口部４の径より、更に微細な接続孔（コ
ンタクト）孔７を形成することが可能となる（図３参
照）。
れたことにより、レジスト開口部４の径は小さくなる。
この後、例えばＲＩＥ装置を用いて、下記の条件にて異
方性エッチングを行うことにより、レジストパターニン
グした当初の開口部４の径より、更に微細な接続孔（コ
ンタクト）孔７を形成することが可能となる（図３参
照）。
【００３２】ガ ス ：ＣＨＦ3 ／ＣＦ4 ／Ａｒ＝５０
／２０／４００ｓｃｃｍ 圧 力 ：３０Ｐａ（２２５ｍＴｏｒｒ） ＲＦ出力：１０００Ｗ
／２０／４００ｓｃｃｍ 圧 力 ：３０Ｐａ（２２５ｍＴｏｒｒ） ＲＦ出力：１０００Ｗ
【００３３】実施例２ 本実施例では、レジストの側壁にのみ堆積物を付着させ
るようにした。特にここでは、堆積時の出力を制御する
ことにより、レジストの側壁にのみ堆積物を付着させ
た。
るようにした。特にここでは、堆積時の出力を制御する
ことにより、レジストの側壁にのみ堆積物を付着させ
た。
【００３４】すなわち本実施例は、堆積時の出力を制御
することにより、レジストの側壁にのみ堆積物を付着さ
せるフォトリソグラフィ工程を備えた半導体装置の製造
方法として、本発明を具体化したものである。
することにより、レジストの側壁にのみ堆積物を付着さ
せるフォトリソグラフィ工程を備えた半導体装置の製造
方法として、本発明を具体化したものである。
【００３５】ここでは、ＲＦ出力を５００Ｗ（実施例１
では２００Ｗ）とすることにより、レジストの側壁にの
み、堆積物を付着させる構成にした。
では２００Ｗ）とすることにより、レジストの側壁にの
み、堆積物を付着させる構成にした。
【００３６】あるいは、ＲＦ出力を１０００Ｗ程度の高
出力にしても、同様のレジスト側壁にのみへの堆積物の
成膜を実現できる。
出力にしても、同様のレジスト側壁にのみへの堆積物の
成膜を実現できる。
【００３７】実施例３，４ 実施例１，２について、二酸化珪素（ＳｉＯ2 ）に代え
てシリコンナイトライド（Ｓｉ3 Ｎ4 ）を絶縁膜層２と
して形成して、その他は同様に実施した。これにより、
実施例１，２と同様の結果を得ることができた。
てシリコンナイトライド（Ｓｉ3 Ｎ4 ）を絶縁膜層２と
して形成して、その他は同様に実施した。これにより、
実施例１，２と同様の結果を得ることができた。
【発明の効果】本発明によれば、半導体装置の微細な加
工が要せられる場合、例えば、加工の対象となる半導体
集積回路パターンの最小寸法が従来の光リソグラフィ技
術で用いられてきた光の波長より短くなった場合におい
ても、かかる微細な加工を必ずしもより高度なリソグラ
フィ技術などを用いる必要なく、簡易な構成で実現する
ことができた。
工が要せられる場合、例えば、加工の対象となる半導体
集積回路パターンの最小寸法が従来の光リソグラフィ技
術で用いられてきた光の波長より短くなった場合におい
ても、かかる微細な加工を必ずしもより高度なリソグラ
フィ技術などを用いる必要なく、簡易な構成で実現する
ことができた。
【図１】 実施例１の工程を順に断面図で示すものであ
る（１）。
る（１）。
【図２】 実施例１の工程を順に断面図で示すものであ
る（２）。
る（２）。
【図３】 実施例１の工程を順に断面図で示すものであ
る（３）。
る（３）。
【図４】 従来例の工程を順に断面図で示すものである
（１）。
（１）。
【図５】 従来例の工程を順に断面図で示すものである
（２）。
（２）。
１ 半導体基板（シリコンウェーハ） ２ 被加工下地（絶縁膜） ３ レジスト ４ レジストの開口部 ５ 接続孔（コンタクトホール） ６ 堆積物 ７ 接続孔（コンタクトホール）
Claims (9)
- 【請求項１】被加工下地上にパターン状にレジストを形
成し、該パターン状のレジストをマスクとして下地の加
工を行う工程を有する半導体装置の製造方法において、 前記レジストには堆積物が付着し、前記下地には堆積物
が付着しないガス系を用いて堆積を行う工程を含むこと
を特徴とする半導体装置の製造方法。 - 【請求項２】前記被加工下地が絶縁膜である請求項１に
記載の半導体装置の製造方法。 - 【請求項３】前記被加工下地がシリコンの酸化物または
窒化物である請求項２に記載の半導体装置の製造方法。 - 【請求項４】前記ガス系が少なくとも炭素とフッ素とを
構成元素とするガス種を含むものである請求項１に記載
の半導体装置の製造方法。 - 【請求項５】堆積時の雰囲気圧力を制御することにより
選択的に付着を行わせることを特徴とする請求項４に記
載の半導体装置の製造方法。 - 【請求項６】堆積時の出力を制御することにより、レジ
ストの側壁にのみ堆積物を付着させることを特徴とする
請求項１に記載の半導体装置の製造方法。 - 【請求項７】シリコン酸化物またはシリコン窒化物上に
パターン状にレジストを形成し、該パターン状のレジス
トをマスクとして下地シリコン酸化物またはシリコン窒
化物の加工を行う工程を有する半導体装置の製造方法に
おいて、 前記レジストには堆積物が付着し、前記下地シリコン酸
化物またはシリコン窒化物には堆積物が付着しない圧力
下で少なくとも炭素とフッ素とを構成元素とするガス種
を用いて堆積を行う工程を含むことを特徴とする半導体
装置の製造方法。 - 【請求項８】堆積時の雰囲気圧力を制御することにより
選択的に付着を行わせることを特徴とする請求項７に記
載の半導体装置の製造方法。 - 【請求項９】堆積時の出力を制御することにより、レジ
ストの側壁にのみ堆積物を付着させることを特徴とする
請求項７に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04058195A JP3685832B2 (ja) | 1995-02-28 | 1995-02-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04058195A JP3685832B2 (ja) | 1995-02-28 | 1995-02-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08236506A true JPH08236506A (ja) | 1996-09-13 |
| JP3685832B2 JP3685832B2 (ja) | 2005-08-24 |
Family
ID=12584465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04058195A Expired - Fee Related JP3685832B2 (ja) | 1995-02-28 | 1995-02-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3685832B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006514783A (ja) * | 2002-10-11 | 2006-05-11 | ラム リサーチ コーポレーション | プラズマエッチングのパフォーマンスを改善する方法 |
| JP2006209128A (ja) * | 2005-01-27 | 2006-08-10 | Applied Materials Inc | 保護マスクを使用したホトマスクプラズマエッチング方法 |
| JP2007503720A (ja) * | 2003-08-26 | 2007-02-22 | ラム リサーチ コーポレーション | フィーチャ微小寸法の低減 |
| JP2010506428A (ja) * | 2006-10-10 | 2010-02-25 | ラム リサーチ コーポレーション | フッ素除去プロセス |
| US8642136B2 (en) | 2008-10-08 | 2014-02-04 | Tokyo Electron Limited | Substrate processing method and substrate processing apparatus for performing a deposition process and calculating a termination time of the deposition process |
-
1995
- 1995-02-28 JP JP04058195A patent/JP3685832B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006514783A (ja) * | 2002-10-11 | 2006-05-11 | ラム リサーチ コーポレーション | プラズマエッチングのパフォーマンスを改善する方法 |
| JP2007503720A (ja) * | 2003-08-26 | 2007-02-22 | ラム リサーチ コーポレーション | フィーチャ微小寸法の低減 |
| JP4886513B2 (ja) * | 2003-08-26 | 2012-02-29 | ラム リサーチ コーポレーション | フィーチャ微小寸法の低減 |
| JP2006209128A (ja) * | 2005-01-27 | 2006-08-10 | Applied Materials Inc | 保護マスクを使用したホトマスクプラズマエッチング方法 |
| JP2010506428A (ja) * | 2006-10-10 | 2010-02-25 | ラム リサーチ コーポレーション | フッ素除去プロセス |
| US8642136B2 (en) | 2008-10-08 | 2014-02-04 | Tokyo Electron Limited | Substrate processing method and substrate processing apparatus for performing a deposition process and calculating a termination time of the deposition process |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3685832B2 (ja) | 2005-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7078351B2 (en) | Photoresist intensive patterning and processing | |
| US6514672B2 (en) | Dry development process for a bi-layer resist system | |
| US6720132B2 (en) | Bi-layer photoresist dry development and reactive ion etch method | |
| US7067235B2 (en) | Bi-layer photoresist dry development and reactive ion etch method | |
| US6949460B2 (en) | Line edge roughness reduction for trench etch | |
| US7067435B2 (en) | Method for etch-stop layer etching during damascene dielectric etching with low polymerization | |
| KR20090080499A (ko) | 기판 처리 방법 | |
| US6787455B2 (en) | Bi-layer photoresist method for forming high resolution semiconductor features | |
| JPH04251925A (ja) | 半導体装置の製造方法 | |
| JP3685832B2 (ja) | 半導体装置の製造方法 | |
| US6291360B1 (en) | Method of etching a layer | |
| US6296988B1 (en) | Method for forming a mental wiring pattern on a semiconductor device | |
| US20020094693A1 (en) | Method for fabricating an ultra small opening | |
| JP2001230233A (ja) | 半導体装置の製造方法 | |
| US20070161255A1 (en) | Method for etching with hardmask | |
| JP3250240B2 (ja) | 半導体装置の製造方法 | |
| JPH11186230A (ja) | 半導体装置の製造方法 | |
| JPH10303183A (ja) | パターンの形成方法 | |
| KR100752172B1 (ko) | 콘택홀 형성 방법 | |
| KR19990065142A (ko) | 실리콘을 포함하는 물질층의 버티컬 프로파일 패턴 형성 방법 | |
| KR20010060984A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR100487415B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR0172856B1 (ko) | 미세패턴 형성방법 | |
| JP2003031486A (ja) | 微細レジストパターンの形成方法 | |
| JPH10214773A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050331 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050601 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080610 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100513 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100513 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |