JPH08236593A - 半導体基板上における配線状態の評価方法 - Google Patents
半導体基板上における配線状態の評価方法Info
- Publication number
- JPH08236593A JPH08236593A JP4146495A JP4146495A JPH08236593A JP H08236593 A JPH08236593 A JP H08236593A JP 4146495 A JP4146495 A JP 4146495A JP 4146495 A JP4146495 A JP 4146495A JP H08236593 A JPH08236593 A JP H08236593A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- wiring
- simulated
- semiconductor substrate
- standard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000011156 evaluation Methods 0.000 claims description 20
- 238000004088 simulation Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000013024 troubleshooting Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 迅速、かつ的確な配線状態の評価が可能な半
導体基板上における配線状態の評価方法を提供する。 【構成】 同一基板上に標準模擬配線パターン１４と模
擬配線パターン１２を作製し、標準模擬配線パターン１
４の電気抵抗値と模擬配線パターン１２との電気抵抗値
とをそれぞれ求め、前記標準模擬配線パターン１４の電
気抵抗値と前記模擬配線パターン１２との電気抵抗値と
を比較し、定量化し、配線の形状、例えば、パターン細
り１３の程度を評価する。
導体基板上における配線状態の評価方法を提供する。 【構成】 同一基板上に標準模擬配線パターン１４と模
擬配線パターン１２を作製し、標準模擬配線パターン１
４の電気抵抗値と模擬配線パターン１２との電気抵抗値
とをそれぞれ求め、前記標準模擬配線パターン１４の電
気抵抗値と前記模擬配線パターン１２との電気抵抗値と
を比較し、定量化し、配線の形状、例えば、パターン細
り１３の程度を評価する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子における配
線パターン形状の評価方法及び下地段差構造の平坦度の
評価方法に関するものである。
線パターン形状の評価方法及び下地段差構造の平坦度の
評価方法に関するものである。
【０００２】
【従来の技術】従来の配線パターン形状の良否の評価
は、光学顕微鏡や電子顕微鏡及び欠陥検査機による直接
観察によっていた。また、従来の下地段差構造の平坦度
評価方法は、断面形状を直接観察したり、段差部に針や
レーザー、電子ビームを直接当てて高さを測定する方法
であった。
は、光学顕微鏡や電子顕微鏡及び欠陥検査機による直接
観察によっていた。また、従来の下地段差構造の平坦度
評価方法は、断面形状を直接観察したり、段差部に針や
レーザー、電子ビームを直接当てて高さを測定する方法
であった。
【０００３】
【発明が解決しようとする課題】しかしながら、以上述
べた従来のいずれの評価方法であっても、評価時間が多
大であり、サンプル数の不足による評価結果の誤差成分
が大きいため、最適条件設定の信頼性が得られなかっ
た。すなわち、従来は満足なサンプル数が得られず、評
価結果の信頼性がないため、最適条件の見直し作業を繰
り返し行う必要があり、製品開発やトラブル対処の時間
と工数が大きかった。
べた従来のいずれの評価方法であっても、評価時間が多
大であり、サンプル数の不足による評価結果の誤差成分
が大きいため、最適条件設定の信頼性が得られなかっ
た。すなわち、従来は満足なサンプル数が得られず、評
価結果の信頼性がないため、最適条件の見直し作業を繰
り返し行う必要があり、製品開発やトラブル対処の時間
と工数が大きかった。
【０００４】また、従来のパターン形状の評価方法は、
形状の直接評価であり、下地の組み合わせ等により、複
雑に変化する形状の良否判定において、定量的判断基準
の設定が困難であった。本発明は、以上述べた評価結果
の信頼性が低いことと、定量的判断基準の設定が困難で
あるという問題点を除去するため、同一基板上に標準パ
ターンと模擬パターンを作製し、標準パターンの電気抵
抗値と模擬パターンとの電気抵抗値とをそれぞれ求め、
前記標準パターンの電気抵抗値と前記模擬パターンとの
電気抵抗値とを比較し、定量化することにより、迅速、
かつ的確な配線状態の評価が可能な半導体基板上におけ
る配線状態の評価方法を提供することを目的とする。
形状の直接評価であり、下地の組み合わせ等により、複
雑に変化する形状の良否判定において、定量的判断基準
の設定が困難であった。本発明は、以上述べた評価結果
の信頼性が低いことと、定量的判断基準の設定が困難で
あるという問題点を除去するため、同一基板上に標準パ
ターンと模擬パターンを作製し、標準パターンの電気抵
抗値と模擬パターンとの電気抵抗値とをそれぞれ求め、
前記標準パターンの電気抵抗値と前記模擬パターンとの
電気抵抗値とを比較し、定量化することにより、迅速、
かつ的確な配線状態の評価が可能な半導体基板上におけ
る配線状態の評価方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するために、半導体基板上における配線状態の評価方
法において、 （１）同一基板上に標準パターンと模擬パターンを作製
し、標準パターンの電気抵抗値と模擬パターンとの電気
抵抗値とをそれぞれ求め、前記標準パターンの電気抵抗
値と前記模擬パターンとの電気抵抗値とを比較し、定量
化するようにしたものである。
成するために、半導体基板上における配線状態の評価方
法において、 （１）同一基板上に標準パターンと模擬パターンを作製
し、標準パターンの電気抵抗値と模擬パターンとの電気
抵抗値とをそれぞれ求め、前記標準パターンの電気抵抗
値と前記模擬パターンとの電気抵抗値とを比較し、定量
化するようにしたものである。
【０００６】（２）上記（１）記載の半導体基板上にお
ける配線状態の評価方法において、前記標準パターンは
下地段差を有しない配線パターンであり、前記模擬パタ
ーンは下地段差模擬パターン上に形成される配線パター
ンであり、該配線パターンの形状を評価するようにした
ものである。 （３）上記（１）記載の半導体基板上における配線状態
の評価方法において、前記標準パターンは下地段差を有
しない配線パターンであり、前記模擬パターンは下地段
差配線パターンであり、下地の平坦度を評価するように
したものである。
ける配線状態の評価方法において、前記標準パターンは
下地段差を有しない配線パターンであり、前記模擬パタ
ーンは下地段差模擬パターン上に形成される配線パター
ンであり、該配線パターンの形状を評価するようにした
ものである。 （３）上記（１）記載の半導体基板上における配線状態
の評価方法において、前記標準パターンは下地段差を有
しない配線パターンであり、前記模擬パターンは下地段
差配線パターンであり、下地の平坦度を評価するように
したものである。
【０００７】
【作用】本発明によれば、上記したように、同一基板上
に標準パターンと模擬パターンを作製し、標準パターン
の電気抵抗値と模擬パターンとの電気抵抗値とをそれぞ
れ求め、前記標準パターンの電気抵抗値と前記模擬パタ
ーンとの電気抵抗値とを比較し、定量化し、配線の形
状、例えば、細りの程度を評価する。
に標準パターンと模擬パターンを作製し、標準パターン
の電気抵抗値と模擬パターンとの電気抵抗値とをそれぞ
れ求め、前記標準パターンの電気抵抗値と前記模擬パタ
ーンとの電気抵抗値とを比較し、定量化し、配線の形
状、例えば、細りの程度を評価する。
【０００８】また、下地段差上の配線パターンの評価方
法において、下地段差がない理想状態での標準配線パタ
ーンと実際の模擬配線パターンを同一基板上に複数作製
し、その相対的な抵抗値を比較評価することにより、パ
ターン形状の複雑な変化を観察によらず電気抵抗によ
り、定量化するようにしたものである。更に、同一基板
上に必要十分な模擬パターンを作製し、電気的特性を測
定機で測定するという簡便な手法を用いることで、評価
時間の短縮とデータ解析の信頼性を向上させることを可
能としたものである。
法において、下地段差がない理想状態での標準配線パタ
ーンと実際の模擬配線パターンを同一基板上に複数作製
し、その相対的な抵抗値を比較評価することにより、パ
ターン形状の複雑な変化を観察によらず電気抵抗によ
り、定量化するようにしたものである。更に、同一基板
上に必要十分な模擬パターンを作製し、電気的特性を測
定機で測定するという簡便な手法を用いることで、評価
時間の短縮とデータ解析の信頼性を向上させることを可
能としたものである。
【０００９】
【実施例】以下、本発明の実施例について図を参照しな
がら詳細に説明する。 （Ａ）まず、配線パターン細りの評価方法について説明
する。図１は本発明の第１実施例を示す半導体基板上に
おける配線状態の評価を行う対象となる配線を示す図で
あり、図１（ａ）はその模擬段差パターンの平面図、図
１（ｂ）は標準模擬配線パターンの平面図である。
がら詳細に説明する。 （Ａ）まず、配線パターン細りの評価方法について説明
する。図１は本発明の第１実施例を示す半導体基板上に
おける配線状態の評価を行う対象となる配線を示す図で
あり、図１（ａ）はその模擬段差パターンの平面図、図
１（ｂ）は標準模擬配線パターンの平面図である。
【００１０】半導体製造フローと設計基準に基づいて、
図１に示すように、酸化膜、ポリシリコン、ポリサイ
ド、配線メタル等または、その組み合わせによって構成
された模擬段差パターン１１を作製する。段差横及び段
差上に形成された模擬配線パターン１２の抵抗値ＲA と
同一基板１０上の平坦部に形成されたマスク上同じ大き
さ、形の標準模擬配線パターン１４の抵抗値ＲB との比
較において、パターン細り１３がある部分の抵抗値ＲA2
は、標準模擬配線パターン１４の同一箇所の抵抗値ＲB2
に対して、パターン細り１３の部分の断面積の変化に応
じて、既知の断面積Ｓと配線長ｌと抵抗値の関係式は以
下のようになる。
図１に示すように、酸化膜、ポリシリコン、ポリサイ
ド、配線メタル等または、その組み合わせによって構成
された模擬段差パターン１１を作製する。段差横及び段
差上に形成された模擬配線パターン１２の抵抗値ＲA と
同一基板１０上の平坦部に形成されたマスク上同じ大き
さ、形の標準模擬配線パターン１４の抵抗値ＲB との比
較において、パターン細り１３がある部分の抵抗値ＲA2
は、標準模擬配線パターン１４の同一箇所の抵抗値ＲB2
に対して、パターン細り１３の部分の断面積の変化に応
じて、既知の断面積Ｓと配線長ｌと抵抗値の関係式は以
下のようになる。
【００１１】 抵抗値Ｒ＝ρ・ｌ／Ｓ （ρ：比抵抗、ｌ：配線長、Ｓ：断面積） …（１） この（１）式より、ＲA2＞ＲB2となるため、ＲA ＞ＲB
となる。従って、パターン細り１３の形状が複雑に変化
しても、抵抗値ＲA 、ＲB を測定し、比較することで、
パターン細りの程度を定量化することが可能となる。ま
た、電気抵抗値の測定は、簡便なため、短時間で必要十
分なデータが収集可能であり、評価結果の信頼性を向上
させることができる。
となる。従って、パターン細り１３の形状が複雑に変化
しても、抵抗値ＲA 、ＲB を測定し、比較することで、
パターン細りの程度を定量化することが可能となる。ま
た、電気抵抗値の測定は、簡便なため、短時間で必要十
分なデータが収集可能であり、評価結果の信頼性を向上
させることができる。
【００１２】図２は本発明の第１実施例を示す半導体基
板上における配線状態の評価を行う対象となる配線の概
略測定回路例図である。この図において、模擬配線パタ
ーン１２のパッド１５と標準模擬配線パターン１４のパ
ッド１７には同一の定電流ＩT を印加し、模擬配線パタ
ーン１２のパッド１６と標準模擬配線パターン１４のパ
ッド１８はともに接地する。そして、模擬配線パターン
１２のパッド１５と標準模擬配線パターン１４のパッド
１７はそれぞれコンパレータ１９に接続する。つまり、
標準模擬配線パターン１４のパッド１７の電位を基準電
圧として、模擬配線パターン１２のパッド１５の電位を
比較することにより、電気抵抗が高いと電圧降下が大き
くなるので、その接地間の電位を検出することにより、
半導体基板上における配線状態の評価、ここでは、模擬
配線パターン１２の細りの状態の評価を行うことができ
る。
板上における配線状態の評価を行う対象となる配線の概
略測定回路例図である。この図において、模擬配線パタ
ーン１２のパッド１５と標準模擬配線パターン１４のパ
ッド１７には同一の定電流ＩT を印加し、模擬配線パタ
ーン１２のパッド１６と標準模擬配線パターン１４のパ
ッド１８はともに接地する。そして、模擬配線パターン
１２のパッド１５と標準模擬配線パターン１４のパッド
１７はそれぞれコンパレータ１９に接続する。つまり、
標準模擬配線パターン１４のパッド１７の電位を基準電
圧として、模擬配線パターン１２のパッド１５の電位を
比較することにより、電気抵抗が高いと電圧降下が大き
くなるので、その接地間の電位を検出することにより、
半導体基板上における配線状態の評価、ここでは、模擬
配線パターン１２の細りの状態の評価を行うことができ
る。
【００１３】（Ｂ）次に、下地段差の評価方法について
説明する。図３は本発明の第２実施例を示す半導体基板
上における段差形状の評価を行う対象となる配線を示す
図であり、図３（ａ）はその模擬段差パターンの平面
図、図３（ｂ）は図３（ａ）のＡ−Ａ線断面図、図３
（ｃ）は標準模擬配線パターンの平面図である。
説明する。図３は本発明の第２実施例を示す半導体基板
上における段差形状の評価を行う対象となる配線を示す
図であり、図３（ａ）はその模擬段差パターンの平面
図、図３（ｂ）は図３（ａ）のＡ−Ａ線断面図、図３
（ｃ）は標準模擬配線パターンの平面図である。
【００１４】半導体製造フローと設計基準に基づいて、
図３に示すように、酸化膜、ポリシリコン、ポリサイ
ド、配線メタルなどまたは、その組み合わせによって構
成された模擬段差パターン２１を作製し、その上に層間
膜２２を形成する。さらに、その上に形成された模擬配
線パターン２３の抵抗値ＲA ′と同一基板２０上の平坦
部に形成されたマスク上同一寸法、同一形状の標準模擬
配線パターン２５の抵抗値ＲB ′との比較において、模
擬段差パターン２１上の模擬配線パターン２３の配線長
ｌA は、標準模擬配線パターン２５の配線長ｌB に対し
て段差の程度に応じて、長くなる。
図３に示すように、酸化膜、ポリシリコン、ポリサイ
ド、配線メタルなどまたは、その組み合わせによって構
成された模擬段差パターン２１を作製し、その上に層間
膜２２を形成する。さらに、その上に形成された模擬配
線パターン２３の抵抗値ＲA ′と同一基板２０上の平坦
部に形成されたマスク上同一寸法、同一形状の標準模擬
配線パターン２５の抵抗値ＲB ′との比較において、模
擬段差パターン２１上の模擬配線パターン２３の配線長
ｌA は、標準模擬配線パターン２５の配線長ｌB に対し
て段差の程度に応じて、長くなる。
【００１５】従って、（１）式よりＲA ′＞ＲB ′とな
る。従って、段差形状を断面観察による破壊試験等を用
いずに、電気抵抗を測定することで簡便に必要十分なデ
ータ収拾が可能なため、評価結果の信頼性を向上させる
ことができる。なお、本発明は上記実施例に限定される
ものではなく、本発明の趣旨に基づき種々の変形が可能
であり、それらを本発明の範囲から排除するものではな
い。
る。従って、段差形状を断面観察による破壊試験等を用
いずに、電気抵抗を測定することで簡便に必要十分なデ
ータ収拾が可能なため、評価結果の信頼性を向上させる
ことができる。なお、本発明は上記実施例に限定される
ものではなく、本発明の趣旨に基づき種々の変形が可能
であり、それらを本発明の範囲から排除するものではな
い。
【００１６】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （１）配線パターン細りや、下地段差形状の評価を同一
基板上に形成される標準模擬配線パターンとの電気抵抗
値により比較するようにしたので、複雑に変化するパタ
ーン細りの程度を定量化できる。また、段差評価を同様
にして評価を非破壊の状態で可能にすることができる。
よれば、以下のような効果を奏することができる。 （１）配線パターン細りや、下地段差形状の評価を同一
基板上に形成される標準模擬配線パターンとの電気抵抗
値により比較するようにしたので、複雑に変化するパタ
ーン細りの程度を定量化できる。また、段差評価を同様
にして評価を非破壊の状態で可能にすることができる。
【００１７】更に、電気測定という簡便な方法を用いる
ため、必要十分なデータ収集が可能となり、評価結果の
信頼性を向上させることができる。 （２）また、実際の抵抗値を測定することは、回路設計
段階でのパラメータにも転用できるため、その利用的効
果は著大である。
ため、必要十分なデータ収集が可能となり、評価結果の
信頼性を向上させることができる。 （２）また、実際の抵抗値を測定することは、回路設計
段階でのパラメータにも転用できるため、その利用的効
果は著大である。
【図１】本発明の第１実施例を示す半導体基板上におけ
る配線状態の評価を行う対象となる配線を示す図であ
る。
る配線状態の評価を行う対象となる配線を示す図であ
る。
【図２】本発明の第１実施例を示す半導体基板上におけ
る配線状態の評価を行う対象となる配線の概略測定回路
例図である。
る配線状態の評価を行う対象となる配線の概略測定回路
例図である。
【図３】本発明の第２実施例を示す半導体基板上におけ
る段差形状の評価を行う対象となる配線を示す図であ
る。
る段差形状の評価を行う対象となる配線を示す図であ
る。
１０，２０ 同一基板 １１，２１ 模擬段差パターン １２，２３ 模擬配線パターン １３ パターン細り １４，２５ 標準模擬配線パターン １５，１６，１７，１８ パッド １９ コンパレータ ２２ 層間膜
Claims (3)
- 【請求項１】（ａ）同一基板上に標準パターンと模擬パ
ターンを作製し、（ｂ）前記標準パターンの電気抵抗値
と前記模擬パターンとの電気抵抗値とをそれぞれ求め、
（ｃ）前記標準パターンの電気抵抗値と前記模擬パター
ンとの電気抵抗値とを比較し、定量化することを特徴と
する半導体基板上における配線状態の評価方法。 - 【請求項２】 請求項１記載の半導体基板上における配
線状態の評価方法において、前記標準パターンは下地段
差を有しない配線パターンであり、前記模擬パターンは
下地段差模擬パターン上に形成される配線パターンであ
り、該配線パターンの形状を評価することを特徴とする
半導体基板上における配線状態の評価方法。 - 【請求項３】 請求項１記載の半導体基板上における配
線状態の評価方法において、前記標準パターンは下地段
差を有しない配線パターンであり、前記模擬パターンは
下地段差配線パターンであり、下地の平坦度を評価する
ことを特徴とする半導体基板上における配線状態の評価
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4146495A JPH08236593A (ja) | 1995-03-01 | 1995-03-01 | 半導体基板上における配線状態の評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4146495A JPH08236593A (ja) | 1995-03-01 | 1995-03-01 | 半導体基板上における配線状態の評価方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08236593A true JPH08236593A (ja) | 1996-09-13 |
Family
ID=12609106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4146495A Withdrawn JPH08236593A (ja) | 1995-03-01 | 1995-03-01 | 半導体基板上における配線状態の評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08236593A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002286780A (ja) * | 2001-03-23 | 2002-10-03 | Nippon Sheet Glass Co Ltd | 金属配線の検査方法および検査に適した半導体デバイスの構造 |
-
1995
- 1995-03-01 JP JP4146495A patent/JPH08236593A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002286780A (ja) * | 2001-03-23 | 2002-10-03 | Nippon Sheet Glass Co Ltd | 金属配線の検査方法および検査に適した半導体デバイスの構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3877952B2 (ja) | デバイス検査装置および検査方法 | |
| US7739065B1 (en) | Inspection plan optimization based on layout attributes and process variance | |
| US5627624A (en) | Integrated circuit test reticle and alignment mark optimization method | |
| CN110783214B (zh) | 晶片级测试方法及其测试结构 | |
| US6031246A (en) | Method of producing semiconductor devices and method of evaluating the same | |
| JP2002083849A (ja) | 半導体デバイス検査装置 | |
| CN100465612C (zh) | 缺陷检测方法 | |
| CN110838479A (zh) | 测试结构、失效分析定位方法及失效分析方法 | |
| TW201712774A (zh) | 診斷半導體晶圓之方法以及系統 | |
| JP2001118890A (ja) | プローブカード解析及びスクラブマーク解析データを最適化するための方法 | |
| US7715997B2 (en) | Intelligent inspection based on test chip probe failure maps | |
| JP3353051B2 (ja) | 集積回路構造の線幅測定 | |
| JPH09115972A (ja) | 半導体素子の試験用アレー及び試験方法 | |
| JP2007294521A (ja) | パターン合わせずれ計測方法およびプログラム | |
| CN115707981A (zh) | 器件电学性能的测试方法 | |
| JP4290316B2 (ja) | 配線ショート箇所の検査方法及び検査装置 | |
| CN1321445C (zh) | 缺陷原因分析的方法 | |
| JPH1126343A (ja) | 半導体装置及びそのマスク位置合わせズレ寸法測定方法 | |
| US6207575B1 (en) | Local interconnect etch characterization using AFM | |
| JP2894078B2 (ja) | 集積回路装置の故障解析装置及び故障解析方法 | |
| JPS6041726Y2 (ja) | 半導体集積回路装置 | |
| US7924042B2 (en) | Semiconductor device, and design method, inspection method, and design program therefor | |
| JP2005277247A (ja) | 処理装置、表示方法および表示プログラム | |
| WO2006120722A1 (ja) | 半導体デバイスの製造方法 | |
| JP2745556B2 (ja) | 半導体装置の故障解析方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020507 |