JPH08236614A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH08236614A
JPH08236614A JP3843595A JP3843595A JPH08236614A JP H08236614 A JPH08236614 A JP H08236614A JP 3843595 A JP3843595 A JP 3843595A JP 3843595 A JP3843595 A JP 3843595A JP H08236614 A JPH08236614 A JP H08236614A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
impurities
groove
layer
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3843595A
Other languages
English (en)
Inventor
Yasushi Okayama
靖 岡山
Hitoshi Yamaguchi
仁 山口
Keimei Himi
啓明 氷見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP3843595A priority Critical patent/JPH08236614A/ja
Publication of JPH08236614A publication Critical patent/JPH08236614A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】 【目的】素子分離のために溝内を多結晶シリコンで埋め
込む際に、多結晶シリコンと不純物の導入とを交互に行
うことでシート抵抗の低い多結晶シリコンを安定して形
成することができ、かつ多結晶シリコンの形成時間を短
縮できる。 【構成】基板10をエッチングして溝11を形成した
後、全面に絶縁膜12を堆積する。次に、全面に多結晶
シリコン層13を堆積形成し、続いて全面に不純物を含
むガラス層14を堆積形成する。次に全面に多結晶シリ
コン層15を堆積形成して、溝11の埋め込みを完了す
る。この後、熱処理工程により、不純物を含むガラス層
14から不純物を拡散させて、溝に埋め込まれた多結晶
シリコン層全体のシート抵抗を低下させる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置、特に半導
体集積回路装置における個々の素子間を分離するための
埋め込み型素子分離溝の形成方法を改良した半導体装置
の製造方法に関する。
【0002】
【従来の技術】半導体集積回路装置において、素子間を
分離する方法として種々のものが提案されており、従来
では例えば図6に示すような方法が良く知られている。
この方法は、図6(a)に示すように、シリコン半導体
基板30に溝31を形成した後、図6(b)に示すよう
に、溝内壁に絶縁膜32を堆積させ、さらに、図6
(c)に示すように、溝内部を埋め込み部材33で埋設
して表面を平坦化するものである。ここで、上記埋め込
み部材33としてはシリコン半導体基板の熱膨脹係数を
考慮して多結晶シリコンが多く用いられている。
【0003】また、埋め込み部材に多結晶シリコンを用
いる例として、特開平2−126650号公報に開示さ
れた方法が知られている。さらに、埋め込み部材の多結
晶シリコンのシート抵抗を下げてシールド層として用
い、溝によって分離された素子間の電気的干渉を低減さ
せる方法も提案されている。
【0004】また、埋め込み部材である多結晶シリコン
のシート抵抗を下げるためには、不純物が添加された多
結晶シリコンを堆積させることが良く行われている。こ
の方法では、シート抵抗の低い多結晶シリコンを埋め込
み部材として用いることができるので、埋め込み部材を
そのままシールド層として用いることが可能である。し
かし、不純物が添加された多結晶シリコンの堆積レート
は、不純物が添加されていない通常の多結晶シリコンの
堆積レートと比べて小さく、実際に溝を埋め込むには多
くの時間が必要になるという問題が生じる。
【0005】また、不純物が添加された多結晶シリコン
をシールド層として用いる場合、そのシート抵抗の制御
が難しく、実際にシールド層を安定に形成するには困難
さが伴うという問題が生じる。
【0006】さらに、埋め込み部材である多結晶シリコ
ンのシート抵抗を下げるための別の方法として、溝に埋
め込んだ多結晶シリコンの上部からイオン注入を行うも
のがある。しかし、この方法では、溝が深い場合、例え
ば深さ10μmをこえるような場合、多結晶シリコンの
シート抵抗を均一に下げるためには、不純物を溝の深さ
だけ拡散させなければならない。この拡散に要する熱処
理時間Tは、拡散係数Dと拡散深さXjに対して T(hour)=Xj(μm)/D(μm2 ・hour
-1) の関係があり、一義的に決定される。
【0007】通常、シリコン半導体基板で用いられる不
純物として最も拡散が速いリンにおいて、拡散温度11
50℃で拡散係数は10-2〜10-1(μm2 ・hour
-1)なので、拡散深さ10μmを得るには平均温度11
50℃で10時間から100時間の熱処理が必要とな
る。従って、この方法においても、シート抵抗が均一に
低い多結晶シリコンを形成するのに多くの時間を必要と
するという問題が生じる。
【0008】
【発明が解決しようとする課題】このように、低シート
抵抗の多結晶シリコンを溝内に埋め込んで素子分離を行
い、シールド層として用いる場合に、従来方法では、シ
ールド層を安定に形成するのは困難であり、また、シー
ト抵抗が均一に低い多結晶シリコンを形成するのに多く
の時間が必要になるという問題がある。
【0009】本発明は上記問題点に鑑みてなされたもの
であり、その目的は、素子分離のために溝内を多結晶シ
リコンで埋め込む際に、多結晶シリコンと不純物の導入
とを交互に行うことで、シート抵抗の低い多結晶シリコ
ンを安定して形成することができ、かつこの多結晶シリ
コンの形成時間を短縮できる半導体装置の製造方法を提
供することにある。
【0010】
【課題を解決するための手段】請求項1に係る発明は、
半導体基板を選択的に除去してこの基板に溝を形成する
工程と、この溝の内面を含む上記基板上に絶縁膜を形成
する工程と、多結晶シリコンの堆積と不純物の導入を交
互に行うことにより上記溝を埋め込む工程と、熱処理に
より上記不純物を上記多結晶シリコンに拡散させる工程
とを具備したことを特徴とする。
【0011】請求項2に係る発明は、前記の不純物の導
入が、不純物を含むガラス層を形成してそれを拡散源と
する固相拡散によって行われることを特徴とする。請求
項3に係る発明は、前記の不純物の導入が、不純物をガ
スとして流す気相拡散によって行われることを特徴とす
る。
【0012】請求項4に係る発明は、前記の不純物の導
入が、イオン注入によって行われることを特徴とする。
請求項5に係る発明は、前記の不純物の導入が、不純物
が添加された多結晶シリコンの堆積によって行われるこ
とを特徴とする。
【0013】
【作用】請求項1に係る発明は、溝が形成され、絶縁膜
が堆積された基板に対して、多結晶シリコンの堆積と不
純物の導入を交互に行って溝を埋め込んだ後に熱処理に
より不純物を多結晶シリコンに拡散させることを特徴と
している。このような方法によれば、半導体基板に半導
体素子を形成する際の熱処理により、導入された不純物
が多結晶シリコンに拡散して、多結晶シリコンのシート
抵抗が低くなる。これにより、シート抵抗の低い多結晶
シリコンをシールド層とした用い、溝によって分離され
た素子間の電気的干渉が低減される。
【0014】請求項2に係る発明は、請求項1に係る発
明における不純物の導入工程を、不純物を含むガラス層
を形成し、それを拡散源とする固相拡散によって行うこ
とにより、多結晶シリコンの低シート抵抗化が実現され
る。また、不純物の導入を不純物を含むガラス層により
行うので、不純物添加された多結晶シリコンの堆積の場
合よりも安定してシールド層を形成することができる。
さらに、多結晶シリコンの堆積レートは、不純物添加さ
れた多結晶シリコンの堆積レートよりも大きいので、溝
を埋め込む工程に費やされる時間を短縮することが可能
になる。
【0015】請求項3に係る発明は、請求項1に係る発
明における不純物の導入工程を、不純物をガスとして流
す気相拡散によって行うことにより、多結晶シリコンの
低シート抵抗化が実現される。不純物をガスとして流す
気相拡散によって行うので、不純物添加された多結晶シ
リコンの堆積よりも安定してシールド層を形成すること
ができる。さらに、多結晶シリコンの堆積レートは、不
純物添加された多結晶シリコンの堆積レートよりも大き
いので、溝を埋め込む工程に費やされる時間を短縮する
ことが可能になる。
【0016】請求項4に係る発明は、請求項1に係る発
明における不純物の導入工程を、イオン注入によって行
うことにより、多結晶シリコンの低シート抵抗化が実現
される。イオン注入によって行うので、不純物添加され
た多結晶シリコンの堆積よりも安定してシールド層を形
成することができる。さらに、多結晶シリコンの堆積レ
ートは、不純物添加された多結晶シリコンの堆積レート
よりも大きいので、溝を埋め込む工程に費やされる時間
を短縮することが可能になる。
【0017】請求項5に係る発明は、請求項1に係る発
明における不純物の導入工程を、不純物が添加された多
結晶シリコンの堆積によって行うことにより、多結晶シ
リコンの低シート抵抗化が実現される。本発明によれ
ば、多結晶シリコンの堆積と不純物が添加された多結晶
シリコンの堆積を、ガス成分の変更のみで交互に行うこ
とができるため、1つの工程で溝を埋め込むことが達成
される。従って、請求項2ないし4に係る各発明の場合
よりも溝を埋め込む工程に要する時間を短縮することが
できる。
【0018】
【実施例】以下図面を参照して本発明を実施例により説
明する。図1は本発明の第1実施例に係る半導体装置の
製造方法を工程順に示す断面図である。
【0019】まず、シリコン半導体基板10をエッチン
グしてこの基板の素子分離領域に対応した位置に溝11
を形成し、続いて熱酸化法等により上記溝11の内面を
含む基板上全面に絶縁膜12を堆積して図1(a)に示
すような断面構造を得る。次に、図1(b)に示すよう
に、例えばCVD法等により全面に多結晶シリコン層1
3を堆積形成する。このときの多結晶シリコン層13
は、溝11の埋め込みが達成されない程度の膜厚に止め
ておく。次に図1(c)に示すように、全面に不純物を
含むガラス層14を堆積形成する。この場合、ガラス層
14として例えばシリコン酸化膜が使用され、不純物と
しては例えばリン、ボロン、ヒ素等が使用される。ま
た、このガラス層14も、上記溝11の埋め込みが達成
されない程度の膜厚に止めておく。次に図1(d)に示
すように、CVD法等により全面に多結晶シリコン層1
5を堆積形成して、溝11の埋め込みを完了する。この
後は、基板表面に堆積された多結晶シリコン層、ガラス
層及び絶縁膜を、研磨やエッチング等の方法により除去
した上で、この基板の素子領域に対応した位置に半導体
素子を形成する。この半導体素子の形成工程では、基板
内に不純物を導入するための熱処理工程を含むため、こ
の熱処理工程時に、不純物を含む前記ガラス層14から
不純物が拡散し、この結果、溝に埋め込まれた多結晶シ
リコン層全体のシート抵抗が下がり、これらをシールド
層として用いることができる。
【0020】また、不純物の導入を不純物を含むガラス
層14により行うので、不純物添加された多結晶シリコ
ンの堆積の場合よりも安定してシールド層を形成するこ
とができる。さらに、多結晶シリコンの堆積レートは、
不純物添加された多結晶シリコンの堆積レートよりも大
きいので、溝を埋め込む工程に費やされる時間を大幅に
短縮することができる。
【0021】なお、この第1実施例では、2回の多結晶
シリコン層の堆積とその間のガラス層の堆積によって溝
を埋め込む場合を説明したが、1回に堆積する多結晶シ
リコン層の膜厚を薄くすることにより、多結晶シリコン
層の堆積とガラス層の堆積を複数回繰り返して行うこと
により溝を埋め込むようにしても良い。またこの場合、
多結晶シリコン層の堆積とガラス層の堆積の順序は逆で
あっても良い。
【0022】ところで、上記図1(d)は熱処理工程が
終了した後の構造を示しており、溝11内には不純物を
含むガラス層14が残っているが、このガラス層14を
残さずに除去することも可能である。
【0023】図2は第1実施例において残されたガラス
層14を除去するようにした、本発明の第2実施例に係
る半導体装置の製造方法を工程順に示す断面図である。
まず、前記第1実施例の図1(a)ないし(c)の時と
同様の方法により、シリコン半導体基板10をエッチン
グして溝11を形成した後に絶縁膜12を堆積し、続い
て、多結晶シリコン層13を堆積形成し、さらに不純物
を含むガラス層14を堆積形成して図2(a)に示すよ
うな断面構造を得る。次に、熱処理を行ってガラス層1
4に含まれる不純物を多結晶シリコン層13に拡散させ
る。次にHFエッチング等の方法でガラス層14を除去
し、図2(b)に示すような断面構造を得る。次に全面
に多結晶シリコン層を堆積形成して、図2(c)に示す
ように、溝11の埋め込みを完了する。続いて、基板表
面に堆積された多結晶シリコン層、絶縁膜を研磨やエッ
チング等の方法により除去した上で、この基板の素子領
域に対応した位置に半導体素子を形成する。そして、こ
の時の熱処理工程時に、先に堆積され、不純物を含む多
結晶シリコン層13から不純物を含まない多結晶シリコ
ン層に不純物が拡散し、この結果、溝に埋め込まれた多
結晶シリコン層15全体のシート抵抗が下がり、これら
をシールド層として用いることができる。
【0024】この実施例の場合にも、不純物の導入を不
純物を含むガラス層14により行うので、不純物添加さ
れた多結晶シリコンの堆積の場合よりも安定してシール
ド層を形成することができる。さらに、多結晶シリコン
の堆積レートは、不純物添加された多結晶シリコンの堆
積レートよりも大きいので、溝を埋め込む工程に費やさ
れる時間を大幅に短縮することができる。
【0025】また、この実施例の場合にも、多結晶シリ
コン層の堆積とガラス層の堆積を複数回繰り返して行
い、熱処理を行った後にそれぞれガラス層を除去して行
うことにより溝を埋め込むようにしても良い。
【0026】図3は本発明の第3実施例に係る半導体装
置の製造方法を工程順に示す断面図である。なお、この
第3実施例は、第1のシリコン半導体基板上に絶縁膜を
介して設けられた第2のシリコン半導体基板に対し、素
子分離用の溝を形成し、そこに多結晶シリコンを埋め込
む場合に適用されるものである。このような場合でも、
シリコン半導体基板に溝を形成する場合と全く同様の方
法で、溝に埋め込まれた多結晶シリコン層のシート抵抗
を下げることができる。
【0027】まず、第1のシリコン半導体基板20上に
第1の絶縁膜21を介して設けられた第2のシリコン半
導体基板22をエッチングして、第2のシリコン半導体
基板22の素子分離領域に対応した位置に第1の絶縁膜
21に達する溝23を形成する。続いて熱酸化法等によ
り上記溝23の内面を含む全面に第2の絶縁膜24を堆
積して図3(a)に示すような断面構造を得る。次に、
図3(b)に示すように、例えばCVD法等により全面
に多結晶シリコン層25を堆積形成する。このときの多
結晶シリコン層25は、溝23の埋め込みが達成されな
い程度の膜厚に止めておく。次に図3(c)に示すよう
に、不純物を含むガスを流すことで、上記多結晶シリコ
ン層25に対して不純物注入を行う。次に図3(d)に
示すように、CVD法等により全面に多結晶シリコン層
26を堆積形成して、溝23の埋め込みを完了する。こ
の後は、第2のシリコン半導体基板22の表面に堆積さ
れた多結晶シリコン層及び第2の絶縁膜を、研磨やエッ
チング等の方法により除去した上で、この基板の素子領
域に対応した位置に半導体素子を形成する。この半導体
素子の形成工程では、基板内に不純物を導入するための
熱処理工程を含むため、この熱処理工程時に、予め不純
物が注入された多結晶シリコン層25から、不純物を含
まない多結晶シリコン層に不純物が拡散し、この結果、
溝に埋め込まれた多結晶シリコン層26全体としてのシ
ート抵抗が下がり、これらをシールド層として用いるこ
とができる。
【0028】この実施例の場合には、不純物の導入を不
純物を含むガスを流すことで行うので、不純物添加され
た多結晶シリコンの堆積の場合よりも安定してシールド
層を形成することができる。さらに、多結晶シリコンの
堆積レートは、不純物添加された多結晶シリコンの堆積
レートよりも大きいので、溝を埋め込む工程に費やされ
る時間を大幅に短縮することができる。
【0029】なお、この第3実施例では、2回の多結晶
シリコン層の堆積によって溝を埋め込む場合を説明した
が、1回に堆積する多結晶シリコン層の膜厚を薄くする
ことにより、多結晶シリコン層の堆積と不純物注入とを
複数回繰り返して行うことにより溝を埋め込むようにし
ても良い。
【0030】図4は本発明の第4実施例に係る半導体装
置の製造方法を工程順に示す断面図である。まず、シリ
コン半導体基板10をエッチングしてこの基板の素子分
離領域に対応した位置に溝11を形成し、続いて熱酸化
法等により上記溝11の内面を含む基板上全面に絶縁膜
12を堆積して図4(a)に示すような断面構造を得
る。次に、図4(b)に示すように、例えばCVD法等
により全面に多結晶シリコン層13を堆積形成する。こ
のときの多結晶シリコン層13は、溝11の埋め込みが
達成されない程度の膜厚に止めておく。次に上記多結晶
シリコン層13に対してイオン注入により不純物の導入
を行う。この時、溝内にできるだけ均一に不純物が導入
されるように、図4(c)に示すように、基板表面に対
するイオン注入角度を調整する。この時のイオン源、イ
オンの加速電圧及びトーズ量は適宜決定される。次に図
4(d)に示すように、CVD法等により全面に多結晶
シリコン層を堆積形成して、溝11の埋め込みを完了す
る。この後は、基板表面に堆積された多結晶シリコン層
と絶縁膜12を、研磨やエッチング等の方法により除去
した上で、基板の素子領域に対応した位置に半導体素子
を形成する。この半導体素子の形成工程では、基板内に
不純物を導入するための熱処理工程を含むため、この熱
処理工程時に、不純物が導入された前記多結晶シリコン
層13から不純物が拡散し、この結果、溝に埋め込まれ
た多結晶シリコン層15全体のシート抵抗が下がり、こ
れらをシールド層として用いることができる。
【0031】この実施例の場合、不純物の導入をイオン
注入により行うので、不純物添加された多結晶シリコン
の堆積の場合よりも安定してシールド層を形成すること
ができる。さらに、多結晶シリコンの堆積レートは、不
純物添加された多結晶シリコンの堆積レートよりも大き
いので、溝を埋め込む工程に費やされる時間を大幅に短
縮することができる。
【0032】なお、この第4実施例では、2回の多結晶
シリコン層の堆積によって溝を埋め込む場合を説明した
が、1回に堆積する多結晶シリコン層の膜厚を薄くする
ことにより、多結晶シリコン層の堆積とイオン注入とを
複数回繰り返して行うことにより溝を埋め込むようにし
ても良い。
【0033】図5は本発明の第5実施例に係る半導体装
置の製造方法を工程順に示す断面図である。まず、シリ
コン半導体基板10をエッチングしてこの基板の素子分
離領域に対応した位置に溝11を形成し、続いて熱酸化
法等により上記溝11の内面を含む基板上全面に絶縁膜
12を堆積して図5(a)に示すような断面構造を得
る。次に、図5(b)に示すように、例えばCVD法等
により全面に多結晶シリコン層13を堆積形成する。こ
のときの多結晶シリコン層13は、溝11の埋め込みが
達成されない程度の膜厚に止めておく。次に図5(c)
に示すように、上記多結晶シリコン層13上に、不純物
が添加された多結晶シリコン層16を堆積形成する。こ
の不純物が添加された多結晶シリコン層16の堆積は一
般にイン・サイチュ・ドープ(In-situ dope)法と呼ば
れる方法で形成することができ、不純物としては例えば
リン、ボロン、ヒ素等が使用される。
【0034】また、この多結晶シリコン層16は、溝1
1の埋め込みが達成されない程度の膜厚に止めておく。
次に図5(d)に示すように、CVD法等により全面に
多結晶シリコン層15を堆積形成して、溝11の埋め込
みを完了する。この後は、基板表面に堆積された多結晶
シリコン層及び絶縁膜を、研磨やエッチング等の方法に
より除去した上で、基板の素子領域に対応した位置に半
導体素子を形成する。この半導体素子の形成工程では、
基板内に不純物を導入するための熱処理工程を含むた
め、この熱処理工程時に、不純物が添加された前記多結
晶シリコン層16から不純物が多結晶シリコン層13及
び17にそれぞれ拡散し、この結果、溝に埋め込まれた
多結晶シリコン層全体のシート抵抗が下がり、これらを
シールド層として用いることができる。
【0035】この実施例の場合には、不純物の導入を不
純物が添加された多結晶シリコンからの拡散により行う
ので、不純物添加された多結晶シリコンのみの堆積の場
合よりも安定してシールド層を形成することができる。
さらに、多結晶シリコンの堆積レートは、不純物添加さ
れた多結晶シリコンの堆積レートよりも大きいので、溝
を埋め込む工程に費やされる時間を大幅に短縮すること
ができる。しかもこの実施例では、多結晶シリコン層1
3を堆積させる工程の途中でガス成分を変更することで
続けて多結晶シリコン層16を堆積させることができ、
その後は再びガス成分を変更することで続けて多結晶シ
リコン層17を堆積させることができるので、1つの工
程で溝を埋め込むことができる。従って、この実施例で
は、上記第1ないし第4実施例に比べて溝を埋め込む工
程に要する時間を短縮することができる。
【0036】なお、この第5実施例では、2回の多結晶
シリコン層の堆積とその間の不純物添加された多結晶シ
リコン層の堆積とによって溝を埋め込む場合を説明した
が、1回に堆積する多結晶シリコン層の膜厚を薄くする
ことにより、多結晶シリコン層の堆積と不純物添加され
た多結晶シリコン層の堆積とを複数回繰り返して行うこ
とにより溝を埋め込むようにしても良いし、多結晶シリ
コン層の堆積と不純物添加された多結晶シリコン層の堆
積の順序は逆であっても良い。
【0037】
【発明の効果】以上説明したように本発明によれば、素
子分離のために溝を形成し、この溝を多結晶シリコンで
埋め込む際に、多結晶シリコンと不純物の添加とを交互
に行うことで、シート抵抗の低い多結晶シリコンを安定
して形成することができ、また、この多結晶シリコンの
形成時間を短縮できる半導体装置の製造方法を提供する
ことができる。
【図面の簡単な説明】
【図1】本発明の第1実施例に係る半導体装置の製造方
法を工程順に示す断面図。
【図2】本発明の第2実施例に係る半導体装置の製造方
法を工程順に示す断面図。
【図3】本発明の第3実施例に係る半導体装置の製造方
法を工程順に示す断面図。
【図4】本発明の第4実施例に係る半導体装置の製造方
法を工程順に示す断面図。
【図5】本発明の第5実施例に係る半導体装置の製造方
法を工程順に示す断面図。
【図6】従来の方法を工程順に示す断面図。
【符号の説明】
10…シリコン半導体基板、11…溝、12…絶縁膜、
13…多結晶シリコン層、14…ガラス層、15…多結
晶シリコン層、16…不純物が添加された多結晶シリコ
ン層、17…多結晶シリコン層、20…第1のシリコン
半導体基板、21…第1の絶縁膜、22…第2のシリコ
ン半導体基板、23…溝、24…第2の絶縁膜、25…
多結晶シリコン層、26…多結晶シリコン層。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板を選択的に除去してこの基板
    に溝を形成する工程と、 この溝の内面を含む上記基板上に絶縁膜を形成する工程
    と、 多結晶シリコンの堆積と不純物の導入を交互に行うこと
    により上記溝を埋め込む工程と、 熱処理により上記不純物を上記多結晶シリコンに拡散さ
    せる工程とを具備したことを特徴とする半導体装置の製
    造方法。
  2. 【請求項2】 前記の不純物の導入は、不純物を含むガ
    ラス層を形成してそれを拡散源とする固相拡散によって
    行われることを特徴とする請求項1に記載の半導体装置
    の製造方法。
  3. 【請求項3】 前記の不純物の導入は、不純物をガスと
    して流す気相拡散によって行われることを特徴とする請
    求項1に記載の半導体装置の製造方法。
  4. 【請求項4】 前記の不純物の導入は、イオン注入によ
    って行われることを特徴とする請求項1に記載の半導体
    装置の製造方法。
  5. 【請求項5】 前記の不純物の導入は、不純物が添加さ
    れた多結晶シリコンの堆積によって行われることを特徴
    とする請求項1に記載の半導体装置の製造方法。
JP3843595A 1995-02-27 1995-02-27 半導体装置の製造方法 Pending JPH08236614A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3843595A JPH08236614A (ja) 1995-02-27 1995-02-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3843595A JPH08236614A (ja) 1995-02-27 1995-02-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH08236614A true JPH08236614A (ja) 1996-09-13

Family

ID=12525239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3843595A Pending JPH08236614A (ja) 1995-02-27 1995-02-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH08236614A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487638B1 (ko) * 2002-11-18 2005-05-03 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP2005203391A (ja) * 2004-01-13 2005-07-28 Seiko Instruments Inc 半導体装置の製造方法
KR100769146B1 (ko) * 2006-08-17 2007-10-22 동부일렉트로닉스 주식회사 전기적 특성을 향상시키는 반도체 소자 및 그 제조 방법
KR100781905B1 (ko) * 2006-10-25 2007-12-04 한국전자통신연구원 헤테로 정션 바이폴라 트랜지스터를 포함하는 이미지 센서및 그 제조 방법
CN106233439A (zh) * 2014-04-25 2016-12-14 德克萨斯仪器股份有限公司 高击穿n型埋层
CN107004632A (zh) * 2014-11-26 2017-08-01 德克萨斯仪器股份有限公司 用于深沟槽填充的多夹层结构

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487638B1 (ko) * 2002-11-18 2005-05-03 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP2005203391A (ja) * 2004-01-13 2005-07-28 Seiko Instruments Inc 半導体装置の製造方法
KR100769146B1 (ko) * 2006-08-17 2007-10-22 동부일렉트로닉스 주식회사 전기적 특성을 향상시키는 반도체 소자 및 그 제조 방법
KR100781905B1 (ko) * 2006-10-25 2007-12-04 한국전자통신연구원 헤테로 정션 바이폴라 트랜지스터를 포함하는 이미지 센서및 그 제조 방법
US7902577B2 (en) 2006-10-25 2011-03-08 Electronics And Telecommunications Research Institute Image sensor having heterojunction bipolar transistor and method of fabricating the same
CN106233439A (zh) * 2014-04-25 2016-12-14 德克萨斯仪器股份有限公司 高击穿n型埋层
CN106233439B (zh) * 2014-04-25 2021-01-01 德克萨斯仪器股份有限公司 高击穿n型埋层
CN107004632A (zh) * 2014-11-26 2017-08-01 德克萨斯仪器股份有限公司 用于深沟槽填充的多夹层结构
JP2018503976A (ja) * 2014-11-26 2018-02-08 日本テキサス・インスツルメンツ株式会社 ディープトレンチ充填のためのポリサンドイッチ
JP2021061432A (ja) * 2014-11-26 2021-04-15 日本テキサス・インスツルメンツ合同会社 ディープトレンチ充填のためのポリサンドイッチ
CN115863250A (zh) * 2014-11-26 2023-03-28 德克萨斯仪器股份有限公司 用于深沟槽填充的多夹层结构

Similar Documents

Publication Publication Date Title
US6171923B1 (en) Method for fabricating a DRAM cell structure on an SOI wafer incorporating a two dimensional trench capacitor
JP2706469B2 (ja) 半導体装置の製造方法
US5268326A (en) Method of making dielectric and conductive isolated island
EP0980100A2 (en) Trench capacitor for integrated circuit
JPH0821613B2 (ja) Mos装置の分離構造の製造方法
JPH0799241A (ja) スマート・パワー・チップ用基板内に絶縁トレンチを形成する方法
JPS6113642A (ja) 半導体基板の分離領域の形成方法
US6121097A (en) Semiconductor device manufacturing method
JP2775194B2 (ja) 半導体装置および半導体分離構造を製造する方法
US5374584A (en) Method for isolating elements in a semiconductor chip
JPH08236614A (ja) 半導体装置の製造方法
EP0201250A2 (en) Process for making a contact arrangement for a semiconductor device
US6445043B1 (en) Isolated regions in an integrated circuit
US6274455B1 (en) Method for isolating semiconductor device
US5913115A (en) Method for producing a CMOS circuit
JPH02218136A (ja) Mos半導体デバイス製造方法
JPS63236317A (ja) 半導体装置の製造方法
JPH0974132A (ja) 半導体装置の製造方法
JPH05506749A (ja) 絶縁された単結晶シリコンアイランドの製法
JPH01319969A (ja) 半導体装置の製造方法
JPH0729971A (ja) 半導体装置の製造方法
US6204127B1 (en) Method of manufacturing bit lines in memory
JP3189387B2 (ja) 半導体装置の製造方法
JPH04159719A (ja) 半導体装置の製造方法
JPH0521592A (ja) 半導体装置の製造方法及び半導体装置