JPH08236858A - ｐ型基板埋め込み型半導体レーザ及びその製造方法 - Google Patents
ｐ型基板埋め込み型半導体レーザ及びその製造方法Info
- Publication number
- JPH08236858A JPH08236858A JP6202895A JP6202895A JPH08236858A JP H08236858 A JPH08236858 A JP H08236858A JP 6202895 A JP6202895 A JP 6202895A JP 6202895 A JP6202895 A JP 6202895A JP H08236858 A JPH08236858 A JP H08236858A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- semiconductor
- semiconductor layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 191
- 239000000758 substrate Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 230000002093 peripheral effect Effects 0.000 claims abstract description 19
- 230000010355 oscillation Effects 0.000 claims abstract description 11
- 230000000903 blocking effect Effects 0.000 claims description 37
- 230000006798 recombination Effects 0.000 claims description 34
- 238000005215 recombination Methods 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 28
- 239000013078 crystal Substances 0.000 claims description 6
- 239000010409 thin film Substances 0.000 claims description 4
- 239000003989 dielectric material Substances 0.000 claims description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 238000013139 quantization Methods 0.000 claims 1
- 239000000203 mixture Substances 0.000 description 14
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- 238000005253 cladding Methods 0.000 description 5
- 238000001451 molecular beam epitaxy Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000004943 liquid phase epitaxy Methods 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 240000002329 Inga feuillei Species 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- OKKJLVBELUTLKV-UHFFFAOYSA-N methanol Substances OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】ｐ型基板を用い且つ高温特性に優れた埋め込み
型半導体レーザ及びその製造方法を提供。 【構成】ｐ型の半導体からなる基板１上に形成されるｐ
型基板埋め込み型半導体レーザにおいて、少なくとも活
性層ストライプ領域の周辺部分がｐ型の第１の半導体層
２まで達する深さに掘り込まれ、この部分が基板側から
順次ｐ型の第１の半導体層３、ｎ型の第１の半導体層
４、ｐ型の第１の半導体層５および第１の半導体よりも
バンドギャップの小さい第２の半導体層６により埋め込
まれ、更に全体がｎ型の第１の半導体７により埋め込ま
れた構造を有する。また第２の半導体層６と活性層９と
の距離が略0.6μｍより大きく、活性層９に隣接するｐ
型の第１の半導体層３のキャリア濃度が１×1018ｃｍ-3
以下であり、第２の半導体層のバンドギャップ波長がレ
ーザの発振波長よりも短波長とされる。
型半導体レーザ及びその製造方法を提供。 【構成】ｐ型の半導体からなる基板１上に形成されるｐ
型基板埋め込み型半導体レーザにおいて、少なくとも活
性層ストライプ領域の周辺部分がｐ型の第１の半導体層
２まで達する深さに掘り込まれ、この部分が基板側から
順次ｐ型の第１の半導体層３、ｎ型の第１の半導体層
４、ｐ型の第１の半導体層５および第１の半導体よりも
バンドギャップの小さい第２の半導体層６により埋め込
まれ、更に全体がｎ型の第１の半導体７により埋め込ま
れた構造を有する。また第２の半導体層６と活性層９と
の距離が略0.6μｍより大きく、活性層９に隣接するｐ
型の第１の半導体層３のキャリア濃度が１×1018ｃｍ-3
以下であり、第２の半導体層のバンドギャップ波長がレ
ーザの発振波長よりも短波長とされる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体レーザの構造に
関し、特にコンピュータや交換機などの光インターコネ
クションに用いるアレイ半導体レーザ、光通信用半導体
レーザ及びその製造方法に関する。
関し、特にコンピュータや交換機などの光インターコネ
クションに用いるアレイ半導体レーザ、光通信用半導体
レーザ及びその製造方法に関する。
【０００２】
【従来の技術】この種の従来の半導体レーザとして、例
えばＤＣ−ＰＢＨ（double-channel-planar-buried-het
erostructure）レーザは図１０にその断面構造を示すよ
うな埋め込み型の構造を有しており、高温高出力動作に
優れたデバイスであった（例えば文献、水戸ら、“Ｉｎ
ＧａＡｓＰ Ｄouble-Ｃhannel-Ｐalnar-Ｂuried-Ｈete
rostructure Ｌaser Ｄiode（ＤＣ−ＰＢＨ ＬＤ）Ｗit
h Ｅffective ＣurrentＣonfiment”、J.L.T., vol.LT-
1, No.1, pp.185-202 、1983年参照 ）。
えばＤＣ−ＰＢＨ（double-channel-planar-buried-het
erostructure）レーザは図１０にその断面構造を示すよ
うな埋め込み型の構造を有しており、高温高出力動作に
優れたデバイスであった（例えば文献、水戸ら、“Ｉｎ
ＧａＡｓＰ Ｄouble-Ｃhannel-Ｐalnar-Ｂuried-Ｈete
rostructure Ｌaser Ｄiode（ＤＣ−ＰＢＨ ＬＤ）Ｗit
h Ｅffective ＣurrentＣonfiment”、J.L.T., vol.LT-
1, No.1, pp.185-202 、1983年参照 ）。
【０００３】図１０において、34はｎ型ＩｎＰ(001)基
板、35はｎ型ＩｎＰバッファー層、36はｎ型ＩｎＰクラ
ッド層、37はＩｎＧａＡｓＰ層、38はｐ型ＩｎＰクラッ
ド層、39はＩｎＧａＡｓＰ活性層、40はｐ型ＩｎＰ電流
ブロック層、41はｎ型ＩｎＰ電流ブロック層、42はｐ型
ＩｎＰ埋め込み層である。
板、35はｎ型ＩｎＰバッファー層、36はｎ型ＩｎＰクラ
ッド層、37はＩｎＧａＡｓＰ層、38はｐ型ＩｎＰクラッ
ド層、39はＩｎＧａＡｓＰ活性層、40はｐ型ＩｎＰ電流
ブロック層、41はｎ型ＩｎＰ電流ブロック層、42はｐ型
ＩｎＰ埋め込み層である。
【０００４】図１０の従来のＤＣ−ＰＢＨレーザは、ｎ
型基板を用いているためアレイ状に素子を形成する場
合、ｎ側が共通電極となる。
型基板を用いているためアレイ状に素子を形成する場
合、ｎ側が共通電極となる。
【０００５】ところが、近年ではｎｐｎバイポーラトラ
ンジスタによるＥＣＬ駆動が好んで用いられるようにな
ったため、ｐ型基板上の埋め込みレーザが求められるよ
うになってきた。
ンジスタによるＥＣＬ駆動が好んで用いられるようにな
ったため、ｐ型基板上の埋め込みレーザが求められるよ
うになってきた。
【０００６】ＤＣ−ＰＢＨレーザにおいて単にｎ型半導
体とｐ型半導体を置き換えた構造の場合、活性層の脇
（側面）がｎ型半導体層となる。即ち図１０のＩｎＧａ
ＡｓＰ活性層39の脇がｐ型ＩｎＰ電流ブロック層40から
ｎ型の電流ブロック層となる。
体とｐ型半導体を置き換えた構造の場合、活性層の脇
（側面）がｎ型半導体層となる。即ち図１０のＩｎＧａ
ＡｓＰ活性層39の脇がｐ型ＩｎＰ電流ブロック層40から
ｎ型の電流ブロック層となる。
【０００７】
【発明が解決しようとする課題】この場合、電子の方が
正孔より移動度が大きいことから、活性層脇を流れるリ
ーク電流が多くなり、従来のｎ型基板のＤＣ−ＰＢＨレ
ーザほどの特性が望めないという問題があった。
正孔より移動度が大きいことから、活性層脇を流れるリ
ーク電流が多くなり、従来のｎ型基板のＤＣ−ＰＢＨレ
ーザほどの特性が望めないという問題があった。
【０００８】近年、ｐ型基板上に結晶成長を行って作製
される、図１１に示すようなＩｎＧａＡｓＰ活性層50の
脇がｐ型半導体層で埋め込まれたＰＢＨ（planar-burie
d-heterostructure）レーザが報告されている（例えば
文献、大倉ら、“Ｌow Ｔhreshold ＦＳ-ＢＨ Ｌaser o
n p-ＩnＰ Ｓubstrate Ｇrown by Ａll-ＭＯＣＶＤ”、
Ｅlectron. Ｌett., vol.28, No.19, pp.1844-1845、19
92年参照）。
される、図１１に示すようなＩｎＧａＡｓＰ活性層50の
脇がｐ型半導体層で埋め込まれたＰＢＨ（planar-burie
d-heterostructure）レーザが報告されている（例えば
文献、大倉ら、“Ｌow Ｔhreshold ＦＳ-ＢＨ Ｌaser o
n p-ＩnＰ Ｓubstrate Ｇrown by Ａll-ＭＯＣＶＤ”、
Ｅlectron. Ｌett., vol.28, No.19, pp.1844-1845、19
92年参照）。
【０００９】図１１において、43はｐ型ＩｎＰ(001)基
板、44はｐ型ＩｎＰバッファー層、45はｐ型ＩｎＰ埋め
込み層、46はｎ型ＩｎＰ電流ブロック層、47はｐ型Ｉｎ
Ｐ電流ブロック層、48はｎ型ＩｎＰ埋め込み層、49はｐ
型ＩｎＰクラッド層、50はＩｎＧａＡｓＰ活性層、51は
ｎ型ＩｎＰクラッド層である。
板、44はｐ型ＩｎＰバッファー層、45はｐ型ＩｎＰ埋め
込み層、46はｎ型ＩｎＰ電流ブロック層、47はｐ型Ｉｎ
Ｐ電流ブロック層、48はｎ型ＩｎＰ埋め込み層、49はｐ
型ＩｎＰクラッド層、50はＩｎＧａＡｓＰ活性層、51は
ｎ型ＩｎＰクラッド層である。
【００１０】しかしながら、図１１のＰＢＨレーザにお
いては、電流ブロック構造が適切でないため従来のｎ型
基板のＤＣ−ＰＢＨレーザほどの良好な高温高出力特性
が得られていない。
いては、電流ブロック構造が適切でないため従来のｎ型
基板のＤＣ−ＰＢＨレーザほどの良好な高温高出力特性
が得られていない。
【００１１】これに対して、ＲＩＢＰＢＨ（recombinat
ion layer-inserted-blocking-planar-buried-heterost
ructure）レーザは、図１２に示すように電流ブロック
層に再結合層（ｉ−ＩｎＧａＡｓＰ再結合層）57を挿入
しており、電流ブロック層を通過して流れる漏れ電流が
抑制され、ＤＣ−ＰＢＨレーザのように高温高出力時に
おいても優れた特性が期待できる（例えば特開平6-3386
54号（特願平5-127221号）公報参照）。
ion layer-inserted-blocking-planar-buried-heterost
ructure）レーザは、図１２に示すように電流ブロック
層に再結合層（ｉ−ＩｎＧａＡｓＰ再結合層）57を挿入
しており、電流ブロック層を通過して流れる漏れ電流が
抑制され、ＤＣ−ＰＢＨレーザのように高温高出力時に
おいても優れた特性が期待できる（例えば特開平6-3386
54号（特願平5-127221号）公報参照）。
【００１２】図１２において、52はｐ型ＩｎＰ(001)基
板、53はｐ型ＩｎＰバッファー層、54はｐ型ＩｎＰ埋め
込み層、55はｎ型ＩｎＰ電流ブロック層、56はｐ型Ｉｎ
Ｐ電流ブロック層、57はｉ−ＩｎＧａＡｓＰ再結合層、
58はｎ型ＩｎＰ埋め込み層、59はｐ型ＩｎＰクラッド
層、60はＩｎＧａＡｓＰ活性層、61はｎ型ＩｎＰクラッ
ド層である。
板、53はｐ型ＩｎＰバッファー層、54はｐ型ＩｎＰ埋め
込み層、55はｎ型ＩｎＰ電流ブロック層、56はｐ型Ｉｎ
Ｐ電流ブロック層、57はｉ−ＩｎＧａＡｓＰ再結合層、
58はｎ型ＩｎＰ埋め込み層、59はｐ型ＩｎＰクラッド
層、60はＩｎＧａＡｓＰ活性層、61はｎ型ＩｎＰクラッ
ド層である。
【００１３】しかし、構造の限定が不十分で、例えばｉ
−ＩｎＧａＡｓＰ再結合層57とＩｎＧａＡｓＰ活性層60
の距離が十分離れていないと、再結合層の正孔に対する
ポテンシャルが低いために逆に活性層両側のｐ型半導体
層（ｐ型ＩｎＰ埋め込み層54）を通過して直接ｉ−Ｉｎ
ＧａＡｓＰ再結合層57に流れ込む漏れ電流が増加すると
いう問題があった。
−ＩｎＧａＡｓＰ再結合層57とＩｎＧａＡｓＰ活性層60
の距離が十分離れていないと、再結合層の正孔に対する
ポテンシャルが低いために逆に活性層両側のｐ型半導体
層（ｐ型ＩｎＰ埋め込み層54）を通過して直接ｉ−Ｉｎ
ＧａＡｓＰ再結合層57に流れ込む漏れ電流が増加すると
いう問題があった。
【００１４】従って、本発明の目的は、このような従来
のｐ型基板上に形成する埋め込み型レーザの問題点を除
去し、良好な特性を実現できる埋め込み構造を提供する
ことにある。
のｐ型基板上に形成する埋め込み型レーザの問題点を除
去し、良好な特性を実現できる埋め込み構造を提供する
ことにある。
【００１５】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、導電型がｐ型の第１の半導体からなる基
板上に形成される埋め込み型半導体レーザにおいて、少
なくとも活性層ストライプ領域の周辺部分がｐ型の第１
の半導体層にまで達する深さに掘り込まれ、前記堀り込
まれた周辺部分が前記基板側から順次ｐ型の第１の半導
体層、ｎ型の第１の半導体層、ｐ型の第１の半導体層、
および第１の半導体よりもバンドギャップの小さい第２
の半導体層により埋め込まれており、更に全体がｎ型の
第１の半導体により埋め込まれた構造を有し、前記第２
の半導体層が前記活性層と所定距離離間して設けられた
ことを特徴とするｐ型基板埋め込み型半導体レーザを提
供する。
め、本発明は、導電型がｐ型の第１の半導体からなる基
板上に形成される埋め込み型半導体レーザにおいて、少
なくとも活性層ストライプ領域の周辺部分がｐ型の第１
の半導体層にまで達する深さに掘り込まれ、前記堀り込
まれた周辺部分が前記基板側から順次ｐ型の第１の半導
体層、ｎ型の第１の半導体層、ｐ型の第１の半導体層、
および第１の半導体よりもバンドギャップの小さい第２
の半導体層により埋め込まれており、更に全体がｎ型の
第１の半導体により埋め込まれた構造を有し、前記第２
の半導体層が前記活性層と所定距離離間して設けられた
ことを特徴とするｐ型基板埋め込み型半導体レーザを提
供する。
【００１６】本発明のｐ型基板埋め込み型半導体レーザ
においては、好ましくは、前記第２の半導体層と前記活
性層と間の前記距離を略0.6μｍ以上としたことを特徴
する。
においては、好ましくは、前記第２の半導体層と前記活
性層と間の前記距離を略0.6μｍ以上としたことを特徴
する。
【００１７】本発明のｐ型基板埋め込み型半導体レーザ
においては、好ましくは、前記活性層に隣接するｐ型の
第１の半導体層のキャリア濃度が１×1018ｃｍ-3以下で
あることを特徴とする。
においては、好ましくは、前記活性層に隣接するｐ型の
第１の半導体層のキャリア濃度が１×1018ｃｍ-3以下で
あることを特徴とする。
【００１８】本発明のｐ型基板埋め込み型半導体レーザ
においては、好ましくは、前記第２の半導体層のバンド
ギャップ波長がレーザの発振波長より短波長であること
を特徴とする。
においては、好ましくは、前記第２の半導体層のバンド
ギャップ波長がレーザの発振波長より短波長であること
を特徴とする。
【００１９】また、本発明は、導電型がｐ型の第１の半
導体からなる基板上に形成される埋め込み型半導体レー
ザにおいて、少なくとも活性層ストライプ領域の周辺部
分がｐ型の第１の半導体層にまで達する深さに掘り込ま
れ、前記堀り込まれた周辺部分が前記基板側から順次ｐ
型の第１の半導体層、ｎ型の第１の半導体層、ｐ型の第
１の半導体層、および第１の半導体よりもバンドギャッ
プの小さい第２の半導体層により埋め込まれており、更
に全体がｎ型の第１の半導体により埋め込まれた構造を
有し、前記活性層に隣接する前記ｐ型の第１の半導体層
のキャリア濃度を略１×1018ｃｍ-3以下としたことを特
徴とするｐ型基板埋め込み型半導体レーザを提供する。
導体からなる基板上に形成される埋め込み型半導体レー
ザにおいて、少なくとも活性層ストライプ領域の周辺部
分がｐ型の第１の半導体層にまで達する深さに掘り込ま
れ、前記堀り込まれた周辺部分が前記基板側から順次ｐ
型の第１の半導体層、ｎ型の第１の半導体層、ｐ型の第
１の半導体層、および第１の半導体よりもバンドギャッ
プの小さい第２の半導体層により埋め込まれており、更
に全体がｎ型の第１の半導体により埋め込まれた構造を
有し、前記活性層に隣接する前記ｐ型の第１の半導体層
のキャリア濃度を略１×1018ｃｍ-3以下としたことを特
徴とするｐ型基板埋め込み型半導体レーザを提供する。
【００２０】さらに、本発明は、導電型がｐ型の第１の
半導体からなる基板上に形成される埋め込み型半導体レ
ーザにおいて、少なくとも活性層ストライプ領域の周辺
部分がｐ型の第１の半導体層にまで達する深さに掘り込
まれ、前記堀り込まれた周辺部分が前記基板側から順次
ｐ型の第１の半導体層、ｎ型の第１の半導体層、ｐ型の
第１の半導体層、および第１の半導体よりもバンドギャ
ップの小さい第２の半導体層により埋め込まれており、
更に全体がｎ型の第１の半導体により埋め込まれた構造
を有し、前記第２の半導体層のバンドギャップ波長がレ
ーザの発振波長より短波長であることを特徴とするｐ型
基板埋め込み型半導体レーザを提供する。
半導体からなる基板上に形成される埋め込み型半導体レ
ーザにおいて、少なくとも活性層ストライプ領域の周辺
部分がｐ型の第１の半導体層にまで達する深さに掘り込
まれ、前記堀り込まれた周辺部分が前記基板側から順次
ｐ型の第１の半導体層、ｎ型の第１の半導体層、ｐ型の
第１の半導体層、および第１の半導体よりもバンドギャ
ップの小さい第２の半導体層により埋め込まれており、
更に全体がｎ型の第１の半導体により埋め込まれた構造
を有し、前記第２の半導体層のバンドギャップ波長がレ
ーザの発振波長より短波長であることを特徴とするｐ型
基板埋め込み型半導体レーザを提供する。
【００２１】また、本発明は、有機気相成長（ＭＯＶＰ
Ｅ）法等の薄膜形成法を用いてｐ型基板埋め込み型半導
体レーザを製造する方法であって、(a)導電型がｐ型の
第１の半導体からなる基板上に活性層ストライプ領域を
除いた周辺部分に誘電体からなるマスクを形成し、ｐ型
の第１の半導体層、活性層およびｎ型の第１の半導体層
を形成する工程と、(b)前記マスクを除去した後に前記
活性層上部に形成された前記ｎ型の第１の半導体層の上
部に誘電体からなるマスクを形成する工程と、(c)前記
活性層ストライプ領域の周辺部分に順次ｐ型の第１の半
導体層、ｎ型の第１の半導体層およびｐ型の第１の半導
体層を順次埋め込み成長させ、更に前記活性層より積層
方向に略0.6μｍ以上距離をおいて第２の半導体層を形
成する工程と、(d)前記マスクを除去した後、前記活性
層ストライプを含む全体をｎ型の第１の半導体層で埋め
込む工程と、を含むことを特徴とするｐ型基板埋め込み
型半導体レーザの製造方法を提供する。
Ｅ）法等の薄膜形成法を用いてｐ型基板埋め込み型半導
体レーザを製造する方法であって、(a)導電型がｐ型の
第１の半導体からなる基板上に活性層ストライプ領域を
除いた周辺部分に誘電体からなるマスクを形成し、ｐ型
の第１の半導体層、活性層およびｎ型の第１の半導体層
を形成する工程と、(b)前記マスクを除去した後に前記
活性層上部に形成された前記ｎ型の第１の半導体層の上
部に誘電体からなるマスクを形成する工程と、(c)前記
活性層ストライプ領域の周辺部分に順次ｐ型の第１の半
導体層、ｎ型の第１の半導体層およびｐ型の第１の半導
体層を順次埋め込み成長させ、更に前記活性層より積層
方向に略0.6μｍ以上距離をおいて第２の半導体層を形
成する工程と、(d)前記マスクを除去した後、前記活性
層ストライプを含む全体をｎ型の第１の半導体層で埋め
込む工程と、を含むことを特徴とするｐ型基板埋め込み
型半導体レーザの製造方法を提供する。
【００２２】さらに、本発明は、有機気相成長（ＭＯＶ
ＰＥ）法等の薄膜形成法を用いてｐ型基板埋め込み型半
導体レーザを製造する方法であって、(a)導電型がｐ型
の第１の半導体からなる基板上に、ｐ型の第１の半導体
層、活性層およびｎ型の第１の半導体層を順次積層する
ことによりレーザ元結晶を作製する工程と、(b)前記レ
ーザ元結晶に誘電体からなるマスクを設け、半導体層の
幅を前記マスクの幅よりも両脇に略0.6μｍ以上小さ
く、且つ前記ｐ型の第１の半導体層にまで達する深さに
エッチングしてメサストライプを形成する工程と、(c)
前記メサストライプ領域の周辺部分に順次ｐ型の第１の
半導体層、ｎ型の第１の半導体層、ｐ型の第１の半導体
層を順次埋め込み成長させ、更に前記ｐ型の第１の半導
体層上に前記マスクより上方に第２の半導体層を形成す
る工程と、(d)前記マスクを除去した後、前記メサスト
ライプを含む全体をｎ型の第１の半導体層で埋め込む工
程と、を含むことを特徴とするｐ型基板埋め込み型半導
体レーザの製造方法を提供する。
ＰＥ）法等の薄膜形成法を用いてｐ型基板埋め込み型半
導体レーザを製造する方法であって、(a)導電型がｐ型
の第１の半導体からなる基板上に、ｐ型の第１の半導体
層、活性層およびｎ型の第１の半導体層を順次積層する
ことによりレーザ元結晶を作製する工程と、(b)前記レ
ーザ元結晶に誘電体からなるマスクを設け、半導体層の
幅を前記マスクの幅よりも両脇に略0.6μｍ以上小さ
く、且つ前記ｐ型の第１の半導体層にまで達する深さに
エッチングしてメサストライプを形成する工程と、(c)
前記メサストライプ領域の周辺部分に順次ｐ型の第１の
半導体層、ｎ型の第１の半導体層、ｐ型の第１の半導体
層を順次埋め込み成長させ、更に前記ｐ型の第１の半導
体層上に前記マスクより上方に第２の半導体層を形成す
る工程と、(d)前記マスクを除去した後、前記メサスト
ライプを含む全体をｎ型の第１の半導体層で埋め込む工
程と、を含むことを特徴とするｐ型基板埋め込み型半導
体レーザの製造方法を提供する。
【００２３】そして、本発明は、好ましい態様として、
ダブルヘテロ構造を有するｐ型基板埋め込み型半導体レ
ーザであって、ｐ型半導体基板上にｐ型半導体からなる
バッファー層を介してｐ型クラッド層、活性層、ｎ型ク
ラッド層からなるメサストライプ領域を備え、前記メサ
ストライプ領域側面から前記バッファー層に及ぶ領域が
ｐ型半導体からなる埋め込み層により埋設され、前記埋
め込み層上にｎ型電流ブロック層とｐ型電流ブロック層
が順次形成され、前記ｐ型電流ブロック層上に前記活性
層と所定距離離間してレーザの発振波長より短波長のバ
ンドギャップ波長を有する再結合層を備え、全体をｎ型
埋め込み層で覆ってなるｐ型基板埋め込み型半導体レー
ザを提供する。本発明においては、前記活性層を多重量
子化井戸（ＭＱＷ）構造で構成してもよい。
ダブルヘテロ構造を有するｐ型基板埋め込み型半導体レ
ーザであって、ｐ型半導体基板上にｐ型半導体からなる
バッファー層を介してｐ型クラッド層、活性層、ｎ型ク
ラッド層からなるメサストライプ領域を備え、前記メサ
ストライプ領域側面から前記バッファー層に及ぶ領域が
ｐ型半導体からなる埋め込み層により埋設され、前記埋
め込み層上にｎ型電流ブロック層とｐ型電流ブロック層
が順次形成され、前記ｐ型電流ブロック層上に前記活性
層と所定距離離間してレーザの発振波長より短波長のバ
ンドギャップ波長を有する再結合層を備え、全体をｎ型
埋め込み層で覆ってなるｐ型基板埋め込み型半導体レー
ザを提供する。本発明においては、前記活性層を多重量
子化井戸（ＭＱＷ）構造で構成してもよい。
【００２４】
【作用】本発明の原理・作用を以下に説明する。
【００２５】ｐ型基板上に形成される半導体レーザにお
いて、低しきい値電流、高スロープ効率を実現するに
は、活性層以外の部分を流れる不要な漏れ電流を低減す
ることが重要である。活性層両脇を流れる漏れ電流は、
電流ブロック層のｎｐｎｐ構造によってある程度抑制さ
れる。
いて、低しきい値電流、高スロープ効率を実現するに
は、活性層以外の部分を流れる不要な漏れ電流を低減す
ることが重要である。活性層両脇を流れる漏れ電流は、
電流ブロック層のｎｐｎｐ構造によってある程度抑制さ
れる。
【００２６】しかし、活性層の両脇がｎ型電流ブロック
層で埋め込まれている場合は、電子の移動度は正孔の移
動度よりかなり大きいため、電子が活性層上部のｎ型ク
ラッド層からｎ型電流ブロック層に流れ込み、さらにチ
ャネル部のｐｎ接合に注入され易く、レーザの特性は著
しく劣化する。
層で埋め込まれている場合は、電子の移動度は正孔の移
動度よりかなり大きいため、電子が活性層上部のｎ型ク
ラッド層からｎ型電流ブロック層に流れ込み、さらにチ
ャネル部のｐｎ接合に注入され易く、レーザの特性は著
しく劣化する。
【００２７】従来のＤＣ−ＰＢＨレーザで半導体の導電
型を反転した構造（ｐ型、ｎ型を反転した構造）では、
活性層の両脇がｎ型半導体層で埋め込まれており、活性
層上部からｎ型電流ブロック層に流れ込む電子の流れは
不可避であった。従って、活性層両脇にｐ型半導体が位
置するように埋め込めばこの電子の流れをある程度抑制
することが出来ると考えられる。
型を反転した構造（ｐ型、ｎ型を反転した構造）では、
活性層の両脇がｎ型半導体層で埋め込まれており、活性
層上部からｎ型電流ブロック層に流れ込む電子の流れは
不可避であった。従って、活性層両脇にｐ型半導体が位
置するように埋め込めばこの電子の流れをある程度抑制
することが出来ると考えられる。
【００２８】これに対して、最近報告されているｐ型基
板上に結晶成長を行って作製するＰＢＨレーザは、活性
層両脇にｐ型半導体が位置するように埋め込まれてお
り、従来のＤＣ−ＰＢＨレーザにおいて半導体の導電型
を反転した構造のように、活性層上部からｎ型電流ブロ
ック層に流れ込む電子の流れは抑制出来る。
板上に結晶成長を行って作製するＰＢＨレーザは、活性
層両脇にｐ型半導体が位置するように埋め込まれてお
り、従来のＤＣ−ＰＢＨレーザにおいて半導体の導電型
を反転した構造のように、活性層上部からｎ型電流ブロ
ック層に流れ込む電子の流れは抑制出来る。
【００２９】このＰＢＨレーザの場合、活性層の両脇を
流れる漏れ電流は、電流ブロック層のｐｎｐｎサイリス
タ構造によってブロックされるが、ｐ型基板からｐ型電
流ブロック層に流れ込み上部のｎ型電流ブロック層へ流
れる正孔の存在は不可避であった。
流れる漏れ電流は、電流ブロック層のｐｎｐｎサイリス
タ構造によってブロックされるが、ｐ型基板からｐ型電
流ブロック層に流れ込み上部のｎ型電流ブロック層へ流
れる正孔の存在は不可避であった。
【００３０】図６にサイリスタ構造を示す。サイリスタ
はｐｎｐｎ構造を有し、ｐ１領域をアノード、ｎ２領域
をカソードといい、アノードに正の電圧（＋Ｖ）を印加
すると、所定電圧ＶFBまではｐｎ接合Ｊ２が逆バイアス
とされるためほとんど電流は流れない（「オフ状態」と
いう）が、印加電圧がＶFBとなるとｐｎ接合Ｊ２におけ
るアバラシェにより発生した電子、正孔がそれぞれｎ
１、ｐ２領域に入りｐｎ接合Ｊ１とＪ３を順方向にバイ
アスし、ｐ１領域とｎ２領域の正孔と電子がｎ１領域と
ｐ２領域を通ってｐｎ接合Ｊ２の空乏層に注入され、そ
の結果ｐｎ接合Ｊ１とＪ３が更に順方向にバイアスされ
正孔と電子の注入が更に増し、アノード・カソード間は
保持電圧ＶHまで下がる（「オン状態」という）。そし
て、順バイアスをかけたときのサイリスタのターンオン
は、図６に示すｐ２領域からｎ２領域に流れ込む正孔に
よって起こるｐｎ接合Ｊ３における拡散電位の低下によ
って助長される。
はｐｎｐｎ構造を有し、ｐ１領域をアノード、ｎ２領域
をカソードといい、アノードに正の電圧（＋Ｖ）を印加
すると、所定電圧ＶFBまではｐｎ接合Ｊ２が逆バイアス
とされるためほとんど電流は流れない（「オフ状態」と
いう）が、印加電圧がＶFBとなるとｐｎ接合Ｊ２におけ
るアバラシェにより発生した電子、正孔がそれぞれｎ
１、ｐ２領域に入りｐｎ接合Ｊ１とＪ３を順方向にバイ
アスし、ｐ１領域とｎ２領域の正孔と電子がｎ１領域と
ｐ２領域を通ってｐｎ接合Ｊ２の空乏層に注入され、そ
の結果ｐｎ接合Ｊ１とＪ３が更に順方向にバイアスされ
正孔と電子の注入が更に増し、アノード・カソード間は
保持電圧ＶHまで下がる（「オン状態」という）。そし
て、順バイアスをかけたときのサイリスタのターンオン
は、図６に示すｐ２領域からｎ２領域に流れ込む正孔に
よって起こるｐｎ接合Ｊ３における拡散電位の低下によ
って助長される。
【００３１】ＲＩＢＲＢＨレーザでは、図６のｐｎ接合
Ｊ３にあたる位置にｐ１層、ｎ１層、ｐ２層、ｎ２層よ
りバンドギャップの小さい層を有するため、ｎ型電流ブ
ロック層からｐ型層へ流れ込む電子およびｐ型電流ブロ
ック層からｎ型層へ流れ込む正孔を吸収し、それぞれの
位置での拡散電位の低下を防ぐ。
Ｊ３にあたる位置にｐ１層、ｎ１層、ｐ２層、ｎ２層よ
りバンドギャップの小さい層を有するため、ｎ型電流ブ
ロック層からｐ型層へ流れ込む電子およびｐ型電流ブロ
ック層からｎ型層へ流れ込む正孔を吸収し、それぞれの
位置での拡散電位の低下を防ぐ。
【００３２】その結果、電流ブロック層のターンオンを
困難とする。逆に再結合層の正孔に対するポテンシャル
が低いため、活性層両脇のｐ型半導体層を通過して直接
再結合層に流れ込む漏れ電流が増加するという問題があ
った。
困難とする。逆に再結合層の正孔に対するポテンシャル
が低いため、活性層両脇のｐ型半導体層を通過して直接
再結合層に流れ込む漏れ電流が増加するという問題があ
った。
【００３３】図７に、２次元光デバイスシミュレータを
用いて、再結合層と活性層との距離を変化させて計算し
たときの85℃での電流−光出力特性を示す。
用いて、再結合層と活性層との距離を変化させて計算し
たときの85℃での電流−光出力特性を示す。
【００３４】図７から、活性層と再結合層との距離が0.
4μｍと小さいときには、0.6、1.0μｍの場合と比較し
て、しきい値電流は増加しスロープ効率は減少してい
る。よって、活性層と再結合層の間の距離は0.6μｍ以
上必要であることがわかる。
4μｍと小さいときには、0.6、1.0μｍの場合と比較し
て、しきい値電流は増加しスロープ効率は減少してい
る。よって、活性層と再結合層の間の距離は0.6μｍ以
上必要であることがわかる。
【００３５】図８に、２次元デバイスシミュレータを用
いて計算した、85℃におけるしきい値と85℃−５ｍＷ時
におけるスロープ効率のｐ型埋め込み層のキャリア濃度
依存性を示す。
いて計算した、85℃におけるしきい値と85℃−５ｍＷ時
におけるスロープ効率のｐ型埋め込み層のキャリア濃度
依存性を示す。
【００３６】図８から、スロープ効率はほとんど変化し
ないが、１×1018ｃｍ-3以上になるとしきい値が最も小
さくなる１×1017ｃｍ-3の場合と比較し３ｍＡ以上も上
昇していることがわかる。
ないが、１×1018ｃｍ-3以上になるとしきい値が最も小
さくなる１×1017ｃｍ-3の場合と比較し３ｍＡ以上も上
昇していることがわかる。
【００３７】図９に、２次元デバイスシミュレータを用
いて計算した、発振波長1.3μｍのＲＩＢＰＢＨレーザ
の85℃におけるしきい値及びスロープ効率の再結合層組
成依存性を示す。
いて計算した、発振波長1.3μｍのＲＩＢＰＢＨレーザ
の85℃におけるしきい値及びスロープ効率の再結合層組
成依存性を示す。
【００３８】図９から、再結合層の組成波長は約1.2μ
ｍとした時に最もしきい値は低く、スロープ効率も良好
で、電子や正孔の漏れ電流が最小に抑えられることがわ
かる。
ｍとした時に最もしきい値は低く、スロープ効率も良好
で、電子や正孔の漏れ電流が最小に抑えられることがわ
かる。
【００３９】本発明では、再結合層と活性層との距離を
0.6μｍ以上とすること、活性層両側に位置するｐ型半
導体層のキャリア濃度を１×1018ｃｍ-3以下にするこ
と、および再結合層の組成波長をレーザの発振波長より
短波長とすることにより、正孔に対する電気的抵抗を低
くすることによって、活性層両脇のｐ型半導体層を通過
して直接再結合層に流れ込む漏れ電流が抑制され、高温
動作の良好なｐ型基板上の埋め込み型半導体レーザを得
る。
0.6μｍ以上とすること、活性層両側に位置するｐ型半
導体層のキャリア濃度を１×1018ｃｍ-3以下にするこ
と、および再結合層の組成波長をレーザの発振波長より
短波長とすることにより、正孔に対する電気的抵抗を低
くすることによって、活性層両脇のｐ型半導体層を通過
して直接再結合層に流れ込む漏れ電流が抑制され、高温
動作の良好なｐ型基板上の埋め込み型半導体レーザを得
る。
【００４０】
【実施例】本発明の実施例について図面を参照して説明
する。
する。
【００４１】
【実施例１】図２及び図３は、本発明の第１の実施例で
あるＩｎＧａＡｓＰ／ＩｎＰ系埋め込み型半導体レーザ
の製造工程を示す図である。
あるＩｎＧａＡｓＰ／ＩｎＰ系埋め込み型半導体レーザ
の製造工程を示す図である。
【００４２】まず、図２（ａ）に示すように、ｐ−Ｉｎ
Ｐ（001）基板11上にＭＯＶＰＥ（Metal Organic Vapor
Phase Epitaxial grouth；有機金属気相エピタキシャ
ル成長）法を用いて、ｐ−ＩｎＰバッファー層12（Ｚ
ｎ：７×1017ｃｍ-3ドープ）0.2μｍを成長した後、Ｓ
ｉＯ2膜13を形成し、ＳｉＯ2膜13をマスクとしてＭＯＶ
ＰＥ法でｐ−ＩｎＰクラッド層14（Ｚｎ：７×1017ｃｍ
-3ドープ）、バンドギャップ波長1.31μｍのＩｎＧａＡ
ｓＰ活性層15、ｎ−ＩｎＰクラッド層16（Ｓｉ：1.2×1
018ｃｍ-3ドープ）0.3μｍを順次成長し、ＤＨ（Double
Heterostructure；ダブルヘテロ接合）ウェハを作製す
る。
Ｐ（001）基板11上にＭＯＶＰＥ（Metal Organic Vapor
Phase Epitaxial grouth；有機金属気相エピタキシャ
ル成長）法を用いて、ｐ−ＩｎＰバッファー層12（Ｚ
ｎ：７×1017ｃｍ-3ドープ）0.2μｍを成長した後、Ｓ
ｉＯ2膜13を形成し、ＳｉＯ2膜13をマスクとしてＭＯＶ
ＰＥ法でｐ−ＩｎＰクラッド層14（Ｚｎ：７×1017ｃｍ
-3ドープ）、バンドギャップ波長1.31μｍのＩｎＧａＡ
ｓＰ活性層15、ｎ−ＩｎＰクラッド層16（Ｓｉ：1.2×1
018ｃｍ-3ドープ）0.3μｍを順次成長し、ＤＨ（Double
Heterostructure；ダブルヘテロ接合）ウェハを作製す
る。
【００４３】本実施例ではＭＯＶＰＥ法を用いたが、こ
れはＭＢＥ（Molecular Beam Epitaxy；分子線エピタキ
シー）法等においても可能である。
れはＭＢＥ（Molecular Beam Epitaxy；分子線エピタキ
シー）法等においても可能である。
【００４４】また活性層を、1.13μｍ組成ＩｎＧａＡｓ
Ｐ ＳＣＨ（Ｓeparated Ｃonfinement Ｈeterostractur
e；分離型閉じ込め構造）層を60ｎｍ、5.7ｎｍ厚の1.40
μｍ組成ＩｎＧａＡｓＰウェル（ノンドープ）、および
10ｎｍ厚の1.13μｍ組成ＩｎＧａＡｓＰバリア（ノンド
ープ）からなる７層多重量子井戸（Multiple QuantumWe
ll；ＭＱＷ）構造、並びに1.13μｍ組成ＩｎＧａＡｓＰ
ＳＣＨ層60ｎｍからなるＭＱＷ活性層のようなＭＱＷ
構造とすれば、更に良好な特性が望める。なお、ＳＣＨ
構造とは、屈折率が低くバンドギャップエネルギーの大
きい光導波路層で量子井戸をはさみ込み、光は光導波路
層、電子は量子井戸層にそれぞれ別々に閉じ込め、光を
十分に閉じ込めるようにしたものである。
Ｐ ＳＣＨ（Ｓeparated Ｃonfinement Ｈeterostractur
e；分離型閉じ込め構造）層を60ｎｍ、5.7ｎｍ厚の1.40
μｍ組成ＩｎＧａＡｓＰウェル（ノンドープ）、および
10ｎｍ厚の1.13μｍ組成ＩｎＧａＡｓＰバリア（ノンド
ープ）からなる７層多重量子井戸（Multiple QuantumWe
ll；ＭＱＷ）構造、並びに1.13μｍ組成ＩｎＧａＡｓＰ
ＳＣＨ層60ｎｍからなるＭＱＷ活性層のようなＭＱＷ
構造とすれば、更に良好な特性が望める。なお、ＳＣＨ
構造とは、屈折率が低くバンドギャップエネルギーの大
きい光導波路層で量子井戸をはさみ込み、光は光導波路
層、電子は量子井戸層にそれぞれ別々に閉じ込め、光を
十分に閉じ込めるようにしたものである。
【００４５】次に図２（ｂ）に示すように、ＳｉＯ2膜1
3を除去した後、メサストライプ領域上部にＳｉＯ2膜17
を形成する。
3を除去した後、メサストライプ領域上部にＳｉＯ2膜17
を形成する。
【００４６】更に図３（ｃ）に示すように、メサストラ
イプ領域を除いた活性層両脇をＭＯＶＰＥ法を用いてｐ
−ＩｎＰ埋め込み層18（Ｚｎ：５×1017ｃｍ-3）、ｎ−
ＩｎＰ電流ブロック層19（Ｓｉ：１×1018ｃｍ-3）、ｐ
−ＩｎＰ電流ブロック層20（Ｚｎ：１×1018ｃｍ-3）、
ｉ−ＩｎＧａＡｓＰ再結合層21（1.20μｍ組成、0.1μ
ｍ厚）を順次埋め込み成長させる。
イプ領域を除いた活性層両脇をＭＯＶＰＥ法を用いてｐ
−ＩｎＰ埋め込み層18（Ｚｎ：５×1017ｃｍ-3）、ｎ−
ＩｎＰ電流ブロック層19（Ｓｉ：１×1018ｃｍ-3）、ｐ
−ＩｎＰ電流ブロック層20（Ｚｎ：１×1018ｃｍ-3）、
ｉ−ＩｎＧａＡｓＰ再結合層21（1.20μｍ組成、0.1μ
ｍ厚）を順次埋め込み成長させる。
【００４７】ここで、ｉ−ＩｎＧａＡｓＰ再結合層21は
活性層から積層方向に約1.0μｍ距離をおいて形成する
（図１参照）。本実施例ではＭＯＶＰＥ法を用いたが、
これはＬＰＥ（Liquid Phase Epitaxy；液相エピタキシ
ー）法あるいはＭＢＥ法等においても可能である。
活性層から積層方向に約1.0μｍ距離をおいて形成する
（図１参照）。本実施例ではＭＯＶＰＥ法を用いたが、
これはＬＰＥ（Liquid Phase Epitaxy；液相エピタキシ
ー）法あるいはＭＢＥ法等においても可能である。
【００４８】更に図３（ｄ）に示すように、ｎ−ＩｎＰ
埋め込み層22（Ｓｉ：1.2×1018ｃｍ-3）を成長させる
ことにより、図１に示すｐ型基板上の埋め込み型半導体
レーザを得る。
埋め込み層22（Ｓｉ：1.2×1018ｃｍ-3）を成長させる
ことにより、図１に示すｐ型基板上の埋め込み型半導体
レーザを得る。
【００４９】図１を参照して、活性層ストライプ領域の
周辺部分はｐ型ＩｎＰバッファー層２まで達する深さに
掘り込まれており、この堀り込まれた部分はｐ型ＩｎＰ
(001)基板１側から順次ｐ型ＩｎＰ埋め込み層３、ｎ型
ＩｎＰ電流ブロック層４、ｐ型ＩｎＰ電流ブロック層５
およびバンドギャップ波長が1.20μｍのｉ−ＩｎＧａＡ
ｓＰ再結合層６により埋め込まれ、更に全体がｎ型Ｉｎ
Ｐ埋め込み層７により埋め込まれた構造を有し、ｉ−Ｉ
ｎＧａＡｓＰ再結合層６はＩｎＧａＡｓＰ活性層９と略
1.0μｍ程度離間している。
周辺部分はｐ型ＩｎＰバッファー層２まで達する深さに
掘り込まれており、この堀り込まれた部分はｐ型ＩｎＰ
(001)基板１側から順次ｐ型ＩｎＰ埋め込み層３、ｎ型
ＩｎＰ電流ブロック層４、ｐ型ＩｎＰ電流ブロック層５
およびバンドギャップ波長が1.20μｍのｉ−ＩｎＧａＡ
ｓＰ再結合層６により埋め込まれ、更に全体がｎ型Ｉｎ
Ｐ埋め込み層７により埋め込まれた構造を有し、ｉ−Ｉ
ｎＧａＡｓＰ再結合層６はＩｎＧａＡｓＰ活性層９と略
1.0μｍ程度離間している。
【００５０】
【実施例２】次に本発明の第２の実施例について説明す
る。図４及び図５は本発明の第２の実施例であるＩｎＧ
ａＡｓＰ／ＩｎＰ系埋め込み型半導体レーザの製造工程
を示す図である。
る。図４及び図５は本発明の第２の実施例であるＩｎＧ
ａＡｓＰ／ＩｎＰ系埋め込み型半導体レーザの製造工程
を示す図である。
【００５１】最初に図４（ａ）に示すように、ｐ型Ｉｎ
Ｐ（001）基板23上にＭＯＶＰＥ法を用いて、ｐ型Ｉｎ
Ｐバッファー層24（Ｚｎ：７×1017ｃｍ-3ドープ）0.5
μｍを成長した後、ＭＯＶＰＥ法でｐ型ＩｎＰクラッド
層25（Ｚｎ：７×1017ｃｍ-3ドープ）、バンドギャップ
波長1.31μｍのＩｎＧａＡｓＰ活性層26、ｎ型ＩｎＰク
ラッド層27（Ｓｉ：1.2×1018ｃｍ-3ドープ）0.6μｍを
順次成長させ、ＤＨウェハを作製する。本実施例ではＭ
ＯＶＰＥ法を用いるが、ＭＢＥ法等を用いてもよい。
Ｐ（001）基板23上にＭＯＶＰＥ法を用いて、ｐ型Ｉｎ
Ｐバッファー層24（Ｚｎ：７×1017ｃｍ-3ドープ）0.5
μｍを成長した後、ＭＯＶＰＥ法でｐ型ＩｎＰクラッド
層25（Ｚｎ：７×1017ｃｍ-3ドープ）、バンドギャップ
波長1.31μｍのＩｎＧａＡｓＰ活性層26、ｎ型ＩｎＰク
ラッド層27（Ｓｉ：1.2×1018ｃｍ-3ドープ）0.6μｍを
順次成長させ、ＤＨウェハを作製する。本実施例ではＭ
ＯＶＰＥ法を用いるが、ＭＢＥ法等を用いてもよい。
【００５２】また、活性層を1.13μｍ組成ＩｎＧａＡｓ
Ｐ ＳＣＨ層を60ｎｍ、5.7ｎｍ厚の1.40μｍ組成ＩｎＧ
ａＡｓＰウェル（ノンドープ）および10ｎｍ厚の1.13μ
ｍ組成ＩｎＧａＡｓＰバリア（ノンドープ）からなる７
層多重量子井戸（ＭＱＷ）構造、並びに1.13μｍ組成Ｉ
ｎＧａＡｓＰ ＳＣＨ層60ｎｍからなるＭＱＷのような
ＭＱＷ構造とすれば、更に良好な特性が望める。
Ｐ ＳＣＨ層を60ｎｍ、5.7ｎｍ厚の1.40μｍ組成ＩｎＧ
ａＡｓＰウェル（ノンドープ）および10ｎｍ厚の1.13μ
ｍ組成ＩｎＧａＡｓＰバリア（ノンドープ）からなる７
層多重量子井戸（ＭＱＷ）構造、並びに1.13μｍ組成Ｉ
ｎＧａＡｓＰ ＳＣＨ層60ｎｍからなるＭＱＷのような
ＭＱＷ構造とすれば、更に良好な特性が望める。
【００５３】次に図４（ｂ）に示すように、メサ形成用
のＳｉＯ2ストライプマスク28を用いて、Ｂｒ−メタノ
ール系のエッチャントによりＭＱＷウェハ上にメサスト
ライプを形成する。
のＳｉＯ2ストライプマスク28を用いて、Ｂｒ−メタノ
ール系のエッチャントによりＭＱＷウェハ上にメサスト
ライプを形成する。
【００５４】このとき、半導体層の幅をＳｉＯ2ストラ
イプマスク28の幅よりも両脇に1.0μｍ小さく、かつｐ
型の第１の半導体層まで達する深さにエッチングする。
本実施例においてはウェットエッチング法を用いたが、
これはドライエッチング法においても可能である。
イプマスク28の幅よりも両脇に1.0μｍ小さく、かつｐ
型の第１の半導体層まで達する深さにエッチングする。
本実施例においてはウェットエッチング法を用いたが、
これはドライエッチング法においても可能である。
【００５５】次に図５（ｃ）に示すように、形成された
メサストライプをＭＯＶＰＥ法を用いてｐ型ＩｎＰ埋め
込み層29（Ｚｎ：５×1017ｃｍ-3）、ｎ型ＩｎＰ電流ブ
ロック層30（Ｓｉ：１×1018ｃｍ-3）、ｐ型ＩｎＰ電流
ブロック層31（Ｚｎ：１×1018ｃｍ-3）、ｉ−ＩｎＧａ
ＡｓＰ再結合層32（1.20μｍ組成、0.1μｍ厚）を順次
埋め込み成長させる。
メサストライプをＭＯＶＰＥ法を用いてｐ型ＩｎＰ埋め
込み層29（Ｚｎ：５×1017ｃｍ-3）、ｎ型ＩｎＰ電流ブ
ロック層30（Ｓｉ：１×1018ｃｍ-3）、ｐ型ＩｎＰ電流
ブロック層31（Ｚｎ：１×1018ｃｍ-3）、ｉ−ＩｎＧａ
ＡｓＰ再結合層32（1.20μｍ組成、0.1μｍ厚）を順次
埋め込み成長させる。
【００５６】ここで、ｉ−ＩｎＧａＡｓＰ再結合層32を
ＳｉＯ2ストライプマスク28よりも上方に形成すれば、
活性層とｉ−ＩｎＧａＡｓＰ再結合層32は水平方向に1.
0μｍ以上距離離間して形成される。本実施例ではＭＯ
ＶＰＥ法を用いたが、ＬＰＥ法あるいはＭＢＥ法等を用
いてもよい。
ＳｉＯ2ストライプマスク28よりも上方に形成すれば、
活性層とｉ−ＩｎＧａＡｓＰ再結合層32は水平方向に1.
0μｍ以上距離離間して形成される。本実施例ではＭＯ
ＶＰＥ法を用いたが、ＬＰＥ法あるいはＭＢＥ法等を用
いてもよい。
【００５７】更に図５（ｄ）に示すように、ｎ型ＩｎＰ
埋め込み層33（Ｓｉ：1.2×1018ｃｍ-3）を成長させれ
ることにより、図１に示すｐ型基板上の埋め込み型半導
体レーザを得る。
埋め込み層33（Ｓｉ：1.2×1018ｃｍ-3）を成長させれ
ることにより、図１に示すｐ型基板上の埋め込み型半導
体レーザを得る。
【００５８】以上、本発明を上記各実施例に即して説明
したが、本発明は上記態様にのみ限定されるものでな
く、本発明の原理に準ずる各種態様を含むことは勿論で
ある。例えば本発明は、上記実施例で示したＩｎＧａＡ
ｓＰ／ＩｎＰ系埋め込み型レーザのみならず、ＡｌＧａ
Ａｓ／ＧａＡｓ系埋め込み型レーザ等にも適用できる。
したが、本発明は上記態様にのみ限定されるものでな
く、本発明の原理に準ずる各種態様を含むことは勿論で
ある。例えば本発明は、上記実施例で示したＩｎＧａＡ
ｓＰ／ＩｎＰ系埋め込み型レーザのみならず、ＡｌＧａ
Ａｓ／ＧａＡｓ系埋め込み型レーザ等にも適用できる。
【００５９】
【発明の効果】以上説明したように、本発明の半導体レ
ーザによれば、従来構造のＲＩＢＰＢＨレーザの問題点
を解消し、ｐ型基板を用いながら、高温特性を優れた半
導体レーザを提供することが出来る。また、本発明にお
いては、再結合層の組成波長をレーザの発振波長より短
波長とした場合しきい値は低く、スロープ効率も良好と
なり、電子や正孔の漏れ電流を最小に抑えることが出来
る。
ーザによれば、従来構造のＲＩＢＰＢＨレーザの問題点
を解消し、ｐ型基板を用いながら、高温特性を優れた半
導体レーザを提供することが出来る。また、本発明にお
いては、再結合層の組成波長をレーザの発振波長より短
波長とした場合しきい値は低く、スロープ効率も良好と
なり、電子や正孔の漏れ電流を最小に抑えることが出来
る。
【００６０】さらに、本発明の製造方法によれば、活性
層両脇のｐ型半導体層を通過して直接再結合層に流れ込
む漏れ電流を抑制し、ｐ型基板を用い、且つ高温特性に
優れた半導体レーザを製造することが出来る。
層両脇のｐ型半導体層を通過して直接再結合層に流れ込
む漏れ電流を抑制し、ｐ型基板を用い、且つ高温特性に
優れた半導体レーザを製造することが出来る。
【図１】本発明の実施例に係るＩｎＧａＡｓＰ／ＩｎＰ
系ＭＱＷ埋め込み型半導体レーザを説明する図である。
系ＭＱＷ埋め込み型半導体レーザを説明する図である。
【図２】本発明の第１の実施例に係る半導体レーザを製
造する方法を工程順に示す図である。
造する方法を工程順に示す図である。
【図３】本発明の第１の実施例に係る半導体レーザを製
造する方法を工程順に示す図である。
造する方法を工程順に示す図である。
【図４】本発明の第２の実施例に係る半導体レーザを製
造する方法を工程順に示す図である。
造する方法を工程順に示す図である。
【図５】本発明の第２の実施例に係る半導体レーザを製
造する方法を工程順に示す図である。
造する方法を工程順に示す図である。
【図６】本発明を説明するための構造模式図であり、サ
イリスタ構造を示す図である。
イリスタ構造を示す図である。
【図７】本発明を説明するための、電流−光出力特性の
活性層と再結合層の間の距離依存性を示す図ある。
活性層と再結合層の間の距離依存性を示す図ある。
【図８】本発明を説明するための、しきい値およびスロ
ープ効率のｐ型埋め込み層キャリア濃度依存性を示す図
である。
ープ効率のｐ型埋め込み層キャリア濃度依存性を示す図
である。
【図９】本発明を説明するための、しきい値およびスロ
ープ効率の再結合層組成波長依存性を示す図である。
ープ効率の再結合層組成波長依存性を示す図である。
【図１０】従来のＤＣ−ＰＢＨ構造半導体レーザを説明
するための断面図である。
するための断面図である。
【図１１】従来のｐ型基板上のＰＢＨ構造半導体レーザ
を説明するための断面図である。
を説明するための断面図である。
【図１２】従来のＲＩＢＰＢＨ構造半導体レーザを説明
するための断面図である。
するための断面図である。
１ ｐ−ＩｎＰ（001）基板 ２ ｐ−ＩｎＰバッファー層 ３ ｐ−ＩｎＰ埋め込み層 ４ ｎ−ＩｎＰ電流ブロック層 ５ ｐ−ＩｎＰ電流ブロック層 ６ ｉ−ＩｎＧａＡｓＰ再結合層 ７ ｎ−ＩｎＰ埋め込み層 ８ ｐ−ＩｎＰクラッド層 ９ ＩｎＧａＡｓＰ活性層 10 ｎ−ＩｎＰクラッド層 11 ｐ−ＩｎＰ（001）基板 12 ｐ−ＩｎＰバッファー層 13 ＳｉＯ2膜 14 ｐ−ＩｎＰクラッド層 15 ＩｎＧａＡｓＰ活性層 16 ｎ−ＩｎＰクラッド層 17 ＳｉＯ2膜 18 ｐ−ＩｎＰ埋め込み層 19 ｎ−ＩｎＰ電流ブロック層 20 ｐ−ＩｎＰ電流ブロック層 21 ｉ−ＩｎＧａＡｓＰ再結合層 22 ｎ−ＩｎＰ埋め込み層 23 ｐ−ＩｎＰ（001）基板 24 ｐ−ＩｎＰバッファー層 25 ｐ−ＩｎＰクラッド層 26 ＩｎＧａＡｓＰ活性層 27 ｎ−ＩｎＰクラッド層 28 ＳｉＯ2膜（ＳｉＯ2ストライプマスク） 29 ｐ−ＩｎＰ埋め込み層 30 ｎ−ＩｎＰ電流ブロック層 31 ｐ−ＩｎＰ電流ブロック層 32 ｉ−ＩｎＧａＡｓＰ再結合層 33 ｎ−ＩｎＰ埋め込み層 34 ｎ−ＩｎＰ（001）基板 35 ｎ−ＩｎＰバッファー層 36 ｎ−ＩｎＰクラッド層 37 ＩｎＧａＡｓＰ層 38 ｐ−ＩｎＰクラッド層 39 ＩｎＧａＡｓＰ活性層 40 ｐ−ＩｎＰ電流ブロック層 41 ｎ−ＩｎＰ電流ブロック層 42 ｐ−ＩｎＰ埋め込み層 43 ｐ−ＩｎＰ（001）基板 44 ｐ−ＩｎＰバッファー層 45 ｐ−ＩｎＰ埋め込み層 46 ｎ−ＩｎＰ電流ブロック層 47 ｐ−ＩｎＰ電流ブロック層 48 ｎ−ＩｎＰ埋め込み層 49 ｐ−ＩｎＰクラッド層 50 ＩｎＧａＡｓＰ活性層 51 ｎ−ＩｎＰクラッド層 52 ｐ−ＩｎＰ（001）基板 53 ｐ−ＩｎＰバッファー層 54 ｐ−ＩｎＰ埋め込み層 55 ｎ−ＩｎＰ電流ブロック層 56 ｐ−ＩｎＰ電流ブロック層 57 ｉ−ＩｎＧａＡｓＰ再結合層 58 ｎ−ＩｎＰ埋め込み層 59 ｐ−ＩｎＰクラッド層 60 ＩｎＧａＡｓＰ活性層 61 ｎ−ＩｎＰクラッド層
Claims (11)
- 【請求項１】導電型がｐ型の第１の半導体からなる基板
上に形成される埋め込み型半導体レーザにおいて、 少なくとも活性層ストライプ領域の周辺部分がｐ型の第
１の半導体層にまで達する深さに掘り込まれ、前記堀り
込まれた周辺部分が前記基板側から順次ｐ型の第１の半
導体層、ｎ型の第１の半導体層、ｐ型の第１の半導体
層、および第１の半導体よりもバンドギャップの小さい
第２の半導体層により埋め込まれており、 更に全体がｎ型の第１の半導体により埋め込まれた構造
を有し、 前記第２の半導体層が前記活性層と所定距離離間して設
けられたことを特徴とするｐ型基板埋め込み型半導体レ
ーザ。 - 【請求項２】前記第２の半導体層と前記活性層と間の前
記距離を略0.6μｍ以上としたことを特徴する請求項１
記載のｐ型基板埋め込み型半導体レーザ。 - 【請求項３】導電型がｐ型の第１の半導体からなる基板
上に形成される埋め込み型半導体レーザにおいて、 少なくとも活性層ストライプ領域の周辺部分がｐ型の第
１の半導体層にまで達する深さに掘り込まれ、前記堀り
込まれた周辺部分が前記基板側から順次ｐ型の第１の半
導体層、ｎ型の第１の半導体層、ｐ型の第１の半導体
層、および第１の半導体よりもバンドギャップの小さい
第２の半導体層により埋め込まれており、 更に全体がｎ型の第１の半導体により埋め込まれた構造
を有し、 前記活性層に隣接する前記ｐ型の第１の半導体層のキャ
リア濃度を略１×1018ｃｍ-3以下としたことを特徴とす
るｐ型基板埋め込み型半導体レーザ。 - 【請求項４】導電型がｐ型の第１の半導体からなる基板
上に形成される埋め込み型半導体レーザにおいて、 少なくとも活性層ストライプ領域の周辺部分が前記ｐ型
の第１の半導体層にまで達する深さに掘り込まれ、前記
堀り込まれた周辺部分が前記基板側から順次ｐ型の第１
の半導体層、ｎ型の第１の半導体層、ｐ型の第１の半導
体層、および第１の半導体よりもバンドギャップの小さ
い第２の半導体層により埋め込まれており、 更に全体がｎ型の第１の半導体により埋め込まれた構造
を有し、 前記第２の半導体層のバンドギャップ波長がレーザの発
振波長より短波長であることを特徴とするｐ型基板埋め
込み型半導体レーザ。 - 【請求項５】前記活性層に隣接するｐ型の第１の半導体
層のキャリア濃度が１×1018ｃｍ-3以下であることを特
徴とする請求項１又は２記載のｐ型基板埋め込み型半導
体レーザ。 - 【請求項６】前記第２の半導体層のバンドギャップ波長
がレーザの発振波長より短波長であることを特徴とする
請求項１又は４記載のｐ型基板埋め込み型半導体レー
ザ。 - 【請求項７】前記第２の半導体層のバンドギャップ波長
がレーザの発振波長より短波長であることを特徴とする
請求項３記載のｐ型基板埋め込み型半導体レーザ。 - 【請求項８】有機気相成長（ＭＯＶＰＥ）法等の薄膜形
成法を用いてｐ型基板埋め込み型半導体レーザを製造す
る方法であって、 (a)導電型がｐ型の第１の半導体からなる基板上に活性
層ストライプ領域を除いた周辺部分に誘電体からなるマ
スクを形成し、ｐ型の第１の半導体層、活性層およびｎ
型の第１の半導体層を形成する工程と、 (b)前記マスクを除去した後に前記活性層上部に形成さ
れた前記ｎ型の第１の半導体層の上部に誘電体からなる
マスクを形成する工程と、 (c)前記活性層ストライプ領域の周辺部分に順次ｐ型の
第１の半導体層、ｎ型の第１の半導体層およびｐ型の第
１の半導体層を順次埋め込み成長させ、更に前記活性層
より積層方向に略0.6μｍ以上距離をおいて第２の半導
体層を形成する工程と、 (d)前記マスクを除去した後、前記活性層ストライプを
含む全体をｎ型の第１の半導体層で埋め込む工程と、 を含むことを特徴とするｐ型基板埋め込み型半導体レー
ザの製造方法。 - 【請求項９】有機気相成長（ＭＯＶＰＥ）法等の薄膜形
成法を用いてｐ型基板埋め込み型半導体レーザを製造す
る方法であって、 (a)導電型がｐ型の第１の半導体からなる基板上に、ｐ
型の第１の半導体層、活性層およびｎ型の第１の半導体
層を順次積層することによりレーザ元結晶を作製する工
程と、 (b)前記レーザ元結晶に誘電体からなるマスクを設け、
半導体層の幅を前記マスクの幅よりも両脇に略0.6μｍ
以上小さく、且つ前記ｐ型の第１の半導体層にまで達す
る深さにエッチングしてメサストライプを形成する工程
と、 (c)前記メサストライプ領域の周辺部分に順次ｐ型の第
１の半導体層、ｎ型の第１の半導体層、ｐ型の第１の半
導体層を順次埋め込み成長させ、更に前記ｐ型の第１の
半導体層上に前記マスクより上方に第２の半導体層を形
成する工程と、 (d)前記マスクを除去した後、前記メサストライプを含
む全体をｎ型の第１の半導体層で埋め込む工程と、 を含むことを特徴とするｐ型基板埋め込み型半導体レー
ザの製造方法。 - 【請求項１０】ｐ型半導体基板上にｐ型半導体からなる
バッファー層を介してｐ型クラッド層、活性層およびｎ
型クラッド層からなるメサストライプ領域を有し、前記
メサストライプ領域側部から前記バッファー層に及ぶ領
域がｐ型半導体からなる埋め込み層により埋設され、前
記埋め込み層上にｎ型電流ブロック層とｐ型電流ブロッ
ク層が順次形成され、前記ｐ型電流ブロック層上に前記
活性層と所定距離離間してレーザの発振波長より短波長
のバンドギャップ波長を有する再結合層を備え、全体を
ｎ型半導体からなる埋め込み層で覆ってなるｐ型基板埋
め込み型半導体レーザ。 - 【請求項１１】前記活性層が多重量子化井戸（ＭＱＷ）
構造からなることを特徴とする請求項１０記載のｐ型基
板埋め込み型半導体レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6202895A JPH08236858A (ja) | 1995-02-24 | 1995-02-24 | ｐ型基板埋め込み型半導体レーザ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6202895A JPH08236858A (ja) | 1995-02-24 | 1995-02-24 | ｐ型基板埋め込み型半導体レーザ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08236858A true JPH08236858A (ja) | 1996-09-13 |
Family
ID=13188315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6202895A Pending JPH08236858A (ja) | 1995-02-24 | 1995-02-24 | ｐ型基板埋め込み型半導体レーザ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08236858A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6337870B1 (en) | 1997-10-20 | 2002-01-08 | Nec Corporation | Semiconductor laser having recombination layer stripes in current blocking structure |
| US6350629B1 (en) | 1998-09-02 | 2002-02-26 | Nec Corporation | Optical semiconductor device having active layer and carrier recombination layer different from each other |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0377391A (ja) * | 1989-08-21 | 1991-04-02 | Fujitsu Ltd | 半導体レーザ |
| JPH04317384A (ja) * | 1991-04-16 | 1992-11-09 | Mitsubishi Electric Corp | 半導体発光装置 |
| JPH05226774A (ja) * | 1992-02-10 | 1993-09-03 | Furukawa Electric Co Ltd:The | 半導体レーザ素子とその製造方法 |
| JPH06104527A (ja) * | 1992-09-21 | 1994-04-15 | Nec Corp | 半導体レーザの製造方法 |
| JPH06326400A (ja) * | 1993-05-13 | 1994-11-25 | Nec Corp | 半導体レーザとその製造方法 |
| JPH06338654A (ja) * | 1993-05-28 | 1994-12-06 | Nec Corp | 半導体レーザ、その製造方法及び半導体レーザアレイ |
-
1995
- 1995-02-24 JP JP6202895A patent/JPH08236858A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0377391A (ja) * | 1989-08-21 | 1991-04-02 | Fujitsu Ltd | 半導体レーザ |
| JPH04317384A (ja) * | 1991-04-16 | 1992-11-09 | Mitsubishi Electric Corp | 半導体発光装置 |
| JPH05226774A (ja) * | 1992-02-10 | 1993-09-03 | Furukawa Electric Co Ltd:The | 半導体レーザ素子とその製造方法 |
| JPH06104527A (ja) * | 1992-09-21 | 1994-04-15 | Nec Corp | 半導体レーザの製造方法 |
| JPH06326400A (ja) * | 1993-05-13 | 1994-11-25 | Nec Corp | 半導体レーザとその製造方法 |
| JPH06338654A (ja) * | 1993-05-28 | 1994-12-06 | Nec Corp | 半導体レーザ、その製造方法及び半導体レーザアレイ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6337870B1 (en) | 1997-10-20 | 2002-01-08 | Nec Corporation | Semiconductor laser having recombination layer stripes in current blocking structure |
| US6670203B2 (en) | 1997-10-20 | 2003-12-30 | Nec Corporation | Method for manufacturing semiconductor laser having recombination layer stripes in current blocking structure |
| US6350629B1 (en) | 1998-09-02 | 2002-02-26 | Nec Corporation | Optical semiconductor device having active layer and carrier recombination layer different from each other |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0766994B2 (ja) | 半導体レーザ素子 | |
| US5692002A (en) | Buried heterostructure semiconductor laser fabricated on a p-type substrate | |
| JPH07106685A (ja) | 半導体レーザ | |
| KR19990037200A (ko) | 반도체 레이저 및 그 제조방법 | |
| JP2812273B2 (ja) | 半導体レーザ | |
| US20030007529A1 (en) | Semiconductor laser structure and method of manufacturing same | |
| US7271422B2 (en) | Semiconductor optical device | |
| JPH08236858A (ja) | ｐ型基板埋め込み型半導体レーザ及びその製造方法 | |
| JPH0697592A (ja) | 半導体レーザ及びその製造方法 | |
| JP2550714B2 (ja) | 高抵抗半導体層埋め込み型半導体レーザ | |
| JP3241002B2 (ja) | 半導体レーザの製造方法 | |
| KR100279734B1 (ko) | 평면 매립형 반도체 레이저 구조 및 그 제조방법 | |
| JP2000353849A (ja) | 光半導体装置およびその製造方法 | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPS59125684A (ja) | 埋め込み形半導体レ−ザ | |
| JP3229085B2 (ja) | 半導体レーザ装置，及びその製造方法 | |
| JPH03133189A (ja) | 高抵抗半導体層埋め込み型半導体レーザ | |
| US7208774B2 (en) | Semiconductor optical device | |
| JP2004111743A (ja) | 半導体光素子 | |
| JP2527197B2 (ja) | 光集積化素子 | |
| JPH04199587A (ja) | 光半導体素子 | |
| JP2743769B2 (ja) | 半導体レーザとその製造方法 | |
| JP2865325B2 (ja) | 半導体レーザ装置 | |
| JPH1140897A (ja) | 半導体レーザ素子及びその製造方法 | |
| JP2678153B2 (ja) | 半導体レーザ素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990105 |