JPH08237062A - ｐｎダイオードを用いた電圧制御アッテネータ - Google Patents

ｐｎダイオードを用いた電圧制御アッテネータ

Info

Publication number
JPH08237062A
JPH08237062A JP7331273A JP33127395A JPH08237062A JP H08237062 A JPH08237062 A JP H08237062A JP 7331273 A JP7331273 A JP 7331273A JP 33127395 A JP33127395 A JP 33127395A JP H08237062 A JPH08237062 A JP H08237062A
Authority
JP
Japan
Prior art keywords
signal
attenuator
analog
diode
attenuator according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7331273A
Other languages
English (en)
Inventor
Roger A Fratti
アンソニー フラッチ ロジャー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPH08237062A publication Critical patent/JPH08237062A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/24—Frequency- independent attenuators
    • H03H7/25—Frequency- independent attenuators comprising an element controlled by an electric or magnetic variable
    • H03H7/253—Frequency- independent attenuators comprising an element controlled by an electric or magnetic variable the element being a diode
    • H03H7/255—Frequency- independent attenuators comprising an element controlled by an electric or magnetic variable the element being a diode the element being a PIN diode

Landscapes

  • Attenuators (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Networks Using Active Elements (AREA)
  • Non-Reversible Transmitting Devices (AREA)

Abstract

(57)【要約】 【課題】 全体に集積化されたアナログ電圧制御アッテ
ネータを提供する。 【解決手段】 完全集積化されたＲＦアッテネータは、
シリコンに合わないＰＩＮダイオードを使用することな
く受信ＲＦ信号に基づく利得制御を実行する。このアッ
テネータは、電流源と共にＴ型パッドを含む。直流信号
はＴ型パッドの分路素子をバイアスする。好適には、直
流電流を制御する電圧制御信号は、アッテネータ出力か
ら検出されたＲＦの大きさに比例する負帰還信号として
発生する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は全体的に集積化され
たアナログ電圧制御アッテネータに関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】無線周
波（ＲＦ）信号アッテネータは典型的にＣＡＴＶやビデ
オ用途に用いられている。したがって、ＲＦアッテネー
タは、広帯域幅、例えば１メガヘルツ以下からギガヘル
ツ範囲までにわたって動作し、１ｄＢの分数までの精度
を示さなければならない。ＲＦアッテネータは、ＲＦ信
号減衰を制御する自動利得制御をの使用を含んでも含ま
なくても良い。自動利得制御がある場合は、アッテネー
タからのＲＦ信号出力は、例えば過大信号による飽和を
防ぐために、信号の入力振幅にかかわらず特定の振幅に
一定に維持される。ＲＦアッテネータは、典型的に、１
つまたは数個のＴ型アッテネータまたはパイ型アッテネ
ータ部を使用し、アッテネータ部を選択または側路する
電子スイッチング素子を含む。ＰＩＮダイオードはスイ
ッチングを提供するためにしばしば用いられる。ＰＩＮ
ダイオードはオフ状態で低容量を示し、したがって高速
スイッチングに理想的である。例えば、１９９２年１１
月１６日発行の米国特許第4,359,699 号を参照された
い。
【０００３】Ｔ型パッドまたはπ型アッテネータ部は、
典型的に、受信ＲＦ信号の過大部分を接地に分路するた
めの可変抵抗を含む。ＰＩＮダイオードは、高速スイッ
チング素子として用いられるが、このような可変抵抗を
提供するためにも使用される。ＰＩＮダイオードの抵抗
はその中を流れるバイアス電流量に比例して変化する。
ＰＩＮダイオードをベースとしたアッテネータの例は次
の特許に開示されている。すなわち、１９９３年１２月
１４日発行の米国特許第5,270,824 号、１９９３年４月
２０日発行の米国特許第5,204,643 号、１９９２年６月
３０日発行の米国特許第5,126,703 号、１９８７年３月
３１日発行の米国特許第4,654,610 号、１９９２年８月
１８日発行の米国特許第5,140,200 号である。
【０００４】しかしながら、ＰＩＮダイオードベースの
アッテネータは、広範囲に使用されているが問題が無い
わけではない。例えば、ＰＩＮダイオード特性の中心周
波数はＰＩＮダイオードの抵抗の変化に従って変化す
る。さらに、ＰＩＮダイオードは、調整電圧特性の関数
として非直線的な減衰を示し、非直線性の調整のために
複雑な回路を必要とする。さらに、ＰＩＮダイオード
は、ルーティング及びスペース割当ての複雑さのみなら
ず、基板抵抗率がイオン注入シリコンプロセスで形成さ
れる場合の固有層として有効になるほど十分に高くない
ため、既存のシリコン技術、特に集積アナログ電圧制御
アッテネータに容易に組み込めない。さらに、たとえ基
板抵抗率が十分に高くても、注入物からの拡散と、後続
のシリコン製作プロセス中の焼きなましが、十分に制御
された固有領域の形成を許さない。
【０００５】
【課題を解決するための手段】ＣＡＴＶやビデオ用途の
ためのＲＦ信号減衰を提供する従来方法は、多量の受信
ＲＦ信号を分路するためのＰＩＮダイオードの抵抗の可
変を含む。しかしながら、ＰＩＮダイオードは既存のシ
リコン技術に集積することができない。完全に集積化さ
れたＲＦ電圧制御アッテネータは、シリコンに合わない
ＰＩＮダイオードを必要とすることなく動作する本発明
によって提供される。このＲＦアッテネータは、広帯域
幅にわたって直線的に印加された調整電圧にしたがって
直線的な減衰特性を示す。その通り実行するために、ｐ
ｎ接合ダイオードが集積回路の一部として備えられ、回
路のＲＦ出力の振幅を制御する。
【０００６】好適な実施例では、アッテネータ出力信号
の振幅は、ＲＦアッテネータ内で行われる自動利得制御
の使用により規定レベルに一定かつ精密に維持される。
アナログすなわちＲＦ自動利得制御は、Ｔ型パッドアッ
テネータ分路素子の可変抵抗を調整して信号利得を維持
する。信号減衰は、バイアスとしてそれに供給されるＤ
Ｃ信号ＩDCの大きさにしたがう分路素子の可変抵抗にし
たがって変化する。ＲＦ分路素子は好適にはｐｎ接合ダ
イオードであり、したがって、既存のシリコン技術でア
ッテネータ内に集積することができる。ＩDCは電圧制御
信号ＶDCの振幅に正比例して発生し、この制御信号はＲ
Ｆ出力から帰還される。ＶDCはＲＦ出力信号の振幅に正
比例する。シリコンに合わないＰＩＮダイオードのよう
な従来の分路素子を具備する必要性は、集積されたｐｎ
接合ダイオードの使用によって除去される。
【０００７】
【発明の実施の形態】自動利得制御回路は、従来、種々
の受信信号のレベルの変化を補正するために受信機のフ
ロントエンドに用いられる。受信機内で、自動利得制御
回路は受信ＩＦ信号の振幅を検出する。そこでは、ＩＦ
信号の振幅に比例してＤＣ電圧が発生する。このＤＣ電
圧信号はフロントエンドの入力段に帰還され、受信ＩＦ
信号（を調整または減衰するため）にある利得を与え
る。より詳細には、このＤＣ電圧信号は、例えばＰＩＮ
ダイオードをバイアスする電流を発生させるために用い
られる。ＰＩＮダイオードはフロントエンド段から接地
へ接続され、信号が過大になった場合に受信ＲＦ信号の
ある程度の部分を流す。
【０００８】本発明のＲＦアッテネータの概略ブロック
図は図１に示される。ここに示された発明は、制御され
る電流源２０に電気的に接続されたＲＦＴ型パッド部１
０を含む。ＲＦＴ型パッド部１０は、アナログすなわち
ＲＦ信号が入力されるポートＲＦInと、受信信号の利得
調整された変形を出力するポートＲＦOUT を含む。アナ
ログすなわちＲＦ信号はＲＦＴ型パッドに入力され、も
し必要なら、ポートＲＦOUT が接続される受信機回路の
飽和を防ぐためにＲＦＴ型パッド内で減衰される。その
通り実行するために、過大な受信ＲＦ信号電力の一部は
制御電流信号ＩDCにしたがって分路される。
【０００９】Ｔ型パッド内のパッドすなわち分路素子は
ｐｎ接合ダイオードＤ1 を含み、そのためアッテネータ
は完全に集積化することができる。電流制御信号Ｉ
DCは、制御される電流源内でその入力ポートＰC に供給
される電圧制御信号ＶDCに比例して発生する。ＩDCはＴ
型パッド部で与えられる減衰度を制御する。ＩDCすなわ
ち減衰量は、自動利得制御（好適な実施例に関してより
詳細に説明され、ＲＦ出力信号の大きさに従って減衰レ
ベルを調整する）の使用により本発明内に提供すること
ができる。
【００１０】図２は、図１に示されたアッテネータの詳
細変形図である。図２において、図１の制御される電流
源２０は電圧制御される電流源２０′で置き換えられて
いる。電圧制御される電流源２０′は、電圧制御ポート
ＰC 、電源ＶCC、及びＲＦＴ型パッド部１０のＤＣ入力
ポートＤＣINに電気的に接続されている。
【００１１】ＲＦＴ型パッド部１０は、第１のＤＣ遮断
コンデンサＣIN及び第１の抵抗ＲINを介してＲＦ分路素
子すなわち接合ダイオードＤ1 のアノード端子に接続さ
れたＲＦ入力ポートＲＦINを含む。また、接合ダイオー
ドＤ1 のアノード端子は、第２の抵抗ＲOUT 、第２のＤ
Ｃ遮断コンデンサＣOUT 及びＲＦ出力ポートＲＦOUTに
も電気的に接続されている。ダイオードＤ1 のカソード
端子は接地に接続されている。
【００１２】分路素子すなわち接合ダイオードＤ1 を流
れる電流ＩDCは接合抵抗で限定される。ＩDCは、接合ダ
イオードＤ1 のアノード端子へのＤＣINを介してＴ型パ
ッド１０に流れ込む。ＩDCは、電圧制御ポートＰC に供
給される電圧制御信号ＶDCの大きさを調整することによ
り制御される。ＤＣ遮断コンデンサはＩDCがＲＦ入力及
び出力の方へ流れるのを防止し、そのため、実質的にＩ
DCの全部がｐｎ接合ダイオードＤ1 へ向けられる。接合
ダイオードの抵抗値はそれにより調整される。
【００１３】上述のように、ＶDCは、好適には、ＲＦ出
力ポートから検出されるＲＦ信号の振幅に比例して発生
し、本質的に自動利得制御のための帰還ループを形成す
る。しかしながら、本発明は、ＲＦ出力信号の振幅を調
整する自動利得制御を要するアッテネータに限らない。
ＶDCの変化はＩDCを変化させ、それだけがＲＦ出力信号
の振幅を制御するために必要とされる。ＶDCは、当業者
に知られている手段で発生し、電圧制御ポートＰC に供
給することができる。
【００１４】図３Ａは、全シリコン集積デザインとして
容易に実行される、図２のＲＦアッテネータ回路の詳細
な概略回路図である。電圧制御される電流源２０′は次
の通り減衰制御信号ＩDCを発生する。電圧制御信号ＶDc
は電圧制御ポートＰC に供給される。抵抗Ｒ1 を横切る
ＶDcは、ＮＰＮトランジスタＱ1 のベースに流れるバイ
アス電流を発生する。ベース電流に応じてＱ1 のコレク
タに発生する電流は本質的にＩDCを限定する。トランジ
スタＱ1 のエミッタは抵抗Ｒ2 を介してＡＣ接地に接続
され、ＩCQ1 を流す。コレクタ電流ＩCQ1 はダイオード
接続されたＮＰＮトランジスタＱ2 のエミッタから流れ
る。この電流はダイオード接続されたＮＰＮトランジス
タＱ3 のエミッタからＱ2 のコレクタに流れる。両トラ
ンジスタＱ2 及びＱ3 はダイオード接続されている。Ｂ
ＪＴトランジスタすなわちトランジスタＱ2 及びＱ3 等
のＮＰＮのベース及びコレクタの短絡は、トランジスタ
のｉE −ｖBEと同じｉ−ｖ特性を示す２端子素子にな
る。このように接続されたＢＪＴトランジスタは能動モ
ード（ｖCB＝０は能動モード動作を与える）のままにな
るので、コレクタ及びベースに流れる電流はトランジス
タβにしたがって分割される。
【００１５】トランジスタＱ3 のコレクタ及びベース
は、ＰＮＰトランジスタＱ5 のベースばかりでなくＰＮ
ＰトランジスタＱ4 のコレクタ及びベースの両方に接続
されている。トランジスタＱ4 及びＱ5 はカレントミラ
ーを形成する。したがって、（制御電圧信号ＶDCに比例
する）トランジスタＱ4 を流れる電流はトランジスタＱ
5 に反映され、ＩDCを限定する。トランジスタＱ4 及び
Ｑ5 は整合されたトランジスタであり、Ｑ4 はダイオー
ド接続されている。トランジスタＱ5 が能動のままにな
っている限り、Ｑ5 のコレクタを流れる電流は、ＶCCに
関係なく常にＱ4を流れる電流に等しくなる。また、ト
ランジスタＱ4 及びＱ5 のエミッタは、ＲＦチョークＬ
1 を介してＶCCに、また側路コンデンサＣ3 を介して接
地に電気的に接続されている。
【００１６】バイアス電流ＩDCは、トランジスタＱ5 の
コレクタから、ダイオード接続されたトランジスタＱ6
−Ｑ13の配列で形成される能動負荷ＡＬ1 に流れる。ト
ランジスタＱ13すなわち配列中の最後のトランジスタの
エミッタはダイオードＤ1 に接続されている。ダイオー
ドＤ1 はダイオード接続されたトランジスタＱ14のベー
ス−エミッタ接合になる。それに応じて、ＩDCはＶDCに
従ってダイオードＤ1をバイアスする。
【００１７】能動負荷ＡＬ1 のより詳細な図面は図３Ｂ
に表わされる。バイアス電流は、ＮＰＮトランジスタＱ
6 の（ダイオード接続された）コレクタ及びベースを介
して能動負荷に流れる。トランジスタＱ6 のエミッタは
ダイオード接続されたＮＰＮトランジスタＱ7 に接続さ
れている。トランジスタＱ7 のエミッタはダイオード接
続されたトランジスタＱ8 に電気的に接続され、トラン
ジスタＱ8 はそのエミッタからダイオード接続されたト
ランジスタＱ9 に接続され、以下トランジスタＱ13まで
すなわちＱ9 −Ｑ13まで同様である。ＩDCはＱ13のエミ
ッタからダイオードＤ1 に流れる。
【００１８】ダイオードＤ1 へのＩDCの影響したがって
Ｔ型パッド１０について次に説明する。ＲＦINから入力
されたＲＦ信号は、コンデンサＣIN及びＲINを介してダ
イオードＤ1 のアノードに通る。回路のその場所で、Ｒ
ＦはＤＣバイアスに乗せられ、ＲＦ出力経路と接地への
ダイオードＤ1 の間で分離する。Ｄ1 を流れるＩDCはダ
イオード抵抗を変え、したがって接地に導かれる受信Ｒ
Ｆ信号の量を変える。ＲＦ信号の残りはＲOUT 及びＣ
OUT を介して（すなわちＲＦOUT を介して）ＡＣ負荷に
通る。制御ポートＰC に供給される電圧制御信号Ｖ
DCは、好適にはＲＦOU T に表われるＲＦ出力信号の振幅
に比例して発生する。
【００１９】ダイオード接続されたトランジスタＱ14の
ｐｎ接合で与えられる可変減衰度は、不整合損失項を無
視すると、 ｋ＝Ｚ0 ／ＲPN＋（（Ｚ0 ）2 ／（ＲPN）2 ＋１）1/2 となる。ここでＺ0 ＝５０オームであり、ＲPNは分路素
子、ダイオードＤ1 の抵抗値である。抵抗Ｒ1 を介する
トランジスタＱ1 のＢＥ接合の両端の制御電圧ＶDCに対
して、（ＶDCが接合点以上にある時）Ｑ1 のコレクタを
流れる電流ＩCQ1（有効Ｄ1 制御電流ＩDC）は、 （ＶDC−０．７）／Ｒ2 となり、調整範囲の直線部分の制御電流となる。トラン
ジスタＱ14のＢＥ接合（ダイオードＤ1 ）は、印加電圧
が約０．７ボルト以上の時、 ＶT ／ＩDC となる。ここで、ＶT ＝（２６×１０-3）ボルトであ
る。したがって、分路素子Ｄ1 の減衰度は、 Ｚ0 ＩDC／ＶT ＋［Ｚ0 2 （ＩDC）2 ／ＶT 2＋１］1/2 となる。従来のＰＩＮ接合の等価抵抗は、 ＶT ／（ＩDC）.87 である。従来のＰＩＮダイオードの減衰度は、 Ｚ0 （ＩDC）.87 ／ＶT ＋［Ｚ0 2（ＩDC）1.74／ＶT 2＋
１］1/2 となる。ｐｎ接合ダイオードの式とＰＩＮダイオードの
式の比較から推論できるように、ＰＩＮダイオード抵抗
値は非直線的に増加するばかりでなく、Ｄ1 の抵抗値よ
り少なく増加する。
【００２０】本発明のＲＦアッテネータの好適な実施例
の機能ブロック図は図４に示される。このＲＦアッテネ
ータは、ＲＦ出力ポートＲＦOUT から帰還制御回路部２
５を介して電圧制御ポートＰC に接続された帰還ループ
を含む。帰還制御部２５は、ＲＦOUT から検出されたＲ
Ｆ出力信号の大きさに比例するＶDCを発生する。したが
って、ＶDCに従って電圧制御される電流源２０′より供
給される制御電流ＩDCは、ＲＦ出力の高さに正比例す
る。ＲＦOUT の信号が大き過ぎると、受信ＲＦ信号の利
得は減少し、ＲＦOUT の信号が小さ過ぎると、受信ＲＦ
信号の利得は増加する。
【００２１】図５は、ｐｎ接合ダイオードＤ1 で形成さ
れた本発明のアッテネータと、従来のＰＩＮダイオード
ベースのアッテネータに関する減衰度ｄＢ対制御電圧Ｖ
DCの比較グラフである。図面で明瞭にわかるように、Ｖ
T 当たりのｐｎ接合ダイオード減衰度のグラフはＰＩＮ
ダイオードに関するものより直線的になっている。この
グラフは、完全集積化されたシリコンアッテネータを８
００ＭＨｚで検査して得られている。
【００２２】図６は、多数の制御電圧ＶDCに関して１０
ＭＨｚから１５００ＭＨｚまでの本発明のＲＦアッテネ
ータについての掃引周波数挿入損失と帰還損失のグラフ
である。ＲＦINからの受信信号に与えられる利得は、全
帯域幅にわたって実質的に直線的になる。図５及び図６
により、ＰＩＮダイオードの代わりにｐｎ接合ダイオー
ドを使用すると、より効果的で直線的な減衰度を与える
アッテネータが提供される。
【００２３】上記の実施例は、特定のトランジスタと、
それに伴う回路に対応する制限で説明されたが、例示の
目的でのみ含まれ、本発明の範囲を制限することを意味
しない。本発明は請求の範囲で定義される通りにのみ制
限されるべきである。より詳細には、ここに提供された
ＲＦアッテネータは、分路素子バイアスを与える電圧／
電流変換器を含むものとして説明されたが、本発明はそ
れによる構造に限らない。Ｔ型パッド内の分路素子に電
流バイアスを与えてＲＦアッテネータを制御するため
の、当業者に知られているいかなる手段も、本発明の範
囲及び精神から逸脱することなく使用することができ
る。
【図面の簡単な説明】
【図１】本発明のＲＦ信号アッテネータの概略ブロック
図である。
【図２】図１に示されたアッテネータの概略回路図であ
る。
【図３Ａ】図２に示されたアッテネータの詳細な概略図
である。
【図３Ｂ】図３Ａの概略図の一部の拡大図である。
【図４】本発明のＲＦアッテネータの好適な実施例の概
略ブロック図である。
【図５】本発明の好適な実施例の減衰度対制御電圧のグ
ラフである。
【図６】本発明の好適な実施例の減衰度対周波数のグラ
フである。

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 ＲＦ信号の振幅を調整するための完全集
    積化されたＲＦアッテネータであって、 ａ）ＲＦ入力ポートと、 ｂ）ＲＦ出力ポートと、 ｃ）ＤＣ信号に比例して前記ＲＦ信号の利得を調整する
    利得調整手段であって、分路素子を含む利得調整手段
    と、 ｄ）前記調整手段に前記ＤＣ信号を供給する手段とから
    なることを特徴とするアッテネータ。
  2. 【請求項２】 請求項１記載のアッテネータにおいて、
    Ｔ型アッテネータ及びπ型アッテネータのうちの１つと
    同様に形成されているアッテネータ。
  3. 【請求項３】 請求項１記載のアッテネータにおいて、
    ｐｎ接合ダイオードを含むアッテネータ。
  4. 【請求項４】 請求項１記載のアッテネータにおいて、
    前記手段は前記分路素子からＲＦ分離されているアッテ
    ネータ。
  5. 【請求項５】 請求項３記載のアッテネータにおいて、
    前記分路素子の抵抗値（Ｒpn）は前記ｐｎ接合ダイオー
    ドの両端電圧（ＶT ）割る前記直流信号の大きさに等し
    く、ＶT は０．０２６ボルトに等しいアッテネータ。
  6. 【請求項６】 請求項５記載のアッテネータにおいて、
    前記減衰度は、 Ｚ0 ／Ｒpn＋（（Ｚ0 ）2 （１／Ｒpn）2 ＋１）1/2 に等しく、Ｚ0 はシステムインピーダンスであり、Ｒpn
    は前記接合ダイオードのＢＥ接合の抵抗値であるアッテ
    ネータ。
  7. 【請求項７】 請求項１記載のアッテネータにおいて、
    前記供給手段は電圧／電流変換器であるアッテネータ。
  8. 【請求項８】 請求項１記載のアッテネータにおいて、
    前記手段は、前記ＲＦ出力ポートから検出されたＲＦ信
    号の大きさに比例する帰還制御として前記ＤＣ信号を供
    給するアッテネータ。
  9. 【請求項９】 電圧制御信号に基づいてＲＦ信号の振幅
    を制御するアナログＲＦ信号アッテネータであって、モ
    ノリシック集積回路内に集積可能であり、ＲＦ入力ポー
    トと、ＲＦ出力ポートと、ＲＦ分路素子を含み、信号利
    得量は、前記電圧制御信号の直線変化と共に前記ＲＦ信
    号に対して実質的に直線的に与えられることを特徴とす
    るアナログＲＦ信号アッテネータ。
  10. 【請求項１０】 請求項９記載のアナログＲＦ信号アッ
    テネータにおいて、前記電圧制御信号は、前記ＲＦ出力
    ポートから検出された信号振幅に比例して信号発生手段
    で発生するアナログＲＦ信号アッテネータ。
  11. 【請求項１１】 請求項９記載のアナログＲＦ信号アッ
    テネータにおいて、前記分路素子はｐｎ接合ダイオード
    であるアナログＲＦ信号アッテネータ。
  12. 【請求項１２】 請求項９記載のアナログＲＦ信号アッ
    テネータにおいて、前記電圧制御信号は電圧／電流変換
    器に供給されるアナログＲＦ信号アッテネータ。
  13. 【請求項１３】 請求項１２記載のアナログＲＦ信号ア
    ッテネータにおいて、前記変換器はカレントミラー及び
    能動負荷を含み、前記能動負荷は複数のダイオード接続
    されたトランジスタからなるアナログＲＦ信号アッテネ
    ータ。
  14. 【請求項１４】 請求項９記載のアナログＲＦ信号アッ
    テネータにおいて、Ｔ構造及びπ構造のうちの１つと同
    様に形成されているアナログＲＦ信号アッテネータ。
  15. 【請求項１５】 請求項９記載のアナログＲＦ信号アッ
    テネータにおいて、前記アッテネータの帯域幅は４０乃
    至８２０ＭＨｚに及び、それにより実行される減衰度は
    ０乃至１２ｄＢに及ぶアナログＲＦ信号アッテネータ。
  16. 【請求項１６】 請求項１１記載のアナログＲＦ信号ア
    ッテネータにおいて、前記減衰定数は、 Ｚ0 ／Ｒpn＋（（Ｚ0 ／Ｒpn）2 ＋１）1/2 にほぼ等しく、Ｚ0 はシステムインピーダンスであり、
    Ｒpnはｐｎダイオードの接合抵抗値であるアナログＲＦ
    信号アッテネータ。
  17. 【請求項１７】 請求項１６記載のアナログＲＦ信号ア
    ッテネータにおいて、ＲpnはＶT ／ＩC に等しく、ＶT
    は２６×１０-3ボルトであり、ＩDCはＤＣ信号であるア
    ナログＲＦ信号アッテネータ。
  18. 【請求項１８】 請求項１６記載のアナログＲＦ信号ア
    ッテネータにおいて、前記アッテネータの動作の帯域幅
    は１０乃至１５００ＭＨｚに及ぶアナログＲＦ信号アッ
    テネータ。
  19. 【請求項１９】 請求項９記載のアナログＲＦ信号アッ
    テネータにおいて、前記ＲＦ入力ポート及びＲＦ出力ポ
    ートはＤＣ遮断コンデンサを含むアナログＲＦ信号アッ
    テネータ。
  20. 【請求項２０】 請求項９記載のアナログＲＦ信号アッ
    テネータにおいて、前記ＲＦ入力ポート及びＲＦ出力ポ
    ートは可変抵抗を含むアナログＲＦ信号アッテネータ。
JP7331273A 1994-12-21 1995-12-20 ｐｎダイオードを用いた電圧制御アッテネータ Withdrawn JPH08237062A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/360892 1994-12-21
US08/360,892 US5565823A (en) 1994-12-21 1994-12-21 Voltage controlled attenuator using PN diodes

Publications (1)

Publication Number Publication Date
JPH08237062A true JPH08237062A (ja) 1996-09-13

Family

ID=23419822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7331273A Withdrawn JPH08237062A (ja) 1994-12-21 1995-12-20 ｐｎダイオードを用いた電圧制御アッテネータ

Country Status (3)

Country Link
US (1) US5565823A (ja)
JP (1) JPH08237062A (ja)
KR (1) KR960028416A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9811950D0 (en) * 1998-05-22 1998-09-23 Northern Telecom Ltd Beamforming circuitry
US6937846B1 (en) * 1999-11-09 2005-08-30 Siemens Aktiengesellschaft Pin diode circuit arrangement
US6452445B1 (en) 2000-06-15 2002-09-17 Motorola, Inc. Voltage controlled variable gain element
US6522201B1 (en) * 2000-09-28 2003-02-18 Eic Corporation RF amplifier having switched load impedance for back-off power efficiency
US6897704B2 (en) * 2001-05-25 2005-05-24 Thunder Creative Technologies, Inc. Electronic isolator
DE10130764C1 (de) * 2001-06-26 2002-11-07 Eads Deutschland Gmbh Integrierte HF-Schaltung zur Amplitudenbeeinflussung von Signalen
US7208992B1 (en) * 2001-11-08 2007-04-24 C-Cor.Net Corporation Lossy linearizers for analog optical transmitters
US8249448B2 (en) * 2008-07-16 2012-08-21 Honeywell International Inc. System and method of blocking an electrical signal transmission

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4019160A (en) * 1975-12-05 1977-04-19 Gte Sylvania Incorporated Signal attenuator circuit for TV tuner
US4654610A (en) * 1985-07-23 1987-03-31 Hewlett-Packard Company PIN diode switched RF signal attenuator
JP2786323B2 (ja) * 1990-06-22 1998-08-13 パイオニア株式会社 信号減衰回路
US5140200A (en) * 1990-07-17 1992-08-18 General Instrument Corporation Pin diode attenuator
FI88564C (fi) * 1991-01-14 1993-05-25 Nokia Mobile Phones Ltd Styrbar hoegfrekvensdaempare
JPH0541627A (ja) * 1991-05-24 1993-02-19 Sony Corp 高周波減衰回路
US5270824A (en) * 1991-12-30 1993-12-14 Zenith Electronics Corporation AGC circuit for double conversion digital television tuner

Also Published As

Publication number Publication date
US5565823A (en) 1996-10-15
KR960028416A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
JP3311017B2 (ja) 利得プログラム可能増幅装置
US4236126A (en) Variable RF attenuator
US4275362A (en) Gain controlled amplifier using a pin diode
US6147568A (en) Radio-frequency variable attenuator
US4388540A (en) Controllable multiplier circuit with expanded gain control range
US4344043A (en) Variable load impedance gain-controlled amplifier
JPH08237062A (ja) ｐｎダイオードを用いた電圧制御アッテネータ
US6542045B2 (en) High-frequency variable attenuator having a controllable reference voltage
KR940001817B1 (ko) 노이즈 감소회로에 사용되는 액티브 필터용 고역 가중치 회로
US4607234A (en) Gain-controlled amplifier arrangement
KR900007034B1 (ko) 가변전자 임피던스 회로장치
JP3875744B2 (ja) 発振器
US6879214B2 (en) Bias circuit with controlled temperature dependence
EP0732807B1 (en) Controllable filter arrangement
US7034618B2 (en) Temperature compensating circuit
US5166560A (en) Voltage-controlled variable capacitor
US4689498A (en) Signal input circuit with constant operating power
US4825173A (en) High gain, programmable differential amplifier circuitry
US4378528A (en) Gain-controlled amplifier system
US4345214A (en) Variable emitter degeneration gain-controlled amplifier
US7432767B2 (en) Tunable low noise amplifier
US3651420A (en) Variable gain direct coupled amplifier
US4329713A (en) Television automatic gain control system
KR20030026897A (ko) 선형 전력 변환 회로
US5986511A (en) Frequency dependent impedance

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030304