JPH0823785B2 - クリツプ回路 - Google Patents
クリツプ回路Info
- Publication number
- JPH0823785B2 JPH0823785B2 JP21007884A JP21007884A JPH0823785B2 JP H0823785 B2 JPH0823785 B2 JP H0823785B2 JP 21007884 A JP21007884 A JP 21007884A JP 21007884 A JP21007884 A JP 21007884A JP H0823785 B2 JPH0823785 B2 JP H0823785B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- circuit
- clip
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 この発明は、クリップ電圧レベルが外部から任意に調
整できるようにされたクリップ回路に関する。
整できるようにされたクリップ回路に関する。
従来の技術 従来、クリップ回路にはダイオードなどの素子を用い
たものが知られているが、ダイオードなどの素子を用い
たものは、クリップ電圧が一定のレベルに設定される。
たものが知られているが、ダイオードなどの素子を用い
たものは、クリップ電圧が一定のレベルに設定される。
発明が解決しようとする問題点 このようなクリップ回路には次のような欠点がある。
（ａ） 設定されるクリップ電圧が一定の値に固定さ
れ、クリップ電圧の加減設定はダイオードを直列に接続
するなどして段階的に変更できるが、連続的かつ直線的
なレベルの変更はできない。
れ、クリップ電圧の加減設定はダイオードを直列に接続
するなどして段階的に変更できるが、連続的かつ直線的
なレベルの変更はできない。
（ｂ） このようなクリップ回路では、その構成素子で
あるダイオードの温度特性によってクリップ電圧レベル
が変動する。
あるダイオードの温度特性によってクリップ電圧レベル
が変動する。
（ｃ） 入力信号レベルによってダイオードの順方向降
下電圧VFが変動するため、入力信号レベルによってクリ
ップ電圧レベルが変更され、安定したクリップ出力を得
ることができない。
下電圧VFが変動するため、入力信号レベルによってクリ
ップ電圧レベルが変更され、安定したクリップ出力を得
ることができない。
そこで、この発明は、クリップ電圧を任意に連続的か
つ直接的に調整できるとともに、温度特性を改善したク
リップ回路を提供しようとするものである。
つ直接的に調整できるとともに、温度特性を改善したク
リップ回路を提供しようとするものである。
問題点を解決するための手段 この発明のクリップ回路は、第１図に例示するよう
に、増幅器（４）、第１のトランジスタ（８）、第２の
トランジスタ（10）、第３のトランジスタ（20）、第４
のトランジスタ（18）、抵抗回路（21）、第１のバッフ
ァ回路（27）及び第２のバッファ回路（29）を備え、基
準電圧に対して正負側にクリップ電圧が設定され、その
レベルを制御電圧によって制御することにより、入力信
号を所望レベルのクリップ電圧によりクリップさせて取
り出すクリップ回路であって、増幅器（４）は、正相入
力側に制御電圧を受け、逆相入力側にその出力が全帰還
され、第１及び第２のトランジスタ（８、10）は、ベー
スに増幅器の出力が加えられてその出力に応じた電流を
流し、第３のトランジスタ（20）は第１のトランジスタ
（８）と直列回路を成し、第４のトランジスタ（18）は
第２のトランジスタに直列回路を成し、そのベース・コ
レクタと第３のトランジスタ（20）とベースとが直列に
接続され、抵抗回路（27）は、第１及び第２の抵抗（2
2、24）からなる直列回路であって、第１のトランジス
タ（８）と第３のトランジスタ（20）の間に挿入され
て、第１及び第２の抵抗（22、24）の中間点に基準電圧
が加えられ、かつ、第１及び第２のトランジスタ（８、
10）を通して流れる電流によって第１の抵抗（22）側に
正側のクリップ電圧、第２の抵抗（24）側に負側のクリ
ップ電圧を発生し、第１のバッファ回路（27）は、正相
入力側に抵抗回路（21）が発生した正側のクリップ電圧
が加えられ、その逆相入力側にクリップすべき入力信号
が第３の抵抗（34）を介して加えられ、第２のバッファ
回路（29）は、正相入力側に抵抗回路が発生する負側の
クリップ電圧が加えられ、その逆相入力側にクリップす
べき入力信号が第３の抵抗（34）を介して加えられ、第
１及び第２のバッファ回路（27、29）の共通化された出
力点から正負側のクリップ電圧でクリップされた出力信
号を取り出すようにしたものである。
に、増幅器（４）、第１のトランジスタ（８）、第２の
トランジスタ（10）、第３のトランジスタ（20）、第４
のトランジスタ（18）、抵抗回路（21）、第１のバッフ
ァ回路（27）及び第２のバッファ回路（29）を備え、基
準電圧に対して正負側にクリップ電圧が設定され、その
レベルを制御電圧によって制御することにより、入力信
号を所望レベルのクリップ電圧によりクリップさせて取
り出すクリップ回路であって、増幅器（４）は、正相入
力側に制御電圧を受け、逆相入力側にその出力が全帰還
され、第１及び第２のトランジスタ（８、10）は、ベー
スに増幅器の出力が加えられてその出力に応じた電流を
流し、第３のトランジスタ（20）は第１のトランジスタ
（８）と直列回路を成し、第４のトランジスタ（18）は
第２のトランジスタに直列回路を成し、そのベース・コ
レクタと第３のトランジスタ（20）とベースとが直列に
接続され、抵抗回路（27）は、第１及び第２の抵抗（2
2、24）からなる直列回路であって、第１のトランジス
タ（８）と第３のトランジスタ（20）の間に挿入され
て、第１及び第２の抵抗（22、24）の中間点に基準電圧
が加えられ、かつ、第１及び第２のトランジスタ（８、
10）を通して流れる電流によって第１の抵抗（22）側に
正側のクリップ電圧、第２の抵抗（24）側に負側のクリ
ップ電圧を発生し、第１のバッファ回路（27）は、正相
入力側に抵抗回路（21）が発生した正側のクリップ電圧
が加えられ、その逆相入力側にクリップすべき入力信号
が第３の抵抗（34）を介して加えられ、第２のバッファ
回路（29）は、正相入力側に抵抗回路が発生する負側の
クリップ電圧が加えられ、その逆相入力側にクリップす
べき入力信号が第３の抵抗（34）を介して加えられ、第
１及び第２のバッファ回路（27、29）の共通化された出
力点から正負側のクリップ電圧でクリップされた出力信
号を取り出すようにしたものである。
作 用 したがって、この発明は、以上のような構成で、制御
電圧または制御電流によってクリップ電圧の値が調整さ
れ、このクリップ電圧を演算増幅器の非反転入力に設定
し、その反転入力、すなわち、演算増幅器の帰還点に入
力信号が抵抗を介して加えられると、入力信号のクリッ
プ電圧を越えあるいはそれより低下するレベル部分がク
リップされることになる。
電圧または制御電流によってクリップ電圧の値が調整さ
れ、このクリップ電圧を演算増幅器の非反転入力に設定
し、その反転入力、すなわち、演算増幅器の帰還点に入
力信号が抵抗を介して加えられると、入力信号のクリッ
プ電圧を越えあるいはそれより低下するレベル部分がク
リップされることになる。
実施例 以下、この発明の実施例を図面を参照して詳細に説明
する。
する。
第１図はこの発明のクリップ回路の実施例を示してい
る。クリップ電圧源２は、制御電圧Vcに応じてクリップ
電圧のレベルが変更可能に構成されている。すなわち、
このクリップ電圧源２には演算増幅器４が設置され、こ
の演算増幅器４の非反転入力端子（＋）に形成された制
御入力端子６には制御電圧Vcが加えられる。演算増幅器
４は、制御電圧Vcを制御電流に変換する電流変換回路を
構成しており、その出力は第１および第２のトランジス
タ８、10のベースに加えられ、トランジスタ８のエミッ
タ側に発生した電圧が演算増幅器４の反転入力端子
（−）側に帰還されている。
る。クリップ電圧源２は、制御電圧Vcに応じてクリップ
電圧のレベルが変更可能に構成されている。すなわち、
このクリップ電圧源２には演算増幅器４が設置され、こ
の演算増幅器４の非反転入力端子（＋）に形成された制
御入力端子６には制御電圧Vcが加えられる。演算増幅器
４は、制御電圧Vcを制御電流に変換する電流変換回路を
構成しており、その出力は第１および第２のトランジス
タ８、10のベースに加えられ、トランジスタ８のエミッ
タ側に発生した電圧が演算増幅器４の反転入力端子
（−）側に帰還されている。
トランジスタ８、10のエミッタと接地側端子11が形成
された接地側ラインとの間には抵抗12、14が設置され、
トランジスタ10のコレクタと電源端子16が形成された正
側ラインとの間にはベース・コレクタ間を共通にした第
４のトランジスタ18が設置され、また、トランジスタ８
と正側ラインとの間にはトランジスタ18のベース・コレ
クタとベースが共通に接続された第３のトランジスタ20
と直列回路を成す抵抗回路21として第１および第２の抵
抗22、24が設置されている。抵抗22、24の中間接続点に
は、動作基準点端子26が形成され、一定の動作基準電圧
Vrefが設定される。正側および負側のクリップ電圧
VC1、VC2は、この動作基準電圧Vrefを中心レベルとして
設定される。
された接地側ラインとの間には抵抗12、14が設置され、
トランジスタ10のコレクタと電源端子16が形成された正
側ラインとの間にはベース・コレクタ間を共通にした第
４のトランジスタ18が設置され、また、トランジスタ８
と正側ラインとの間にはトランジスタ18のベース・コレ
クタとベースが共通に接続された第３のトランジスタ20
と直列回路を成す抵抗回路21として第１および第２の抵
抗22、24が設置されている。抵抗22、24の中間接続点に
は、動作基準点端子26が形成され、一定の動作基準電圧
Vrefが設定される。正側および負側のクリップ電圧
VC1、VC2は、この動作基準電圧Vrefを中心レベルとして
設定される。
正側クリップ電圧VC1は第１のバッファ回路27を構成
する演算増幅器28の正相入力側、即ち、非反転入力端子
（＋）に加えられるとともに、負側クリップ電圧VC2は
第２のバッファ回路29を構成する演算増幅器30の正相入
力側、即ち、非反転入力端子（＋）に加えられる。各演
算増幅器28、30の各出力は、その逆相入力側、即ち、反
転入力端子（−）側に帰還され、各演算増幅器28、30の
出力部には出力端子32が形成されているとともに、第３
の抵抗34を介して入力端子36が形成されている。すなわ
ち、入力端子36は、抵抗34を介して演算増幅器28、30の
帰還点に形成されており、入力端子36に加えられた入力
信号電圧VINは、クリップ電圧VC1、VC2でクリップされ
た後、そのクリップ出力Voが出力端子32から取り出され
るようになっている。
する演算増幅器28の正相入力側、即ち、非反転入力端子
（＋）に加えられるとともに、負側クリップ電圧VC2は
第２のバッファ回路29を構成する演算増幅器30の正相入
力側、即ち、非反転入力端子（＋）に加えられる。各演
算増幅器28、30の各出力は、その逆相入力側、即ち、反
転入力端子（−）側に帰還され、各演算増幅器28、30の
出力部には出力端子32が形成されているとともに、第３
の抵抗34を介して入力端子36が形成されている。すなわ
ち、入力端子36は、抵抗34を介して演算増幅器28、30の
帰還点に形成されており、入力端子36に加えられた入力
信号電圧VINは、クリップ電圧VC1、VC2でクリップされ
た後、そのクリップ出力Voが出力端子32から取り出され
るようになっている。
以上の構成に基づき、その動作を第２図を参照して説
明する。
明する。
制御入力端子６に制御電圧Vcが加えられると、その制
御電圧Vcに応じた電流がトランジスタ８、10のベースに
加えられる。このとき、トランジスタ８、10に流れる電
流をそれぞれI1、I2とすると、電流I1と抵抗22の抵抗値
Rxとの積で与えられる電圧が演算増幅器４の反転入力端
子（−）に帰還される。したがって、電流I1と制御電圧
Vcとの関係は、 I1＝Vc/Rx ・・・（１） で与えられ、電流I1と電流I2は、I1＝I2である。
御電圧Vcに応じた電流がトランジスタ８、10のベースに
加えられる。このとき、トランジスタ８、10に流れる電
流をそれぞれI1、I2とすると、電流I1と抵抗22の抵抗値
Rxとの積で与えられる電圧が演算増幅器４の反転入力端
子（−）に帰還される。したがって、電流I1と制御電圧
Vcとの関係は、 I1＝Vc/Rx ・・・（１） で与えられ、電流I1と電流I2は、I1＝I2である。
電流I2はトランジスタ10によってトランジスタ18に流
れるから、トランジスタ18を流れる電流I3は、電流I2と
等しくなる。この電流I3は、トランジスタ18、20のカレ
ントミラー効果によってトランジスタ20側に流れるか
ら、電流I3とトランジスタ20に流れる電流I4とは等しく
なり、この電流I4は抵抗22に流れる。そこで、抵抗24に
流れる電流I5とすると、各電流I1、I2、I3、I4、I5は、
I1＝I2＝I3＝I4＝I5で与えられる。
れるから、トランジスタ18を流れる電流I3は、電流I2と
等しくなる。この電流I3は、トランジスタ18、20のカレ
ントミラー効果によってトランジスタ20側に流れるか
ら、電流I3とトランジスタ20に流れる電流I4とは等しく
なり、この電流I4は抵抗22に流れる。そこで、抵抗24に
流れる電流I5とすると、各電流I1、I2、I3、I4、I5は、
I1＝I2＝I3＝I4＝I5で与えられる。
そこで、抵抗22、24の各抵抗値をR1、R2とすると、ク
リップ電圧VC1、VC2は、 VC1＝I4R1 ・・・（２） VC2＝I5R2 ・・・（３） で与えられ、各抵抗値R1、R2をR1＝R2とすると、クリッ
プ電圧VC1、VC2は、VC1＝VC1となり、動作基準電圧VREF
を基準にしてVC1は正側クリップ電圧、VC2は負側クリッ
プ電圧として設定される。
リップ電圧VC1、VC2は、 VC1＝I4R1 ・・・（２） VC2＝I5R2 ・・・（３） で与えられ、各抵抗値R1、R2をR1＝R2とすると、クリッ
プ電圧VC1、VC2は、VC1＝VC1となり、動作基準電圧VREF
を基準にしてVC1は正側クリップ電圧、VC2は負側クリッ
プ電圧として設定される。
そして、この場合、制御電圧Vcとクリップ電圧VC1、V
C2の関係は、電流I1、I2が制御電圧Vcと直線的に増減す
る関係があり、しかも、制御電圧Vcとクリップ電圧
VC1、VC2の絶対値はほぼ等しい値、すなわち、Vc≒VC1,
VC2に設定される。
C2の関係は、電流I1、I2が制御電圧Vcと直線的に増減す
る関係があり、しかも、制御電圧Vcとクリップ電圧
VC1、VC2の絶対値はほぼ等しい値、すなわち、Vc≒VC1,
VC2に設定される。
各クリップ電圧VC1、VC2が演算増幅器28、30の非反転
入力端子（＋）に加えられるので、その反転入力端子
（−）に、第２図のＡに示す入力信号電圧VINが入力端
子36から抵抗34を介して加えられると、入力信号電圧V
INは基準電圧Vrefを中点レベルにした正負の振幅とな
り、クリップ電圧源２で設定された正側クリップ電圧V
C1を越え、負側クリッップ電圧VC2より低下するレベル
部分が各クリッップ電圧VC1、VC2のレベルにクリップさ
れ、出力端子32には、第２図のＢに示すクリップ出力Vo
が発生する。第２図のＢにおいて、VC1、VC2はクリップ
電圧のレベルを示す。
入力端子（＋）に加えられるので、その反転入力端子
（−）に、第２図のＡに示す入力信号電圧VINが入力端
子36から抵抗34を介して加えられると、入力信号電圧V
INは基準電圧Vrefを中点レベルにした正負の振幅とな
り、クリップ電圧源２で設定された正側クリップ電圧V
C1を越え、負側クリッップ電圧VC2より低下するレベル
部分が各クリッップ電圧VC1、VC2のレベルにクリップさ
れ、出力端子32には、第２図のＢに示すクリップ出力Vo
が発生する。第２図のＢにおいて、VC1、VC2はクリップ
電圧のレベルを示す。
このようなクリップ回路によれば、制御電圧Vcまたは
制御電流によって連続的かつ直線的に変化するクリップ
電圧VC1、VC2が得られるとともに、抵抗22、24の抵抗値
を変更することによっても各値を変更できる。そして、
抵抗22、24を異なる抵抗値に設定した場合には、異なる
レベルのクリップ電圧VC1、VC2が発生するので、正負側
のクリップ電圧レベルが非対称になるクリップ出力Voが
得られる。
制御電流によって連続的かつ直線的に変化するクリップ
電圧VC1、VC2が得られるとともに、抵抗22、24の抵抗値
を変更することによっても各値を変更できる。そして、
抵抗22、24を異なる抵抗値に設定した場合には、異なる
レベルのクリップ電圧VC1、VC2が発生するので、正負側
のクリップ電圧レベルが非対称になるクリップ出力Voが
得られる。
また、クリップ電圧源２は演算増幅器４とともに、ト
ランジスタ８、10から成るカレントミラー回路とともに
拡散抵抗12、14によって構成され、各素子の持つ温度特
性が相殺され、環境温度の変化に対して無関係なクリッ
プ電圧レベルが設定され、温度変化の影響がないクリッ
プ出力が得られる。
ランジスタ８、10から成るカレントミラー回路とともに
拡散抵抗12、14によって構成され、各素子の持つ温度特
性が相殺され、環境温度の変化に対して無関係なクリッ
プ電圧レベルが設定され、温度変化の影響がないクリッ
プ出力が得られる。
第３図は、この発明のクリップ回路の具体的な回路構
成例を示し、第１図に示すクリップ回路と同一部分には
同一符号を付してある。
成例を示し、第１図に示すクリップ回路と同一部分には
同一符号を付してある。
クリップ電圧源２の演算増幅器４は、トランジスタ3
8、40、42、44、46、48および定電流源50で構成されて
いる。
8、40、42、44、46、48および定電流源50で構成されて
いる。
そして、演算増幅器28はトランジスタ52、54、56、5
8、60、62および定電流源64、66で構成され、また、演
算増幅器30はトランジスタ68、70、72、74、76、78およ
び定電流源80、82で構成されている。
8、60、62および定電流源64、66で構成され、また、演
算増幅器30はトランジスタ68、70、72、74、76、78およ
び定電流源80、82で構成されている。
このような構成によれば、入力端子36に第２図のＡに
示す入力信号電圧VINが加えられると、クリップ電圧源
２で設定された正側クリップ電圧VC1を越え、負側クリ
ップ電圧VC2より低下するレベル部分がクリップされ、
出力端子32には第２図のＢに示すクリップ出力Voが発生
する。
示す入力信号電圧VINが加えられると、クリップ電圧源
２で設定された正側クリップ電圧VC1を越え、負側クリ
ップ電圧VC2より低下するレベル部分がクリップされ、
出力端子32には第２図のＢに示すクリップ出力Voが発生
する。
この場合、制御入力端子６に加えられる電圧Vcを一定
にすれば、各クリップ電圧VC1、VC2は一定になり、制御
電圧Vcを変化すれば、それに応じたクリップ電圧VC1、V
C2が演算増幅器28、30の非反転入力端子（＋）に設定さ
れる。
にすれば、各クリップ電圧VC1、VC2は一定になり、制御
電圧Vcを変化すれば、それに応じたクリップ電圧VC1、V
C2が演算増幅器28、30の非反転入力端子（＋）に設定さ
れる。
発明の効果 以上説明したように、この発明によれば、制御電圧に
よってクリップ電圧レベルが任意の値に連続的かつ直線
的に調整できるとともに、温度特性を改善でき、環境温
度によって影響を受けないクリップ電圧レベルを得るこ
とができ、安定したクリップ出力を得ることができる。
よってクリップ電圧レベルが任意の値に連続的かつ直線
的に調整できるとともに、温度特性を改善でき、環境温
度によって影響を受けないクリップ電圧レベルを得るこ
とができ、安定したクリップ出力を得ることができる。
第１図はこの発明のクリップ回路の実施例を示すブロッ
ク図、第２図はその動作波形を示す説明図、第３図はこ
の発明のクリップ回路の具体的な回路構成例を示す回路
図である。 ２……クリップ電圧源 ４……演算増幅器 ８……第１のトランジスタ 10……第２のトランジスタ 18……第４のトランジスタ 20……第３のトランジスタ 21……抵抗回路 22……第１の抵抗 24……第２の抵抗 27……第１のバッファ回路 29……第２のバッファ回路 34……第３の抵抗
ク図、第２図はその動作波形を示す説明図、第３図はこ
の発明のクリップ回路の具体的な回路構成例を示す回路
図である。 ２……クリップ電圧源 ４……演算増幅器 ８……第１のトランジスタ 10……第２のトランジスタ 18……第４のトランジスタ 20……第３のトランジスタ 21……抵抗回路 22……第１の抵抗 24……第２の抵抗 27……第１のバッファ回路 29……第２のバッファ回路 34……第３の抵抗
Claims (1)
- 【請求項１】増幅器（４）、第１のトランジスタ
（８）、第２のトランジスタ（10）、第３のトランジス
タ（20）、第４のトランジスタ（18）、抵抗回路（2
1）、第１のバッファ回路（27）及び第２のバッファ回
路（29）を備え、基準電圧に対して正負側にクリップ電
圧が設定され、そのレベルを制御電圧によって制御する
ことにより、入力信号を所望レベルのクリップ電圧によ
りクリップさせて取り出すクリップ回路であって、 増幅器（４）は、正相入力側に制御電圧を受け、逆相入
力側にその出力が全帰還され、 第１及び第２のトランジスタ（８、10）は、ベースに増
幅器（４）の出力が加えられてその出力に応じた電流を
流し、 第３のトランジスタ（20）は第１のトランジスタ（８）
と直列回路を成し、第４のトランジスタ（18）は第２の
トランジスタ（10）に直列回路を成し、そのベース・コ
レクタと第３のトランジスタ（20）のベースとが直列に
接続され、 抵抗回路（21）は、第１及び第２の抵抗（22、24）から
なる直列回路であって、第１のトランジスタ（８）と第
３のトランジスタ（20）の間に挿入されて、第１及び第
２の抵抗（22、24）の中間点に基準電圧が加えられ、か
つ、第１及び第２のトランジスタ（８、10）を通して流
れる電流によって第１の抵抗（22）側に正側のクリップ
電圧、第２の抵抗（24）側に負側のクリップ電圧を発生
し、 第１のバッファ回路（27）は、正相入力側に抵抗回路が
発生した正側のクリップ電圧が加えられ、その逆相入力
側にクリップすべき入力信号が第３の抵抗（34）を介し
て加えられ、 第２のバッファ回路（29）は、正相入力側に抵抗回路が
発生する負側のクリップ電圧が加えられ、その逆相入力
側にクリップすべき入力信号が第３の抵抗（34）を介し
て加えられ、 第１及び第２のバッファ回路（27、29）の共通化された
出力点から正負側のクリップ電圧でクリップされた出力
信号を取り出す クリップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21007884A JPH0823785B2 (ja) | 1984-10-06 | 1984-10-06 | クリツプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21007884A JPH0823785B2 (ja) | 1984-10-06 | 1984-10-06 | クリツプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6188316A JPS6188316A (ja) | 1986-05-06 |
| JPH0823785B2 true JPH0823785B2 (ja) | 1996-03-06 |
Family
ID=16583449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21007884A Expired - Lifetime JPH0823785B2 (ja) | 1984-10-06 | 1984-10-06 | クリツプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0823785B2 (ja) |
-
1984
- 1984-10-06 JP JP21007884A patent/JPH0823785B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6188316A (ja) | 1986-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4095164A (en) | Voltage supply regulated in proportion to sum of positive- and negative-temperature-coefficient offset voltages | |
| US5319265A (en) | Comparator with hysteresis | |
| US4399398A (en) | Voltage reference circuit with feedback circuit | |
| US4851759A (en) | Unity-gain current-limiting circuit | |
| JPH0823785B2 (ja) | クリツプ回路 | |
| US4573019A (en) | Current mirror circuit | |
| JP2665840B2 (ja) | 電圧電流変換回路 | |
| US5336987A (en) | Voltage stabilizing circuit of switching power supply circuit | |
| JP3920530B2 (ja) | クリップ回路 | |
| JPH0326435B2 (ja) | ||
| JPH06120784A (ja) | ウインドウコンパレータ | |
| US4509020A (en) | Push-pull amplifier | |
| JP3043044B2 (ja) | Ｄ／ａ変換回路 | |
| JP3736077B2 (ja) | 電圧比較回路 | |
| JP2588164B2 (ja) | 反転増幅器 | |
| KR970031292A (ko) | 온도 보상 히스테리시스를 갖는 비교기(a comparator with temperature-compensated hysteresis) | |
| JPH0543533Y2 (ja) | ||
| JP2900688B2 (ja) | リミッタ回路 | |
| US4450412A (en) | Balanced amplifier output stage | |
| JPH0124443B2 (ja) | ||
| KR0177997B1 (ko) | 히스테리시스의 크기를 제어할 수 있는 비교기 회로 | |
| JPS61147610A (ja) | 増幅度安定化回路 | |
| SU900272A1 (ru) | Стабилизатор напр жени посто нного тока | |
| JPH0799802B2 (ja) | レベルシフト回路 | |
| JPH0435776Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |