JPH08241213A - マイクロプロセッサにおける分散型制御システム - Google Patents

Abstract

(57)【要約】 【課題】大きな直列的待ち行列構造と関連してサイクル
・タイムが課せられることなくスーパスカラ・プロセッ
サにおいて命令相互間の複雑な制御従属関係を維持する
ディスパッチ完了制御機構を提供する。 【解決手段】グローバル・バスは存在するが、それらの
うちサイクル制限するものはない（一般に、それらは殆
どラッチ対ラッチのパスである）。この完了制御機構の
コストは各命令ステージと関連した多数のタグ・ビット
である。しかし、リソグラフィの面積の削減から見て、
このコストは小さく、より新しい強力なテクノロジを利
用できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、概して云えば、マ
イクロプロセッサに関するものであり、詳しく云えば、
そのようなマイクロプロセッサにおける命令の完了の制
御に関するものである。

【０００２】

【従来の技術】制御の従属性（依存性）を処理すること
が、多くのマイクロプロセッサにおけるロジック及び複
雑さの大きな部分となる。マイクロプロセッサは、制御
従属性を処理するための多くの機構を持つであろうし、
種々のレベルの割込み精度（例えば、浮動小数点例外の
使用可／使用不可）が必要である時、これらの機構はか
なり異なって機能しなければならず、その結果、制御が
難しくなる。例えば、ＲＩＳＣプロセッサが浮動小数点
例外使用可モードに入る時、プロセッサは、一時に１つ
ずつ命令の発生を開始しなければならず（その結果、パ
フォーマンスの低下を生じる）、従って、そのモードの
完了要件は、そのプロセッサのディスパッチ・ロジック
にかなりの影響を与える。

【０００３】別のプロセッサでは、浮動小数点命令は他
の命令と共にいつも順序正しく完了し、その結果、その
完了ロジックにおいて極めて伝統的な同期を生じる（即
ち、それはいつも浮動小数点例外使用可モードにあるが
如く振る舞う）。完了バッファ方法によれば、単一サイ
クルで多数の命令を完了させることは、待ち行列構造の
直列化という性質のために実行不可能である（例えば、
命令２が完了しようとしているかどうかを知るために
は、先ず、命令０及び１が完了しようとしているかどう
かを知らなければならない）。

【０００４】完了（コンプリーション）ロジックに関連
するものにパージ（ｐｕｒｇｉｎｇ）ロジックがある。
１つの命令が完了する時、正しい制御／フローの判断及
び正しくない制御／フローの判断がある。これはブラン
チ（分岐）にとって真であるが、例外を生じさせうるす
べての命令に対しても真である（即ち、「例外パス」及
び「例外パスなし」がある）。それらは過去においては
異なって扱われていたけれども、制御／フロー管理が進
む限り、（同期的）例外、（非同期的）割込み、及びブ
ランチはすべて全く同じである。

【０００５】従って、通常の完了制御（completion con
trol）システムは、すべての命令を受けるための集中型
の制御待ち行列を含む集中型コントローラを含む。命令
は、それらの実行中、その制御待ち行列に情報を送出す
るであろう。そこで、集中型の制御待ち行列は、命令の
実行に対する適正な順序を決定するであろう。その集中
制御待ち行列は、制御されるべき多数の種々の活動のた
め、プログラムの実行に対する大きな障害となることが
ある。従って、制御従属性の数が増加するにつれて、マ
イクロプロセッサの全体的なパフォーマンスはかなり減
少するであろう。

【０００６】

【発明が解決しようとする課題】従って、これらの制御
従属性がより効率的な態様で処置されるシステムを提供
することが重要である。そのシステムは、マイクロプロ
セッサに複雑さを加えるものであってはならない。結
局、そのシステムは、既存のマイクロプロセッサの設計
において容易に実施可能なものでなければならない。本
発明はそのような要求に応えるものである。

【０００７】

【課題を解決するための手段】分散完了（distributed
completion）は、一度に完了することを許される命令の
数が大きくなる（タイミング制約なしに）ように命令の
完了を制御する方法であり、すべての形式の制御従属性
が単一のコヒーレントな機構を通して処理される。

【０００８】マイクロプロセッサのための分散完了制御
システムが開示される。そのシステムは、複数個のディ
スパッチ・ユニット（各ディスパッチ・ユニットは、更
に、フェッチされたアドレスに応答して命令を受けるた
めのディスパッチ待ち行列より成る）、複数個の制御従
属タグ、及びそれらの制御従属タグが適当な命令に割り
当てられていることを表すための手段より成る。更に、
そのシステムは、命令及び制御従属タグを受けるための
複数個の実行ユニットを含む。

【０００９】その分散完了機構は、大きな順次待ち行列
構造と関連したサイクル・タイム制約のないスーパスカ
ラ・プロセッサにおいて命令相互間の複雑な制御従属関
係を維持する。

【００１０】

【発明の実施の形態】本発明は、マイクロプロセッサに
おける命令の移動を制御するために利用される完了制御
システムに関する。以下の説明は、当業者が本発明を実
施し、利用することを可能にするように示され、特許出
願及びそれの要件に適合した形で行われる。当業者にと
って、好適な実施例に対する種々な修正は明らかであろ
うし、本願における一般的な原理は他の実施例にも適用
可能である。従って、本発明は、図示の実施例に限定さ
れるものではなく、ここに開示される原理及び特徴に合
致した幅広い技術範囲に適合すべきものである。

【００１１】この例のために、多数の実行ユニット及び
それらを援助する多数のディスパッチャを持った汎用の
スーパスカラ・プロセッサが仮定される。これは、必ず
しも理路整然とした設計ポイントではない（例えば、多
数のディスパッチャと関連したディスパッチの複雑性は
無視される）が、種々の設計ポイントにおいて見られる
多くの特徴を組み込んだ原理的に実施可能な機械であ
る。単一のスレッド内の多数のコード・セグメントをフ
ェッチするために多数のディスパッチャが使用されるこ
と、換言すれば、ディスパッチャ間にコミッション配列
（ｃｏｍｍｉｓｓｉｏｎ ｏｒｄｅｒｉｎｇ）要件があ
ることも仮定される。最後に、ディスパッチャ間で分離
可能なコード・セグメントの粒状性が基本的なブロック
・レベルにあること、及び制御従属関係を持ったディス
パッチャの部分的配列（ｐａｒｔｉａｌ ｏｒｄｅｒｉ
ｎｇ）があることが仮定される。

【００１２】図１は、上記の仮定に従って、マイクロプ
ロセッサにおいて利用可能な通常の完了制御システム１
０のブロック図である。図１の完了制御システム１０
は、命令を受けるための複数個のディスパッチ装置（デ
ィスパッチャ）１２を含む。それらのディスパッチ装置
の各々は、それの適当な実行装置に命令をディスパッチ
する。この実施例では、実行装置は、それらのディスパ
ッチ装置が信号を供給し得る多数の実行装置１４として
示される。更に、ディスパッチ装置１２の各々は集中型
完了バッファ１６にも接続される。多数の実行装置１４
及び集中型完了バッファ１６が書戻しコミット・ロジッ
ク１８に信号を与える。集中型完了バッファ１６は、命
令が特定のアクションをコミットすることを可能にする
ための信号を与える。通常の完了制御機構の一般的な特
徴の１つは、完了が制御フローを解決しそして命令をコ
ミットする行為として考えられていたことである。この
実施例では、命令のスループットは、その集中型完了制
御装置から命令を取り除くことができる率によって制限
される。マイクロプロセッサは、より高速になり且つ１
サイクル当たりより多くの命令を処理する必要があるの
で、スループットにおけるこの障害は、そのような命令
の処理において大きな欠点を生じさせることがある。

【００１３】図２を参照すると、プロセッサにおける命
令のライフタイムを表す概略図が示される。明らかに、
命令には、推測（ｓｐｅｃｕｌａｔｉｖｅ）状態及び非
推測（ｎｏｎｓｐｅｃｕｌａｔｉｖｅ）状態という２つ
の状態がある。制御フロー解決はコミッションとは別な
ものである。制御フロー解決は、ロードが中断すべきか
どうかに関係なく、それがどの可能な制御パスを取ろう
としているか（例えば、ブランチがどの方向に進むか）
を命令が決定する時に生じる。これは、この命令制御が
従属する命令に無関係に生じることに留意すべきであ
る。

【００１４】本願のために、命令Ｂによって生じたアー
キテクチャ的な状態の変化がアーキテクチャ的には正し
くないような命令Ａが行い得る制御フローの判断がある
場合、命令Ｂは命令Ａに制御フロー従属する。一般に、
制御従属関係は機械の状態に従属することに留意して欲
しい。コミッションは、命令の実行が保証された後に生
じる。命令が実行されるべきことをプロセッサが決定す
る時、プロセッサはその命令をコミットし、それは、設
計済みのレジスタを更新することが許されることを意味
する。このコミット・ポイントは、思索的実行及び非思
索的実行の間を分離するものである。命令は、コミット
されてしまった後は、パージされることはない。

【００１５】本発明による分散型制御完了システムで
は、ディスパッチ時に、独特の完了タグが各命令に割り
当てられる。更に、命令は、それが制御従属する命令リ
ストに対応したコード完了タグのリストと関連付けられ
る。命令がそれの制御フロー判断を解決する時、それ
は、それのタグをパージ又は解決インディケータとして
すべての命令に送る。命令が、それが制御従属する命令
に対するパージ・インディケータを受け取る場合、それ
はそれ自身をパージする。命令が、それが制御従属する
命令に対する解決インディケータを受け取る場合、それ
はその命令を解決済みとしてマークする。命令の制御従
属性がすべて解決された時、それはコミットすることが
できる。この方法では、命令は、集中型完了装置をポー
ルする必要なくコミットすることができる。

【００１６】本発明に従って複数個のディスパッチ装置
を使用することにより、所与の命令の完了要件は処理装
置の設計において変更可能であり、他の装置に対する完
了インターフェースは安定したままとなろう。（例え
ば、浮動小数点装置の設計が乗算段階における命令を制
御フロー解決するタイミング問題を有する場合、それは
解決ポイントを次のサイクルまで簡単に動かすことがで
きる。すべてのインターロックは既に適切な状態にある
ので、他の装置が影響されることはない。勿論、パフォ
ーマンスは影響されるであろう）。

【００１７】図３は、制御フロー・グラフ・フォーマッ
トで表すことが可能なプログラム・コードを示す。その
制御フロー・グラフ・フォーマットはコード基本ブロッ
ク片をノードとして明示的に示し、１つのコード片が他
のコード片に後続する場所でノードを連結する。既にわ
かっていることは、１つの命令が多数の出力エッジを有
する時、新しいディスパッチ装置が使用可能であるとい
うことである。そこで、適切なパスを決定するために、
制御フロー情報がプロセッサにより利用可能になる。

【００１８】図４は本発明によるディスパッチ装置１０
０の簡単なブロック図である。ディスパッチ装置１００
は、フェッチ・アドレスに従ってメモリ１０３から命令
を受けるためのディスパッチ待ち行列１０２、制御従属
タグ１０４、及び完了タグ割当て機構１０６を含む。命
令及びそれらの対応した制御従属情報が実行装置１０８
に与えられる。各ディスパッチ装置１００は、特定の命
令に割り当てられたそれ自身の範囲の制御従属タグ１０
４を持つであろう。これは、各ディスパッチ装置１００
が如何なる集中型装置とのコミュニケーションなしにそ
れら自身の完了タグの適用及び割当て解除を管理するこ
とを可能にする。

【００１９】プロセッサが１つの命令から多数のパスを
追跡することを決定する時、それは、そのパスの第１命
令に対する制御従属タグ１０４からのフェッチを始める
ためのアドレスでもって少なくとも１つの新しいディス
パッチ装置１００を初期設定する。２つ以上のパスが追
跡される場合、他のディスパッチ装置１００が初期設定
される（当初のディスパッチ装置１００は２つのパスの
うちの１つを追跡することができることに留意してほし
い）。一旦ディスパッチ装置１００が初期設定されてし
まうと、それは、それが終了するまでそれのコード・パ
スを処理することができる。そして、その終了時点で、
それは他のパスに対して再割当て可能になる。ディスパ
ッチ装置１００は、それがフェッチしようとしているパ
スがパージされると終了したものと見なされ、それのデ
ィスパッチ待ち行列に命令は残っていないと見なされ
る。

【００２０】図４から明らかなように、ディスパッチ装
置１００が初期設定される時、それは初期アドレス１０
９及び初期制御従属タグ１１０を与えられる。フェッチ
・アドレス１１１は、このディスパッチ装置１００が処
理すべきコード・パスに対する開始アドレスを指定す
る。初期制御従属タグ１１０は、初期アドレス１０９に
おける命令に対するコード従属タグである。図４に示さ
れた完了タグ割当てロジックを実施するための数多くの
方法がある。そのような方法の１つを次に説明すること
にする。

【００２１】図５を参照すると、ディスパッチ装置１０
０の詳細なブロック図が示される。命令は、それらがデ
ィスパッチ待ち行列２０２に入れられる時に完了タグを
割り当てられるものと仮定する。所与の命令にタグを割
当てることができない場合、その命令をディスパッチす
ることはできない（それに対してタグが割振り可能にな
るまで）。どのタグを割り振るべきかを実際に決定する
ためのロジックは何らかのデコード・ロジックでよい。
例えば、第１の利用可能なタグが見つかりそしてディス
パッチ待ち行列２０２に入ってくる第１の命令に割り振
られ、第２の利用可能なタグが第２の命令に割当てられ
る。

【００２２】完了タグ２０６及び制御従属タグ２０４の
各々は、どのタグを割り振るべきかを見つけることを容
易にするために、一緒に割当てられる。一組のタグが割
り振られていると仮定すると、制御従属リスト及び制御
従属タグを発生することは、単に、その割り当てられて
いるタグとその割り振られているタグとの結合の問題で
ある。

【００２３】明らかなように、ディスパッチ待ち行列２
０２が命令を処理する時、それは、それの順序付けられ
た制御従属タグ２０４及び順序付けられた完了タグ２０
６を割り振る。完了タグ２０６の各々がＫビットである
と仮定すると、制御従属タグ２０４は２^K ビットであ
る。更に、１つの機械当たりに存在し得る命令の数は、
ディスパッチとコミットとの間の２^K 個である。好適な
実施例では、１つの制御従属タグ２０４がディスパッチ
時に各命令に割り当てられる。命令がディスパッチされ
る時、それの完了タグ２０６及びそれが制御従属する命
令に対応した完了タグ（制御従属タグ２０４）のリスト
がそれと共にディスパッチされる。従って、ｍ個のディ
スパッチ装置の各々に対して利用可能な合計ｎ個の完了
タグ２０６が存在する場合、１つの命令に対する制御従
属のリストはｎ＊ｍビット・バスより成り、それにおけ
る「１」は制御従属性の存在を意味し、「０」は制御従
属性の欠如を表す。

【００２４】従って、１つの命令に対する完了タグ２０
６は、正確に１ビットのオン（その命令に割り当てられ
たタグを意味する）を持ったｎ＊ｍビット・バスである
か、又はｎ＊ｍ個の制御タグの１つに対するコード化ポ
イントである。実行装置は２つのグローバル・ビット単
位トライステート・バスの１つにおける制御従属解決を
意味する。１つのバスは、正しい解決を意味するために
使用され（解決バス）、一方、もう１つのバスは、その
命令に従属するすべての命令がパージされるべきである
ことを表す（パージ・バス）。１つの命令が多数の制御
従属パスを生じさせる時、各パスは独特のタグを与えら
れる。

【００２５】各パイプライン・ステージは、マイクロプ
ロセッサの解決バス及びパージ・バスを監視する責任が
ある。解決バス上にタグが置かれる場合、各ステージは
それの現在の制御従属タグ２０４（現在そのステージに
おける命令に関連した）を調べ、そしてその制御従属タ
グ２０４が存在する場合、それはリストから除去されな
ければならない（制御従属性が解決される）。従って、
命令に対する制御従属タグ２０４のリストがエンプティ
（ゼロ）である時、その命令はコミット可能である。

【００２６】制御従属タグ２０４がパージ・バス上に置
かれている場合、各ステージはそれの制御従属タグ・リ
ストを調べ、そしてその制御従属タグ２０４が存在する
場合、それはそれの命令の出力を（恐らく、それをパー
ジすることによって）抑止する。ステージが命令を解決
することができる場合、それは、それの現在の制御従属
タグ２０４（そのステージに現在存在する命令に割り当
てられた固有の制御従属タグ２０４）を使用してソリュ
ーション・タグ及びパージ・タグのそのビット上へのト
ライステート・ドライバをイネーブルし、適切な値を出
力する。図６乃至図８は、種々のパイプライン・ステー
ジに対して利用される種々のタイプの回路を示す。

【００２７】図６は、制御従属情報を解決することがで
きる論理回路３００のブロック図であり、それは、本発
明に従ってディスパッチ装置１００を使用するための完
了論理回路３０２を含む。

【００２８】図７は、本発明に従ってディスパッチ装置
１００において使用するためのパージ・ロジック４０２
を含む論理回路４００のブロック図である。

【００２９】図８は、本発明に従ってディスパッチ装置
１００において使用するためのレジスタを更新するため
に利用される論理回路５００のブロック図である。

【００３０】論理回路３００、４００、及び５００は各
ステージにおいて繰り返され、その回路の非常にわずか
な領域しか占めていない。図６乃至図８に示された完了
ロジック及びパージ・ロジックは他の完了方法にとって
も必要であり、従って、論理バブルとして簡単に示され
る。一般に、パージ・ロジック４０２は状態機械をリセ
ットし、ある種の有効な命令信号をディケートする。完
了回路５０２は、制御命令がどの方向を取るかを決定す
るものであり、すべてのプロセッサにおいて必要とされ
るものである。

【００３１】結局、論理回路３００、４００、及び５０
０は、種々のパイプライン・ステージにおいて利用可能
なタイプの論理回路を表しているに過ぎないことは明ら
かである。従って、当業者には容易に明らかなように、
種々の論理回路が本発明によるシステムを利用可能であ
り、それらの使用は本発明の精神及び技術範囲内にあ
る。

【００３２】従って、本発明によるシステムは、分散さ
れた完了制御方法を提供するものである。これは、命令
と共に制御従属情報を与えることによって達成される。
従って、集中型の完了制御を必要としない。従って、各
ディスパッチ装置は、その装置が命令をコミットすべき
か或いはパージすべきかに関する必要な情報を含んでい
る。

【００３３】本発明による分散型完了制御システムは、
大きな逐次型待ち行列構造と関連してサイクル・タイム
が課せられることなく、スーパスカラ・プロセッサにお
いて命令相互間の複雑な制御従属関係を維持する。この
完了制御システムのコストは、多数のタグ・ビットが各
命令ステージと関連することによるものである。しか
し、リソグラフィの面積の削減から見て、このコストは
小さく、新しい強力なテクノロジを利用するものであ
る。

【００３４】まとめとして、本発明の構成に関して以下
の事項を開示する。

【００３５】（１）マイクロプロセッサのための分散型
完了制御システムにして、各々が、フェッチされたアド
レスに応答して命令を受けるためのディスパッチ待ち行
列と、制御従属情報を与えるための手段と、複数個の制
御従属情報が適正な命令に割り当てられていることを表
すための手段とを含む複数個のディスパッチ装置と、命
令及び関連の制御従属情報を受け、各ディスパッチ装置
が該制御従属情報に依存した命令をコミットすることを
可能にするための複数個の実行装置と、を含む分散型完
了制御システム。 （２）前記制御従属情報は複数個の順序付けられた完了
タグと、複数個の順序付けられた制御従属タグとを含む
ことを特徴とする上記（１）に記載の分散型完了制御シ
ステム。 （３）前記ディスパッチ待ち行列は順序付けられた態様
で前記命令を受ける複数個のディスパッチ待ち行列装置
を含むことを特徴とする上記（２）に記載の分散型完了
制御システム。 （４）前記複数個の順序付けられた完了タグ及び前記複
数個の順序付けられた制御従属タグは前記適切な制御従
属情報が与えられるように前記順序付けられた命令に対
応することを特徴とする上記（３）に記載の分散型完了
制御システム。 （５）前記制御従属情報は前記命令をコミットするため
に利用されることを特徴とする上記（１）に記載の分散
型完了制御システム。 （６）前記制御従属情報は前記命令を解決するために利
用されることを特徴とする上記（１）に記載の分散型完
了制御システム。 （７）前記制御従属情報は前記命令をパージするために
利用されることを特徴とする上記（１）に記載の分散型
完了制御システム。 （８）プロセッサにおいて使用するためのディスパッチ
装置にして、ディスパッチ待ち行列と、制御従属情報を
与えるための制御従属タグ手段と、前記制御従属情報を
適切な命令に割当てるための完了タグ割当て手段と、を
含むディスパッチ装置。 （９）前記制御従属情報は複数個の直列的に順序付けら
れた完了タグと、複数個の直列的に順序付けられた制御
従属タグとを含むことを特徴とする上記（８）に記載の
ディスパッチ装置。 （１０）前記ディスパッチ待ち行列は順序付けられた態
様で前記命令を受ける複数個のディスパッチ待ち行列装
置を含むことを特徴とする上記（９）に記載のディスパ
ッチ装置。 （１１）前記複数個の順序付けられた完了タグ及び前記
複数個の順序付けられた制御従属タグは前記適切な制御
従属情報が与えられるように前記順序付けられた命令に
対応することを特徴とする上記（１０）に記載のディス
パッチ装置。 （１２）前記制御従属情報は前記命令をコミットするた
めに利用されることを特徴とする上記（８）に記載のデ
ィスパッチ装置。 （１３）前記制御従属情報は前記命令を解決するために
利用されることを特徴とする上記（８）に記載のディス
パッチ装置。 （１４）前記制御従属情報は前記命令をパージするため
に利用されることを特徴とする上記（８）に記載のディ
スパッチ装置。

【図面の簡単な説明】

【図１】マイクロプロセッサのための通常の完了制御シ
ステムのブロック図である。

【図２】マイクロプロセッサにおける制御フロー・ソリ
ューションを示すテーブルである。

【図３】本発明によるディスパッチ装置の簡単なブロッ
ク図である。

【図４】簡単なプログラムのフローチャートである。

【図５】本発明による図３のディスパッチ装置の詳細な
ブロック図である。

【図６】本発明によるディスパッチ装置を使用するため
の制御従属情報を解決し得る論理回路のブロック図であ
る。

【図７】本発明によるディスパッチ装置において使用す
るためのパージ・ロジックを含む論理回路のブロック図
である。

【図８】本発明によるディスパッチ装置において使用す
るための設計されたレジスタを更新するために利用され
る論理回路のブロック図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 テレンス・マゼウ・ポター アメリカ合衆国テキサス州、オースティ ン、トゥイン・レッジ・コーブ 6107 (72)発明者 マイケル・トーマス・バデン アメリカ合衆国テキサス州、オースティ ン、フォックスホンド・トレイル 8200

Claims (14)

【特許請求の範囲】
1. 【請求項１】マイクロプロセッサのための分散型完了制
   御システムにして、 各々が、フェッチされたアドレスに応答して命令を受け
   るためのディスパッチ待ち行列と、制御従属情報を与え
   るための手段と、複数個の制御従属情報が適正な命令に
   割り当てられていることを表すための手段とを含む複数
   個のディスパッチ装置と、 命令及び関連の制御従属情報を受け、各ディスパッチ装
   置が該制御従属情報に依存した命令をコミットすること
   を可能にするための複数個の実行装置と、 を含む分散型完了制御システム。
2. 【請求項２】前記制御従属情報は複数個の順序付けられ
   た完了タグと、複数個の順序付けられた制御従属タグと
   を含むことを特徴とする請求項１に記載の分散型完了制
   御システム。
3. 【請求項３】前記ディスパッチ待ち行列は順序付けられ
   た態様で前記命令を受ける複数個のディスパッチ待ち行
   列装置を含むことを特徴とする請求項２に記載の分散型
   完了制御システム。
4. 【請求項４】前記複数個の順序付けられた完了タグ及び
   前記複数個の順序付けられた制御従属タグは前記適切な
   制御従属情報が与えられるように前記順序付けられた命
   令に対応することを特徴とする請求項３に記載の分散型
   完了制御システム。
5. 【請求項５】前記制御従属情報は前記命令をコミットす
   るために利用されることを特徴とする請求項１に記載の
   分散型完了制御システム。
6. 【請求項６】前記制御従属情報は前記命令を解決するた
   めに利用されることを特徴とする請求項１に記載の分散
   型完了制御システム。
7. 【請求項７】前記制御従属情報は前記命令をパージする
   ために利用されることを特徴とする請求項１に記載の分
   散型完了制御システム。
8. 【請求項８】プロセッサにおいて使用するためのディス
   パッチ装置にして、 ディスパッチ待ち行列と、 制御従属情報を与えるための制御従属タグ手段と、 前記制御従属情報を適切な命令に割当てるための完了タ
   グ割当て手段と、 を含むディスパッチ装置。
9. 【請求項９】前記制御従属情報は複数個の直列的に順序
   付けられた完了タグと、複数個の直列的に順序付けられ
   た制御従属タグとを含むことを特徴とする請求項８に記
   載のディスパッチ装置。
10. 【請求項１０】前記ディスパッチ待ち行列は順序付けら
    れた態様で前記命令を受ける複数個のディスパッチ待ち
    行列装置を含むことを特徴とする請求項９に記載のディ
    スパッチ装置。
11. 【請求項１１】前記複数個の順序付けられた完了タグ及
    び前記複数個の順序付けられた制御従属タグは前記適切
    な制御従属情報が与えられるように前記順序付けられた
    命令に対応することを特徴とする請求項１０に記載のデ
    ィスパッチ装置。
12. 【請求項１２】前記制御従属情報は前記命令をコミット
    するために利用されることを特徴とする請求項８に記載
    のディスパッチ装置。
13. 【請求項１３】前記制御従属情報は前記命令を解決する
    ために利用されることを特徴とする請求項８に記載のデ
    ィスパッチ装置。
14. 【請求項１４】前記制御従属情報は前記命令をパージす
    るために利用されることを特徴とする請求項８に記載の
    ディスパッチ装置。