JPH0824208B2 - 半導体レ−ザの製造法 - Google Patents
半導体レ−ザの製造法Info
- Publication number
- JPH0824208B2 JPH0824208B2 JP4197487A JP4197487A JPH0824208B2 JP H0824208 B2 JPH0824208 B2 JP H0824208B2 JP 4197487 A JP4197487 A JP 4197487A JP 4197487 A JP4197487 A JP 4197487A JP H0824208 B2 JPH0824208 B2 JP H0824208B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ingaasp
- inp
- epitaxial growth
- liquid phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は光ファイバ通信等の光源として用いられる半
導体レーザの製造法に関する。
導体レーザの製造法に関する。
従来の技術 最近半導体レーザは光ファイバ通信システムの実用化
が進む中で光源としてますます重要性を増している。光
ファイバ通信を目的とした半導体レーザは光ファイバと
の結合において不可欠な単一横モード発振や、高出力，
低しきい値電流及び良好な温度特性等が要求される。こ
れらの要求を満たす半導体レーザは一般にプレ−ナスト
ライプ構造を有しており、BC構造半導体レーザがその代
表例として上げられる。
が進む中で光源としてますます重要性を増している。光
ファイバ通信を目的とした半導体レーザは光ファイバと
の結合において不可欠な単一横モード発振や、高出力，
低しきい値電流及び良好な温度特性等が要求される。こ
れらの要求を満たす半導体レーザは一般にプレ−ナスト
ライプ構造を有しており、BC構造半導体レーザがその代
表例として上げられる。
第２図ａ〜ｆはBC構造半導体レーザの製造工程を示す
図で、以下第２図を参照して従来の半導体レーザの製造
法について説明する。BC構造半導体レーザの製造工程は
例えば文献エツジ オオムラ（ETSUJI OOMURA） et al,
“InGaAsP/InP バリイド クレセント レーザ ダイ
オード エミッティング（Buried Crescent Laser Diod
e Emitting） at 1.3μｍ ウエイブレングス アイト
リプルイー カンタム エレクトロン（Wavelength,"IE
EE J.Quantum Electron.）,vol.QE−20,PP.866−874,Au
gust 1984.のP866〜867に記載されている。
図で、以下第２図を参照して従来の半導体レーザの製造
法について説明する。BC構造半導体レーザの製造工程は
例えば文献エツジ オオムラ（ETSUJI OOMURA） et al,
“InGaAsP/InP バリイド クレセント レーザ ダイ
オード エミッティング（Buried Crescent Laser Diod
e Emitting） at 1.3μｍ ウエイブレングス アイト
リプルイー カンタム エレクトロン（Wavelength,"IE
EE J.Quantum Electron.）,vol.QE−20,PP.866−874,Au
gust 1984.のP866〜867に記載されている。
第２図ａにおいて201は（001）面方位をもつｎ−InP
基板、202はｎ−InPバッファ層、203はｐ−InP層、204
はｎ−InP層、205はｎ−InGaAsPマスク層であり、各層2
02〜205は液相エピタキシャル成長にて成長される。続
いてｂに示すように通常のフォトリソグラフィ技術を用
いてフォトレジスト206をマスクとして〔110〕方向スト
ライプ状にｎ−InGaAsPマスク層205のみをエッチング除
去する。この際のエッチャントは例えばH2SO4：H2O2：H
2O（3:1:1）のようなInGaAsP4元混晶を選択的にエッチ
ングし、InP2元層をエッチングしないものを使う。続い
てフォトレジスト206を除去し今度はｎ−InGaAsPマスク
層205をマスクとしてｃに示すようにｎ−InPバッファ層
202に達する溝をエッチングにより形成する。この際の
エッチャントは前述とは逆の選択性をもったHClを用い
る。溝形成後はｄに示すようにｎ−InGaAsPマスク層205
を完全に除去する。続いて２回目の液相エピタキシャル
成長にてｅに示すようにｎ−InPクラッド層207,n−InGa
AsP活性層208,p−InPクラッド層209,p−InGaAsPキャッ
プ層210と成長し、最後にｆに示すようにｐ型電極211及
びｎ型電極212を設けチップ化する。以上のような工程
において、２回目の液相エピタキシャル成長前にｄに示
したようにｎ−InGaAsPマスク層205を除去してしまうの
は、前の工程まで上にのっていたフォトレジスト206が
完全には除去しきれずにどうしてもｎ−InGaAsPマスク
層205の表面に残り、２回目の液相エピタキシャル成長
に悪影響を及ぼすためである。
基板、202はｎ−InPバッファ層、203はｐ−InP層、204
はｎ−InP層、205はｎ−InGaAsPマスク層であり、各層2
02〜205は液相エピタキシャル成長にて成長される。続
いてｂに示すように通常のフォトリソグラフィ技術を用
いてフォトレジスト206をマスクとして〔110〕方向スト
ライプ状にｎ−InGaAsPマスク層205のみをエッチング除
去する。この際のエッチャントは例えばH2SO4：H2O2：H
2O（3:1:1）のようなInGaAsP4元混晶を選択的にエッチ
ングし、InP2元層をエッチングしないものを使う。続い
てフォトレジスト206を除去し今度はｎ−InGaAsPマスク
層205をマスクとしてｃに示すようにｎ−InPバッファ層
202に達する溝をエッチングにより形成する。この際の
エッチャントは前述とは逆の選択性をもったHClを用い
る。溝形成後はｄに示すようにｎ−InGaAsPマスク層205
を完全に除去する。続いて２回目の液相エピタキシャル
成長にてｅに示すようにｎ−InPクラッド層207,n−InGa
AsP活性層208,p−InPクラッド層209,p−InGaAsPキャッ
プ層210と成長し、最後にｆに示すようにｐ型電極211及
びｎ型電極212を設けチップ化する。以上のような工程
において、２回目の液相エピタキシャル成長前にｄに示
したようにｎ−InGaAsPマスク層205を除去してしまうの
は、前の工程まで上にのっていたフォトレジスト206が
完全には除去しきれずにどうしてもｎ−InGaAsPマスク
層205の表面に残り、２回目の液相エピタキシャル成長
に悪影響を及ぼすためである。
発明が解決しようとする問題点 しかし以上のような構成からなる半導体レーザの製造
法においては２回目の液相エピタキシャル成長におい
て、ストライプ状に形成された溝が変形しないように、
成長雰囲気中のｐ原子の蒸気圧を制御しなければならな
い。すなわち第２図ｄに示したようにすべて表面がInP
層となっている状態では、液相エピタキシャル成長の溶
液とかし込み時の高温状態で、ｐ原子の蒸発により表面
が荒れるとともに溝開口部が広がって変形してしまうの
で、通常は成長雰囲気ガスH2にPH3を加える等のｐ原子
の蒸気圧を制御する方法がとられる。
法においては２回目の液相エピタキシャル成長におい
て、ストライプ状に形成された溝が変形しないように、
成長雰囲気中のｐ原子の蒸気圧を制御しなければならな
い。すなわち第２図ｄに示したようにすべて表面がInP
層となっている状態では、液相エピタキシャル成長の溶
液とかし込み時の高温状態で、ｐ原子の蒸発により表面
が荒れるとともに溝開口部が広がって変形してしまうの
で、通常は成長雰囲気ガスH2にPH3を加える等のｐ原子
の蒸気圧を制御する方法がとられる。
一般に液相エピタキシャル成長における昇温中のInP
基板表面の保護は、InP基板上に表面を覆うように別のI
nP基板を置くことで行なっているが、これだけでは第２
図ｄのような溝の変形を完全に防ぐことはできない。し
たがって前記のようなPH3を成長雰囲気ガスに加えて流
しｐ原子の蒸気圧を制御する等の方法が採られるが、PH
3が有毒ガスであるため取扱いに注意を要する。
基板表面の保護は、InP基板上に表面を覆うように別のI
nP基板を置くことで行なっているが、これだけでは第２
図ｄのような溝の変形を完全に防ぐことはできない。し
たがって前記のようなPH3を成長雰囲気ガスに加えて流
しｐ原子の蒸気圧を制御する等の方法が採られるが、PH
3が有毒ガスであるため取扱いに注意を要する。
本発明は溝を形成したInP基板にInGaAsP活性層を含む
ダブルヘテロ構造を液相エピタキシャル成長にて埋込み
成長する際、前記のようにｐ原子の蒸気圧を特に制御す
ることなく、基板上に別の保護用InP基板を置くのみで
溝の変形が起きることなく良好な埋込み成長を可能とす
る半導体レーザの製造方法を提供するものである。
ダブルヘテロ構造を液相エピタキシャル成長にて埋込み
成長する際、前記のようにｐ原子の蒸気圧を特に制御す
ることなく、基板上に別の保護用InP基板を置くのみで
溝の変形が起きることなく良好な埋込み成長を可能とす
る半導体レーザの製造方法を提供するものである。
問題点を解決するための手段 本発明はInP基板上に電流ブロッキング層を成長する
第１の液相エピタキシャル成長工程と、該エピタキシャ
ル成長基板に電流ブロッキング層を貫くストライプ状溝
を形成する溝形成工程と、該溝中にInGaAsP活性層を含
むInP/InGaAsPダブルヘテロ構造をプレーナ埋込み成長
する第２の液相エピタキシャル成長工程を有する半導体
レーザの製造法において、第１の液相エピタキシャル成
長工程において最上層及びその直下の層を組成の異なる
InGaAsP層とし、続く溝形成工程においてフォトリソグ
ラフィ技術を用いてストライプ状溝を形成した後、前記
組成の異なる２つのInGaAsP層のうち、最上層のInGaAsP
層のみを除去してから続く第２の液相エピタキシャル成
長を行なうことで上記目的を達成するものである。
第１の液相エピタキシャル成長工程と、該エピタキシャ
ル成長基板に電流ブロッキング層を貫くストライプ状溝
を形成する溝形成工程と、該溝中にInGaAsP活性層を含
むInP/InGaAsPダブルヘテロ構造をプレーナ埋込み成長
する第２の液相エピタキシャル成長工程を有する半導体
レーザの製造法において、第１の液相エピタキシャル成
長工程において最上層及びその直下の層を組成の異なる
InGaAsP層とし、続く溝形成工程においてフォトリソグ
ラフィ技術を用いてストライプ状溝を形成した後、前記
組成の異なる２つのInGaAsP層のうち、最上層のInGaAsP
層のみを除去してから続く第２の液相エピタキシャル成
長を行なうことで上記目的を達成するものである。
作用 本発明は上記構成により、前記溝形成工程において用
いられるフォトレジストの残留による第２の液相エピタ
キシャル成長への悪影響をなくすと同時に、高温におい
てｐ原子の蒸発の少ないInGaAsP層を溝部以外の平坦部
に残してあるために、第２の液相エピタキシャル成長工
程中に特にｐ原子の蒸気圧を制御するような方法をとら
なくとも、溝形成基板上に熱保護用のInP基板を置くの
みで溝の変形を起させず、良好な埋込み成長を可能とし
たものである。
いられるフォトレジストの残留による第２の液相エピタ
キシャル成長への悪影響をなくすと同時に、高温におい
てｐ原子の蒸発の少ないInGaAsP層を溝部以外の平坦部
に残してあるために、第２の液相エピタキシャル成長工
程中に特にｐ原子の蒸気圧を制御するような方法をとら
なくとも、溝形成基板上に熱保護用のInP基板を置くの
みで溝の変形を起させず、良好な埋込み成長を可能とし
たものである。
実施例 第１図は本発明の一実施例における半導体レーザの製
造工程図である。第１図ａにおいて101は（001）面方向
をもつｎ−InP基板、102はｎ−InPバッファ層、103はｐ
−InP層、104はｎ−InP層、105は波長が1.1μｍに相当
する組成を持ったｎ−InGaAsP層、106は波長が1.3μｍ
に相当する組成を持ったｎ−InGaAsP層であり、各層102
〜106は液相エピタキシャル成長にて成長される。
造工程図である。第１図ａにおいて101は（001）面方向
をもつｎ−InP基板、102はｎ−InPバッファ層、103はｐ
−InP層、104はｎ−InP層、105は波長が1.1μｍに相当
する組成を持ったｎ−InGaAsP層、106は波長が1.3μｍ
に相当する組成を持ったｎ−InGaAsP層であり、各層102
〜106は液相エピタキシャル成長にて成長される。
次にｎ−InGaAsP（1.3μｍ）層106上にフォトレジス
ト107を設け、フォトリソグラフィ技術を用いて〔110〕
方向に幅約２μｍのストライプ状窓を形成する。フォト
レジスト107をマスクとしてInPとInGaAsPとで選択性の
ないエッチャント、例えばBr−CH3OH（0.1％）を用いて
ｎ−InGaAsP層105,106を貫きわずかにｎ−InP層104に達
するまでエッチングする。この状態が第１図ｂである。
ト107を設け、フォトリソグラフィ技術を用いて〔110〕
方向に幅約２μｍのストライプ状窓を形成する。フォト
レジスト107をマスクとしてInPとInGaAsPとで選択性の
ないエッチャント、例えばBr−CH3OH（0.1％）を用いて
ｎ−InGaAsP層105,106を貫きわずかにｎ−InP層104に達
するまでエッチングする。この状態が第１図ｂである。
ここでフォトレジスト107を除去し、今度はｎ−InGaA
sP層106,107をマスクにHClを用いてｎ−InPバッファ層1
02に達するまでエッチングを行なうと第１図ｃのように
なる。
sP層106,107をマスクにHClを用いてｎ−InPバッファ層1
02に達するまでエッチングを行なうと第１図ｃのように
なる。
この一連の溝形成工程において２種類のエッチャント
を用いているが、これはInP層をエッチングする場合にI
nP層に格子整合したInGaAsP層をマスクとする方がフォ
トレジストやSiO2膜等をマスクとするよりも横方向のオ
ーバーエッチが少なく幅の狭い溝を形成できるからであ
る。すなわち、フォトレジスト107をマスクにBr−CH3OH
（0.1％）等の選択性のないエッチャントでInGaAsP層,I
nP層とエッチングしていくとオーバーエッチが大きくな
り深くエッチングするほど幅も広がってしまうためであ
る。
を用いているが、これはInP層をエッチングする場合にI
nP層に格子整合したInGaAsP層をマスクとする方がフォ
トレジストやSiO2膜等をマスクとするよりも横方向のオ
ーバーエッチが少なく幅の狭い溝を形成できるからであ
る。すなわち、フォトレジスト107をマスクにBr−CH3OH
（0.1％）等の選択性のないエッチャントでInGaAsP層,I
nP層とエッチングしていくとオーバーエッチが大きくな
り深くエッチングするほど幅も広がってしまうためであ
る。
ここではBr−CH3OH（0.1％）を用いてｎ−InGaAsP層1
05,106をエッチングしたが、例えば反応イオンエッチン
グ等のドライエッチングでまでｎ−InGaAsP層105,106を
エッチングし、その後上記のようにHClを用いてエッチ
ングを行なっても良い。さらにｎ−InGaAsP層105,106は
横方向のオーバーエッチを少なくするためにそれぞれ0.
2μｍ程度に薄くしておくと良い。
05,106をエッチングしたが、例えば反応イオンエッチン
グ等のドライエッチングでまでｎ−InGaAsP層105,106を
エッチングし、その後上記のようにHClを用いてエッチ
ングを行なっても良い。さらにｎ−InGaAsP層105,106は
横方向のオーバーエッチを少なくするためにそれぞれ0.
2μｍ程度に薄くしておくと良い。
次に溝中にダブルヘテロ構造を形成する前にH2SO4：H
2O2：H2O（3:1:1）を用いてｎ−InGaAsP（1.3μｍ）層1
06のみエッチングにて除去する。これは残留フォトレジ
ストの第２の液相エピタキシャル成長への悪影響をなく
すために除去する。エッチャントのH2SO4：H2O2：H2O
（3:1:1）は前述のようにInGaAsP層を選択的にエッチン
グしInP層はエッチングしない。
2O2：H2O（3:1:1）を用いてｎ−InGaAsP（1.3μｍ）層1
06のみエッチングにて除去する。これは残留フォトレジ
ストの第２の液相エピタキシャル成長への悪影響をなく
すために除去する。エッチャントのH2SO4：H2O2：H2O
（3:1:1）は前述のようにInGaAsP層を選択的にエッチン
グしInP層はエッチングしない。
さらに同じInGaAsP層でもその組成でエッチングレー
トが変化する。本実施例では第１の液相エピタキシャル
成長において最上層に波長にして1.3μｍに相当する組
成のｎ−InGaAsP層106,その直下に1.1μｍに相当する組
成のｎ−InGaAsP層105を設けているが、この２つのｎ−
InGaAsP層のエッチレート比は〜10と1.3μｍに相当する
組成のｎ−InGaAsP層106が10倍程度速い。したがってｎ
−InGaAsP層106の厚みをもとにｎ−InGaAsP層106のみを
除去してｎ−InGaAsP層105を残すことができる。この状
態が第１図ｄである。
トが変化する。本実施例では第１の液相エピタキシャル
成長において最上層に波長にして1.3μｍに相当する組
成のｎ−InGaAsP層106,その直下に1.1μｍに相当する組
成のｎ−InGaAsP層105を設けているが、この２つのｎ−
InGaAsP層のエッチレート比は〜10と1.3μｍに相当する
組成のｎ−InGaAsP層106が10倍程度速い。したがってｎ
−InGaAsP層106の厚みをもとにｎ−InGaAsP層106のみを
除去してｎ−InGaAsP層105を残すことができる。この状
態が第１図ｄである。
次に第２の液相エピタキシャル成長にて第１図ｅに示
すように、ｎ−InPクラッド層108、ｎ−InGaAsP活性層1
09、ｐ−InPクラッド層110、ｐ−InGaAsPキャップ層111
とプレーナ埋込み成長をする。InGaAsPはInPに比べｐ原
子の蒸気圧が低いので成長工程において成長溶液とかし
込み時の高温状態にある際、溝の変形、特に開口部端の
だれが生じにくい。したがって溝の変形を防止するため
に特にｐ原子の蒸気圧を制御する方法をとらなくても、
溝形成基板上に熱保護用のInP基板を載せておくだけで
十分溝の劣化，変形が生じず、再現性良くプレーナ埋込
み成長を行なうことが可能となる。最後に第１図ｆに示
すようにｐ型電極112及びｎ型電極113を設け、チップ化
する。
すように、ｎ−InPクラッド層108、ｎ−InGaAsP活性層1
09、ｐ−InPクラッド層110、ｐ−InGaAsPキャップ層111
とプレーナ埋込み成長をする。InGaAsPはInPに比べｐ原
子の蒸気圧が低いので成長工程において成長溶液とかし
込み時の高温状態にある際、溝の変形、特に開口部端の
だれが生じにくい。したがって溝の変形を防止するため
に特にｐ原子の蒸気圧を制御する方法をとらなくても、
溝形成基板上に熱保護用のInP基板を載せておくだけで
十分溝の劣化，変形が生じず、再現性良くプレーナ埋込
み成長を行なうことが可能となる。最後に第１図ｆに示
すようにｐ型電極112及びｎ型電極113を設け、チップ化
する。
以上本実施例はBC構造半導体レーザの場合について説
明したが、溝形状がＶ字状であるVSBレーザの場合につ
いても同様の効果がある。
明したが、溝形状がＶ字状であるVSBレーザの場合につ
いても同様の効果がある。
発明の効果 以上のように本発明は溝形成基板にInP/InGaAsPダブ
ルヘテロ構造をプレーナ埋込み成長する際、特にｐ原子
の蒸気圧を制御する方法を採らなくとも溝形成基板上に
熱保護用のInP基板を載置しておくだけで溝の劣化，変
形を防ぎ、再現性良くプレーナ埋込み成長が可能とな
り、歩留り向上に大きな効果を有する。
ルヘテロ構造をプレーナ埋込み成長する際、特にｐ原子
の蒸気圧を制御する方法を採らなくとも溝形成基板上に
熱保護用のInP基板を載置しておくだけで溝の劣化，変
形を防ぎ、再現性良くプレーナ埋込み成長が可能とな
り、歩留り向上に大きな効果を有する。
第１図は本発明の一実施例における半導体レーザの製造
法の工程図、第２図は従来例のBC構造半導体レーザの製
造法の工程図である。 101,201……ｎ−InP基板、102,202……ｎ−InPバッファ
層、103,203……ｐ−InP層、104,204……ｎ−InP層、10
5,106,205……ｎ−InGaAsP層、107,206……フォトレジ
スト、108,207……ｎ−InPクラッド層、109,208……ｎ
−InGaAsP活性層、110,209……ｐ−InPクラッド層、11
1,210……ｐ−InGaAsPキャップ層、112,211……ｐ型電
極、113,212……ｎ型電極。
法の工程図、第２図は従来例のBC構造半導体レーザの製
造法の工程図である。 101,201……ｎ−InP基板、102,202……ｎ−InPバッファ
層、103,203……ｐ−InP層、104,204……ｎ−InP層、10
5,106,205……ｎ−InGaAsP層、107,206……フォトレジ
スト、108,207……ｎ−InPクラッド層、109,208……ｎ
−InGaAsP活性層、110,209……ｐ−InPクラッド層、11
1,210……ｐ−InGaAsPキャップ層、112,211……ｐ型電
極、113,212……ｎ型電極。
Claims (1)
- 【請求項１】InP基板上に電流ブロッキング層を成長す
る第１の液相エピタキシャル成長工程と、前記エピタキ
シャル成長基板に電流ブロッキング層を貫くストライプ
状溝を形成する溝形成工程と、前記溝中にInGaAsP活性
層を含むInP/InGaAsPダブルヘテロ構造をプレーナ埋込
み成長する第２の液相エピタキシャル成長工程を有し、
前記第１の液相エピタキシャル成長工程において最上層
及びその直下の層を組成の異なるInGaAsP層とし、続く
溝形成工程においてフォトリソグラフィ技術を用いてス
トライプ状溝を形成した後、前記組成の異なる２つのIn
GaAsP層のうち、最上層のInGaAsP層のみを除去してから
続く第２の液相エピタキシャル成長を行なうことを特徴
とする半導体レーザの製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4197487A JPH0824208B2 (ja) | 1987-02-25 | 1987-02-25 | 半導体レ−ザの製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4197487A JPH0824208B2 (ja) | 1987-02-25 | 1987-02-25 | 半導体レ−ザの製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63209189A JPS63209189A (ja) | 1988-08-30 |
| JPH0824208B2 true JPH0824208B2 (ja) | 1996-03-06 |
Family
ID=12623167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4197487A Expired - Fee Related JPH0824208B2 (ja) | 1987-02-25 | 1987-02-25 | 半導体レ−ザの製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0824208B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63237591A (ja) * | 1987-03-26 | 1988-10-04 | Furukawa Electric Co Ltd:The | 化合物半導体装置の製造方法 |
| US7981591B2 (en) * | 2008-03-27 | 2011-07-19 | Corning Incorporated | Semiconductor buried grating fabrication method |
-
1987
- 1987-02-25 JP JP4197487A patent/JPH0824208B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63209189A (ja) | 1988-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2827326B2 (ja) | 半導体レーザの製造方法 | |
| JPH0673390B2 (ja) | 埋め込みヘテロ構造半導体デバイスの製作方法 | |
| US4496403A (en) | Method of making a compound semiconductor laser | |
| US5227015A (en) | Method of fabricating semiconductor laser | |
| US4980314A (en) | Vapor processing of a substrate | |
| JPH02288288A (ja) | 埋め込みヘテロ構造レーザダイオードの製造方法 | |
| US6498889B2 (en) | Waveguide optical device and method of fabricating the same | |
| JP2018139264A (ja) | 光半導体素子及びその製造方法 | |
| US4966863A (en) | Method for producing a semiconductor laser device | |
| JPH09237940A (ja) | 半導体装置，及びその製造方法 | |
| JP3047049B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| JP3192687B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| JPH11354880A (ja) | 半導体レーザ素子およびその製造方法 | |
| EP0306225B1 (en) | Method of producing a semiconductor laser | |
| JPH09293926A (ja) | 半導体装置およびその製造方法 | |
| JPH0479275A (ja) | 端面発光ダイオード | |
| JP2001085782A (ja) | 半導体メサデバイスの製造方法 | |
| JPH09260775A (ja) | 光半導体装置の製造方法，及び光半導体装置 | |
| JPH06283816A (ja) | 埋め込み構造半導体レーザとその製造方法 | |
| JPS63209189A (ja) | 半導体レ−ザの製造法 | |
| KR920008891B1 (ko) | 매립형 이종구조(buried heterostructure)레이저 다이오드 제조방법 | |
| JPH04229682A (ja) | 半導体レーザの製造方法 | |
| JP2810518B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH04369886A (ja) | 半導体レーザの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |