JPH08242434A - データエンコード装置、それを具備する記録再生装置、テレビジョン受像機及びｍｕｓｅ−ｎｔｓｃ変換装置 - Google Patents
データエンコード装置、それを具備する記録再生装置、テレビジョン受像機及びｍｕｓｅ−ｎｔｓｃ変換装置Info
- Publication number
- JPH08242434A JPH08242434A JP7070855A JP7085595A JPH08242434A JP H08242434 A JPH08242434 A JP H08242434A JP 7070855 A JP7070855 A JP 7070855A JP 7085595 A JP7085595 A JP 7085595A JP H08242434 A JPH08242434 A JP H08242434A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- video signal
- vbid
- level
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Television Systems (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＶＢＩＤ等のエンコード装置において、コン
ポジットビデオ信号のままでデータのエンコードが行
え、しかもカラーバースト信号の波形歪みやＤＣ段差を
生じないようにする。 【構成】 入力ビデオ信号をシンクチップクランプ回路
１によりクランプし、ＶＢＩＤエンコード回路４へ送
る。サンプルホールド回路１１は、シンクチップクラン
プされたビデオ信号のペデスタルレベルを検出する。Ｖ
ＢＩＤエンコード回路４は、サンプルホールド回路１１
で検出されたペデスタルレベルをローレベル、基準電圧
発生回路３が出力する電圧をハイレベルに対応させて、
ＶＢＩＤデータをエンコードする。
ポジットビデオ信号のままでデータのエンコードが行
え、しかもカラーバースト信号の波形歪みやＤＣ段差を
生じないようにする。 【構成】 入力ビデオ信号をシンクチップクランプ回路
１によりクランプし、ＶＢＩＤエンコード回路４へ送
る。サンプルホールド回路１１は、シンクチップクラン
プされたビデオ信号のペデスタルレベルを検出する。Ｖ
ＢＩＤエンコード回路４は、サンプルホールド回路１１
で検出されたペデスタルレベルをローレベル、基準電圧
発生回路３が出力する電圧をハイレベルに対応させて、
ＶＢＩＤデータをエンコードする。
Description
【０００１】
【産業上の利用分野】本発明は、ビデオ信号の垂直ブラ
ンキング期間等に重畳する各種データをエンコードする
装置、それを具備する記録再生装置、テレビジョン受像
機、及びＭＵＳＥ−ＮＴＳＣ変換装置に関する。
ンキング期間等に重畳する各種データをエンコードする
装置、それを具備する記録再生装置、テレビジョン受像
機、及びＭＵＳＥ−ＮＴＳＣ変換装置に関する。
【０００２】
【従来の技術】ビデオ信号の垂直ブランキング期間を利
用して、例えばテレテキスト信号、クローズドキャプシ
ョン信号等のＶＢＩＤ（Ｖｅｒｔｉｃａｌ Ｂｌａｎｋ
ｉｎｇＩｎｔｅｒｖａｌ Ｄａｔａ）を伝送することが
行なわれている。
用して、例えばテレテキスト信号、クローズドキャプシ
ョン信号等のＶＢＩＤ（Ｖｅｒｔｉｃａｌ Ｂｌａｎｋ
ｉｎｇＩｎｔｅｒｖａｌ Ｄａｔａ）を伝送することが
行なわれている。
【０００３】従来、このようなＶＢＩＤをエンコードす
る装置として図１０に示すものが提案されている。この
図に示すように、従来のエンコード装置は、ビデオ信号
のペデスタルをクランプするペデスタルクランプ回路１
０と、ペデスタルクランプ回路１０に接続されたＶＢＩ
Ｄエンコード回路４と、ＶＢＩＤエンコード回路４に対
してエンコードデータのローレベル（以下「Ｌレベル」
という）及びエンコードデータのハイレベル（以下「Ｈ
レベル」という）に相当する電圧を供給する基準電圧発
生回路３を備えている。
る装置として図１０に示すものが提案されている。この
図に示すように、従来のエンコード装置は、ビデオ信号
のペデスタルをクランプするペデスタルクランプ回路１
０と、ペデスタルクランプ回路１０に接続されたＶＢＩ
Ｄエンコード回路４と、ＶＢＩＤエンコード回路４に対
してエンコードデータのローレベル（以下「Ｌレベル」
という）及びエンコードデータのハイレベル（以下「Ｈ
レベル」という）に相当する電圧を供給する基準電圧発
生回路３を備えている。
【０００４】また、図１０に示すデータエンコード装置
は、ローパスフィルタ５と、このローパスフィルタ５に
接続され、ビデオ信号の水平同期信号のシンクチップを
所定のレベルにクランプするシンクチップクランプ回路
１と、このシンクチップクランプ回路１の出力から水平
同期信号（以下「ＨＳ」という）及び垂直同期信号（以
下「ＶＳ」という）を分離する同期信号分離回路６と、
このＨＳとＶＳを基に、ペデスタルクランプ回路１０へ
供給するクランプパルスと、ＶＢＩＤエンコード回路４
へ供給するタイミングパルスと、後述するパラレル／シ
リアル変換器９へ供給するタイミングパルスとを生成す
るタイミング制御回路７を備えている。ここで、シンク
チップクランプ回路１には基準電圧発生回路３からクラ
ンプレベルが供給される。
は、ローパスフィルタ５と、このローパスフィルタ５に
接続され、ビデオ信号の水平同期信号のシンクチップを
所定のレベルにクランプするシンクチップクランプ回路
１と、このシンクチップクランプ回路１の出力から水平
同期信号（以下「ＨＳ」という）及び垂直同期信号（以
下「ＶＳ」という）を分離する同期信号分離回路６と、
このＨＳとＶＳを基に、ペデスタルクランプ回路１０へ
供給するクランプパルスと、ＶＢＩＤエンコード回路４
へ供給するタイミングパルスと、後述するパラレル／シ
リアル変換器９へ供給するタイミングパルスとを生成す
るタイミング制御回路７を備えている。ここで、シンク
チップクランプ回路１には基準電圧発生回路３からクラ
ンプレベルが供給される。
【０００５】さらに、図１０に示すデータエンコード装
置は、ＶＢＩＤエンコード回路４に対してエンコードデ
ータを供給するための手段として、エンコードデータを
保持するレジスタ８と、このレジスタ８に保持されてい
るパラレルデータをシリアルデータに変換するパラレル
／シリアル変換器（以下「Ｐ／Ｓ変換器」という）９と
を備えている。
置は、ＶＢＩＤエンコード回路４に対してエンコードデ
ータを供給するための手段として、エンコードデータを
保持するレジスタ８と、このレジスタ８に保持されてい
るパラレルデータをシリアルデータに変換するパラレル
／シリアル変換器（以下「Ｐ／Ｓ変換器」という）９と
を備えている。
【０００６】図１１は前記構成のデータエンコード装置
をＣ−ＭＯＳ回路を用いて構成した場合の回路例を示
す。ここで、一点鎖線で囲まれた部分がＣ−ＭＯＳ回路
を示す。図１１と図１０との対応関係を説明すると、図
１０のペデスタルクランプ回路１０は図１１のカップリ
ングコンデンサＣｃ１，抵抗Ｒｐｅｄ及びスイッチＳＷ
１，及びスイッチＳＷ１に接続されたバッファ・アンプ
に対応する。同様に、ＶＢＩＤエンコード回路４はスイ
ッチＳＷ２〜ＳＷ４に、基準電圧発生回路３は抵抗ラダ
ーＲ１〜Ｒ５に、ローパスフィルタ５は抵抗Ｒｆ及びコ
ンデンサＣｆに、シンクチップクランプ回路１はＣｏｍ
ｐ１に、同期信号分離回路６はＣｏｍｐ２に、それぞれ
対応する。なお、ＶＢＩＤエンコード回路４に対するタ
イミング制御信号、レジスタ８、及びＰ／Ｓ変換器９は
省略した。
をＣ−ＭＯＳ回路を用いて構成した場合の回路例を示
す。ここで、一点鎖線で囲まれた部分がＣ−ＭＯＳ回路
を示す。図１１と図１０との対応関係を説明すると、図
１０のペデスタルクランプ回路１０は図１１のカップリ
ングコンデンサＣｃ１，抵抗Ｒｐｅｄ及びスイッチＳＷ
１，及びスイッチＳＷ１に接続されたバッファ・アンプ
に対応する。同様に、ＶＢＩＤエンコード回路４はスイ
ッチＳＷ２〜ＳＷ４に、基準電圧発生回路３は抵抗ラダ
ーＲ１〜Ｒ５に、ローパスフィルタ５は抵抗Ｒｆ及びコ
ンデンサＣｆに、シンクチップクランプ回路１はＣｏｍ
ｐ１に、同期信号分離回路６はＣｏｍｐ２に、それぞれ
対応する。なお、ＶＢＩＤエンコード回路４に対するタ
イミング制御信号、レジスタ８、及びＰ／Ｓ変換器９は
省略した。
【０００７】次に、以上のように構成したデータエンコ
ード装置の動作を説明する。入力されたビデオ信号は、
ペデスタルクランプ回路１０においてペデスタルがデー
タのＬレベルと等しいレベル（図１１の抵抗Ｒ３とＲ４
の接続点の電位）にクランプされ、ＶＢＩＤエンコード
回路４へ送られる。ＶＢＩＤエンコード回路４では、タ
イミング制御回路７からのタイミング制御信号とＰ／Ｓ
変換器９からのシリアルデータを基に、スイッチＳＷ２
〜ＳＷ４をオン／オフ制御して基準電圧発生回路３から
のＬレベルとＨレベルを切り換えることにより、レジス
タ８に保持されているエンコードデータに対応するレベ
ルをビデオ信号に重畳して出力する。
ード装置の動作を説明する。入力されたビデオ信号は、
ペデスタルクランプ回路１０においてペデスタルがデー
タのＬレベルと等しいレベル（図１１の抵抗Ｒ３とＲ４
の接続点の電位）にクランプされ、ＶＢＩＤエンコード
回路４へ送られる。ＶＢＩＤエンコード回路４では、タ
イミング制御回路７からのタイミング制御信号とＰ／Ｓ
変換器９からのシリアルデータを基に、スイッチＳＷ２
〜ＳＷ４をオン／オフ制御して基準電圧発生回路３から
のＬレベルとＨレベルを切り換えることにより、レジス
タ８に保持されているエンコードデータに対応するレベ
ルをビデオ信号に重畳して出力する。
【０００８】また、入力されたビデオ信号はローパスフ
ィルタ５においてノイズ成分等が除去され、シンクチッ
プクランプ回路１においてシンクチップが所定のレベル
（図１１の抵抗Ｒ１とＲ２の接続点の電位）にクランプ
される。シンクチップクランプ回路１の出力は、同期信
号分離回路６においてＨＳとＶＳがスライスして取り出
され、タイミング制御回路７へ送られる。タイミング制
御回路７は、このＨＳとＶＳから、ペデスタルクランプ
回路１０のＳＷ１をオンするクランプパルス、ＶＢＩＤ
エンコード回路４のスイッチＳＷ２〜ＳＷ４をオン／オ
フするタイミングパルス、及びＰ／Ｓ変換器９のパラレ
ル／シリアル変換のタイミングを制御するパルスを生成
する。
ィルタ５においてノイズ成分等が除去され、シンクチッ
プクランプ回路１においてシンクチップが所定のレベル
（図１１の抵抗Ｒ１とＲ２の接続点の電位）にクランプ
される。シンクチップクランプ回路１の出力は、同期信
号分離回路６においてＨＳとＶＳがスライスして取り出
され、タイミング制御回路７へ送られる。タイミング制
御回路７は、このＨＳとＶＳから、ペデスタルクランプ
回路１０のＳＷ１をオンするクランプパルス、ＶＢＩＤ
エンコード回路４のスイッチＳＷ２〜ＳＷ４をオン／オ
フするタイミングパルス、及びＰ／Ｓ変換器９のパラレ
ル／シリアル変換のタイミングを制御するパルスを生成
する。
【０００９】
【発明が解決しようとする課題】図１２は入力ビデオ信
号とＨＳとクランプパルスとの関係を示す。この図に示
すように、ＨＳのバックポーチにはカラーバースト信号
（図のＣＢ）が挿入されているため、クランプパルスに
よりカラーバースト信号がクランプされる。この結果、
カラーバースト信号に傷を付けてしまうという問題点が
発生する。この原因について図１３を参照しながら説明
する。
号とＨＳとクランプパルスとの関係を示す。この図に示
すように、ＨＳのバックポーチにはカラーバースト信号
（図のＣＢ）が挿入されているため、クランプパルスに
よりカラーバースト信号がクランプされる。この結果、
カラーバースト信号に傷を付けてしまうという問題点が
発生する。この原因について図１３を参照しながら説明
する。
【００１０】図１３において、ビデオ信号をドライブす
るエミッタフォロワの出力電位をＶａ、ペデスタルクラ
ンプ回路のクランプ電位をＶｂとすると、カップリング
コンデンサＣｃ１には、以下の式に示す充放電電流ΔＩ
が流れる。
るエミッタフォロワの出力電位をＶａ、ペデスタルクラ
ンプ回路のクランプ電位をＶｂとすると、カップリング
コンデンサＣｃ１には、以下の式に示す充放電電流ΔＩ
が流れる。
【００１１】ΔＩ＝ΔＶ／（ｊωＣｃ１＋Ｒｐｅｄ）＝
（Ｖａ−Ｖｂ）／（ｊωＣｃ１＋Ｒｐｅｄ）〔Ｃはカッ
プリングコンデンサＣｃ１の静電容量、Ｒｐｅｄは抵抗
Ｒｐｅｄの抵抗値〕
（Ｖａ−Ｖｂ）／（ｊωＣｃ１＋Ｒｐｅｄ）〔Ｃはカッ
プリングコンデンサＣｃ１の静電容量、Ｒｐｅｄは抵抗
Ｒｐｅｄの抵抗値〕
【００１２】このため、カラーバースト信号にこの電流
に応じた波形歪みを生じてしまう。抵抗Ｒｐｅｄを挿入
することにより、充放電電流の軽減を計ることができる
が、カラーバースト信号の傷付きをなくすことはできな
い。
に応じた波形歪みを生じてしまう。抵抗Ｒｐｅｄを挿入
することにより、充放電電流の軽減を計ることができる
が、カラーバースト信号の傷付きをなくすことはできな
い。
【００１３】また、ペデスタルクランプではなく、シン
クチップクランプしたビデオ信号に対してＶＢＩＤを重
畳することが考えられるが、シンクの長さが均一でない
とデータのＬレベルとビデオ信号のペデスタルとの間に
ＤＣ段差が生じるという問題点が発生する。
クチップクランプしたビデオ信号に対してＶＢＩＤを重
畳することが考えられるが、シンクの長さが均一でない
とデータのＬレベルとビデオ信号のペデスタルとの間に
ＤＣ段差が生じるという問題点が発生する。
【００１４】そこで、このような問題点を解決するため
に、コンポジット信号をＹ／Ｃ分離し、そのＹ信号にＶ
ＢＩＤを重畳した後、Ｙ／Ｃ合成を行うことが考えられ
るが、Ｙ／Ｃ分離時に信号が劣化してしまうという問題
点が生じてしまう。
に、コンポジット信号をＹ／Ｃ分離し、そのＹ信号にＶ
ＢＩＤを重畳した後、Ｙ／Ｃ合成を行うことが考えられ
るが、Ｙ／Ｃ分離時に信号が劣化してしまうという問題
点が生じてしまう。
【００１５】本発明はこのような問題点に鑑みてなされ
たものであって、コンポジットビデオ信号のままでデー
タのエンコードが行え、しかもカラーバースト信号の波
形歪みやＤＣ段差を生じることのないデータエンコード
装置を提供することを目的とする。なお、本明細書で
は、コンポジットビデオ信号とＹ信号をビデオ信号とい
う。
たものであって、コンポジットビデオ信号のままでデー
タのエンコードが行え、しかもカラーバースト信号の波
形歪みやＤＣ段差を生じることのないデータエンコード
装置を提供することを目的とする。なお、本明細書で
は、コンポジットビデオ信号とＹ信号をビデオ信号とい
う。
【００１６】
【課題を解決するための手段】前記課題を解決するため
に、本発明は、ビデオ信号に重畳するデータをエンコー
ドする装置であって、ビデオ信号のシンクチップをクラ
ンプする第１の手段と、ビデオ信号のペデスタルレベル
を検出する第２の手段と、第１の手段の出力ビデオ信号
に対して第２の手段の検出レベルをエンコードデータの
所定のレベルとして重畳する第３の手段とを備えること
を特徴とするものである。
に、本発明は、ビデオ信号に重畳するデータをエンコー
ドする装置であって、ビデオ信号のシンクチップをクラ
ンプする第１の手段と、ビデオ信号のペデスタルレベル
を検出する第２の手段と、第１の手段の出力ビデオ信号
に対して第２の手段の検出レベルをエンコードデータの
所定のレベルとして重畳する第３の手段とを備えること
を特徴とするものである。
【００１７】また、本発明は、このデータエンコード装
置を具備する記録再生装置、テレビジョン受像機、及び
ＭＵＳＥ−ＮＴＳＣ変換装置である。
置を具備する記録再生装置、テレビジョン受像機、及び
ＭＵＳＥ−ＮＴＳＣ変換装置である。
【００１８】
【作用】本発明によれば、第１の手段によりビデオ信号
のシンクチップがクランプされ、第２の手段によりビデ
オ信号のペデスタルレベルが検出される。そして、第３
の手段において、第１の手段の出力ビデオ信号に対して
前記第２の手段の検出レベルをエンコードデータの所定
のレベルとして重畳する。
のシンクチップがクランプされ、第２の手段によりビデ
オ信号のペデスタルレベルが検出される。そして、第３
の手段において、第１の手段の出力ビデオ信号に対して
前記第２の手段の検出レベルをエンコードデータの所定
のレベルとして重畳する。
【００１９】
【実施例】以下本発明の実施例について図面を参照しな
がら、 〔１〕本発明の実施例によるデータエンコード装置 〔２〕本発明装置の応用例 （１）ビデオカセットレコーダへの応用 （２）テレビジョン受像機への応用 （３）ＭＵＳＥ−ＮＴＳＣコンバーターへの応用 の順序で詳細に説明する。
がら、 〔１〕本発明の実施例によるデータエンコード装置 〔２〕本発明装置の応用例 （１）ビデオカセットレコーダへの応用 （２）テレビジョン受像機への応用 （３）ＭＵＳＥ−ＮＴＳＣコンバーターへの応用 の順序で詳細に説明する。
【００２０】〔１〕本発明の実施例によるデータエンコ
ード装置 図１は本発明の実施例によるデータエンコード装置の構
成を示すブロック図である。ここで、図１０と同一また
は相当の部分には同一の番号が付してある。
ード装置 図１は本発明の実施例によるデータエンコード装置の構
成を示すブロック図である。ここで、図１０と同一また
は相当の部分には同一の番号が付してある。
【００２１】この図に示すように、本発明の実施例によ
るデータエンコード装置は、ビデオ信号のシンクチップ
をクランプするシンクチップクランプ回路１と、シンク
チップクランプ回路１に接続されたＶＢＩＤエンコード
回路４と、ＶＢＩＤエンコード回路４に対してエンコー
ドデータのＨレベルに相当する電圧を供給する基準電圧
発生回路３を備えている。これらの回路は、相互の接続
関係に相違はあるものの、図１０に示した従来例にも設
けられている。しかし、本実施例には、従来例にはない
回路である、ローパスフィルタ１０とサンプルホールド
回路１１が設けられており、これによりビデオ信号のペ
デスタルレベルを検出し、ＶＢＩＤエンコード回路４に
データのＬレベルとして供給するようにした。
るデータエンコード装置は、ビデオ信号のシンクチップ
をクランプするシンクチップクランプ回路１と、シンク
チップクランプ回路１に接続されたＶＢＩＤエンコード
回路４と、ＶＢＩＤエンコード回路４に対してエンコー
ドデータのＨレベルに相当する電圧を供給する基準電圧
発生回路３を備えている。これらの回路は、相互の接続
関係に相違はあるものの、図１０に示した従来例にも設
けられている。しかし、本実施例には、従来例にはない
回路である、ローパスフィルタ１０とサンプルホールド
回路１１が設けられており、これによりビデオ信号のペ
デスタルレベルを検出し、ＶＢＩＤエンコード回路４に
データのＬレベルとして供給するようにした。
【００２２】また、図１に示すデータエンコード装置
は、ローパスフィルタ５と、このローパスフィルタ５の
出力から、ＨＳ及びＶＳを分離する同期信号分離回路６
と、このＨＳとＶＳを基に、ペデスタルレベル検出回路
２へ供給するサンプルパルスと、ＶＢＩＤエンコード回
路４へ供給するタイミングパルスと、後述するパラレル
／シリアル変換器９へ供給するタイミングパルスを生成
するタイミング制御回路７を備えている。
は、ローパスフィルタ５と、このローパスフィルタ５の
出力から、ＨＳ及びＶＳを分離する同期信号分離回路６
と、このＨＳとＶＳを基に、ペデスタルレベル検出回路
２へ供給するサンプルパルスと、ＶＢＩＤエンコード回
路４へ供給するタイミングパルスと、後述するパラレル
／シリアル変換器９へ供給するタイミングパルスを生成
するタイミング制御回路７を備えている。
【００２３】以上述べた回路以外は図１０で説明した回
路と構成、接続関係とも同一であるため、ここでは説明
しない。
路と構成、接続関係とも同一であるため、ここでは説明
しない。
【００２４】図２は前記構成のデータエンコード装置を
Ｃ−ＭＯＳ回路を用いて構成した場合の回路例を示す。
ここで、一点鎖線で囲まれた部分がＣ−ＭＯＳ回路を示
す。図２と図１との対応関係を説明すると、図１のロー
パスフィルタ１０は図２のコンデンサＣｓ及び抵抗Ｒｓ
に対応し、サンプルホールド回路１１はコンデンサＣ
ｓ，スイッチＳＷ１，及びスイッチＳＷ１に接続された
バッファ・アンプに対応する。同様に、図１のシンクチ
ップクランプ回路１は図２のＣｏｍｐ１に、ＶＢＩＤエ
ンコード回路４はスイッチＳＷ２〜ＳＷ４に、基準電圧
発生回路３は抵抗ラダーＲ１〜Ｒ４に、ローパスフィル
タ５は抵抗Ｒｆ及びコンデンサＣｆに、同期信号分離回
路６はＣｏｍｐ２に、それぞれ対応する。なお、ＶＢＩ
Ｄエンコード回路４に対するタイミング制御信号、レジ
スタ８、及びＰ／Ｓ変換器９は省略した。
Ｃ−ＭＯＳ回路を用いて構成した場合の回路例を示す。
ここで、一点鎖線で囲まれた部分がＣ−ＭＯＳ回路を示
す。図２と図１との対応関係を説明すると、図１のロー
パスフィルタ１０は図２のコンデンサＣｓ及び抵抗Ｒｓ
に対応し、サンプルホールド回路１１はコンデンサＣ
ｓ，スイッチＳＷ１，及びスイッチＳＷ１に接続された
バッファ・アンプに対応する。同様に、図１のシンクチ
ップクランプ回路１は図２のＣｏｍｐ１に、ＶＢＩＤエ
ンコード回路４はスイッチＳＷ２〜ＳＷ４に、基準電圧
発生回路３は抵抗ラダーＲ１〜Ｒ４に、ローパスフィル
タ５は抵抗Ｒｆ及びコンデンサＣｆに、同期信号分離回
路６はＣｏｍｐ２に、それぞれ対応する。なお、ＶＢＩ
Ｄエンコード回路４に対するタイミング制御信号、レジ
スタ８、及びＰ／Ｓ変換器９は省略した。
【００２５】ここで、シンクチップクランプ回路１、ロ
ーパスフィルタ１０、及びローパスフィルタ５の接続関
係について補足説明をする。図２において、Ｃｏｍｐ１
は入力インピーダンスが抵抗Ｒｆに比較して充分高いた
め、抵抗ＲｆとカップリングコンデンサＣｃの接続点の
電位は端子Ｔ１の電位とほぼ等しい。つまり、端子Ｔ２
からペデスタル検出回路へ入力されるビデオ信号は等価
的にシンクチップクランプされていると考えることがで
きる。また、図２において、Ｃｏｍｐ２に入力されるビ
デオ信号は抵抗ＲｆとコンデンサＣｆからなるローパス
フィルタとＣｏｍｐ１からなるシンクチップクランプ回
路を通っているので、機能的には図１のシンクチップク
ランプ回路１とローパスフィルタ５に対応する。
ーパスフィルタ１０、及びローパスフィルタ５の接続関
係について補足説明をする。図２において、Ｃｏｍｐ１
は入力インピーダンスが抵抗Ｒｆに比較して充分高いた
め、抵抗ＲｆとカップリングコンデンサＣｃの接続点の
電位は端子Ｔ１の電位とほぼ等しい。つまり、端子Ｔ２
からペデスタル検出回路へ入力されるビデオ信号は等価
的にシンクチップクランプされていると考えることがで
きる。また、図２において、Ｃｏｍｐ２に入力されるビ
デオ信号は抵抗ＲｆとコンデンサＣｆからなるローパス
フィルタとＣｏｍｐ１からなるシンクチップクランプ回
路を通っているので、機能的には図１のシンクチップク
ランプ回路１とローパスフィルタ５に対応する。
【００２６】次に、以上のように構成したデータエンコ
ード装置の動作を説明する。入力されたビデオ信号は、
シンクチップクランプ回路１においてシンクチップが所
定のレベル（図２の抵抗Ｒ１とＲ２の接続点の電位）に
クランプされ、ＶＢＩＤエンコード回路４へ送られる。
ＶＢＩＤエンコード回路４では、タイミング制御回路７
からのタイミング制御信号とＰ／Ｓ変換器９からのシリ
アルデータを基に、スイッチＳＷ２〜ＳＷ４をオン／オ
フ制御して、基準電圧発生回路３からのＨレベルとペデ
スタル検出回路２からのＬレベルを切り換えることによ
り、レジスタ８に保持されているエンコードデータに対
応するレベルをビデオ信号に重畳して出力する。つま
り、従来例ではＨレベル、Ｌレベル共に基準電圧発生回
路３から供給していたのに対し、本実施例ではＨレベル
は基準電圧発生回路３から、Ｌレベルはペデスタル検出
回路２から供給している点で相違する。
ード装置の動作を説明する。入力されたビデオ信号は、
シンクチップクランプ回路１においてシンクチップが所
定のレベル（図２の抵抗Ｒ１とＲ２の接続点の電位）に
クランプされ、ＶＢＩＤエンコード回路４へ送られる。
ＶＢＩＤエンコード回路４では、タイミング制御回路７
からのタイミング制御信号とＰ／Ｓ変換器９からのシリ
アルデータを基に、スイッチＳＷ２〜ＳＷ４をオン／オ
フ制御して、基準電圧発生回路３からのＨレベルとペデ
スタル検出回路２からのＬレベルを切り換えることによ
り、レジスタ８に保持されているエンコードデータに対
応するレベルをビデオ信号に重畳して出力する。つま
り、従来例ではＨレベル、Ｌレベル共に基準電圧発生回
路３から供給していたのに対し、本実施例ではＨレベル
は基準電圧発生回路３から、Ｌレベルはペデスタル検出
回路２から供給している点で相違する。
【００２７】一方、タイミング制御回路７が各種タイミ
ング信号を生成するために必要なＨＳとＶＳを分離する
ための回路構成は、図１１と同一である。
ング信号を生成するために必要なＨＳとＶＳを分離する
ための回路構成は、図１１と同一である。
【００２８】図３は図２からペデスタルをサンプルする
部分を抜き出した回路図であり、図４はその動作を示す
波形図である。図４（ａ）はスイッチＳＷ１の入力側の
ビデオ信号である。前述したようにこのビデオ信号は等
価的にクランプされている。図４（ｂ）は抵抗Ｒｓとコ
ンデンサＣｓにより積分されたビデオ信号である。図４
（ｃ）はスイッチＳＷ１を閉じるサンプルパルスであ
る。この図に示すように、カラーバースト信号の期間を
サンプルしている。図４（ｄ）は、サンプルされコンデ
ンサＣｓにホールドされてバッファ・アンプから出力た
波形である。以上の説明からわかるように、コンデンサ
Ｃｓはローパスフィルタの機能とサンプルされたレベル
のホールド機能を有している。
部分を抜き出した回路図であり、図４はその動作を示す
波形図である。図４（ａ）はスイッチＳＷ１の入力側の
ビデオ信号である。前述したようにこのビデオ信号は等
価的にクランプされている。図４（ｂ）は抵抗Ｒｓとコ
ンデンサＣｓにより積分されたビデオ信号である。図４
（ｃ）はスイッチＳＷ１を閉じるサンプルパルスであ
る。この図に示すように、カラーバースト信号の期間を
サンプルしている。図４（ｄ）は、サンプルされコンデ
ンサＣｓにホールドされてバッファ・アンプから出力た
波形である。以上の説明からわかるように、コンデンサ
Ｃｓはローパスフィルタの機能とサンプルされたレベル
のホールド機能を有している。
【００２９】図５は図２からＶＢＩＤエンコード回路の
周辺を抜き出した回路図であり、図６はその動作を示す
タイミングチャートである。図６において、（ａ）は入
力ビデオ信号とデータのＬレベル及びＨレベルとの関係
を示す。また、（ｂ）はスイッチＳＷ２〜ＳＷ４がオン
になる（閉じる）タイミングを示し、（ｃ）はエンコー
ドデータが重畳された出力ビデオ信号を示す。
周辺を抜き出した回路図であり、図６はその動作を示す
タイミングチャートである。図６において、（ａ）は入
力ビデオ信号とデータのＬレベル及びＨレベルとの関係
を示す。また、（ｂ）はスイッチＳＷ２〜ＳＷ４がオン
になる（閉じる）タイミングを示し、（ｃ）はエンコー
ドデータが重畳された出力ビデオ信号を示す。
【００３０】図６（ａ）に示すように、データのＬレベ
ルは入力ビデオ信号のペデスタルレベルと等しく、かつ
スイッチＳＷ３から供給され、データのＨレベルはスイ
ッチＳＷ４から供給される。そして、図６（ｂ），
（ｃ）に示すように、ＶＢＩＤをエンコードする水平走
査ラインでは、ビデオ信号のＨＳとペデスタル（カラー
バーストを含む）部分でのみスイッチＳＷ２がオンにな
る。そして、ＶＢＩＤをエンコードする水平走査ライン
のそれ以外の有効画面内では、ＳＷ４とＳＷ３を交互に
オンにすることによりＨ−Ｌ−Ｈ−Ｌ−Ｈとなる５ビッ
トのエンコードデータを重畳している。
ルは入力ビデオ信号のペデスタルレベルと等しく、かつ
スイッチＳＷ３から供給され、データのＨレベルはスイ
ッチＳＷ４から供給される。そして、図６（ｂ），
（ｃ）に示すように、ＶＢＩＤをエンコードする水平走
査ラインでは、ビデオ信号のＨＳとペデスタル（カラー
バーストを含む）部分でのみスイッチＳＷ２がオンにな
る。そして、ＶＢＩＤをエンコードする水平走査ライン
のそれ以外の有効画面内では、ＳＷ４とＳＷ３を交互に
オンにすることによりＨ−Ｌ−Ｈ−Ｌ−Ｈとなる５ビッ
トのエンコードデータを重畳している。
【００３１】以上説明したように、本実施例では、ペデ
スタルクランプ回路を用いないので、ＶＢＩＤを重畳し
たビデオ信号中のカラーバースト信号に傷を付けること
がない。
スタルクランプ回路を用いないので、ＶＢＩＤを重畳し
たビデオ信号中のカラーバースト信号に傷を付けること
がない。
【００３２】〔２〕本発明装置の応用例 図７〜図９は、本発明装置の応用例を示すブロック図で
ある。以下これらについて順に説明する。
ある。以下これらについて順に説明する。
【００３３】（１）ビデオカセットレコーダへの応用 図７は本発明に係るデータエンコード装置をビデオカセ
ットレコーダ（以下「ＶＣＲ」という）に適用したシス
テムを示す。このシステムは、再生機として動作するＶ
ＣＲ２１と記録機として動作するＶＣＲ２２が接続され
ている。そして、ＶＣＲ２１が再生したビデオ信号をＶ
ＣＲ２２でダビングすると共に、ビデオ信号の垂直ブラ
ンキング期間に挿入されている著作権情報を書き換える
ものである。
ットレコーダ（以下「ＶＣＲ」という）に適用したシス
テムを示す。このシステムは、再生機として動作するＶ
ＣＲ２１と記録機として動作するＶＣＲ２２が接続され
ている。そして、ＶＣＲ２１が再生したビデオ信号をＶ
ＣＲ２２でダビングすると共に、ビデオ信号の垂直ブラ
ンキング期間に挿入されている著作権情報を書き換える
ものである。
【００３４】ＶＣＲ２１、ＶＣＲ２２は共に垂直ブラン
キング期間の信号を含むビデオ信号を記録再生する機能
を有する。さらに、ＶＣＲ２２は、ＶＢＩＤデコーダー
２３と、このＶＢＩＤデコーダー２３に接続された著作
権情報抽出／変更回路２４と、この著作権情報抽出／変
更回路２４に接続されたＶＢＩＤエンコーダー２５と、
このＶＢＩＤエンコーダー２５に接続された記録再生部
２６とを備えている。ＶＢＩＤエンコーダー２５は、本
発明に係るデータエンコード装置である。
キング期間の信号を含むビデオ信号を記録再生する機能
を有する。さらに、ＶＣＲ２２は、ＶＢＩＤデコーダー
２３と、このＶＢＩＤデコーダー２３に接続された著作
権情報抽出／変更回路２４と、この著作権情報抽出／変
更回路２４に接続されたＶＢＩＤエンコーダー２５と、
このＶＢＩＤエンコーダー２５に接続された記録再生部
２６とを備えている。ＶＢＩＤエンコーダー２５は、本
発明に係るデータエンコード装置である。
【００３５】次に、システムの動作を説明する。再生側
のＶＣＲ２１から出力された再生ビデオ信号は記録側の
ＶＣＲ２２へ入力される。ＶＣＲ２２へ入力されたビデ
オ信号はＶＢＩＤデコーダー２３とＶＢＩＤエンコーダ
ー２５へ送られる。ＶＢＩＤデコーダー２３は、ビデオ
信号の垂直ブランキング期間に挿入されているＶＢＩＤ
をデコードして著作権情報抽出／変更回路２４へ送る。
著作権情報抽出／変更回路２４は、著作権情報中の世代
制限情報を抽出し、新たな世代制限情報に書換えた後、
ＶＢＩＤエンコーダー２５へ送る。例えば、デコードさ
れた世代制限情報がオリジナルであり、１回のみダビン
グが許可されている場合には、世代制限情報を１にす
る。ＶＢＩＤエンコーダー２５は、書き換えられた著作
権情報を基にＶＢＩＤを作成してビデオ信号に重畳した
後、記録再生部２６へ出力する。記録再生部２６はＶＢ
ＩＤが重畳されたビデオ信号を磁気テープに記録する。
のＶＣＲ２１から出力された再生ビデオ信号は記録側の
ＶＣＲ２２へ入力される。ＶＣＲ２２へ入力されたビデ
オ信号はＶＢＩＤデコーダー２３とＶＢＩＤエンコーダ
ー２５へ送られる。ＶＢＩＤデコーダー２３は、ビデオ
信号の垂直ブランキング期間に挿入されているＶＢＩＤ
をデコードして著作権情報抽出／変更回路２４へ送る。
著作権情報抽出／変更回路２４は、著作権情報中の世代
制限情報を抽出し、新たな世代制限情報に書換えた後、
ＶＢＩＤエンコーダー２５へ送る。例えば、デコードさ
れた世代制限情報がオリジナルであり、１回のみダビン
グが許可されている場合には、世代制限情報を１にす
る。ＶＢＩＤエンコーダー２５は、書き換えられた著作
権情報を基にＶＢＩＤを作成してビデオ信号に重畳した
後、記録再生部２６へ出力する。記録再生部２６はＶＢ
ＩＤが重畳されたビデオ信号を磁気テープに記録する。
【００３６】（２）テレビジョン受像機への応用 図８は本発明に係るデータエンコード装置をＥＤＴＶ−
ＩＩデコーダーを具備するテレビジョン受像機に内蔵さ
せ、ワイド情報をエンコードしてＶＣＲに記録するよう
に構成したものである。
ＩＩデコーダーを具備するテレビジョン受像機に内蔵さ
せ、ワイド情報をエンコードしてＶＣＲに記録するよう
に構成したものである。
【００３７】テレビジョン受像機３２は、アンテナ３１
に接続されたチューナー３３と、このチューナー３３に
接続されたＥＤＴＶ−ＩＩデコーダー３４と、このＥＤ
ＴＶ−ＩＩデコーダー３４に接続されたワイド情報抽出
回路３６と、このワイド情報抽出回路３６と前記ＥＤＴ
Ｖ−ＩＩデコーダー３４とに接続されたＶＢＩＤエンコ
ーダー３５とを備えている。そして、ＶＢＩＤエンコー
ダー３５の出力はＶＣＲ３７に接続され、ここで記録す
るように構成されている。ＶＢＩＤエンコーダー３５
は、本発明に係るデータエンコード装置である。
に接続されたチューナー３３と、このチューナー３３に
接続されたＥＤＴＶ−ＩＩデコーダー３４と、このＥＤ
ＴＶ−ＩＩデコーダー３４に接続されたワイド情報抽出
回路３６と、このワイド情報抽出回路３６と前記ＥＤＴ
Ｖ−ＩＩデコーダー３４とに接続されたＶＢＩＤエンコ
ーダー３５とを備えている。そして、ＶＢＩＤエンコー
ダー３５の出力はＶＣＲ３７に接続され、ここで記録す
るように構成されている。ＶＢＩＤエンコーダー３５
は、本発明に係るデータエンコード装置である。
【００３８】次に、システムの動作を説明する。アンテ
ナ３１で受信されたＲＦ信号はチューナー３３へ送ら
れ、ここで所望のチャンネルの信号が選局される。チュ
ーナー３３で選局されたチャンネルのビデオ信号は、Ｅ
ＤＴＶ−ＩＩデコーダー３４によりデコードされ、ワイ
ド情報の抽出回路３６とＶＢＩＤエンコーダー３５へ送
られる。ワイド情報の抽出回路３６は、原画像のアスペ
クト比や字幕位置等のワイド情報を抽出してＶＢＩＤエ
ンコーダーへ送る。ＶＢＩＤエンコーダー３５は、ワイ
ド情報抽出回路３６で抽出されたワイド情報を基にＶＢ
ＩＤをエンコードし、ＥＤＴＶ−ＩＩデコーダー３４で
デコードされたビデオ信号に重畳する。ＶＢＩＤエンコ
ーダー３５が出力したビデオ信号はＶＣＲ３７へ送ら
れ、ここで記録される。このようにして記録したビデオ
信号の再生してモニターに表示する時には、再生ビデオ
信号中のワイド情報を用いてモニターを制御する。
ナ３１で受信されたＲＦ信号はチューナー３３へ送ら
れ、ここで所望のチャンネルの信号が選局される。チュ
ーナー３３で選局されたチャンネルのビデオ信号は、Ｅ
ＤＴＶ−ＩＩデコーダー３４によりデコードされ、ワイ
ド情報の抽出回路３６とＶＢＩＤエンコーダー３５へ送
られる。ワイド情報の抽出回路３６は、原画像のアスペ
クト比や字幕位置等のワイド情報を抽出してＶＢＩＤエ
ンコーダーへ送る。ＶＢＩＤエンコーダー３５は、ワイ
ド情報抽出回路３６で抽出されたワイド情報を基にＶＢ
ＩＤをエンコードし、ＥＤＴＶ−ＩＩデコーダー３４で
デコードされたビデオ信号に重畳する。ＶＢＩＤエンコ
ーダー３５が出力したビデオ信号はＶＣＲ３７へ送ら
れ、ここで記録される。このようにして記録したビデオ
信号の再生してモニターに表示する時には、再生ビデオ
信号中のワイド情報を用いてモニターを制御する。
【００３９】（３）ＭＵＳＥ−ＮＴＳＣコンバーターへ
の応用 図９は本発明に係るデータエンコード装置をＭＵＳＥ−
ＮＴＳＣコンバーター（以下「Ｍ−Ｎコンバーター」と
略す）に内蔵させ、ＭＵＳＥデコーダーでデコードした
情報からワイド情報を抽出し、これをエンコードするよ
うに構成したものである。
の応用 図９は本発明に係るデータエンコード装置をＭＵＳＥ−
ＮＴＳＣコンバーター（以下「Ｍ−Ｎコンバーター」と
略す）に内蔵させ、ＭＵＳＥデコーダーでデコードした
情報からワイド情報を抽出し、これをエンコードするよ
うに構成したものである。
【００４０】図９に示すように、Ｍ−Ｎコンバーター４
４は、アンテナ４１で受信されチューナー４２で選局さ
れたＭＵＳＥ信号、またはＭＵＳＥ信号を再生するビデ
オディスクプレーヤー等のＭＵＳＥ信号源４３から出力
されるＭＵＳＥ信号を入力するように構成されている。
そして、ＭＵＳＥデコーダー４５と、このＭＵＳＥデコ
ーダー４５に接続されたＭＵＳＥ−ＮＴＳＣ変換器４６
及びワイド情報抽出回路４８と、ＭＵＳＥ−ＮＴＳＣ変
換器４６及びワイド情報抽出回路４８に接続されたＶＢ
ＩＤエンコーダー４７とを備えている。ＶＢＩＤエンコ
ーダー４７は、本発明に係るデータエンコード装置であ
る。
４は、アンテナ４１で受信されチューナー４２で選局さ
れたＭＵＳＥ信号、またはＭＵＳＥ信号を再生するビデ
オディスクプレーヤー等のＭＵＳＥ信号源４３から出力
されるＭＵＳＥ信号を入力するように構成されている。
そして、ＭＵＳＥデコーダー４５と、このＭＵＳＥデコ
ーダー４５に接続されたＭＵＳＥ−ＮＴＳＣ変換器４６
及びワイド情報抽出回路４８と、ＭＵＳＥ−ＮＴＳＣ変
換器４６及びワイド情報抽出回路４８に接続されたＶＢ
ＩＤエンコーダー４７とを備えている。ＶＢＩＤエンコ
ーダー４７は、本発明に係るデータエンコード装置であ
る。
【００４１】次に動作を説明する。ＭＵＳＥデコーダー
４５へ入力されたＭＵＳＥ信号は、ここでデコードさ
れ、ＭＵＳＥ−ＮＴＳＣ変換器４６とワイド情報抽出回
路４８へ送られる。ＭＵＳＥ−ＮＴＳＣ変換器４６は、
ＭＵＳＥ信号をＮＴＳＣ信号に変換し、ＶＢＩＤエンコ
ーダー４７へ送る。また、ワイド情報抽出回路４８は、
アスペクト比等のワイド情報を抽出し、ＶＢＩＤエンコ
ーダー４７へ送る。ＶＢＩＤエンコーダー４７は、この
ワイド情報を基にＶＢＩＤを作成し、ＭＵＳＥ−ＮＴＳ
Ｃ変換器４６から送られて来るＮＴＳＣ方式のビデオ信
号に重畳して出力する。
４５へ入力されたＭＵＳＥ信号は、ここでデコードさ
れ、ＭＵＳＥ−ＮＴＳＣ変換器４６とワイド情報抽出回
路４８へ送られる。ＭＵＳＥ−ＮＴＳＣ変換器４６は、
ＭＵＳＥ信号をＮＴＳＣ信号に変換し、ＶＢＩＤエンコ
ーダー４７へ送る。また、ワイド情報抽出回路４８は、
アスペクト比等のワイド情報を抽出し、ＶＢＩＤエンコ
ーダー４７へ送る。ＶＢＩＤエンコーダー４７は、この
ワイド情報を基にＶＢＩＤを作成し、ＭＵＳＥ−ＮＴＳ
Ｃ変換器４６から送られて来るＮＴＳＣ方式のビデオ信
号に重畳して出力する。
【００４２】なお、本発明は前記実施例や応用例に限定
されるものではなく、本発明の趣旨に基づいて種々の変
形が可能であり、それらを本発明の範囲から排除するも
のではない。
されるものではなく、本発明の趣旨に基づいて種々の変
形が可能であり、それらを本発明の範囲から排除するも
のではない。
【００４３】例えば、前記実施例はビデオ信号の垂直ブ
ランキング期間にデータを重畳するＶＢＩＤをエンコー
ドする装置に関するものであったが、本発明はビデオ信
号の有効画像の目立たない部分、例えば上端部や下端部
にエンコードデータを重畳する場合にも適用することが
できる。
ランキング期間にデータを重畳するＶＢＩＤをエンコー
ドする装置に関するものであったが、本発明はビデオ信
号の有効画像の目立たない部分、例えば上端部や下端部
にエンコードデータを重畳する場合にも適用することが
できる。
【００４４】また、図７に示したＶＣＲは著作権情報中
の世代制限情報を書き換えるものであったが、本発明は
垂直ブランキング期間の情報を透過させることのできな
いＶＣＲ一般に有効である。例えば、再生系にＴＢＣを
具備したＶＣＲにおいては、そのＴＢＣにおいて垂直ブ
ランキング期間の情報は削除されてしまうので、再生ビ
デオ信号をＴＢＣに通す前にＶＢＩＤをデコードして抽
出し、ＴＢＣを通したビデオ信号にＶＢＩＤをエンコー
ドして重畳するように構成する。
の世代制限情報を書き換えるものであったが、本発明は
垂直ブランキング期間の情報を透過させることのできな
いＶＣＲ一般に有効である。例えば、再生系にＴＢＣを
具備したＶＣＲにおいては、そのＴＢＣにおいて垂直ブ
ランキング期間の情報は削除されてしまうので、再生ビ
デオ信号をＴＢＣに通す前にＶＢＩＤをデコードして抽
出し、ＴＢＣを通したビデオ信号にＶＢＩＤをエンコー
ドして重畳するように構成する。
【００４５】さらに、本発明はＹ信号に対してエンコー
ドデータを重畳する装置にも適用すことができる。
ドデータを重畳する装置にも適用すことができる。
【００４６】
【発明の効果】以上詳細に説明したように、本発明によ
れば、コンポジットビデオ信号に対してエンコードデー
タを重畳する際にも、カラーバースト信号に傷を付ける
ことがない。
れば、コンポジットビデオ信号に対してエンコードデー
タを重畳する際にも、カラーバースト信号に傷を付ける
ことがない。
【００４７】また、コンポジットビデオ信号またはＹ信
号のペデスタルレベルをエンコードデータの所定のレベ
ルにしているので、データの所定のレベルとペデスタル
との間に段差を生じない。
号のペデスタルレベルをエンコードデータの所定のレベ
ルにしているので、データの所定のレベルとペデスタル
との間に段差を生じない。
【図１】本発明の実施例によるデータエンコード装置の
構成を示すブロック図である。
構成を示すブロック図である。
【図２】図１のデータエンコード装置をＣ−ＭＯＳ回路
を用いて構成した場合の回路例を示す図である。
を用いて構成した場合の回路例を示す図である。
【図３】図２からペデスタルサンプル回路を抜き出した
回路図である。
回路図である。
【図４】図４は図３の回路の動作を示す波形図である。
【図５】図２からＶＢＩＤエンコード回路の周辺を抜き
出した回路図である。
出した回路図である。
【図６】図５の回路の動作を示すタイミングチャートで
ある。
ある。
【図７】本発明に係るデータエンコード装置を内蔵する
ＶＣＲの１例を示すブロック図である。
ＶＣＲの１例を示すブロック図である。
【図８】本発明に係るデータエンコード装置を具備する
テレビジョン受像機の１例を示すブロック図である。
テレビジョン受像機の１例を示すブロック図である。
【図９】本発明に係るデータエンコード装置を内蔵する
Ｍ−Ｎコンバーターの１例を示すブロック図である。
Ｍ−Ｎコンバーターの１例を示すブロック図である。
【図１０】従来のＶＢＩＤエンコード装置の構成を示す
ブロック図である。
ブロック図である。
【図１１】図１０のデータエンコード装置をＣ−ＭＯＳ
回路を用いて構成した場合の回路例を示す図である。
回路を用いて構成した場合の回路例を示す図である。
【図１２】図１１の回路における入力ビデオ信号とＨＳ
とクランプパルスとの関係を示す図である。
とクランプパルスとの関係を示す図である。
【図１３】図１１の回路においてカラーバースト信号に
傷が付く様子を示す図である。
傷が付く様子を示す図である。
１…シンクチップクランプ回路、２…ペデスタルレベル
検出回路、４…ＶＢＩＤエンコード回路、２２…ＶＣ
Ｒ、３２…テレビジョン受像機、４４…Ｍ−Ｎコンバー
ター、２５，３５，４７…ＶＢＩＤエンコーダー
検出回路、４…ＶＢＩＤエンコード回路、２２…ＶＣ
Ｒ、３２…テレビジョン受像機、４４…Ｍ−Ｎコンバー
ター、２５，３５，４７…ＶＢＩＤエンコーダー
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 5/91 7/01
Claims (4)
- 【請求項１】 ビデオ信号に重畳するデータをエンコー
ドする装置であって、 ビデオ信号のシンクチップをクランプする第１の手段
と、 前記ビデオ信号のペデスタルレベルを検出する第２の手
段と、 前記第１の手段の出力ビデオ信号に対して前記第２の手
段の検出レベルをエンコードデータの所定のレベルとし
て重畳する第３の手段とを備えることを特徴とするデー
タエンコード装置。 - 【請求項２】 ビデオ信号のシンクチップをクランプす
る第１の手段と、前記ビデオ信号のペデスタルレベルを
検出する第２の手段と、前記第１の手段の出力ビデオ信
号に対して前記第２の手段の検出レベルをエンコードデ
ータの所定のレベルとして重畳する第３の手段とを備え
るデータエンコード装置を具備することを特徴とする記
録再生装置。 - 【請求項３】 ビデオ信号のシンクチップをクランプす
る第１の手段と、前記ビデオ信号のペデスタルレベルを
検出する第２の手段と、前記第１の手段の出力ビデオ信
号に対して前記第２の手段の検出レベルをエンコードデ
ータの所定のレベルとして重畳する第３の手段とを備え
るデータエンコード装置を具備することを特徴とするテ
レビジョン受像機。 - 【請求項４】 ビデオ信号のシンクチップをクランプす
る第１の手段と、前記ビデオ信号のペデスタルレベルを
検出する第２の手段と、前記第１の手段の出力ビデオ信
号に対して前記第２の手段の検出レベルをエンコードデ
ータの所定のレベルとして重畳する第３の手段とを備え
るデータエンコード装置を具備することを特徴とするＭ
ＵＳＥ−ＮＴＳＣ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7085595A JP3598566B2 (ja) | 1995-03-03 | 1995-03-03 | データエンコード装置、それを具備する記録再生装置、テレビジョン受像機及びｍｕｓｅ−ｎｔｓｃ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7085595A JP3598566B2 (ja) | 1995-03-03 | 1995-03-03 | データエンコード装置、それを具備する記録再生装置、テレビジョン受像機及びｍｕｓｅ−ｎｔｓｃ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08242434A true JPH08242434A (ja) | 1996-09-17 |
| JP3598566B2 JP3598566B2 (ja) | 2004-12-08 |
Family
ID=13443605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7085595A Expired - Lifetime JP3598566B2 (ja) | 1995-03-03 | 1995-03-03 | データエンコード装置、それを具備する記録再生装置、テレビジョン受像機及びｍｕｓｅ−ｎｔｓｃ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3598566B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006313618A (ja) * | 2006-06-12 | 2006-11-16 | Sony Corp | 記録方法、記録装置、再生方法及び再生装置 |
-
1995
- 1995-03-03 JP JP7085595A patent/JP3598566B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006313618A (ja) * | 2006-06-12 | 2006-11-16 | Sony Corp | 記録方法、記録装置、再生方法及び再生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3598566B2 (ja) | 2004-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69614742T2 (de) | Bearbeitung von Fernsehsignalen hoher Auflösung | |
| US4499503A (en) | Video format signal recording and reproduction system | |
| US6104858A (en) | Apparatus for reproducing a video signal and a corrective signal and for correcting the video signal in response to the corrective signal | |
| JPH04271685A (ja) | 同期信号復元回路 | |
| EP0637169B1 (en) | Character signal display for a camcorder | |
| EP0719057A3 (en) | Digital signal recording and reproduction | |
| JP3598566B2 (ja) | データエンコード装置、それを具備する記録再生装置、テレビジョン受像機及びｍｕｓｅ−ｎｔｓｃ変換装置 | |
| EP0406595A2 (en) | Method and apparatus for recording and reproducing a digital signal | |
| JP3231480B2 (ja) | スチルビデオ装置 | |
| US5220465A (en) | Circuit and method for reproducing a luminance signal compatibly between different video systems | |
| GB2249451A (en) | A circuit for folding the high frequency component of a luminance signal | |
| JPH06181580A (ja) | ディジタルｖｔｒ | |
| KR100873098B1 (ko) | 비디오 장치, 비디오 장치에 관한 처리 방법 및 비디오 레코더 | |
| KR0155693B1 (ko) | 자막정보 기록 및 재생장치와 그 방법 | |
| JPH0132449Y2 (ja) | ||
| JPH09200684A (ja) | 映像／音声信号記録装置 | |
| JPS62272678A (ja) | 画像合成装置 | |
| JP3155163B2 (ja) | 映像信号再生装置 | |
| JP3341827B2 (ja) | 信号処理回路 | |
| JPH11234616A (ja) | 制御データ変調方式，制御データ復調方式およびビデオ信号処理装置 | |
| EP1261214A2 (en) | Method and circuit for video signal correction | |
| JPH0828865B2 (ja) | テレビジョン信号変換装置 | |
| JPS62236294A (ja) | ３次元画像信号記録装置 | |
| JPH0636467A (ja) | 記録媒体およびその記録または再生装置並びに記録媒体記録方法 | |
| JPH03273790A (ja) | 画像信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040730 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040906 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |