JPH08242588A - 交流高電圧発生回路 - Google Patents

Abstract

(57)【要約】 【目的】負荷の短絡時のみ保護（停止）動作をして、無
負荷時には保護動作をせず、正常発振をして高電圧を出
力する交流高電圧発生回路を提供する。 【構成】定電圧の制御回路１と、この制御回路１から定
電圧の供給を受け、トランスＴの一次巻線を有する発振
回路２と、この発振回路２の一次巻線に結合する二次巻
線により発振出力を昇圧する高圧回路３と、この高圧回
路３に直列に接続された検出回路４および負荷５と、こ
の検出回路４の出力側に接続された反転回路６と、この
反転回路６の出力パルス幅の大小をアナログ振幅電圧の
大小にそれぞれ変換するＤＡ変換回路７と、このＤＡ変
換回路７の出力を判定する比較検出回路８と、この比較
検出回路８の出力により前記制御回路１を制御するＯＮ
・ＯＦＦ回路９と、よりなる交流高電圧発生回路。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、静電式複写機などに使
用される交流高電圧発生回路に関する。

【０００２】

【従来の技術】従来の高電圧発生回路を図４に示す。同
図において、１１は定電圧の制御回路で、ダーリントン
接続の電流増幅用トランジスタＱ₁₁、Ｑ₁₂、およびフィ
ードバック電圧制御を行う演算増幅器０Ｐ₁₁よりなる。
１２は他励振のフリップフロップの発振回路で、トラン
スＴの一次巻線の両端間に接続されたトランジスタ
Ｑ₁₃、Ｑ₁₄とよりなり、制御回路１１より定電圧の供給
を受ける。１３は高圧回路で、発振回路１２の発振出力
をトランスＴの二次巻線により昇圧した高電圧を負荷１
４に供給する。１５は検出回路で、抵抗Ｒよりなり、高
圧回路１３に負荷１４と直列に接続されている。そし
て、負荷１４に流れる電流の大小を電圧降下の大小とし
て出力する。１６は比較検出回路で、検出回路１５の交
流出力をダイオードＤ₁₁およびコンデンサＣ₁₁で整流
し、この整流直流電圧をツェナーダイオードＤ₁₂のしき
い値で判定し、トランジスタＱ₁₅を導通又は不導通にし
て、ＯＮ・ＯＦＦ回路１７を介して制御回路１１を制御
するものである。

【０００３】つぎに、この従来の高電圧発生回路におい
て、動作の態様を説明する。 １）負荷１４の正常動作時 検出回路１５の抵抗Ｒの比較検出回路１６との接続点１
５ａの検出電圧は高く、この検出電圧の整流出力電圧は
ツェナーダイオードＤ₁₂のしきい値電圧以上になり、ト
ランジスタＱ₁₅は導通し、ＯＮ・ＯＦＦ回路１７のトラ
ンジスタＱ₁₆は不導通となる。したがって、制御回路１
１のトランジスタＱ₁₂、Ｑ₁₁は導通し、正常の発振動作
を継続する。

【０００４】２）負荷１４の短絡時 検出回路１５の抵抗Ｒの比較検出回路１６との接続点１
５ａの検出電圧は低く、この検出電圧の整流出力電圧は
ツェナーダイオードＤ₁₂のしきい値電圧以下になり、ト
ランジスタＱ₁₅は不導通となり、ＯＮ・ＯＦＦ回路１７
のトランジスタＱ₁₆は導通する。したがって、制御回路
１１のトランジスタＱ₁₂、Ｑ₁₁は不導通となり、制御回
路１１は不導通となって、発信回路１２の発振を停止さ
せる。

【０００５】３）負荷１４の無負荷時 検出回路１５の抵抗Ｒの比較検出回路１６との接続点１
５ａの検出電圧は発生しなく、上記２）の負荷１４の短
絡時と同様の回路動作となり、トランジスタＱ₁₅は不導
通となり、トランジスタＱ₁₆は導通し、制御回路１１は
不導通となって、発信回路１２の発振を停止させる。

【０００６】

【発明が解決しようとする課題】上記の従来の交流高電
圧発生回路においては、負荷の短絡時には、制御回路１
１が動作して発信回路１２の発振を停止するので、問題
はないのであるが、無負荷時にも、発振回路１２の発振
が停止するという問題があった。市場のニーズによって
は、無負荷に近い状態での動作（これを無負荷動作と呼
ぶ）を必要とする場合があるからである。

【０００７】したがって、本発明は、負荷の短絡時のみ
保護（停止）動作をして、無負荷時には保護動作をせ
ず、負荷時と同様に正常発振をして高電圧を出力する交
流高電圧発生回路を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明は、上記目的を達
成するために、定電圧の制御回路と、この制御回路から
定電圧の供給を受け、トランスの一次巻線を利用する発
振回路と、この発振回路の一次巻線に結合する二次巻線
により発振出力を昇圧する高圧回路と、この高圧回路に
直列に接続された検出回路および負荷と、この検出回路
の出力側に接続された反転回路と、この反転回路の帯域
幅の大小をアナログ振幅電圧の大小にそれぞれ変換する
ＤＡ変換回路と、このＤＡ変換回路の出力を判定する比
較検出回路と、この比較検出回路の出力により前記制御
回路を制御するＯＮ・ＯＦＦ回路と、よりなることを特
徴とする。

【０００９】

【作用】発信回路の一次巻線に結合された２次巻線の高
圧回路に負荷と直列に接続された検出回路の検出電圧
は、負荷時、負荷短絡時、無負荷時に応じて、その波形
を異ならせる。即ち、負荷時は帯域幅小、振幅大、負荷
短絡時は帯域幅大、振幅小、無負荷時は帯域幅および振
幅はゼロとなる。

【００１０】このうち、負荷時は、帯域幅小となるの
で、ＤＡ変換回路の出力電圧は振幅が小さく、比較検出
回路の出力はなく、ＯＮ・ＯＦＦ回路は導通せず、した
がって、制御回路は制御されず発振回路は正常発振を継
続する。

【００１１】また、負荷短絡時は、帯域幅大であるの
で、ＤＡ変換回路の出力電圧は振幅が大きく、比較検出
回路の出力はあって、ＯＮ・ＯＦＦ回路は導通し、制御
回路を制御して発信回路の発振は停止する。

【００１２】そして、無負荷時は、振幅および帯域幅は
ゼロで、負荷時と同様の動作をして、ＤＡ変換回路の出
力電圧の振幅は小さく、比較検出回路の出力はなく、Ｏ
Ｎ・ＯＦＦ回路は導通しないので、制御回路は制御され
ず発信回路は正常発振を継続する。

【００１３】

【実施例】以下に、本発明の実施例について図面を参照
して説明する。図１は本発明の一実施例を示すもので、
ブロック回路的には以下のようになる。

【００１４】定電圧の制御回路１と、この制御回路１か
ら定電圧の供給を受け、かつ、トランスＴの一次巻線を
有する発振回路２と、この発振回路２の一次巻線に結合
する二次巻線により発振出力を昇圧する高圧回路３と、
この高圧回路３に直列に接続された検出回路４および負
荷５と、この検出回路４の出力側に接続された反転回路
６と、この反転回路６の帯域幅の大小をアナログ振幅電
圧の大小にそれぞれ変換するＤＡ変換回路７と、このＤ
Ａ変換回路７の出力を判定する比較検出回路８と、この
比較検出回路８の出力により前記制御回路１を制御する
ＯＮ・ＯＦＦ回路９と、よりなる。

【００１５】上記ブロック回路の内部構成について以下
に詳述する。制御回路１は、トランジスタＱ₁ と演算増
幅器ＯＰ₁ よりなる。トランジスタＱ₁ のコレクタは電
源（図示せず）に接続され、エミッタは次段発信回路２
のトランスＴの一次巻線の中点に接続されている。演算
増幅器ＯＰ₁ は接続の態様を省略しているが、トランス
Ｔの３次巻線（図示せず）からの電圧を入力として、基
準電圧と対比して、高圧回路３の高電圧出力のフィード
バック制御をトランジスタＱ₁ のベースに掛けている。

【００１６】発振回路２は、トランスＴの一次巻線の両
端にトランジスタＱ₃ 、Ｑ₄ のコレクタがそれぞれ接続
され、この一次巻線の中点には前段制御回路１のトラン
ジスタＱ₁ のエミッタが接続されている。前記トランジ
スタＱ₃ 、Ｑ₄ のエミッタはそれぞれ共通接続されて、
グランドに接続されている。トランジスタＱ₃ 、
Ｑ_{4 は}、それらのベースに外部クロック電圧が入力され
て他励振のフリップフロップ発信回路を構成している。

【００１７】高圧回路３は、トランスＴの二次巻線より
昇圧された高電圧の出力を得ており、この二次巻線の高
圧側は保護抵抗Ｒ₁ を経て高圧端子３ａとなっている。
この高圧端子３ａとグランド間には負荷５が接続されて
いる。

【００１８】検出回路４を構成する抵抗Ｒ₂ は、その一
端がトランスＴの二次巻線の低圧側にコンデンサＣを介
して接続され、他端がグランドに接続されている。した
がって、トランスＴの二次巻線の両側には、グランドを
経由して、負荷５および抵抗Ｒ₂ がそれぞれ直列に接続
されていることになる。

【００１９】反転回路６は、エミッタ接地のトランジス
タＱ₅ 、Ｑ₆ および演算増幅器ＯＰ₂ よりなる。検出回
路４の検出抵抗Ｒ₂ とコンデンサＣとの接続点４ａの出
力が、トランジスタＱ₅ のベースに接続され、このトラ
ンジスタＱ₅ のコレクタが次段のトランジスタＱ₆ のベ
ースに接続されて、トランジスタＱ₅ のコレクタ出力が
トランジスタＱ₆ により反転されている。このトランジ
スタＱ₆ のコレクタ出力はバッファ増幅器の作用をする
演算増幅器ＯＰ₂ に入力される。

【００２０】ＤＡ変換回路７は、演算増幅器ＯＰ₃ 、帰
還コンデンサＣ₁ 、時定数コンデンサＣ₂ および抵抗Ｒ
よりなり、図２に示すように、反転回路６の演算増幅器
ＯＰ₂ の帯域幅の大小を、アナログ振幅電圧の大小にそ
れぞれ変換するものである。即ち、図２Ａは、演算増幅
器ＯＰ₂ からの大きい帯域幅の電圧を、演算増幅器ＯＰ
₃ により振幅の大きいアナログ電圧に変換している。図
２Ｂは、演算増幅器ＯＰ₂ からの小さいパルス幅の電圧
を、演算増幅器ＯＰ₃ により振幅の小さいアナログ電圧
に変換している。このＤＡ変換回路７はパルス幅（帯域
幅）・振幅変調器の作用をすることになる。

【００２１】比較検出回路８は、ツェナーダイオードＤ
₁ よりなり、そのカソードが演算増幅器ＯＰ₃ の出力側
に接続され、そのアノードが次段のトランジスタＱ₇ の
ベースに接続されている。このツェナーダイオードＤ₁
は、ＤＡ変換回路７の出力電圧の振幅の大小を予め設定
されたしきい値により判定し、しきい値以上の電圧を次
段のＯＮ・ＯＦＦ回路９に出力する。

【００２２】ＯＮ・ＯＦＦ回路９はトランジスタＱ₇ よ
りなり、そのコレクタが制御回路１のトランジスタＱ₁
に接続され、エミッタはグランドに接続されている。こ
のトランジスタＱ₇ は、ツェナーダイオードＤ₁ の出力
により導通もしくは不導通となり、次段の制御回路１の
トランジスタＱ₁ のベースに入力して、トランジスタＱ
₁ を制御することになる。

【００２３】本実施例において、検出回路４〜ＯＮ・Ｏ
ＦＦ回路９までが保護回路となる。以上は回路ブロック
間の関係と回路ブロック内の構成素子についての説明で
あるが、つぎに、保護動作について説明する。

【００２４】検出回路４の接続点４ａの電圧波形を、図
３に示す。同図Ａは正常負荷の場合、同図Ｂは負荷短絡
の場合、同図Ｃは無負荷の場合である。

【００２５】１．正常負荷の場合 図３Ａに示すように、接続点４ａの電圧の帯域幅は小さ
く、かつ、振幅は大きくなっている。反転回路６のトラ
ンジスタＱ₅ は前記小さい帯域幅の期間だけ導通し、ト
ランジスタＱ₆ は反転してこの期間だけ不導通となる。
したがって、演算増幅器ＯＰ₂ には、前記小さい帯域幅
の電圧が印加される。演算増幅器ＯＰ₂はバッファ増幅
器であるので、入力電圧を出力電圧として次段のＤＡ変
換回路の演算増幅器ＯＰ₃ に出力する。この演算増幅器
ＯＰ₃ の入力電圧は、前記小さい帯域幅の電圧、即ち、
図２Ｂに示す帯域幅小の電圧であるので、その変換出力
電圧は振幅小のアナログ電圧となる。次段の比較検出回
路８のツェナーダイオードＤ₁ はこの振幅小の電圧では
導通しないように設定されているので、ツェナーダイオ
ードＤ₁ は不導通で、次段のＯＮ・ＯＦＦ回路９のトラ
ンジスタＱ₇ も不導通となり、次段の制御回路１のトラ
ンジスタＱ₁ はトランジスタＱ₇ により制御されず導通
して次段の発振回路２へ定電流を供給し、発振回路２は
正常に発振して、高圧回路３は高電圧を出力する。

【００２６】２．負荷短絡の場合 図３Ｂに示すように、接続点４ａの電圧の帯域幅は大き
く、かつ、振幅は小さくなっている。反転回路６のトラ
ンジスタＱ₅ は前記大きい帯域幅の期間だけ導通し、ト
ランジスタＱ₆ は反転してこの期間だけ不導通となる。
したがって、演算増幅器ＯＰ₂ には、前記大きい帯域幅
の電圧が印加される。演算増幅器ＯＰ₂はバッファ増幅
器であるので、入力電圧を出力電圧として次段のＤＡ変
換回路の演算増幅器ＯＰ₃ に出力する。この演算増幅器
ＯＰ₃ の入力電圧は、前記大きい帯域幅の電圧、即ち、
図２Ａに示す帯域幅大の電圧であるので、その変換出力
電圧は振幅大のアナログ電圧となる。次段の比較検出回
路８のツェナーダイオードＤ₁ はこの振幅大の電圧では
導通するように設定されているので、ツェナーダイオー
ドＤ₁ は導通し、次段のＯＮ・ＯＦＦ回路９のトランジ
スタＱ₇ も導通し、次段の制御回路１のトランジスタＱ
₁ はトランジスタＱ₇ により制御されて不導通となり、
次段の発振回路２へ定電流は供給されず、発振回路２は
発振を停止して、高圧回路３は高電圧の出力をしなくな
る。

【００２７】３．無負荷の場合 図３Ｃに示すように、接続点４ａの電圧の帯域幅および
振幅はゼロとなる。したがって、反転回路６のトランジ
スタＱ₅ は不導通となり、トランジスタＱ₆ は反転して
導通する。演算増幅器ＯＰ₂ およびＤＡ変換回路７の演
算増幅器ＯＰ₃の入出力電圧はゼロとなり、比較検出回
路８のツェナーダイオードＤ₁ およびＯＮ・ＯＦＦ回路
９のトランジスタＱ₇ も不導通となる。したがって、制
御回路１のトランジスタＱ₁ はトランジスタＱ₇ により
制御されず導通して発振回路２へ定電流を供給し、発振
回路２は正常に発振して、高圧回路３は高電圧を出力す
る。したがって、無負荷の場合は、正常負荷の場合と同
様となる。

【００２８】以上のように、本発明においては、負荷時
と無負荷時には、発振回路２は正常に発振して高圧回路
３は正常に動作し、負荷短絡時のみ発信回路２が停止し
て、高電圧を出力しなくなる。

【００２９】

【発明の効果】本発明は、保護回路にＤＡ変換回路を設
け、このＤＡ変換回路は、その入力電圧の帯域幅（パル
ス幅）の大小をアナログ電圧の振幅の大小に変換して出
力する。無負荷時も負荷時と同様に動作して、比較検出
回路およびＯＮ・ＯＦＦ回路は動作せず、制御回路は導
通して発信回路は正常発振を継続する。したがって、無
負荷動作が可能となり、負荷短絡時のみ保護動作をする
ことになる。

【図面の簡単な説明】

【図１】 本発明の一実施例の交流高電圧発生回路図

【図２】 図１に示す一実施例におけるＤＡ変換回路の
入出力振幅特性図

【図３】 図１に示す一実施例における検出回路の出力
振幅特性図

【図４】 従来の交流高電圧発生回路図

【符号の説明】

１ 制御回路 ２ 発振回路 ３ 高圧回路 ４ 検出回路 ４ａ 接続点 ５ 負荷 ６ 反転回路 ７ ＤＡ変換回路 ８ 比較検出回路 ９ ＯＮ・ＯＦＦ回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 定電圧の制御回路と、この制御回路から
   定電圧の供給を受け、トランスの一次巻線を利用する発
   振回路と、この発振回路の一次巻線に結合する二次巻線
   により発振出力を昇圧する高圧回路と、この高圧回路に
   直列に接続された検出回路および負荷と、この検出回路
   の出力側に接続された反転回路と、この反転回路の帯域
   幅の大小をアナログ振幅電圧の大小にそれぞれ変換する
   ＤＡ変換回路と、このＤＡ変換回路の出力を判定する比
   較検出回路と、この比較検出回路の出力により前記制御
   回路を制御するＯＮ・ＯＦＦ回路と、よりなることを特
   徴とする交流高電圧発生回路。