JPH08249130A - 障害検出システム - Google Patents

障害検出システム

Info

Publication number
JPH08249130A
JPH08249130A JP7347785A JP34778595A JPH08249130A JP H08249130 A JPH08249130 A JP H08249130A JP 7347785 A JP7347785 A JP 7347785A JP 34778595 A JP34778595 A JP 34778595A JP H08249130 A JPH08249130 A JP H08249130A
Authority
JP
Japan
Prior art keywords
controller
memory
access
state
arbitration logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7347785A
Other languages
English (en)
Other versions
JP3655683B2 (ja
Inventor
Mark D Petersen
マーク・ディー・ピーターソン
Barry J Oldfield
バリー・ジェイ・オールドフィールド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH08249130A publication Critical patent/JPH08249130A/ja
Application granted granted Critical
Publication of JP3655683B2 publication Critical patent/JP3655683B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2097—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements maintaining the standby controller/processing unit updated
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1608—Error detection by comparing the output signals of redundant hardware
    • G06F11/1612—Error detection by comparing the output signals of redundant hardware where the redundant component is persistent storage
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1633—Error detection by comparing the output of redundant processing systems using mutual exchange of the output between the redundant processing components
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2089—Redundant storage control functionality
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【課題】夫々がキャッシング処理を行うためのメモリを
含むディスク・コントローラを複数有し、これらメモリ
の間で常に内容を一致させるミラーリングを行うシステ
ムで、何れかのコントローラに障害が発生したことを検
出して、コントローラの切り離し・代替処理ができるよ
うにする。 【解決手段】第１のコントローラ２０がメモリ・アクセ
スを行うときは自分のメモリ３０へのアクセスを行うと
ともに、第２のコントローラ２５中のメモリ３５へのア
クセスも要求する。第２のコントローラはこの要求を受
け取ると、アービトレーション論理４５によってメモリ
・アクセス要求のアービトレーションを行うとともに、
要求許可を第１のコントローラに伝える。この許可が予
め設定した時間内に来なかったら、第１のコントローラ
は第２のコントローラに障害が発生したとみなす。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は広義にはコンピュータ・
ディスク・ストレージ・コントローラに関し、より詳細
にはミラーリングされたメモリを使用する複数のコント
ローラを有するディスク・ストレージ・システムにおけ
るコントローラの障害を検出するシステムと方法に関す
る。
【０００２】
【従来技術及びその問題点】高信頼性コンピュータ・デ
ィスク・ストレージ・システムの分野において、サブシ
ステムを構成する物理的部品のすべてに冗長性を持たせ
て部品の障害の際のデータの損失やダウンタイムを低減
することが望ましい。夫々がメモリを有するデュアル・
ディスク・ストレージ・コントローラを用いると、いく
つかの大きな利点がディスク・ストレージ・システムに
もたらされる。例えば、（１）記憶情報の冗長性を維持
することで、あるコントローラあるいはそのメモリの障
害あるいは損失が起こった場合の復旧が可能である；
（２）副コントローラの障害時代替(failover)機能によ
って、動作しなくなったコントローラからの回復が可能
になる；（３）副コントローラが使用できることによっ
て、システム稼動時間を長くすることができる。
【０００３】このような冗長サブシステムの性能を向上
させるために、キャッシングを行うこと及びメモリを一
時記憶として使用することが一般的になっている。これ
らの二重になった物理的メモリを同期させることは困難
な場合がある。ディスク・システムのなかには潜在化(l
atent)（延期されたあるいは大量の更新）処理を用いて
この複製を作成するものがあるが、この方法では性能が
低下しがちであり、また複雑で管理が困難である。他の
方法（本発明で用いるもの）はリアルタイムにミラーリ
ング・メモリ処理を行なってこの複製データを作成し、
正確に維持する方法である。二重化されたコントローラ
にリアルタイムで同期した冗長メモリ（ミラーリングさ
れたメモリ）を用いると、あるコントローラから他方の
コントローラへの障害時代替の際の速度と精度を向上さ
せることができる。
【０００４】しかし、冗長メモリを使用すると、複数の
ディスク・ストレージ・コントローラを使うという構成
を提供するのが非常に困難になるという問題点がある。
重大な問題としては、例えば、以下の事項をどのように
して効率的かつ高い信頼度で達成するかということがあ
る： （１）ミラーリングされたメモリ処理の過程でのコント
ローラの障害を早期に検出して、障害の発見が遅れた場
合に発生する潜在的な問題を低減すること； （２）甚だしいハードウエア及び／またはソフトウエア
・オーバヘッドを必要としないで、コントローラの障害
を検出すること； （３）処理動作と処理能力を失うことなく、コントロー
ラの障害を検出してコントローラを切り離し、それらの
メモリのミラーリングを中止させること。
【０００５】
【目的】複数のコントローラを持つディスク・ストレー
ジ・システムにおけるコントローラ障害の検出にかかわ
る上に述べた問題点と、ここには挙げなかった他の問題
点のために、従来技術においては、複数コントローラ・
システムでのコントローラ間のミラーリングは通常は教
示されてきてはいなかった。従って、本発明の目的は二
重化されたコントローラを持つディスク・ストレージ・
システムのリアルタイム同期を行うミラーリングされた
メモリ・コントローラのための有効で信頼性の高いコン
トローラ障害検出システムを提供することである。
【０００６】
【概要】本発明の一実施例における本発明の原理によれ
ば、二重化されたコントローラとミラーリングされたメ
モリを有するディスク・ストレージ・システムにおい
て、夫々のコントローラに関係付けられたアービトレー
ション論理が状態遷移信号を生成して、その信号の発生
しているコントローラのミラーリングされたメモリのア
クセス状態の識別を行う。夫々のアービトレーション論
理はまた他方のアービトレーション論理の状態遷移信号
をモニタする。ミラーリングされたメモリ・システムに
おける二重化されたコントローラ間の障害は、一方のコ
ントローラが他方のコントローラから伝達された異常な
状態遷移信号を検出することによって検出される。ま
た、障害は一方のコントローラがある指定タイムアウト
期間内に他方のコントローラからの状態遷移信号を検出
しなかった場合にも検出される。
【０００７】本発明の他の原理によれば、メモリ・リフ
レッシュ・サイクルを傍受してアービトレーション論理
に状態遷移信号を反復出力させ、それによって各コント
ローラにミラーリングされたメモリ・アクセスを通常通
りに行なわせ、メモリ・システムの障害を検出できるよ
うにする。従って、マスタ／スレーブ動作をしているス
レーブ・コントローラのようにコントローラのメモリ・
アクセスが頻繁には行なわれない場合、リフレッシュ時
にコントローラ間でのメモリ・アクセスのアービトレー
ションが一定して行なわれるため、メモリ・システムの
障害を比較的早期に検出することができる。
【０００８】本発明の障害検出システムとその方法によ
れば、コントローラとミラーリングされたメモリの信頼
性を高めることができる。本発明の他の目的、利点、及
び能力については以下の説明から明らかになるであろ
う。
【０００９】
【実施例】図１は二重化されたコントローラを有するデ
ィスク・ストレージ・システム10におけるミラーリング
されたメモリのシステム・コントローラ障害を検出する
ための本発明のシステムの概観を示すブロック図であ
る。ディスク・ストレージ制御システム10は、ディスク
・ストレージ装置12を有するディスク・ストレージ・サ
ブシステム15と二重化されたディスク・ストレージ・コ
ントローラ20、25を含んでいる。コントローラ20及び25
は夫々のメモリ30、35を有する。
【００１０】メモリ30、35としてはほとんど全てのタイ
プのランダム・アクセス・メモリ（RAM）を使用するこ
とができるが、本実施例では停電時のデータの保持を可
能にするために不揮発性RAM（あるいは電源バックアッ
プを用いて不揮発性にした揮発性RAM）を用いる。さら
に、ここでは二重化されたコントローラ20、25のみを図
示及び説明するが、ここに説明する原理は他の複数のコ
ントローラ環境すなわち３つ以上のコントローラがある
場合にも適用できることは明らかであろう。
【００１１】メモリ30、35は夫々ミラーリングされたメ
モリである。当該技術分野にで周知の通り、ミラーリン
グされたメモリとは簡単にいえば１つのメモリのデータ
が他方のメモリ内に複製すなわち“反映”されることを
意味する。本実施例では、ミラーリングされたメモリと
は、一方のコントローラのメモリ内のデータが他方のコ
ントローラのメモリ内に複製すなわち“反映”されるこ
とを意味する。
【００１２】二重化されたコントローラが用いられ、ま
たその夫々がミラーリングされたメモリを有することに
よって、ディスク・ストレージ・システム10に障害に強
い環境を提供することができる。すなわち、一方のコン
トローラが障害を起こした場合、あるいはコントローラ
・メモリ・システムの一方が障害を起こした場合、他方
のコントローラとそのミラーリングされたメモリがある
ことによって、切れ目のない障害時代替による連続処理
が可能になる。コントローラ20とコントローラ25の間の
通信によって低コストなリアルタイム・リンクが提供さ
れ、夫々のコントローラは他方のコントローラの状態を
モニタし、協調動作行うことができる。
【００１３】本実施例では、ミラーリングされたメモリ
はリアルタイム・ミラーリングされたメモリである。す
なわち、単一のマイクロプロセッサあるいはダイレクト
・メモリ・アクセス機構によって、メモリ30及び35のデ
ータの更新や読出しが実質的に同時に行なわれる。アー
ビトレーション論理40及び45が、夫々のコントローラが
データの更新あるいは読出しを行うためのミラーリング
されたメモリへのアクセスをいつ許可するかを制御す
る。アービトレーション論理40、45は互いに通信するこ
とによって、どのコントローラがメモリに対する現在の
アクセスを行っているのかを各アービトレーション論理
が知ることができる。夫々のアービトレーション論理は
状態遷移信号を生成して、その信号を生成するコントロ
ーラのミラーリングされたメモリ・アクセス状態を識別
する。また、夫々のアービトレーション論理は他方のア
ービトレーション論理の状態遷移信号をモニタする。従
って、ミラーリングされたメモリ・システムにおける二
重化されたコントローラ間の障害は、一方のコントロー
ラが他方のコントローラからの異常な状態遷移信号を検
出するか、あるいは一方のコントローラが指定されたタ
イムアウト期間内に他方のコントローラからの状態遷移
信号を検出しなかった場合に検出される。
【００１４】本実施例では、アービトレーション論理4
0、45はまた一度に１つのコントローラにのみメモリへ
のアクセスを許可する。例えば、コントローラ20がメモ
リ30へのアクセスを許可されたとき、コントローラ20は
同様にメモリ35へのアクセスも許され、コントローラ25
はいずれのメモリへのアクセスも許されない。アービト
レーション論理40、45は互いに通信して夫々のコントロ
ーラ内の適当な信号線をイネーブル及び／またはディス
エーブルすることによって同時アクセスを制御する。
【００１５】二重化されたコントローラ構成の主要な目
的の１つが、一方のコントローラが障害を起こした際に
一方のコントローラから他方のコントローラにただちに
障害時代替を行なえるようにすることであるとすれば、
動作の中断が起こらないように、コントローラの障害時
代替が発生する前の夫々のコントローラのメモリ内容が
同一であってことが必須である。同様に、コントローラ
の障害が処理過程の早い段階で検出されて、システ無道
さが継続できるようにするため、以降のメモリの複製を
防止しまた少なくとも障害の起こっていないコントロー
ラのメモリのデータの完全性が維持できるようにするこ
とが不可欠である。従って、本発明はコントローラ20と
コントローラ25の間で通信を行ないミラーリングされた
メモリ・アクセス状態を制御するためにアービトレーシ
ョン論理40、45を鍵となる構成要素として用いてことに
よって、複数コントローラ構成におけるコントローラの
障害を早期に検出することに焦点を当てている。
【００１６】図２は本発明の一実施例のシステムの、よ
り詳細なブロック図である。各図面間で同一である構成
要素は同一の参照符号を用いて示す。従って、図２で
は、コントローラ20、25は全体的なものとして参照さ
れ、ミラーリングされたメモリ30、35は夫々好適な実施
例で使用される不揮発性DRAM（NVDRAM)として参照さ
れ、アービトレーション論理40、45は図１に示すものと
同様に参照される。NVDRAMコントローラ50、55をここで
は簡単にDRAMコントローラと呼ぶ。矢印はすべて通信及
び／またはデータ転送の径路を指す。
【００１７】DRAMコントローラ50、55は自分の持ってい
る回路を制御するためであり、また例えばメモリ・リフ
レッシュ要求の開始といった目的のための内部クロック
（図示せず）を有する。同様に、アービトレーション論
理40、45は夫々自分自信の内部クロックを有し、これに
より一方のアービトレーション論理から他方のアービト
レーション論理に状態遷移信号が送られる際の応答タイ
ムアウトを検出できるようになっている。図１を参照し
て前述したように、アービトレーション論理40、45はメ
モリ30及び35へのアクセスをどのコントローラに許すか
を制御し、またどのコントローラに対してこのようなア
クセスをできないようにするかを制御する。従って、ア
ービトレーション論理40、45は状態遷移信号を介して相
互に通信し、更には、各アービトレーション論理はDRAM
コントローラ50、55、バッファ60、65、制御トランシー
バ70、75及びデータ・トランシーバ80、85を含むあるロ
ーカル・メモリ・システム制御手段と通信する。
【００１８】当該技術分野で通常行なわれるように、DR
AMコントローラ50、55は、DRAM30、35内の適当なアドレ
スにアクセスするための行アドレス・ストローブ（RA
S）、列アドレス・ストローブ（CAS）、書込みイネーブ
ル（WE）、出力イネーブル（OE）その他のタイミング信
号及び制御論理信号を管理・生成する。バッファ60、65
は、夫々DRAM30、35へのアクセスに関してDRAMコントロ
ーラ50、55をイネーブル及び／またはディスエーブルす
るためのDRAMコントローラ・バッファである。
【００１９】制御トランシーバ70、75はローカル・コン
トローラ（すなわちそのトランシーバが設けられたコン
トローラ）のための双方向トランシーバ・バッファであ
る。その機能は： （１）他方の（遠隔の）コントローラのメモリにアクセ
スするためにコンピュータ・システムのバックプレーン
78にアドレス信号を送る；あるいは （２）ローカル・コントローラのメモリにアクセスする
ためにバックプレーンを介してこの遠隔のコントローラ
からのアドレス信号を受信する； ことである。同様に、データ・トランシーバ80、85はロ
ーカル・コントローラのための双方向トランシーバであ
り、その機能は（１）データ信号を遠隔のコントローラ
に送るためにバックプレーン78に送る；あるいは（２）
バックプレーンを介して遠隔のコントローラからのデー
タ信号を受信する；ことである。
【００２０】DRAMコントローラ50、55は夫々各DRAM自身
の持つ独立して動作するクロック・タイマによって決め
られるリフレッシュ間隔でメモリ（DRAM30、35）をリフ
レッシュするように構成されている。このようなメモリ
・リフレッシュ・サイクルは、夫々のアービトレーショ
ン論理に状態遷移信号を反復させて夫々のコントローラ
にミラーリングされたメモリ・アクセス、すなわちロー
カル・コントローラ及び遠隔コントローラ中にあるメモ
リへのアクセスを確実に一貫した態様で行わせ、これに
よりメモリ・システムの障害を検出できるようにする手
段として用いられる。このシステムと方法によって、マ
スタ／マスタ（対等な関係）あるいはマスタ／スレーブ
といった、二重化されたコントローラ同士の関係がどの
ようなものであっても、高信頼度が得られる。特に、マ
スタ／スレーブ・コントローラ関係においてはこれは特
に有益である。それは、スレーブ・コントローラはミラ
ーリングされたメモリにアクセスする頻度が低く、従っ
て損害の発生する可能性のある後の時点までスレーブ・
コントローラが遠隔コントローラの障害を検出できない
かもしれないからである。
【００２１】DRAMコントローラ50あるいは55からメモリ
・アクセス・サイクル（読出し、書込みあるいはリフレ
ッシュ）発生の信号が出されると、この信号はそのロー
カルなアービトレーション論理40あるいは45に送られ
る。このローカル・コントローラが現在ミラーリングさ
れたメモリ・アクセスを行っていない場合、ローカル・
アービトレーション論理は他方の（遠隔の）コントロー
ラにミラーリングされたメモリ・アクセスを要求する状
態遷移信号を送る。この状態遷移信号はこの信号を送っ
ている（ローカルな）コントローラのミラーリングされ
たメモリ・アクセス状態を識別する。例えば、この例で
いえば、メモリ・アクセスを要求する状態遷移信号が遠
隔のアービトレーション論理に送られる。これに応答し
て、現在ミラーリングされたメモリ・アクセスを行う遠
隔コントローラは、それを要求する状態遷移信号を検出
し、この要求を出したコントローラに対してミラーリン
グされたメモリへのアクセスを許可する応答状態遷移信
号を返す。この応答状態遷移信号は、遠隔コントローラ
がその要求を受けたときそれ自体のミラーリングされた
メモリ・アクセスを行なっていた場合には、このアクセ
スを完了した後に発生する。
【００２２】ローカル・アービトレーション論理はメモ
リ要求を送った後、ただちにそのタイマを起動してタイ
ムアウト期間を計時する。遠隔コントローラが予め定め
られた期間、すなわちタイムアウト期間、のうちに応答
しない場合、ローカル・コントローラは遠隔コントロー
ラのメモリ・システムに障害が発生したものと認識す
る。
【００２３】遠隔コントローラメモリ・システムの障害
はまた、ローカル・コントローラが遠隔コントローラか
ら送られた状態遷移信号に異常を検出したときにも検出
される。例えば、ローカル・コントローラがミラーリン
グされたメモリへのアクセスを許可する状態遷移信号を
受け取るものと予期していたときに、遠隔コントローラ
から他方のなんらかの状態遷移信号を受け取ると、ロー
カル・コントローラは遠隔コントローラのメモリ・シス
テムに障害が発生したものと認識する。
【００２４】これらの状態遷移信号とタイムアウト期間
を用いて、夫々のコントローラは以下のことを行う： （１）自己のミラーリングされたメモリ・アクセス状態
の送出； （２）他方のコントローラの状態の検出；及び／または （３）適当な状態信号が送られてきたか否かの検出。 さらに、メモリ・リフレッシュ・サイクルを傍受して、
状態遷移信号を任意に反復させてミラーリングされたメ
モリが周期的にアクセスされるようにし、それによって
メモリ・システム内の障害検出のための一貫しておりか
つ信頼度の高い手段が与えられる。
【００２５】図２の動作は図３に示す例によって最もわ
かりやすく説明することができる。図３は図２と同じで
あるが、図２の双方向の矢印が図３ではコントローラ20
によるミラーリングされたメモリのリフレッシュ中の実
際の通信パスを示す一方向の矢印に置き換えられている
点だけが違う。このような図面及び説明はメモリ・リフ
レッシュ・サイクル中にアービトレーション論理によっ
て生成される状態遷移信号の例として挙げたのだが、こ
のような状態遷移信号は読出しや書込みといった他のメ
モリ・アクセス・トランザクション中にも発生するとい
うことが理解できるだろう。
【００２６】コントローラ20がメモリ・リフレッシュ要
求を開始する際には、DRAMコントローラ50は自己のアー
ビトレーション論理40に対して要求信号を発する。コン
トローラ20がすでにミラーリングされたメモリへのアク
セスを行っていなければ、アービトレーション論理40は
『要求』状態に入り、このような状態遷移信号をコント
ローラ25のアービトレーション論理45に送る。『要求』
状態とは、（この例では）遠隔のアービトレーション論
理45がコントローラ20に遠隔のDRAM35へのアクセスを許
可するのをローカル・アービトレーション論理40が待っ
ている状態を指す。
【００２７】アービトレーション論理45がアービトレー
ション論理40から送られた『要求』状態遷移信号を検出
した際にDRAMコントローラ55がミラーリングされたメモ
リにアクセス中であった場合、DRAMコントローラ55はそ
のメモリを使用する（読出し、書込みあるいはリフレッ
シュ）サイクルを完了し、アービトレーション論理45に
対する自己の『要求』を解除する。すると、アービトレ
ーション論理45はアービトレーション論理40に対するメ
モリ・アクセスを許可する状態遷移信号を送り、それに
続いて『スレーブ』状態に入る。『スレーブ』状態に入
ると、アービトレーション論理45は（バッファ65から出
る矢印がないことでわかるように）DRAMコントローラ・
バッファ65をディスエーブルする。アービトレーション
論理45はまた、（矢印73、77で示すように）バックプレ
ーン78からのアドレス信号をDRAM35に送るように制御ト
ランシーバ75を設定する。
【００２８】アービトレーション論理40は『マスタ』状
態に入ることによってこれを認識する。この『マスタ』
状態ではコントローラ20はメモリ30及び35の両方にアク
セスすることができる。アービトレーション論理40は
（矢印62で示すように）そのローカルDRAMコントローラ
・バッファ60をイネーブルし、制御トランシーバ70を
（矢印73に示すように）コントローラ20からバックプレ
ーン78を駆動するように設定する。
【００２９】次に、DRAMコントローラ50はCAS及びRASを
発して（矢印64で示すように）自己のDRAM30にアクセス
するとともに制御トランシーバ70、75を介してCAS及びR
ASを発して（矢印66、73及び77に示すように）コントロ
ーラ20のDRAM35にアクセスすることによって、DRAMリフ
レッシュ・サイクルを実行する。従って、DRAM30及び35
は実質的に同時にリフレッシュされる。
【００３０】図４にはマスタ／スレーブ関係にある夫々
のコントローラのメモリ・アクセス状態を反映したアー
ビトレーション論理状態遷移図を示す。前述したよう
に、アービトレーション論理40及び45（図１ないし図
３）は状態遷移信号の送出と検出によってメモリ30及び
35のミラーリング動作を制御する。また、アービトレー
ション論理はメモリ・システムに接続されたすべてのバ
ッファ及びトランシーバの出力のイネーブルと方向の選
択を制御する。従って、一度に１つのコントローラだけ
が、DRAMのローカルバンクと遠隔バンクの両方にアクセ
スすることを許可される。アービトレーション論理がメ
モリ・リフレッシュ・サイクルあるいは他の何らかの読
出し／書込み動作中等の際の適切な一連の遷移状態を一
回りするまで、他方のコントローラはいずれのメモリに
もアクセスすることができない。アービトレーション論
理がそのさまざまな状態を経ていくに当たって、このア
ービトレーション論理は現在の状態を遠隔コントローラ
に送り、同様に遠隔のアービトレーション論理の状態遷
移信号をモニタする。これによって何れのアービトレー
ション論理も他方の障害を検出することができる。
【００３１】さまざまな遷移状態が存在でき、また図４
中にその全てを示すものではない、ということがわかる
だろう。しかし、本実施例に用いられ図４に示したさま
ざまな状態のいくつかを次に示す。
【００３２】『リセット』：コントローラ基板上のリセ
ット・ラインに信号が出ているとき、アービトレーショ
ン論理は『リセット』状態90にある。この状態では、ロ
ーカル・制御トランシーバ及びデータ・バックプレーン
・トランシーバ（図２の70、75、80及び85）はローカル
DRAMコントローラと同様にディスエーブルされる。リセ
ットが解除されると、アービトレーション論理はスレー
ブ状態に入る。
【００３３】『スレーブ』：『スレーブ』状態95では、
ローカル制御バックプレーン・トランシーバはローカル
DRAMを志向し、ローカルDRAMコントローラ・バッファ
（60あるいは65）がディスエーブルされる。実行されて
いる動作（読出しあるいは書込み）に応じてローカル・
データ・バックプレーン・トランシーバが設定される。
ローカルDRAMコントローラからのメモリ・アクセス要求
はローカル・アービトレーション論理が受け取り、この
ローカル・アービトレーション論理は『要求』状態に入
って、メモリへのアクセスができるようになる。
【００３４】『要求』：ローカル・アービトレーション
論理タイマは、『要求』状態100になったそのはじめに
起動される。この状態では、『要求』状態遷移信号が遠
隔アービトレーション論理に送られ、ローカル・アービ
トレーション論理は遠隔アービトレーション論理がロー
カル・コントローラに対して遠隔DRAMへのアクセスを許
可するまで待つ。ローカル・バックプレーン・トランシ
ーバ及びDRAMコントローラは『スレーブ』状態の場合と
同じに設定される。遠隔アービトレーション論理によっ
て遠隔DRAMへのアクセスが許可される前にタイマからタ
イムアウト期間を示す信号が発せられると、ローカル・
アービトレーション論理は『障害』状態に入る。アクセ
スが認められると、ローカル・アービトレーション論理
は『マスタ』状態に入る。
【００３５】『マスタ』：『マスタ』状態105では、DRA
M30、35の両方のバンクへのアクセスが許可される。ロ
ーカル制御バックプレーン・トランシーバは遠隔基板を
志向し、ローカルDRAMコントローラ・バッファ（60ある
いは65）がイネーブルされる。データ・バックプレーン
・トランシーバは実行されている動作（読出しあるいは
書込み）に応じて設定される。アービトレーション論理
は、遠隔基板からの『要求』が検出され、かつローカル
DRAMコントローラからの要求線上の信号が落とされるま
でこの状態にとどまる。遠隔コントローラがスレーブ状
態になった後にこの『マスタ』状態に入る。
【００３６】『許可』：ローカル・アービトレーション
論理は、遠隔コントローラがミラー・インターフェース
を要求していることをこのローカル・アービトレーショ
ン論理が検出したとき『許可』状態110になる。ローカ
ル・アービトレーション論理は、ローカルDRAMコントロ
ーラがその現在のメモリ・アクセスを完了してその要求
線上の信号を落とすまで、この状態で待機する。
【００３７】『障害』：以下に示す場合に障害状態115
に入る： （１）バスを使用することが、ローカル・アービトレー
ション論理のクロックによってモニタされるタイムアウ
ト期間内に許可されないとき；あるいは （２）遠隔コントローラ上で異常な遷移状態が検出され
たとき。 アービトレーション論理は、ローカル・コントローラが
リセットされるまでこの状態にとどまってその後『リセ
ット』状態に入るか、あるいは遠隔アービトレーション
論理が『リセット』状態に入りるまでこの状態に留ま
り、その後『再同期』状態に入る。この『障害』状態で
は、両方のバックプレーン・トランシーバがディスエー
ブルされ、DRAMコントローラ・バッファがイネーブルさ
れる。
【００３８】『再同期』：遠隔アービトレーション論理
がリセット状態に入ったことをローカル・アービトレー
ション論理が検出したとき、『再同期』状態120に入
る。この状態に入った際には必ずタイマが起動される。
アービトレーション論理は、遠隔アービトレーション論
理がリセット状態から脱するか、あるいはタイムアウト
期間が終了するまで、この状態にとどまる。タイムアウ
ト期間の終了の場合は、『障害』状態になる。タイムア
ウト期間が終了する前に遠隔コントローラがリセット状
態を脱すると、『スレーブ』状態になる。この状態で
は、両方のバックプレーン・トランシーバがディスエー
ブルされ、DRAMコントローラ・バッファがイネーブルさ
れる。
【００３９】『単一』：第２のコントローラの存在が検
出されない、あるいはコントローラが“分離モード”す
なわち非メモリ・ミラーリング状態にあるとき、『単
一』状態125になる。アービトレーション論理は、これ
ら２つの条件の一方が成立するかあるいはコントローラ
・リセットが検出されるまでこの状態にとどまる。いず
れの場合にも、次の状態は『リセット』状態である。こ
の状態では、両方のバックプレーン・トランシーバがデ
ィスエーブルされ、DRAMコントローラ・バッファがイネ
ーブルされる。
【００４０】その間でミラーリングされているメモリを
有する二重化されたコントローラ・データ記憶システム
におけるコントローラ障害を検出するためのシステムと
方法の実施例を説明した。本発明はコントローラ間の低
コストのリアルタイム・リンクを提供する強力なツール
を提示し、夫々のコントローラが他方のコントローラを
モニタできるようにし、障害を検出すべく夫々のコント
ローラの動作を協調させることができるようにする、と
いうことは明らかである。さらに、当業者には、本発明
は本技術分野の既存のさまざまなハードウエア及びソフ
トウエア・ツールの任意のものを用いて簡単に実施する
ことができることは明らかであろう。本発明を具体的な
実施例を用いて説明したが、本発明の精神と範囲から逸
脱することなく、別の実施態様や実施あるいは変形の手
法を用いることができることは明らかであろう。
【００４１】以下に本発明の実施の態様の例を列挙す
る。
【００４２】［実施態様１］以下の(a)ないし(c)を設
け、夫々が他の各々のコントローラについて実質的にミ
ラーリングしたメモリを有する複数のコントローラを有
するコンピュータ・ディスク・ストレージ制御システム
のための障害検出システム： （a）前記複数のコントローラのうちの第１のコントロ
ーラによる第１の状態遷移信号を、前記複数のコントロ
ーラのうちの第２のコントローラに送出する手段：前記
第１の状態遷移信号は前記第１のコントローラのミラー
リングされたメモリ・アクセス状態を識別する； （b）前記第１の状態遷移信号の送出と実質的に同時に
始まる予め定められた期間を計時する手段； （c）以下の(i)と(ii)の何れかを検出する手段： （i）前記第２のコントローラから送られる第２の状態
遷移信号：前記第２の状態遷移信号は、前記第２のコン
トローラのミラーリングされたメモリのアクセス状態を
識別する； （ii）前記期間の終了：前記期間の終了は前記第２のコ
ントローラの障害を表す。
【００４３】［実施態様２］前記第１の状態遷移信号
は、夫々のコントローラのミラーリングされたメモリへ
のアクセスの要求を表わす信号であることを特徴とする
実施態様１記載の障害検出システム。
【００４４】［実施態様３］メモリ・アクセス・サイク
ルが起こったときに前記第１の状態遷移信号を送出する
手段を有することを特徴とする実施態様１記載の障害検
出システム。
【００４５】［実施態様４］前記第２の状態遷移信号は
ミラーリングされたメモリへのアクセスを前記第１のコ
ントローラに許可することを表わす信号であり、これに
よって前記第２のコントローラは前記ミラーリングされ
たメモリへのアクセスを拒絶されることを特徴とする実
施態様１記載の障害検出システム。
【００４６】［実施態様５］前記第２の状態遷移信号は
不当な状態遷移信号であり、前記不当な状態遷移信号に
よって、前記第１のコントローラが前記第２のコントロ
ーラの障害を検出することを特徴とする実施態様１記載
の障害検出システム。
【００４７】［実施態様６］以下の(a)ないし(c)のステ
ップを設け、第１及び第２のディスク・コントローラ及
び前記第１と第２のディスク・コントローラ間でミラー
リングされたメモリを有するコンピュータ・ディスク・
ストレージ制御システムにおけるメモリ・システム障害
を検出する方法： （a）前記第１のコントローラから前記第２のコントロ
ーラに第１の状態遷移信号を送るステップ：前記第１の
状態遷移信号は、前記第１のコントローラのミラーリン
グされたメモリへのアクセス状態を識別する； （b）前記第１のコントローラが前記第１の状態遷移信
号の送出と実質的に同時にタイマを起動して予め定めら
れた期間を計時するステップ； （c）前記第１のコントローラが以下の(i)と(ii)の何れ
かを検出するステップ： （i）前記第２のコントローラから送られる第２の状態
遷移信号：前記第２の状態遷移信号は、前記第２のコン
トローラのミラーリングされたメモリへのアクセス状態
を識別する； （ii）前記期間の終了：前記期間の終了は前記第２のコ
ントローラのメモリ・システムの障害を表わす。
【００４８】［実施態様７］前記第１の状態遷移信号は
前記ミラーリングされたメモリへのアクセスの要求を表
わすことを特徴とする実施態様６記載の方法。
【００４９】［実施態様８］前記第１の状態遷移信号は
メモリ・アクセス・サイクルが起こった際に送出される
ことを特徴とする実施態様６記載の方法。
【００５０】［実施態様９］前記第２の状態遷移信号は
前記ミラーリングされたメモリへのアクセスを前記第１
のコントローラに許可し、これによって前記第２のコン
トローラは前記ミラーリングされたメモリへのアクセス
を拒絶されることを特徴とする実施態様６記載の方法。
【００５１】［実施態様１０］前記第２の状態遷移信号
は不当な状態遷移信号であり、前記不当な状態遷移信号
によって、前記第１のコントローラが前記第２のコント
ローラのメモリ・システムの障害を検出することを特徴
とする実施態様６記載の方法。
【００５２】
【効果】以上詳細に説明したように、本発明によれば、
複数のディスク・コントローラを有し、またキャッシン
グ等に使用するメモリを各コントローラが持つととも
に、これらのメモリの内容を互いに一致させておく（ミ
ラーリング）ディスク・ストレージ・システムにおい
て、コントローラ同士が監視し合うことによって、コン
トローラの障害をハードウエア／ソフトウエア上の負担
をほとんど増大させることなく早期に検出できる。これ
により、障害の発生時には不良コントローラの切離し、
代替処理がすばやくできるので、データ破壊の防止やシ
ステムの可用性の増大を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例の概略ブロック図。
【図２】本発明の一実施例のより詳しいブロック図。
【図３】本発明の一実施例中のデータの流れを示すブロ
ック図。
【図４】本発明の一実施例における状態遷移図。
【符号の説明】
10：ディスク・ストレージ・システム 12：ディスク・ストレージ装置 15：ディスク・ストレージ・サブシステム 20, 25：ディスク・ストレージ・コントローラ 30, 35：メモリ 40, 45：アービトレーション論理 50, 55：DRAMコントローラ 60, 65：バッファ 70, 75：制御トランシーバ 78：バックプレーン 80, 85：データ・トランシーバ 90：『リセット』状態 95：『スレーブ』状態 100：『要求』状態 105：『マスタ』状態 110：『許可』状態 115：『障害』状態 120：『再同期』状態 125：『単一』状態

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】以下の(a)ないし(c)を設け、夫々が他の各
    々のコントローラについて実質的にミラーリングされた
    メモリを有する複数のコントローラを有するコンピュー
    タ・ディスク・ストレージ制御システムのための障害検
    出システム： （a）前記複数のコントローラのうちの第１のコントロ
    ーラによる第１の状態遷移信号を、前記複数のコントロ
    ーラのうちの第２のコントローラに送出する手段：前記
    第１の状態遷移信号は前記第１のコントローラのミラー
    リングされたメモリ・アクセス状態を識別する； （b）前記第１の状態遷移信号の送出と実質的に同時に
    始まる予め定められた期間を計時する手段； （c）以下の(i)と(ii)の何れかの生起を検出する手段： （i）前記第２のコントローラから送られる第２の状態
    遷移信号：前記第２の状態遷移信号は、前記第２のコン
    トローラのミラーリングされたメモリのアクセス状態を
    識別する； （ii）前記期間の終了：前記期間の終了は前記第２のコ
    ントローラの障害を表す。
JP34778595A 1994-12-15 1995-12-15 ミラーリングされたメモリのための障害検出システムおよび方法 Expired - Fee Related JP3655683B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US35761794A 1994-12-15 1994-12-15
US357,617 1994-12-15

Publications (2)

Publication Number Publication Date
JPH08249130A true JPH08249130A (ja) 1996-09-27
JP3655683B2 JP3655683B2 (ja) 2005-06-02

Family

ID=23406356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34778595A Expired - Fee Related JP3655683B2 (ja) 1994-12-15 1995-12-15 ミラーリングされたメモリのための障害検出システムおよび方法

Country Status (4)

Country Link
US (1) US5699510A (ja)
EP (1) EP0717358B1 (ja)
JP (1) JP3655683B2 (ja)
DE (1) DE69523124T2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000259502A (ja) * 1998-08-11 2000-09-22 Ncr Internatl Inc データ・ストレージとデータ処理システムにおける書き込みキャッシュデータの転送方法及びその装置
US7523347B2 (en) 2005-12-14 2009-04-21 Fujitsu Limited RAID control apparatus, and RAID control program and RAID control method
JP2009157859A (ja) * 2007-12-28 2009-07-16 Fujitsu Ltd ストレージシステム及び情報処理装置のアクセス制御方法
JP2012133456A (ja) * 2010-12-20 2012-07-12 Fujitsu Ltd ストレージ装置及びストレージ装置の制御方法
JP2012238376A (ja) * 2005-09-02 2012-12-06 Metallum Inc Ｄｒａｍをスタックする方法及び装置
JP2019149158A (ja) * 2018-02-26 2019-09-05 エイアールエム リミテッド 回路機器

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0721162A2 (en) * 1995-01-06 1996-07-10 Hewlett-Packard Company Mirrored memory dual controller disk storage system
JP3628777B2 (ja) * 1995-10-30 2005-03-16 株式会社日立製作所 外部記憶装置
US6073209A (en) * 1997-03-31 2000-06-06 Ark Research Corporation Data storage controller providing multiple hosts with access to multiple storage subsystems
US5984504A (en) * 1997-06-11 1999-11-16 Westinghouse Electric Company Llc Safety or protection system employing reflective memory and/or diverse processors and communications
US6170044B1 (en) * 1997-12-19 2001-01-02 Honeywell Inc. Systems and methods for synchronizing redundant controllers with minimal control disruption
US6085333A (en) * 1997-12-19 2000-07-04 Lsi Logic Corporation Method and apparatus for synchronization of code in redundant controllers in a swappable environment
US6230240B1 (en) * 1998-06-23 2001-05-08 Hewlett-Packard Company Storage management system and auto-RAID transaction manager for coherent memory map across hot plug interface
US6260124B1 (en) 1998-08-13 2001-07-10 International Business Machines Corporation System and method for dynamically resynchronizing backup data
US6467047B1 (en) * 1999-07-30 2002-10-15 Emc Corporation Computer storage system controller incorporating control store memory with primary and secondary data and parity areas
US6487680B1 (en) * 1999-12-03 2002-11-26 International Business Machines Corporation System, apparatus, and method for managing a data storage system in an n-way active controller configuration
JP3458804B2 (ja) * 1999-12-27 2003-10-20 日本電気株式会社 情報記録装置およびその制御方法
JP4462697B2 (ja) 2000-01-31 2010-05-12 株式会社日立製作所 記憶制御装置
US6801954B1 (en) 2000-02-25 2004-10-05 Hewlett-Packard Development Company, L.P. Method and apparatus to concurrently operate on multiple data movement transactions in a disk array subsystem
CN100442253C (zh) * 2001-02-22 2008-12-10 北京北信源自动化技术有限公司 一种服务器数据的热镜像底层驱动热备份方法
US6708285B2 (en) 2001-03-15 2004-03-16 Hewlett-Packard Development Company, L.P. Redundant controller data storage system having system and method for handling controller resets
US6715101B2 (en) 2001-03-15 2004-03-30 Hewlett-Packard Development Company, L.P. Redundant controller data storage system having an on-line controller removal system and method
US6802023B2 (en) 2001-03-15 2004-10-05 Hewlett-Packard Development Company, L.P. Redundant controller data storage system having hot insertion system and method
US20030095501A1 (en) * 2001-11-21 2003-05-22 Exanet, Inc. Apparatus and method for load balancing in systems having redundancy
US7093043B2 (en) * 2001-12-27 2006-08-15 Hewlett-Packard Development Company, L.P. Data array having redundancy messaging between array controllers over the host bus
US7293196B2 (en) * 2002-05-08 2007-11-06 Xiotech Corporation Method, apparatus, and system for preserving cache data of redundant storage controllers
US6938124B2 (en) * 2002-07-19 2005-08-30 Hewlett-Packard Development Company, L.P. Hardware assisted communication between processors
WO2004025650A1 (en) * 2002-09-16 2004-03-25 Seagate Technology, Inc. Predictive disc drive failure methodology
US6982842B2 (en) * 2002-09-16 2006-01-03 Seagate Technology Llc Predictive disc drive failure methodology
US7076687B2 (en) * 2002-10-16 2006-07-11 Hitachi, Ltd. System and method for bi-directional failure detection of a site in a clustering system
US7603580B2 (en) * 2003-07-15 2009-10-13 International Business Machines Corporation Redundant manager for a storage system
US20050165617A1 (en) * 2004-01-28 2005-07-28 Patterson Brian L. Transaction-based storage operations
US7137042B2 (en) 2004-03-17 2006-11-14 Hitachi, Ltd. Heartbeat apparatus via remote mirroring link on multi-site and method of using same
US7516352B2 (en) * 2006-03-21 2009-04-07 International Business Machines Corporation Isolating a drive from disk array for diagnostic operations
JP2010026677A (ja) * 2008-07-17 2010-02-04 Hitachi Ltd ファイル共有装置及びファイル共有システム
US8782347B2 (en) * 2009-06-26 2014-07-15 Intel Corporation Controllably exiting an unknown state of a cache coherency directory
US8327228B2 (en) * 2009-09-30 2012-12-04 Intel Corporation Home agent data and memory management
US8799586B2 (en) * 2009-09-30 2014-08-05 Intel Corporation Memory mirroring and migration at home agent
US8201020B2 (en) * 2009-11-12 2012-06-12 International Business Machines Corporation Method apparatus and system for a redundant and fault tolerant solid state disk
US9548885B2 (en) * 2012-07-02 2017-01-17 Marvell Israel (M.I.S.L) Ltd Systems and methods for providing replicated data from memories to processing clients
US9064562B2 (en) 2013-04-03 2015-06-23 Hewlett-Packard Development Company, L.P. Memory module having multiple memory banks selectively connectable to a local memory controller and an external memory controller
EP3022653B1 (en) * 2013-07-18 2020-12-02 NXP USA, Inc. Fault detection apparatus and method
US10585769B2 (en) 2017-09-05 2020-03-10 International Business Machines Corporation Method for the implementation of a high performance, high resiliency and high availability dual controller storage system
DE102018103152A1 (de) * 2018-02-13 2019-08-14 Infineon Technologies Ag Vorrichtung und verfahren zum überwachen einer digitalen steuereinheit hinsichtlich funktionaler sicherheit sowie steuergerät
CN110535714B (zh) * 2018-05-25 2023-04-18 华为技术有限公司 一种仲裁方法及相关装置
CN114442924B (zh) * 2021-12-06 2024-03-15 北京航空航天大学 一种不规则控制器的控制方法及装置
CN119452350A (zh) * 2022-06-22 2025-02-14 阿菲尼帝有限公司 通信系统中的故障管理

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4339804A (en) * 1979-07-05 1982-07-13 Ncr Corporation Memory system wherein individual bits may be updated
US5193154A (en) * 1987-07-10 1993-03-09 Hitachi, Ltd. Buffered peripheral system and method for backing up and retrieving data to and from backup memory device
US4958273A (en) * 1987-08-26 1990-09-18 International Business Machines Corporation Multiprocessor system architecture with high availability
US5204952A (en) * 1988-07-18 1993-04-20 Northern Telecom Limited Duplex processor arrangement for a switching system
EP0415545B1 (en) * 1989-08-01 1996-06-19 Digital Equipment Corporation Method of handling errors in software
JPH03132143A (ja) * 1989-10-17 1991-06-05 Fujitsu Ltd 交換機システムにおける非常再開処理方式
US5212785A (en) * 1990-04-06 1993-05-18 Micro Technology, Inc. Apparatus and method for controlling data flow between a computer and memory devices
US5195100A (en) * 1990-03-02 1993-03-16 Micro Technology, Inc. Non-volatile memory storage of write operation identifier in data sotrage device
US5214778A (en) * 1990-04-06 1993-05-25 Micro Technology, Inc. Resource management in a multiple resource system
US5155845A (en) * 1990-06-15 1992-10-13 Storage Technology Corporation Data storage system for providing redundant copies of data on different disk drives
US5212784A (en) * 1990-10-22 1993-05-18 Delphi Data, A Division Of Sparks Industries, Inc. Automated concurrent data backup system
US5155835A (en) * 1990-11-19 1992-10-13 Storage Technology Corporation Multilevel, hierarchical, dynamically mapped data storage subsystem
US5278838A (en) * 1991-06-18 1994-01-11 Ibm Corp. Recovery from errors in a redundant array of disk drives
US5237658A (en) * 1991-10-01 1993-08-17 Tandem Computers Incorporated Linear and orthogonal expansion of array storage in multiprocessor computing systems
US5297258A (en) * 1991-11-21 1994-03-22 Ast Research, Inc. Data logging for hard disk data storage systems
US5379417A (en) * 1991-11-25 1995-01-03 Tandem Computers Incorporated System and method for ensuring write data integrity in a redundant array data storage system
US5287462A (en) * 1991-12-20 1994-02-15 Ncr Corporation Bufferless SCSI to SCSI data transfer scheme for disk array applications
US5289418A (en) * 1992-02-14 1994-02-22 Extended Systems, Inc. Memory apparatus with built-in parity generation
WO1993018456A1 (en) * 1992-03-13 1993-09-16 Emc Corporation Multiple controller sharing in a redundant storage array
US5388254A (en) * 1992-03-27 1995-02-07 International Business Machines Corporation Method and means for limiting duration of input/output (I/O) requests
US5418921A (en) * 1992-05-05 1995-05-23 International Business Machines Corporation Method and means for fast writing data to LRU cached based DASD arrays under diverse fault tolerant modes
JPH05341918A (ja) * 1992-05-12 1993-12-24 Internatl Business Mach Corp <Ibm> 二重化デイスク記憶装置システムを構成するための接続装置
US5459857A (en) * 1992-05-15 1995-10-17 Storage Technology Corporation Fault tolerant disk array data storage subsystem
US5379415A (en) * 1992-09-29 1995-01-03 Zitel Corporation Fault tolerant memory system
US5437022A (en) * 1992-12-17 1995-07-25 International Business Machines Corporation Storage controller having additional cache memory and a means for recovering from failure and reconfiguring a control unit thereof in response thereto

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000259502A (ja) * 1998-08-11 2000-09-22 Ncr Internatl Inc データ・ストレージとデータ処理システムにおける書き込みキャッシュデータの転送方法及びその装置
JP2012238376A (ja) * 2005-09-02 2012-12-06 Metallum Inc Ｄｒａｍをスタックする方法及び装置
US7523347B2 (en) 2005-12-14 2009-04-21 Fujitsu Limited RAID control apparatus, and RAID control program and RAID control method
JP2009157859A (ja) * 2007-12-28 2009-07-16 Fujitsu Ltd ストレージシステム及び情報処理装置のアクセス制御方法
JP2012133456A (ja) * 2010-12-20 2012-07-12 Fujitsu Ltd ストレージ装置及びストレージ装置の制御方法
JP2019149158A (ja) * 2018-02-26 2019-09-05 エイアールエム リミテッド 回路機器

Also Published As

Publication number Publication date
DE69523124T2 (de) 2002-05-29
JP3655683B2 (ja) 2005-06-02
US5699510A (en) 1997-12-16
EP0717358B1 (en) 2001-10-10
DE69523124D1 (de) 2001-11-15
EP0717358A1 (en) 1996-06-19

Similar Documents

Publication Publication Date Title
JP3655683B2 (ja) ミラーリングされたメモリのための障害検出システムおよび方法
US5928367A (en) Mirrored memory dual controller disk storage system
US6065102A (en) Fault tolerant multiple client memory arbitration system capable of operating multiple configuration types
US5802561A (en) Simultaneous, mirror write cache
US4916704A (en) Interface of non-fault tolerant components to fault tolerant system
US8335899B1 (en) Active/active remote synchronous mirroring
US5005174A (en) Dual zone, fault tolerant computer system with error checking in I/O writes
US20050071708A1 (en) Method, system, and program for recovery from a failure in an asynchronous data copying system
JPH08227344A (ja) 二重磁気ディスク制御装置間の通信制御装置
GB2369694A (en) A hierarchically arranged dirty memory for indicating that blocks of memory associated with entries have been written to
KR100258079B1 (ko) 밀결합 결함 허용 시스템에서 메모리 버스 확장에 의한 동시 쓰기 이중화 장치
KR100566340B1 (ko) 정보 처리 장치
US6347365B1 (en) Data storage system having a[n] memory responsive to clock pulses produced on a bus and clock pulses produced by an internal clock
GB2369692A (en) A fault tolerant computer with a bridge allowing direct memory access (DMA) between main memories of duplicated processing sets
EP0709782B1 (en) Error detection system and method for mirrored memory between dual disk storage controllers
JPH05298192A (ja) 情報処理装置
US5406472A (en) Multi-lane controller
GB2369690A (en) A dirty memory using redundant entries indicating that blocks of memory associated with the entries have been written to
JP2006172243A (ja) フォルトトレラントコンピュータ装置およびその同期化方法
US6023748A (en) Multiple client memory arbitration system capable of operating multiple configuration types
US6785777B2 (en) Control logic for memory modification tracking with hierarchical dirty indicators
JP3069585B2 (ja) データ処理装置における目標指定リセット法
GB2369693A (en) A dirty memory for indicating that a block of memory associated with an entry in it has been altered
US6567903B1 (en) Data storage system having master/slave addressable memories
JPH06348604A (ja) メモリコピー方式

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050304

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090311

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090311

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100311

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100311

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110311

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120311

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120311

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130311

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130311

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130311

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140311

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees