JPH08250592A - 集積回路用の空気−誘電体伝送線 - Google Patents

集積回路用の空気−誘電体伝送線

Info

Publication number
JPH08250592A
JPH08250592A JP7220019A JP22001995A JPH08250592A JP H08250592 A JPH08250592 A JP H08250592A JP 7220019 A JP7220019 A JP 7220019A JP 22001995 A JP22001995 A JP 22001995A JP H08250592 A JPH08250592 A JP H08250592A
Authority
JP
Japan
Prior art keywords
transmission line
dielectric
conductive
dielectric layer
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7220019A
Other languages
English (en)
Inventor
Dirk J Bartelink
ダーク・ジェイ・バーテリンク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH08250592A publication Critical patent/JPH08250592A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/495—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/072—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/46—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising air gaps

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】本発明は、良好な機械的安定性と、より低い容
量に対応する、金属-絶縁体境界に沿った低減された電
荷集中を与える、相互接続構造の提供を目的とする。 【解決手段】相互接続構造は、導電性伝送線構造、及び
伝送線支持構造からなる。この支持構造は、大幅に低減
された実効誘電率を有する伝送線を支持するために、心
張りされた枠組を提供する“枕木状の” 構成を有す
る。この支持構造の“枕木状の”構成は、柱状の支持部
材によって隔てられた、膜状の構造と支持ベース構造か
らなる。柱状の支持部材間の空間が、エアポケットを形
成する。支持ベース構造の表面が水平方向軸を規定す
る。柱状の支持部材の長軸は、通常この水平軸に対して
90゜の角度で位置決めされ、従って垂直軸を規定する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的には集積回
路素子に関し、より詳細には、トランジスタと集積回路
素子を相互接続するためのシステムに用いられる、空気
-誘電体伝送線に関する。
【０００２】
【従来の技術】集積回路がより小型になり、トランジス
タ間の配線がより複雑になるにつれて、回路の速度が、
トランジスタ間、及び集積回路間の金属相互接続部にま
すます依存することになる。特に、高速デジタルプロセ
ッサにおいて重大である一つの問題は、平行な相互接続
線の間の線間容量である。バスアーキテクチャに見られ
る線間容量が、クロストークを増大させ、同時に、全体
的な寄生相互接続容量が、回路の速度性能を低下させ
る。したがって、寄生容量、特に線間容量を低減するこ
とによって、性能を向上させることができる。線間容量
を低減する方法の一つに、相互接続部の配線に低誘電率
材料を用いる方法がある。
【０００３】
【発明が解決しようとする課題】また、広く用いられて
いる二酸化珪素誘電体を置き換えるための、低誘電率材
料を考え出すために、研究体においてかなりの努力が続
いている。しかし、検討すべき信頼性および製造上の問
題が多くあるため、材料の開発は、伝統的に長い時間が
かかるものである。その結果、十分に確立された材料体
系を用いながら、代替構造によって、クロストーク、及
び寄生負荷の低減を得る方が有利になっている。
【０００４】グラウンドプレーン、又は同軸シールドの
追加によって、クロストークを低減することも可能であ
るが、グラウンドプレーン、又は同軸シールドのどちら
かの追加は、容量を付加させ、従って、回路速度を低下
させる。更に、如何なる付加容量の結果として、配線容
量の充電および放電のために、大型のチップにおいて容
認できない電力消費となる。電圧（V）を低下させる試
みは行なわれているが、回路周波数（f）は増大してい
るため、配線容量（C）の充電に起因する電力制限は、
現在の設計を支配する傾向がある。回路における電力消
費は、CV2fに比例する。
【０００５】空気は低誘電率（実効的に１に等しい）を
もたらすため、線間容量を低減するには理想的な材料で
ある。空気-誘電体伝送線は、III-V族半導体材料を用い
た高速回路の分野において十分に確立されている。従来
技術における２つの型式の空気-誘電体伝送線は、図１
に示す端部支持型エアブリッジ、及び図２に示す誘電体
ベース空気-誘電体である。参考文献である、1991年 VM
IC Conference、116-122ページのM.E. Thomasその他に
よる“Multilevel Microcoaxial Interconnect:A Novel
Technology For VLSI Microwave Circuits”には、端
部支持型エアブリッジが記載されている。
【０００６】図１に示す端部支持型エアブリッジ110で
は、金属伝送線112は、それにほぼ直角な導電交差支持
構造114a、114bによって、その両端部で支持される。エ
アブリッジ110の中央部116は支持されていないため、こ
の伝送線の機械的安定性には疑問がある。したがって、
従来の“端部支持型”エアブリッジは、大量な主流の用
途において、実現可能であると認められていない。さら
に、空気は、伝送線112の加熱が問題となるような、貧
弱な熱伝導体である。
【０００７】図２は、誘電体ベース空気-誘電体伝送線2
10の斜視図である。図１に示す端部支持型エアブリッジ
110と異なり、この誘電体ベース伝送線210の金属伝送線
構造212は、その全長にわたって誘電体ベース214によっ
て支持されている。かかる伝送線の製作は、伝送線構造
212が、この構造をエッチングマスクとして使用して支
持される、誘電体層の部分をエッチングすることによ
り、集積回路の最上部の相互接続線に対しては比較的容
易に行なうことができる。次に、この伝送線構造は、３
つの側で空気により囲まれ、より誘電率の高い（空気以
外の）誘電体によって完全に囲まれた線にわたり、明白
な利点をもたらす。しかし、誘電体ベースの伝送線210
は、機械的安定性と熱伝導性を向上させるものである
が、誘電体ベースの全幅が、単純に電荷を再分配し、最
も誘電率の高い点、すなわち導電性金属伝送線212と誘
電体ベース214の境界216に集中させる。その結果、線間
容量は向上するが、全体の寄生容量の低減はごく少なく
なる。
【０００８】従来技術における誘電体ベース空気-誘電
体伝送線210の制約は、図２の導電線212と誘電体ベース
214の幅が等しいことに関連する。全体の寄生容量にお
ける完全な改善を得るためには、この場合、伝送線上の
電荷が、その表面にわたりほぼ均一に分配されるので、
導電線212をほぼ完全に空気で取り囲むようにしなけれ
ばならない。唯一の例外は、導電線の載った誘電体ベー
ス214が、誘電体の幅（w）より何倍も大きい高さ（ｈ）
を有する場合に生じる。しかし、かかる誘電体ベースを
形成するのに十分な厚みの誘電体層の、集積回路への組
み込みは、許容できない製造上の制約を引き起こす。
【０００９】多層相互接続部を製造する新しい手法は、
インレイ・ジュエリー法の後の“ダマシーン”と呼ばれ
る。デュアル・ダマシーンとは、誘電体膜に２つの連続
するマスキング動作で、それぞれ穴とトレンチをエッチ
ングし、それらを金属で充填することによって、導電性
のバイア接続、及び導電性の伝送線を製作する方法を言
う。参考文献である、1991年VMIC Conferenceの20-26ペ
ージのR.R. Uttecht、及びR.M. Geffkenによる、“A fo
ur-level metal fully planarized interconnect techn
ology for dense high performance logic and SRAM ap
plications”には、このデュアル・ダマシーン処理が記
載されている。これらの構造内の誘電体は、従来的に製
作された相互接続部の場合とまったく同様に、伝送線を
完全に取り囲むものである。より低い誘電率に対する必
要性は非常に重要であり、またデュアル・ダマシーン処
理における製造上の問題が、依然として解決すべき必要
があるので、導体として銅を、また誘電体としてポリイ
ミドをといった新たな材料へと研究がしばしば向けられ
る。新しい材料と新しい構造を同時に取り込むことは、
ゆっくりとしたプロセスを広範に許容すべきことにな
る。
【００１０】機械的に安定した構造を提供し、許容可能
な熱放散を保証し、低い線間容量と相互接続寄生負荷を
提供する伝送線であって、既存の材料体系で製造可能な
ものが必要とされている。
【００１１】
【課題を解決するための手段】本発明は、良好な機械的
安定性、及び低容量に対応する、金属絶縁体境界に沿っ
た低減された電荷集中を与える、相互接続構造を提供す
る。この相互接続構造は、導電性伝送線構造、及び伝送
線支持構造からなる。この支持構造は、大幅に低減され
た実効誘電率を有する伝送線を支持するために、心張り
された枠組を提供する“枕木状の” 構成を有する。こ
の支持構造の“枕木状の”構成は、柱状の支持部材によ
って隔てられた、膜状の構造と支持ベース構造からな
る。柱状の支持部材間の空間が、エアポケットを形成す
る。支持ベース構造の表面が水平方向軸を規定する。柱
状の支持部材の長軸は、通常この水平軸に対して90゜の
角度で位置決めされ、したがって垂直軸を規定する。
【００１２】全体の寄生容量の大部分を発生させる、金
属-絶縁体の境界における電荷集中は、この支持部材の
幾何学的構成の、及び支持ベース構造の表面に対して90
゜の角度を成すその長軸位置の、直接の結果として低減
される。支持部材の幅は、その高さより小さくしなけれ
ばならない。しかし、従来の伝送線構造と異なり、支持
部材の幅は、この導電性構造の幅とは無関係に調整する
ことができる。ここで支持部材の幅を低減することがで
きるので、その高さを、製造により課せられる許容限度
内に維持することができる。
【００１３】この導電性伝送線構造は、伝送線支持構造
の膜状構造に近接して、又は隣接して位置決めされる。
一実施例では、この導電性伝送線構造は、膜状構造の上
に位置決めされる。一代替実施例では、この導電性伝送
線構造は、膜状構造の下に位置決めされる。また、この
導電性伝送線構造には、誘電体ベースを含めることもで
きる。
【００１４】膜状構造の上に位置決めされた導電性線構
造を有する空気-誘電体伝送線は、通常、以下の処理シ
ーケンスにしたがって形成される。通常、この製造シー
ケンスの第１のステップは、支持ベース構造の上に、第
１の誘電体層を形成することである。支持ベース構造す
なわち基板は、通常、シリコン等の半導体材料からな
り、第１の誘電体層は通常、窒化珪素である。通常二酸
化珪素である、第２の誘電体層が、第１の誘電体層の上
に形成される。当該技術で周知のマスキング技術を用い
て、第２の誘電体層の上にフォトレジスト層が形成さ
れ、第２の誘電体層内に開口部が形成される。次に、第
１の誘電体層内に、通常異方性と等方性エッチング剤の
シーケンスを用いて、開口部が形成される。通常、フォ
トレジスト層は、第１の誘電体層への第１の異方性エッ
チングのためのマスクとして用いられる。フォトレジス
ト層は、第１の異方性エッチングの後に除去することが
できる。通常、第２の誘電体層（二酸化珪素層）は、第
２の等方性エッチングのためのマスクとして用いられ
る。等方性エッチングの後に残る構造は、膜状構造と支
持ベース構造の間の支持部材として機能する、高さh1と
幅w1を有する狭い柱状の支持部材を形成する。
【００１５】支持部材の形成の後、第１の誘電体層内の
開口部が塞がれる。通常、これは誘電体材料の等方性堆
積によって行なわれ、堆積は、第２の誘電体層内の開口
部が塞がるまで続けられる。この塞がれた誘電体層は、
膜状構造を形成する。第２の誘電体層内の開口部を塞い
だ後、当該技術で周知の技法に従って、膜状構造の頂部
に導電性伝送線構造が形成される。
【００１６】空気-誘電体伝送線の一代替実施例におい
ては、導電性伝送線構造は、膜状構造の下に位置決めさ
れる。前述した実施例との違いは、伝送線構造が、膜状
構造の下に位置決めされ、支持部材が、導電性伝送線構
造を直接支持することである。この場合、膜状構造の役
割は、上に配置される別の続く伝送線層を支持すること
である。この層構造を更なる回数繰り返すことによっ
て、多層相互接続システムを形成することができる。
【００１７】空気-誘電体伝送線のこの代替実施例は通
常、第１の領域と第１の領域から伸張する第２の領域を
含む、導電性構造を第１の誘電体層に形成するステップ
と、導電性構造、及び第１の誘電体層の上に、第２の誘
電体層を形成するステップと、第２の誘電体層内に複数
の開口部を形成するステップと、導電性構造の少なくと
も一部分の下の第１の誘電体層をエッチングするステッ
プとを含む、処理シーケンスにしたがって形成される。
【００１８】本明細書に記載する、本発明の特徴と利点
の更なる理解は、本明細書の以下の部分と添付図面を参
照することによって達成され得る。
【００１９】
【発明の実施の形態】図３（Ａ）は、本発明の一実施例
による、枕木型支持空気-誘電体伝送線の断面図を示
す。空気-誘電体伝送線300は、導電性伝送線構造302、
及び伝送線支持構造304からなる。伝送線支持構造304
は、導電性伝送線302を支持する心張りされた枠組を提
供する“枕木状の”構成を有する。支持構造304の枕木
状構成は、支持部材310で隔てられた、膜状構造306と支
持ベース構造308からなる。支持部材310aの長軸は通
常、膜状構造の表面312と支持ベース構造の表面314に対
して90゜の角度を形成して、安定した機械的支持を提供
するように位置決めされる。通常、複数の支持部材310
がある。支持部材310間の空間は通常、エアポケット316
が形成されるように充填されない。
【００２０】支持部材310と支持ベース構造308は、同じ
材料から形成して、支持部材310が基板308から伸張する
ような、完全一体構造を形成することもできるが、図３
に示す実施例では、支持部材310aと支持ベース構造308
は、異なる材料から形成される。支持ベース構造は通
常、シリコン等の半導体材料から形成されるが、支持部
材310は、窒化珪素、あるいは二酸化珪素等の誘電体材
料から形成される。
【００２１】通常、複数の中央支持部材310aと、一対の
端部支持部材310bがある。中央支持部材310aは、その両
側でエアポケットにより取り囲まれている。支持部材 3
10aは通常、均一な高さと幅を有するが、支持部材の高
さと幅は、変更することができる。通常、中央支持部材
310aは、幅w1と高さh1を有し、高さh1は、膜状構造の表
面312と、支持ベース構造308の表面314との間で寸法が
取られる。中央支持部材310aと同様に、端部支持部材31
0bは、高さh1を有するが、エアポケットは一方の側にし
かなく、その幅は可変である。
【００２２】膜状構造306は、支持部材310によって支持
される薄膜である。膜状構造302は、その構造的完全性
を維持しながら、できるだけ薄く製作して、金属-絶縁
体の境界における電荷の蓄積により現れるような、容量
を低減するようにすべきである。図３に示す構造は、導
電性構造302の横軸に沿って、追加の支持部材310を設け
て、ブリッジの支持されない径間を短くすることによ
り、エアブリッジ構造を強化するものである。通常、導
電性伝送線構造302の幅w2が、支持部材310の幅w1より大
きくなるように、支持部材310の幅w1は非常に狭い。し
かし、支持部材310の幅w1は、伝送線の幅w2と無関係に
決められる。この幅は、必要な熱伝導路、所望のインピ
ーダンス特性、及び支持ベース構造308の導電層とな
る、最も近いグラウンドプレーンの位置に依存して、非
常に小さく、又はより広くすることもできる。支持部材
310aは、このブリッジ支持体の支持部材の配列を安定さ
せるために、端部橋台の支持部材310bがあれば、非常に
高く、及び薄く設けることができる。端部支持部材310b
は、バス側に沿って簡単に位置決めされる。
【００２３】導電性伝送線構造302は、相互接続支持構
造304の上に位置決めされる。支持構造304には、膜状構
造306と支持ベース構造308との間の複数の支持部材310
が含まれる。エアポケット316が、支持部材の間に形成
される。図３（Ａ）に示す実施例では、導電性構造302
の側壁は、所定の中央支持部材310aの側壁間に位置決め
される。
【００２４】代替として、導電性構造304の側壁は、所
定のエアポケットの側壁間に中心決めすることもでき
る。図３（Ｂ）は、本発明による、枕木状支持エアブリ
ッジの代替実施例の断面図を示す。しかし、導電性伝送
線構造302の側壁が、エアポケット構造316間で中心決め
された、図３（Ａ）に示す実施例と異なり、図３（Ｂ）
に示す実施例では、導電性構造302の側壁は、支持部材3
10aの周囲で中心決めされる。
【００２５】別の代替実施例として、導電性構造は、支
持ベース構造の平面内の支持部材の主方向に対して90゜
の角度で、長手のバス方向を有することができる。
【００２６】図３（Ｂ）に示す構成は、線間容量を増大
させることなく、図３（Ａ）に示す実施例に比べて向上
した熱特性を与える。この構成は、制御された量だけ容
量を増大するが、線間容量は増大されない。図３（Ｂ）
に示す構造により、伝送線の幅に対する支持部材の幅の
比について、全体の負荷容量に関する設計の自由度が可
能になる。同時に、誘電率に対して熱伝導率が高比率な
基板材料を選択することによって、熱抵抗を最小限にす
ることができる。
【００２７】下にある基板内のトランジスタへの、又は
他の導電性伝送線構造への電気的接続は、接点とバイア
（図示せず）を製作するための、当該技術で周知の通常
の方法で行なわれる。図３（Ｃ）は、本発明の一実施例
による、二層金属交差の空気-誘電体分離構造の断面図
を示す。一実施例では、導電性構造には、膜状構造306
と第２の導電性伝送線構造302bとの間に配置された、誘
電体ベース320が含まれる。この追加の誘電体ベース層3
20は、第２の導電性伝送線構造302bと、底部の導電性伝
送線構造302aとの間の電気的分離をもたらすために用い
られる。
【００２８】多層金属システムは、２つの伝送線間の交
差路をもたらす上で重要である。２層金属の交差能力を
得るための、簡単で直接的な方法は、図３（Ｃ）に示す
ように、エアブリッジ支持体の上に、従来的な２層金属
スタックを処理する方法である。完全に平坦化された配
線を仮定すると、層間誘電体が、図示するように、上部
の金属をマスクとして異方性エッチングされると、立ち
上がった配線が設けられる。したがって、導電性伝送線
構造の下には誘電体ペデスタルがあるとしても、このペ
デスタルを配線と共に含めれば、空気囲み機構の大半
が、上部層に対して保存される。強調された結合容量
が、金属の交差部において存在することになるが、通
常、金属交差部を横切るランダム信号の影響は、長距離
にわたる伝送線の結合の影響に比べて小さい。
【００２９】図４は、図３（Ａ）に示す実施例に対す
る、枕木状支持エアブリッジの製造シーケンスの断面図
を示す。枕木状支持相互接続構造の形成工程は、支持ベ
ース構造の上に第１の誘電体層を形成するステップと、
第１の誘電体層に複数の開口部を有する第２の誘電体層
を形成するステップと、第２の誘電体層内に形成された
開口部の側壁を越えて伸張する側壁を有する、複数の開
口部を第１の誘電体層内に形成するステップと、第２の
誘電体層内に形成された開口部を塞ぐステップと、第２
の誘電体層の表面に導電性伝送線構造を形成するステッ
プとを含む。
【００３０】図４（Ａ）を参照すると、相互接続構造の
形成における第１のステップは、基板404上の第１の誘
電体層410の形成である。基板404は通常、<100>の配向
を有するシリコン等の半導体出発材料からなる。通常、
第１の誘電体層は、当該技術で周知の技法を用いて、通
常、化学気相成長法（CVD）により形成される窒化珪素
である。窒化珪素が好適ではあるが、誘電体層410は、
適当なエッチング特性、及び同等以上の誘電特性と熱伝
導特性を有する、任意の非導電性材料とすることができ
る。例えば、二酸化珪素が使用され得る。
【００３１】第２のステップは、第１の誘電体層410の
表面上に、通常は当該技術で周知の技法を用いて成長さ
せられる、二酸化珪素からなる第２の誘電体層402の形
成である。誘電体層402は薄く、通常、数百オングスト
ロームから1000オングストロームの範囲内にある。誘電
体層402は、できるだけ薄く製作して、その構造的完全
性、及び後続の製造ステップのための充分なエッチング
抵抗を依然として維持しながら、金属-絶縁体の境界に
おける、電荷の蓄積により現れる容量を低減すべきであ
る。
【００３２】第２の誘電体層402の堆積後、当該分野で
周知のパターニング技術を用いて、誘電体層402内に開
口部406が形成され、その結果誘電体層402の部分402aが
残る。通常、CF4等の異方性エッチング剤が、開口部406
を形成するために用いられる。この異方性エッチング剤
が、二酸化珪素誘電体層402と反応して、開口部が形成
され、この開口部の側壁は、支持ベース構造の表面とほ
ぼ平行であり、それに直交して配向される。
【００３３】図４（Ｂ）を参照すると、誘電体層402内
に開口部406が形成された後、開口部408が、誘電体層41
0内に形成される。誘電体層402内に開口部406を形成す
る前述したステップでは、フォトレジストマスク（図示
せず）が形成される。このマスクはまた、異方性エッチ
ング剤の適用時における、開口部408のエッチングの
間、第２の誘電体層を保護する働きをする。
【００３４】誘電体層402のエッチングに対して、必要
とされる、良好なエッチング抵抗特性により、誘電体層
402は、２つのエッチングのうち第２のエッチング時
に、マスクとして用いられる。第１のエッチングは異方
性であり、第１の誘電体層４１０内へと、通常１ミクロ
ン以上の深さまで行なわれる。異方性エッチングには、
通常フッ素等のエッチング剤が用いられる。第２のエッ
チングは、等方性であり、誘電体層４１０の横方向アン
ダーカットをもたらす。等方性エッチングには、通常SF
6等のエッチング剤が用いられる。このエッチング剤
は、制御された量の横方向アンダーカットを生成するよ
うに反応させることができ、これによって所望の高さと
幅の支持部材410が形成される。
【００３５】第２の誘電体層402内の開口部406は、所望
の幅と位置を有する支持部材410を残すようにして、位
置決めされる。これは、誘電体層402内の開口部406間の
空間が、横方向アンダーカットの２倍だけ、所望の支持
部材幅より大きくなるように調整することによって行な
われる。図５、及び図６と関連して以下に説明するよう
に、大きなエアポケット開口部408を所望する領域があ
る場合、開口部406は、エアポケット開口部408が互いに
連結するように、横方向アンダーカットの２倍より近く
に位置決めされる。各開口部406の寸法は、後続の製造
ステップで塞ぐことができるように、十分小さく維持さ
れねばならない。
【００３６】第２のエッチングの後に残る構造は、高さ
h1と幅w1を有する狭い支持部材410を形成し、膜状構造4
02と支持ベース構造404の間の支持体として機能する。
第１の誘電体層410内の開口部408の側壁は、第２の誘電
体層402内に形成された開口部406の側壁を越えて伸張す
る。支持部材410が形成された後、第２の誘電体層402内
の開口部406が塞がれる。通常、これは、誘電体層を再
構築するために、誘電体材料の等方性堆積によって行な
われる。開口部406を塞ぎ、後続の工程のための平滑な
シール面を与えるためには、通常、開口部の最小寸法の
0.5から0.75倍の寸法が取られる誘電体の堆積が要求さ
れる。誘電体層を再構築する多数の方法を用いることが
できるが、誘電体材料の堆積は、第１の誘電体層内の開
口部が塞がれ、一体の誘電体層が支持部材の頂部に形成
されるまで、続けなければならない。一度誘電体層を形
成し、線間容量を最小限にするために、均一なエッチバ
ックにより、一体の誘電体層を薄くすることが望ましい
場合がある。
【００３７】第２の誘電体層402内の開口部406を塞いだ
後、導電性伝送線構造が、相互接続支持構造412の頂部
に形成される。伝送線を形成するには、まず導電層414
が、誘電体層402の頂部に形成される。次に、当該分野
で周知のパターニング技術を用いて、マスク（図示せ
ず）が、導電性材料を所望とする領域の上に形成され
る。金属層414の部分を除去し、導電性伝送線構造を形
成するために、エッチング剤が適用される。図４（Ｃ）
は、導電性伝送線構造414を形成するための、エッチン
グ剤の適用後の結果としての構造の断面図を示す。
【００３８】導電性伝送線構造の形成時に、当該分野で
周知の技術を用いて、相互接続接点、すなわちバイアを
製造することができる。一体の誘電体層402の完成後、
接点を包含するのに十分な幅を有して、支持部材410
が、シリコン基板内の下にある回路にまで形成される領
域において、従来的な接点は、エッチングされ、充填さ
れ得る。
【００３９】図３（Ｃ）に示す多層金属エアブリッジを
形成するには、誘電体層を形成するステップと、導電層
を形成し、パターニングを行うステップの追加ステップ
を必要とする。誘電体層は、当該分野で周知の技法を用
いて、通常、化学気相成長法（CVD）により形成され
る。誘電体層が形成された後、導電層、すなわち金属層
が、誘電体層の表面に形成される。周知のパターニング
技術を用いて、第２の金属層が形成される。
【００４０】異なる寸法のエアポケットを形成するため
には、第２の誘電体層内の誘電体領域の幅を変化させる
と、形成される支持部材の間隔と幅が変化する。図５
（Ａ）から図６（Ｂ）は、図４に示す製造シーケンスに
対応する、空気-誘電体伝送線の製造シーケンスの断面
図を示す。しかし、図４と図５、図６を比べると、マス
クパターンの単純な寸法変更によって達成できるよう
に、第２の誘電体層内の開口部間の誘電体領域の幅が異
なっている。、図４を参照すると、開口部間の各誘電体
領域402aの幅は、各開口部406の空間よりも数倍大きい
が、全開口部に対してほぼ一定である。これに対して、
図５、及び図６においては、第２の誘電体層502の開口
部間の各誘電体領域の幅は変化する。特に、開口部506
間の誘電体領域502aおよび502bの幅は、開口部506間の
誘電体領域502cの幅より小さい。
【００４１】図５（Ｂ）は、第１の誘電体層510をエッ
チングするステップ後の、空気-誘電体伝送線の処理シ
ーケンスを示す。誘電体領域502cの幅のために、支持部
材510は、誘電体領域502cの幅が更に離れる場所に残
り、幅が小さい場所ではエッチングで除去される。図５
（Ｂ）では、誘電体領域502aおよび502bは、空間で浮遊
しているように見える。誘電体領域502aおよび502bは、
実際には膜502によって図の平面の外で支持されてい
る。基板に誘電体膜を堆積するステップの後に、結果と
して図６（Ａ）に示す構造となる。図６（Ａ）は、エッ
チバックのステップ前の、塞がれた薄い誘電体層502
の、より代表的であると考えられる図を示す。エッチバ
ックのステップは、図６（Ｂ）に示すような、より平坦
な表面をもたらすと考えられる。図６（Ｂ）は、誘電体
層502を平坦にするためのエッチバックのステップと、
導電性構造514を形成するステップ後の、結果としての
構造を示す。図５、及び図６で分かるように、導電性構
造は、許容間隔、及び所望の性能特性に依存した幅で変
更可能である。
【００４２】図７、図８、及び図９は、導電性伝送線構
造が、相互接続構造の膜状構造の下に位置決めされる、
本発明の第２実施例の処理フローと、その結果得られる
構造を示す。第２実施例は通常、第１の領域、及び第１
の領域から伸張する第２の領域を含む、導電性構造を第
１の誘電体層に形成するステップと、導電性構造、及び
第１の誘電体層の上に、第２の誘電体層を形成するステ
ップと、導電性構造の少なくとも一部の下にある、第１
の誘電体層を除去するステップとを含む、処理シーケン
スに従って形成される。
【００４３】図７（Ａ）は、導電性伝送線構造の形成後
の、第２実施例の形成工程の断面図を示す。図７（Ａ）
に示す実施例では、導電性構造602が、第１の誘電体層6
06に形成される。通常、導電性伝送線構造602の第２の
領域614のベース周辺610は、半導体支持ベース構造608
の最上部境界と一致する。しかし、一代替実施例では、
導電性伝送線構造602の第２の領域614のベース周辺610
は、半導体基板608の最上部境界の下で、又は代替とし
て境界を越えて伸張する。さらに、図８（Ａ）から図９
（Ｂ）を参照すると、支持部材618と支持ベース構造608
は、代替として、単一の材料で構成することもできる。
【００４４】好適な実施例では、導電性伝送線構造602
は、少なくとも第１の領域612と、第１の領域612から伸
張する第２の領域614を含む、２層金属構造である。通
常、第２の領域614は、第１の領域の最下部周辺616から
伸張する。
【００４５】導電性伝送線構造602は通常、デュアル・
ダマシーンにより形成されるが、平坦化された導電性構
造を形成する任意の方法もなされる。デュアルダマシー
ン法とは、２つの連続するマスキング操作と、それに続
く金属充填、及び化学機械的研磨（CMP）を用いて、誘
電体層のトレンチ内に穴をそれぞれエッチングすること
によって、導電バイア接続部、及び導電伝送線を製作す
る方法を言う。この処理シーケンスは、当該分野で周知
の写真製版技術を用いて形成され、導電性構造の第２の
領域に対応する、第１の誘電体層に開口部を形成するス
テップと、導電性構造の第１の領域に対応する、基板に
開口部を形成するステップと、導電性構造の第１および
第２の領域に対応する開口部を、導電性材料で充填する
ステップと、平坦な表面を残すために、過剰な金属を研
磨するステップとを含む。
【００４６】図７（Ｂ）から図８（Ａ）を参照すると、
第１の誘電体層に導電性伝送線構造602を形成した後、
第２の誘電体層617が、第１の誘電体層606と導電性伝送
線構造602の上に形成される。非導電性層617は通常、二
酸化珪素の薄い層であり、相互接続構造の薄い膜状構造
を形成する。複数の開口部が、マスキング層として機能
する第２の誘電体層617に形成される。図７（Ｂ）は、
第２の誘電体層617の開口部をエッチングするステップ
後の、本発明の第２実施例による、空気-誘電体伝送線
の平面図である。
【００４７】図７（Ｂ）、及び図７（Ｃ）は、導電性構
造の下にある、第１の誘電体層の少なくとも一部分をエ
ッチングするステップ前の、結果としての構造の断面図
を示す。図７（Ｃ）は、導電性伝送線構造602の下にあ
る、第１の誘電体層の一部分を除去するステップ前の、
図７（Ｂ）の線A-Aに沿った断面図を示す。図８（Ａ）
は、導電性伝送線構造602の横および下にある、第１の
誘電体層の少なくとも一部分を除去するステップ後の、
図７（Ｂ）の線B-Bに沿った断面図を示す。図８（Ｂ）
は、導電性構造602の少なくとも一部分の下にある、基
板をエッチングするステップ後の、線A-Aに沿った空気-
誘電体伝送線の断面図を示す。
【００４８】図４（Ｂ）と関連して上述したように、エ
ッチングは、異方性エッチングと等方性エッチングの２
つのステップで行なわれる。図７（Ｂ）から図８（Ｂ）
を参照すると、等方性エッチング工程時に、第２の誘電
体層617はマスクとして機能し、第２の誘電体層617の下
の支持部材618、620は、第２の誘電体層の開口部の配置
に依存する。使用されるエッチング剤は、第１の誘電体
層材料の露出された部分を除去するが、導電性伝送線構
造の材料を元のまま残す、選択的エッチング剤である。
図８（Ｂ）は、第１の誘電体層606の部分を除去するス
テップ後の、結果としての膜支持構造618、及び導体支
持構造620を示す。導体支持構造620は、支持ベース構造
608の表面と、導電性伝送線構造602の表面との間に形成
される。誘電体支持構造は、支持ベース構造608と、第
２の誘電体層617との間に形成される。これによって、
エアポケット619が作成され、エアブリッジ支持構造が
形成される。
【００４９】図８（Ａ）から図９（Ｂ）は、導電線伝送
線構造が、膜状支持構造の下に位置決めされる、結果と
しての空気-誘電体伝送線構造の断面図を示す。空気-誘
電体伝送線は、導電性伝送線構造602、及び一体支持構
造からなる。この支持構造もやはり、心張りされた枠組
を与える“枕木状”構成を有する。図７、図８、及び図
９に示す構造の図３における構造と異なる点は、導電性
伝送線構造602が、膜状構造617の下に位置決めされるこ
とである。膜状構造617の役割は、その上に配置される
他の後続の伝送線層を支持することである。この層構造
を更なる回数繰り返すことによって、図９（Ｂ）に示す
ように、多層相互接続システムが得られ、交差部が本質
的に設けられる。
【００５０】図９（Ａ）は、多層構造の第２層として
“第１の誘電体”層が形成された後の図８（Ａ）を線B-
Bに沿って示す。第１の誘電体層は、図６（Ａ）に示す
のと同様にして、開口部617bを密封するように機能する
が、薄い層ではなく厚い層を有する。薄い誘電体層に切
り込まれた穴のサイズが小さいため、エッチングされた
エアポケット619を再充填することなく、この誘電体層
を形成することができる。図９（Ｂ）に示す構造は、次
の相互接続層を形成する工程を繰り返すことによって形
成される。上部の相互接続層では、誘電体支持部材が、
支持ベース構造608と薄い誘電体層617の間に形成され
る、図８（Ｂ）に示す下部の相互接続層とは対照的に、
誘電体支持部材618は通常、２つの薄い誘電体層617の間
に形成される。上部の相互接続層では、導体支持部材62
0（導電性構造602を支持する支持部材）は通常、導電性
伝送線構造と、支持ベース構造との間ではなく、導電性
伝送線構造と、薄い誘電体層との間に形成される。導電
性伝送線構造の間の相互接続を確保するために、上部の
導電性伝送線構造を形成するステップの前に、導電性伝
送線構造の間の薄い誘電体層の一部を除去しなければな
らない。
【００５１】導電性伝送線構造と、それに対応する接点
構造が形成された後、回路要素の適切な不活性化を確保
するために、不活性化層が形成される。エアポケットが
周囲に連通していない場合、外側表面のみが不活性化層
を必要とする。図７、図８、及び図９の実施例では、頂
部の膜状構造は、不活性化層を適用する前に充填され得
る。この目的は、図３（Ｃ）の実施例における、長距離
伝送線を改善することであるので、導体のサイズは、ど
うも写真製版的な制約ではなく、むしろ電磁的な考慮、
特に線抵抗によって決まることになる。したがって、こ
れらの線が、差し渡しで数ミクロンである場合、薄い等
写の不活性化層が実用的であり、全体的な誘電負荷は、
わずかな影響しか及ぼさない。
【００５２】以上の説明は、例示を意図したものであ
り、本発明を限定するものではないことが理解されよ
う。例えば、図７、図８、及び図９に示す実施例を構築
するために、デュアル・ダマシーン工程以外の工程を用
いることもできる。さらに、図３（Ｃ）に示す多層相互
接続システムは、デュアルダマシーンで下の層を形成し
ながら上下に結合することができる。したがって、本発
明の範囲は、以上の説明を参照して判断されるのではな
く、特許請求の範囲で称する等価物の全範囲と共に、特
許請求の範囲を参照して判断すべきものである。
【００５３】以下に、本発明の実施態様を列挙する。
【００５４】１．集積回路素子内の相互接続構造におい
て、第１、及び第２の対向する表面を有する第１の膜状
構造と、第１の表面を有する支持ベース構造と、前記第
１の膜状構造の前記第１の表面と、前記支持ベース構造
の前記第１の表面との間に位置決めされ、前記第１の膜
状構造の前記第１の表面と前記支持ベース構造の前記第
１の表面にほぼ直交し、誘電体材料からなる、第１の支
持部材群と、前記第１の膜状構造に隣接して位置決めさ
れた第１の導電性構造と、からなる相互接続構造。
【００５５】２．前記導電性構造は、前記第１の膜状構
造の前記第２の表面上に位置決めされる、前項１に記載
の相互接続構造。
【００５６】３．前記導電性構造は、前記第１の膜状構
造の前記第１の表面下に位置決めされる、前項１に記載
の相互接続構造。
【００５７】４．前記第１の膜状構造の前記第１の表面
と、前記支持ベース構造の前記第１の表面は、ほぼ平行
である前項１に記載の相互接続構造。
【００５８】５．前記第１の支持部材群、及び前記支持
ベース構造は、単一の非導電性材料から形成された一体
構造である、前項１に記載の相互接続構造。
【００５９】６．前記第１の支持部材群の高さはh1であ
り、前記第１の支持部材群の幅はほぼw1であり、更に、
前記導電性構造の幅w2は、前記第１の支持部材群の幅w1
より大きい、前項１に記載の相互接続構造。
【００６０】７．前記高さh1は、前記支持部材の幅w1よ
りも少なくとも２倍大きい、前項６に記載の相互接続構
造。
【００６１】８．所定の導電性構造の側壁が、所定の対
応する第１の支持部材群の側壁の周囲で中心決めされ
る、前項１に記載の相互接続構造。
【００６２】９．エアポケットが、前記支持部材の間に
形成される、前項１に記載の相互接続構造。
【００６３】１０．所定の導電性構造の側壁が、所定の
エアポケットの側壁の間に配置される、前項９に記載の
相互接続構造。
【００６４】１１．前記第１の膜状構造の第２の表面
と、第２の導電性構造の間に配置された、誘電体領域を
更に含む、前項２に記載の相互接続構造。
【００６５】１２．前記第１の導電性構造と、前記支持
ベース構造の間に位置決めされた、導体支持部材を更に
含む、前項３に記載の相互接続構造。
【００６６】１３．前記第１の導電性構造の上に位置決
めされた、第２の導電性構造を更に含み、該第２の導電
性構造は、前記第１の膜状構造の開口部を介して、前記
第１の導電性構造に接触する、前項３に記載の相互接続
構造。
【００６７】１４．前記第２の導電性構造の上に位置決
めされた、第２の膜状構造を更に含む、前項１３に記載
の相互接続構造。
【００６８】１５．前記第２の膜状構造の前記第１の表
面、及び前記第１の膜状構造の前記第２の表面に対し
て、ほぼ直交する第２の支持部材群を更に含む、前項１
３に記載の相互接続構造。
【００６９】１６．伝送線の形成方法において、基板上
に第１の誘電体層を形成するステップと、前記第１の誘
電体層に開口部を形成するステップと、その側壁が、前
記第１の誘電体層に形成された開口部の側壁を越えて伸
張する、開口部を前記基板に形成するステップと、単一
の層を形成するために、前記第１の誘電体層の開口部を
塞ぐステップと、前記誘電体層の頂部に、導電性金属層
を堆積するステップと、伝送線を形成するために、前記
導電性金属層をパターニングするステップと、を含む方
法。
【００７０】１７．前記基板に形成される開口部は、第
１の異方性エッチング剤、及び第２の等方性エッチング
剤を適用することにより形成される、前項１６に記載の
方法。
【００７１】１８．等方性エッチング剤を用いて、前記
基板をエッチングするステップにより、結果として、前
記誘電体層の下に支持部材が形成される、前項１７に記
載の方法。
【００７２】１９．前記金属層の頂部に、等写の不活性
化層を適用するステップを更に含む、前項１８に記載の
方法。
【００７３】２０．伝送線の形成方法において、第１の
領域、及び前記第１の領域から伸張する第２の領域を含
む、導電性構造を基板に形成するステップと、前記導電
性構造、及び前記基板の上に、第１の非導電層を形成す
るステップと、前記第１の非導電層に複数の開口部を形
成するステップと、前記導電性構造の少なくとも一部分
の下において、前記基板をエッチングするステップと、
を含む方法。
【００７４】
【発明の効果】本発明は上述のように、伝送線支持構造
の“枕木状”構成は、柱状の支持部材によって隔てられ
た、膜状の構造と支持ベース構造からなる。柱状の支持
部材間の空間が、エアポケットを形成する。支持ベース
構造の表面が水平方向軸を規定する。柱状の支持部材の
長軸は、この水平軸に対して90゜の角度で位置決めさ
れ、垂直軸を規定する。これにより、全体の寄生容量の
大部分を発生させる、金属-絶縁体の境界における電荷
集中は、支持部材の幾何学的構成の、及び支持ベース構
造の表面に対して90゜の角度を成すその長軸位置の、直
接の結果として低減される。支持部材の幅は、その高さ
より小さくしなければならない。しかし、従来の伝送線
構造と異なり、支持部材の幅は、この導電性構造の幅と
は無関係に調整することができる。ここで支持部材の幅
を低減することができるので、その高さを、製造により
課せられる許容限度内に維持することができる。従っ
て、機械的に安定した構造を提供し、許容可能な熱放散
を保証し、低い線間容量と相互接続寄生負荷を提供する
伝送線であり、既存の材料体系で製造可能であるという
効果がある。
【図面の簡単な説明】
【図１】端部支持型エアブリッジ伝送線の等角図であ
る。
【図２】誘電体ベースエアブリッジ伝送線の等角図であ
る。
【図３】（Ａ）は、本発明の一実施例に従った、エアポ
ケットを整列させた空気-誘電体伝送線構造の断面図で
ある。（Ｂ）は、本発明の一実施例に従った、支持部材
を整列させた空気-誘電体伝送線構造の断面図である。
（Ｃ）は、本発明に従った、空気-誘電体伝送線構造の
二層金属構成の断面図である。
【図４】（Ａ）−（Ｃ）は、図３（Ａ）に示す実施例に
対する、空気-誘電体伝送線構造の製造シーケンスの断
面図である。
【図５】（Ａ）、（Ｂ）は、図３（Ａ）に示す実施例に
対する、空気-誘電体伝送線の製造シーケンスの断面図
である。
【図６】（Ａ）、（Ｂ）は、図３（Ａ）に示す実施例に
対する、空気-誘電体伝送線の製造シーケンスの断面図
である。
【図７】（Ａ）、（Ｂ）は、本発明に従った、代替実施
例の空気-誘電体伝送線構造とその製造シーケンスを示
す。
【図８】（Ａ）−（Ｃ）は、本発明に従った、代替実施
例の空気-誘電体伝送線構造とその製造シーケンスを示
す。
【図９】（Ａ）、（Ｂ）は、本発明に従った、代替実施
例の空気-誘電体伝送線構造とその製造シーケンスを示
す。
【符号の説明】
300：空気-誘電体伝送線 302：導電性伝送線構造 302a：下部の導電性伝送線 302b：第２の導電性伝送線 304：伝送線支持構造 306：膜状構造 308：支持ベース構造 310：支持部材群 312：膜状構造の第１の表面 314：支持ベース構造の第１の表面 316：エアポケット 320：誘電体ベース
【手続補正書】
【提出日】平成８年３月１５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】（Ａ）−（Ｃ）は、本発明に従った、代替実施
例の空気-誘電体伝送線構造とその製造シーケンスを示
す。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】図８
【補正方法】変更
【補正内容】
【図８】（Ａ）、（Ｂ）は、本発明に従った、代替実施
例の空気-誘電体伝送線構造とその製造シーケンスを示
す。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】集積回路素子内の相互接続構造において、 第１、及び第２の対向する表面を有する第１の膜状構造
    と、 第１の表面を有する支持ベース構造と、 前記第１の膜状構造の前記第１の表面と、前記支持ベー
    ス構造の前記第１の表面との間に位置決めされ、前記第
    １の膜状構造の前記第１の表面と前記支持ベース構造の
    前記第１の表面にほぼ直交し、誘電体材料からなる、第
    １の支持部材群と、 前記第１の膜状構造に隣接して位置決めされた第１の導
    電性構造と、 からなる相互接続構造。
JP7220019A 1994-09-30 1995-08-29 集積回路用の空気−誘電体伝送線 Pending JPH08250592A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US316195 1994-09-30
US08/316,195 US5567982A (en) 1994-09-30 1994-09-30 Air-dielectric transmission lines for integrated circuits

Publications (1)

Publication Number Publication Date
JPH08250592A true JPH08250592A (ja) 1996-09-27

Family

ID=23227950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7220019A Pending JPH08250592A (ja) 1994-09-30 1995-08-29 集積回路用の空気−誘電体伝送線

Country Status (3)

Country Link
US (1) US5567982A (ja)
JP (1) JPH08250592A (ja)
KR (1) KR960012329A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333255B1 (en) 1997-08-21 2001-12-25 Matsushita Electronics Corporation Method for making semiconductor device containing low carbon film for interconnect structures
JP2008053639A (ja) * 2006-08-28 2008-03-06 Tohoku Univ 半導体装置および多層配線基板

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057224A (en) * 1996-03-29 2000-05-02 Vlsi Technology, Inc. Methods for making semiconductor devices having air dielectric interconnect structures
US5949144A (en) * 1996-05-20 1999-09-07 Harris Corporation Pre-bond cavity air bridge
US6376330B1 (en) 1996-06-05 2002-04-23 Advanced Micro Devices, Inc. Dielectric having an air gap formed between closely spaced interconnect lines
US5953626A (en) * 1996-06-05 1999-09-14 Advanced Micro Devices, Inc. Dissolvable dielectric method
US5814555A (en) 1996-06-05 1998-09-29 Advanced Micro Devices, Inc. Interlevel dielectric with air gaps to lessen capacitive coupling
US5783864A (en) * 1996-06-05 1998-07-21 Advanced Micro Devices, Inc. Multilevel interconnect structure of an integrated circuit having air gaps and pillars separating levels of interconnect
US5753968A (en) * 1996-08-05 1998-05-19 Itt Industries, Inc. Low loss ridged microstrip line for monolithic microwave integrated circuit (MMIC) applications
JP2962272B2 (ja) * 1997-04-18 1999-10-12 日本電気株式会社 半導体装置の製造方法
US6013536A (en) * 1997-04-22 2000-01-11 Vlsi Technology, Inc. Apparatus for automated pillar layout and method for implementing same
JPH1140665A (ja) * 1997-07-18 1999-02-12 Nec Corp 半導体集積回路およびその製造方法
US6492732B2 (en) * 1997-07-28 2002-12-10 United Microelectronics Corp. Interconnect structure with air gap compatible with unlanded vias
US5869379A (en) * 1997-12-08 1999-02-09 Advanced Micro Devices, Inc. Method of forming air gap spacer for high performance MOSFETS'
US6160316A (en) * 1998-03-04 2000-12-12 Advanced Micro Devices, Inc. Integrated circuit utilizing an air gap to reduce capacitance between adjacent metal linewidths
JP3214441B2 (ja) * 1998-04-10 2001-10-02 日本電気株式会社 半導体装置及びその製造方法
JP2000031274A (ja) * 1998-07-14 2000-01-28 Matsushita Electric Ind Co Ltd 半導体装置
US6096633A (en) * 1998-10-28 2000-08-01 United Microelectronics Corp. Dual damascene process for forming local interconnect
US6465811B1 (en) * 1999-07-12 2002-10-15 Gore Enterprise Holdings, Inc. Low-capacitance bond pads for high speed devices
US6596624B1 (en) 1999-07-31 2003-07-22 International Business Machines Corporation Process for making low dielectric constant hollow chip structures by removing sacrificial dielectric material after the chip is joined to a chip carrier
US6472327B2 (en) * 1999-08-03 2002-10-29 Advanced Micro Devices, Inc. Method and system for etching tunnel oxide to reduce undercutting during memory array fabrication
US6303486B1 (en) * 2000-01-28 2001-10-16 Advanced Micro Devices, Inc. Method of fabricating copper-based semiconductor devices using a sacrificial dielectric layer and an unconstrained copper anneal
US6452267B1 (en) * 2000-04-04 2002-09-17 Applied Micro Circuits Corporation Selective flip chip underfill processing for high speed signal isolation
US6673723B2 (en) * 2000-05-26 2004-01-06 Bharat Z. Patel Circuit board and a method for making the same
US6429527B1 (en) 2001-01-17 2002-08-06 International Business Corporation Method and article for filling apertures in a high performance electronic substrate
US6448177B1 (en) 2001-03-27 2002-09-10 Intle Corporation Method of making a semiconductor device having a dual damascene interconnect spaced from a support structure
US6472740B1 (en) 2001-05-30 2002-10-29 International Business Machines Corporation Self-supporting air bridge interconnect structure for integrated circuits
FR2826780A1 (fr) * 2001-06-28 2003-01-03 St Microelectronics Sa Dispositif semi-conducteur a structure hyperfrequence
DE10144847A1 (de) * 2001-09-12 2003-03-27 Infineon Technologies Ag Verfahren zur Herstellung einer Membran
US6780753B2 (en) 2002-05-31 2004-08-24 Applied Materials Inc. Airgap for semiconductor devices
JP4574145B2 (ja) * 2002-09-13 2010-11-04 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． エアギャップ形成
JP4031329B2 (ja) * 2002-09-19 2008-01-09 株式会社東芝 半導体装置及びその製造方法
JP2007523465A (ja) * 2003-05-26 2007-08-16 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 多孔質の誘電体層とエアギャップとを有する基板の製造方法、および基板
DE102004024285B4 (de) * 2004-05-15 2014-05-15 Robert Bosch Gmbh Verfahren zur Herstellung eines mikrostrukturierten Bauelements
US8003545B2 (en) * 2008-02-14 2011-08-23 Spansion Llc Method of forming an electronic device including forming features within a mask and a selective removal process
CN107750389B (zh) * 2015-06-25 2022-05-17 英特尔公司 利用不着陆过孔解决方案用于电容利益的陶立克式支柱支撑的无掩模气隙结构
TWI591794B (zh) 2015-09-14 2017-07-11 瑞昱半導體股份有限公司 靜電放電保護元件
US12438084B2 (en) * 2021-12-13 2025-10-07 International Business Machines Corporation Dual-metal ultra thick metal (UTM) structure
US20240304522A1 (en) * 2023-03-06 2024-09-12 Nanya Technology Corporation Circuit structure including at least one air gap and method for manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0286146A (ja) * 1988-09-22 1990-03-27 Hitachi Ltd 半導体装置
EP0393635B1 (en) * 1989-04-21 1997-09-03 Nec Corporation Semiconductor device having multi-level wirings
JPH03175657A (ja) * 1989-12-04 1991-07-30 Nec Corp モノリシック集積回路
GB2247986A (en) * 1990-09-12 1992-03-18 Marconi Gec Ltd Reducing interconnection capacitance in integrated circuits

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333255B1 (en) 1997-08-21 2001-12-25 Matsushita Electronics Corporation Method for making semiconductor device containing low carbon film for interconnect structures
US6534868B2 (en) 1997-08-21 2003-03-18 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP2008053639A (ja) * 2006-08-28 2008-03-06 Tohoku Univ 半導体装置および多層配線基板
TWI401782B (zh) * 2006-08-28 2013-07-11 國立大學法人 東北大學 半導體裝置及多層配線基板
KR101334004B1 (ko) * 2006-08-28 2013-11-27 고에키자이단호진 고쿠사이카가쿠 신고우자이단 반도체 장치 및 다층 배선 기판

Also Published As

Publication number Publication date
KR960012329A (ko) 1996-04-20
US5567982A (en) 1996-10-22

Similar Documents

Publication Publication Date Title
JPH08250592A (ja) 集積回路用の空気−誘電体伝送線
US6884710B2 (en) Semiconductor device having multi-layer copper line and method of forming same
US6008083A (en) Precision analog metal-metal capacitor
US8786087B2 (en) Semiconductor device having damascene interconnection structure that prevents void formation between interconnections having transparent dielectric substrate
CN100541779C (zh) 半导体装置及其制造方法
US4617193A (en) Planar interconnect for integrated circuits
US7608909B2 (en) Suspended transmission line structures in back end of line processing
CN100555598C (zh) 埋入的金属双重镶嵌板电容器
US6653717B2 (en) Enhancement in throughput and planarity during CMP using a dielectric stack containing an HDP oxide
US6143646A (en) Dual in-laid integrated circuit structure with selectively positioned low-K dielectric isolation and method of formation
EP2264758B1 (en) Interconnection structure in semiconductor device
US6239491B1 (en) Integrated circuit structure with thin dielectric between at least local interconnect level and first metal interconnect level, and process for making same
KR20010020476A (ko) 자유 공간 유전체를 이용한 초고속 칩 상호 접속
KR100215847B1 (ko) 반도체 장치의 금속 배선 및 그의 형성 방법
JP2930025B2 (ja) 半導体装置及びその製造方法
US5856707A (en) Vias and contact plugs with an aspect ratio lower than the aspect ratio of the structure in which they are formed
TWI896657B (zh) 電路的製作方法與內連線結構
US8674404B2 (en) Additional metal routing in semiconductor devices
US6107686A (en) Interlevel dielectric structure
US6054389A (en) Method of forming metal conducting pillars
US20040251552A1 (en) Semiconductor device and manufacturing method the same
US6770554B1 (en) On-chip interconnect circuits with use of large-sized copper fill in CMP process
US20070045850A1 (en) Metal interconnect structure for integrated circuits and a design rule therefor
US6750543B2 (en) Semiconductor device with fully self-aligned local interconnects, and method for fabricating the device
KR100652358B1 (ko) 듀얼 다마신 형성방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051101