JPH08250607A - 半導体ｒｏｍ装置 - Google Patents
半導体ｒｏｍ装置Info
- Publication number
- JPH08250607A JPH08250607A JP4687995A JP4687995A JPH08250607A JP H08250607 A JPH08250607 A JP H08250607A JP 4687995 A JP4687995 A JP 4687995A JP 4687995 A JP4687995 A JP 4687995A JP H08250607 A JPH08250607 A JP H08250607A
- Authority
- JP
- Japan
- Prior art keywords
- laser light
- rom device
- semiconductor
- semiconductor rom
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【構成】 ＭＯＮＯＳ構造の半導体ＲＯＭ装置において
は、紫外線レーザ光が選択的にスポット照射されて、こ
の紫外線の一部がゲート電極１１の下部のゲート酸化膜
１４と窒化膜１３との界面に回り込んで正孔ｈが励起さ
れ、この励起された正孔ｈがゲート酸化膜１４と窒化膜
１３との間に存在する電位障壁を越えて、Ｓｉ基板１５
側に放出されることにより、認証データのパターンが書
き込まれたメモリブロックを備える。 【効果】 盗難、海賊版の発生、及びソフトウェアプロ
グラムの違法コピー等の違法行為から、半導体ＲＯＭ装
置を確実に保護することができる。
は、紫外線レーザ光が選択的にスポット照射されて、こ
の紫外線の一部がゲート電極１１の下部のゲート酸化膜
１４と窒化膜１３との界面に回り込んで正孔ｈが励起さ
れ、この励起された正孔ｈがゲート酸化膜１４と窒化膜
１３との間に存在する電位障壁を越えて、Ｓｉ基板１５
側に放出されることにより、認証データのパターンが書
き込まれたメモリブロックを備える。 【効果】 盗難、海賊版の発生、及びソフトウェアプロ
グラムの違法コピー等の違法行為から、半導体ＲＯＭ装
置を確実に保護することができる。
Description
【０００１】
【産業上の利用分野】本発明は、不揮発性ＭＯＳ型半導
体構造のＲＯＭ装置に関する。
体構造のＲＯＭ装置に関する。
【０００２】
【従来の技術】従来、不揮発性ＭＯＳ（metal oxide se
miconductor）トランジスタの半導体メモリであって、
読み出しを主な動作とするメモリであるＲＯＭには、Ｒ
ＯＭのウェーハ製造工程中に使用するマスクにユーザの
希望するデータを取り入れて、このウェーハ製造工程中
にプログラムすることにより製造される固定ＲＯＭいわ
ゆるマスクＲＯＭがある。現在、テレビジョン等のモニ
タを用いるゲーム用のソフトウェアいわゆるゲームソフ
トは、主にこのマスクＲＯＭとして大量に供給されてい
る。
miconductor）トランジスタの半導体メモリであって、
読み出しを主な動作とするメモリであるＲＯＭには、Ｒ
ＯＭのウェーハ製造工程中に使用するマスクにユーザの
希望するデータを取り入れて、このウェーハ製造工程中
にプログラムすることにより製造される固定ＲＯＭいわ
ゆるマスクＲＯＭがある。現在、テレビジョン等のモニ
タを用いるゲーム用のソフトウェアいわゆるゲームソフ
トは、主にこのマスクＲＯＭとして大量に供給されてい
る。
【０００３】このマスクＲＯＭに所望のデータを書き込
むには、このデータのパターンに対応するイオン注入用
マスクを用いて不純物であるイオンを注入するイオン注
入工程を行う。これにより、マスクＲＯＭを構成する、
複数のメモリセルが格子状に配置されたメモリセルアレ
イに所望のデータがパターンとして書き込まれる。
むには、このデータのパターンに対応するイオン注入用
マスクを用いて不純物であるイオンを注入するイオン注
入工程を行う。これにより、マスクＲＯＭを構成する、
複数のメモリセルが格子状に配置されたメモリセルアレ
イに所望のデータがパターンとして書き込まれる。
【０００４】
【発明が解決しようとする課題】ところで、ゲームソフ
ト用のマスクＲＯＭである半導体チップは極めて小型で
あり、外観上は、規格化されたパッケージに収納されて
いるため、盗難に遭い易い。
ト用のマスクＲＯＭである半導体チップは極めて小型で
あり、外観上は、規格化されたパッケージに収納されて
いるため、盗難に遭い易い。
【０００５】また、マスクＲＯＭの製造シリアル番号等
は、主に上記パッケージに刻印されるため、容易に削り
落とすことが可能であり、また、マスクＲＯＭは一旦カ
ートリッジに収められると外からは全く見えないため、
盗難品の判別は非常に困難である。
は、主に上記パッケージに刻印されるため、容易に削り
落とすことが可能であり、また、マスクＲＯＭは一旦カ
ートリッジに収められると外からは全く見えないため、
盗難品の判別は非常に困難である。
【０００６】さらに、ゲームソフトの違法コピーについ
ても、マスクＲＯＭに書き込まれているデータを電気的
に読み出せば容易に実現することが可能であり、特に有
効なコピー・プロテクト機能は付加されていないため、
違法コピーされたゲームソフトが出回り易い状況にあ
る。
ても、マスクＲＯＭに書き込まれているデータを電気的
に読み出せば容易に実現することが可能であり、特に有
効なコピー・プロテクト機能は付加されていないため、
違法コピーされたゲームソフトが出回り易い状況にあ
る。
【０００７】このように、現状の半導体メモリを用いた
マスクＲＯＭでは、盗難、海賊版の発生、及びゲームソ
フト等のソフトウェアプログラムの違法コピー等の違法
行為からの保護のための対策が殆ど無く、優れた内容の
高付加価値のあるソフトウェアほど上述の違法行為によ
って多大な損失を招くおそれがある。
マスクＲＯＭでは、盗難、海賊版の発生、及びゲームソ
フト等のソフトウェアプログラムの違法コピー等の違法
行為からの保護のための対策が殆ど無く、優れた内容の
高付加価値のあるソフトウェアほど上述の違法行為によ
って多大な損失を招くおそれがある。
【０００８】そこで、本発明は上述の実情に鑑み、盗
難、海賊版の発生、及び違法コピー等の違法行為から保
護することができる半導体ＲＯＭ装置を提供するもので
ある。
難、海賊版の発生、及び違法コピー等の違法行為から保
護することができる半導体ＲＯＭ装置を提供するもので
ある。
【０００９】
【課題を解決するための手段】本発明に係る半導体ＲＯ
Ｍ装置は、紫外線レーザ光を選択的にスポット照射する
ことにより認証データが書き込まれた不揮発性ＭＯＳ型
半導体構造のメモリセルアレイ及び周辺制御回路から成
るメモリブロックを備えて成ることにより上述した課題
を解決する。
Ｍ装置は、紫外線レーザ光を選択的にスポット照射する
ことにより認証データが書き込まれた不揮発性ＭＯＳ型
半導体構造のメモリセルアレイ及び周辺制御回路から成
るメモリブロックを備えて成ることにより上述した課題
を解決する。
【００１０】ここで、上記紫外線レーザ光の波長をλ、
上記メモリセルアレイを構成する１つのメモリセルのゲ
ート長をＬｇとする場合に、ｎλ＞Ｌｇ （ｎ＝１〜
１．５）の関係を満たすことを特徴とする。
上記メモリセルアレイを構成する１つのメモリセルのゲ
ート長をＬｇとする場合に、ｎλ＞Ｌｇ （ｎ＝１〜
１．５）の関係を満たすことを特徴とする。
【００１１】また、上記認証データは製造シリアル番号
であることを特徴とする。
であることを特徴とする。
【００１２】
【作用】本発明においては、半導体ＲＯＭ装置に、紫外
線レーザ光を選択的にスポット照射することにより認証
データが書き込まれた不揮発性ＭＯＳ型半導体構造のメ
モリセルアレイを備えるので、認証データの外部からの
消去が不可能となる。
線レーザ光を選択的にスポット照射することにより認証
データが書き込まれた不揮発性ＭＯＳ型半導体構造のメ
モリセルアレイを備えるので、認証データの外部からの
消去が不可能となる。
【００１３】
【実施例】以下、本発明の好ましい実施例について、図
面を参照しながら説明する。本発明に係る半導体ＲＯＭ
装置は不揮発性ＭＯＳトランジスタ構造であり、この半
導体ＲＯＭ装置としては、いわゆるＭＯＮＯＳ（metal
oxide nitride oxide semiconductor）構造及びフロー
ティング・ゲート（以下、ＦＧという）構造が考えられ
る。よって、本発明に係る半導体ＲＯＭ装置として、具
体的に、ＭＯＮＯＳ構造の半導体ＲＯＭ装置のメモリセ
ルの概略的な断面構造を図１に示し、ＦＧ構造の半導体
ＲＯＭ装置のメモリセルの概略的な断面構造を図２に示
す。
面を参照しながら説明する。本発明に係る半導体ＲＯＭ
装置は不揮発性ＭＯＳトランジスタ構造であり、この半
導体ＲＯＭ装置としては、いわゆるＭＯＮＯＳ（metal
oxide nitride oxide semiconductor）構造及びフロー
ティング・ゲート（以下、ＦＧという）構造が考えられ
る。よって、本発明に係る半導体ＲＯＭ装置として、具
体的に、ＭＯＮＯＳ構造の半導体ＲＯＭ装置のメモリセ
ルの概略的な断面構造を図１に示し、ＦＧ構造の半導体
ＲＯＭ装置のメモリセルの概略的な断面構造を図２に示
す。
【００１４】通常のＭＯＳトランジスタ構造のマスクＲ
ＯＭのメモリセルは、ｐ型のＳｉ基板１５に、イオン注
入によってｎ型拡散層のソース１５ａ及びｎ型拡散層の
ドレイン１５ｂを形成し、また、このＳｉ基板１５の上
部にゲート酸化膜（ＳｉＯ2）を形成し、このゲート酸
化膜（ＳｉＯ2）の上層に、多結晶シリコンであるポリ
シリコン（ｐｏｌｙ−Ｓｉ）を堆積してエッチングを行
い、ゲート電極を形成することにより成るものである。
ＯＭのメモリセルは、ｐ型のＳｉ基板１５に、イオン注
入によってｎ型拡散層のソース１５ａ及びｎ型拡散層の
ドレイン１５ｂを形成し、また、このＳｉ基板１５の上
部にゲート酸化膜（ＳｉＯ2）を形成し、このゲート酸
化膜（ＳｉＯ2）の上層に、多結晶シリコンであるポリ
シリコン（ｐｏｌｙ−Ｓｉ）を堆積してエッチングを行
い、ゲート電極を形成することにより成るものである。
【００１５】ＭＯＮＯＳ構造の半導体ＲＯＭ装置は、図
１に示すように、通常のＭＯＳトランジスタ構造のゲー
ト酸化膜（ＳｉＯ2）が、Ｓｉ基板１５側から順にゲー
ト酸化膜（ＳｉＯ2）１４、窒化膜（ＳｉＮx）１３、酸
化膜（ＳｉＯ2）１２の３層構造に置き換えられたもの
であり、酸化膜（ＳｉＯ2）１２上にゲート電極１１が
形成されて成るものである。上記ゲート酸化膜（ＳｉＯ
2）１４、窒化膜（ＳｉＮx）１３、酸化膜（ＳｉＯ2）
１２の各膜厚は、それぞれ４ｎｍ、８ｎｍ、２．５〜３
ｎｍに設定されている。
１に示すように、通常のＭＯＳトランジスタ構造のゲー
ト酸化膜（ＳｉＯ2）が、Ｓｉ基板１５側から順にゲー
ト酸化膜（ＳｉＯ2）１４、窒化膜（ＳｉＮx）１３、酸
化膜（ＳｉＯ2）１２の３層構造に置き換えられたもの
であり、酸化膜（ＳｉＯ2）１２上にゲート電極１１が
形成されて成るものである。上記ゲート酸化膜（ＳｉＯ
2）１４、窒化膜（ＳｉＮx）１３、酸化膜（ＳｉＯ2）
１２の各膜厚は、それぞれ４ｎｍ、８ｎｍ、２．５〜３
ｎｍに設定されている。
【００１６】このＭＯＮＯＳ構造の半導体ＲＯＭ装置の
全メモリセルを初期状態とするには、図示しない周辺制
御回路を用いて電子注入を行う。この初期状態において
は、上記ゲート電極１１に１〜２Ｖのトランジスタ動作
電圧を加えると、トランジスタのチャネルに電流が流れ
る導通状態、即ちオン状態となる。
全メモリセルを初期状態とするには、図示しない周辺制
御回路を用いて電子注入を行う。この初期状態において
は、上記ゲート電極１１に１〜２Ｖのトランジスタ動作
電圧を加えると、トランジスタのチャネルに電流が流れ
る導通状態、即ちオン状態となる。
【００１７】また、ＦＧ構造の半導体ＲＯＭ装置は、図
２に示すように、ｐ型のＳｉ基板２５に、イオン注入に
よってｎ型拡散層のソース２５ａ及びｎ型拡散層のドレ
イン２５ｂを形成し、また、このＳｉ基板２５の上部に
ゲート酸化膜（ＳｉＯ2）２４を形成し、このゲート酸
化膜（ＳｉＯ2）２４の上層に、このゲート酸化膜（Ｓ
ｉＯ2）２４側から順に、ポリシリコンから成るＦＧ２
３、酸化膜（ＳｉＯ2）２２、及び制御ゲート電極２１
が形成されて成るものである。
２に示すように、ｐ型のＳｉ基板２５に、イオン注入に
よってｎ型拡散層のソース２５ａ及びｎ型拡散層のドレ
イン２５ｂを形成し、また、このＳｉ基板２５の上部に
ゲート酸化膜（ＳｉＯ2）２４を形成し、このゲート酸
化膜（ＳｉＯ2）２４の上層に、このゲート酸化膜（Ｓ
ｉＯ2）２４側から順に、ポリシリコンから成るＦＧ２
３、酸化膜（ＳｉＯ2）２２、及び制御ゲート電極２１
が形成されて成るものである。
【００１８】このＦＧ構造の半導体ＲＯＭ装置の全メモ
リセルの初期状態においては、１５〜２０Ｖの電位差
を、正電位のＦＧ２３とＳｉ基板２５との間に加え、Ｆ
Ｇ２３に電子を注入し、ＦＧ２３とゲート酸化膜（Ｓｉ
Ｏ2）２４との界面に電子（負電荷）を蓄積して、トラ
ンジスタのチャネルに電流が流れない状態、即ちオフ状
態とする。
リセルの初期状態においては、１５〜２０Ｖの電位差
を、正電位のＦＧ２３とＳｉ基板２５との間に加え、Ｆ
Ｇ２３に電子を注入し、ＦＧ２３とゲート酸化膜（Ｓｉ
Ｏ2）２４との界面に電子（負電荷）を蓄積して、トラ
ンジスタのチャネルに電流が流れない状態、即ちオフ状
態とする。
【００１９】次に、上述のようなＭＯＮＯＳ構造又はＦ
Ｇ構造の半導体ＲＯＭ装置に、認証データを書き込むデ
ータ書き込み装置の概略的な構成を図３に示す。
Ｇ構造の半導体ＲＯＭ装置に、認証データを書き込むデ
ータ書き込み装置の概略的な構成を図３に示す。
【００２０】図３のデータ書き込み装置は、紫外線レー
ザ光を出射するレーザ光源１、この紫外線レーザ光をオ
ン／オフ制御する電子式シャッタ２、紫外線レーザ光を
集光する集光光学系４、２次元の方向に移動するＸＹス
テージ６、照射された紫外線レーザ光の反射光を撮像す
るＣＣＤカメラ８、この撮像された画像を表示するモニ
タ９、及び上記ＸＹステージ６とモニタ９とを制御する
制御装置７等から構成される。このデータ書き込み装置
によって、半導体ＲＯＭ装置のメモリセルに対して紫外
線レーザビームのスポットを走査して選択的に照射する
ことにより、認証データ例えば製造シリアル番号データ
等に対応するデータが書き込まれる。
ザ光を出射するレーザ光源１、この紫外線レーザ光をオ
ン／オフ制御する電子式シャッタ２、紫外線レーザ光を
集光する集光光学系４、２次元の方向に移動するＸＹス
テージ６、照射された紫外線レーザ光の反射光を撮像す
るＣＣＤカメラ８、この撮像された画像を表示するモニ
タ９、及び上記ＸＹステージ６とモニタ９とを制御する
制御装置７等から構成される。このデータ書き込み装置
によって、半導体ＲＯＭ装置のメモリセルに対して紫外
線レーザビームのスポットを走査して選択的に照射する
ことにより、認証データ例えば製造シリアル番号データ
等に対応するデータが書き込まれる。
【００２１】このデータ書き込み装置では、コンピュー
タ等から成る制御装置７の制御により、レーザ光源１か
ら紫外線レーザ光いわゆるＵＶレーザ光が出射される。
この紫外線レーザ光としては、例えば連続発振が可能な
Ｎｄ：ＹＡＧレーザの第４高調波を用いた遠紫外線レー
ザ光等が用いられる。
タ等から成る制御装置７の制御により、レーザ光源１か
ら紫外線レーザ光いわゆるＵＶレーザ光が出射される。
この紫外線レーザ光としては、例えば連続発振が可能な
Ｎｄ：ＹＡＧレーザの第４高調波を用いた遠紫外線レー
ザ光等が用いられる。
【００２２】ここで、紫外線レーザ光を出射するレーザ
光源１、即ち紫外レーザ光源の具体的な構成を図４に示
す。
光源１、即ち紫外レーザ光源の具体的な構成を図４に示
す。
【００２３】この紫外レーザ光源においては、励起用光
源素子として図示しないレーザダイオード等の半導体レ
ーザ素子を用いており、この半導体レーザ素子からの波
長８０８ｎｍの励起用レーザ光は、１／４波長板（ＱＷ
Ｐ）３１の入射面から、例えばＮｄ：ＹＡＧを用いたレ
ーザ媒質３２に入射される。
源素子として図示しないレーザダイオード等の半導体レ
ーザ素子を用いており、この半導体レーザ素子からの波
長８０８ｎｍの励起用レーザ光は、１／４波長板（ＱＷ
Ｐ）３１の入射面から、例えばＮｄ：ＹＡＧを用いたレ
ーザ媒質３２に入射される。
【００２４】ここで、上記１／４波長板３１の入射面に
は、上記励起用レーザ光を透過し、レーザ媒質３２で発
生する波長１０６４ｎｍの基本波レーザ光を反射するよ
うな波長選択性を持った反射面いわゆるダイクロイック
ミラーが形成されている。
は、上記励起用レーザ光を透過し、レーザ媒質３２で発
生する波長１０６４ｎｍの基本波レーザ光を反射するよ
うな波長選択性を持った反射面いわゆるダイクロイック
ミラーが形成されている。
【００２５】上記レーザ媒質３２で発生した波長１０６
４ｎｍの基本波レーザ光は、フィルタ３３によってその
出力が調節されて折り返しミラー３５で反射された後、
アウトプットカプラ３６を介して例えばＫＴＰより成る
非線形光学結晶素子３７に入射されることにより、第２
高調波発生（ＳＨＧ）が行われる。この第２高調波発生
による波長５３２ｎｍの第２高調波レーザ光は、ミラー
４０で反射された後、ミラー３８で反射される。
４ｎｍの基本波レーザ光は、フィルタ３３によってその
出力が調節されて折り返しミラー３５で反射された後、
アウトプットカプラ３６を介して例えばＫＴＰより成る
非線形光学結晶素子３７に入射されることにより、第２
高調波発生（ＳＨＧ）が行われる。この第２高調波発生
による波長５３２ｎｍの第２高調波レーザ光は、ミラー
４０で反射された後、ミラー３８で反射される。
【００２６】上記ミラー３８で反射されたレーザ光は、
レンズ３９を介して光アイソレータ４１に入射される。
レンズ３９を介して光アイソレータ４１に入射される。
【００２７】この光アイソレータ４１は、入射された第
２高調波レーザ光のレーザ素子への戻り光を回避するも
のである。この光アイソレータ４１を通過した第２高調
波レーザ光は、電気光学位相変調器（ＥＯＭ）４２に入
射されて位相変調が施される。即ち、出力される遠紫外
線レーザ光の位相変調が行われる。この位相変調された
第２高調波レーザ光は外部共振器５０に入射される。
２高調波レーザ光のレーザ素子への戻り光を回避するも
のである。この光アイソレータ４１を通過した第２高調
波レーザ光は、電気光学位相変調器（ＥＯＭ）４２に入
射されて位相変調が施される。即ち、出力される遠紫外
線レーザ光の位相変調が行われる。この位相変調された
第２高調波レーザ光は外部共振器５０に入射される。
【００２８】上記外部共振器５０は、反射手段として、
凹面ミラー５１、アウトプットカプラ５２、及び反射ミ
ラー５４、５５を備えることにより構成される。また、
この外部共振器５０の光路内には、例えばＢＢＯ等の非
線形光学結晶より成る波長変換素子５３が配置される。
これにより、この外部共振器５０では第４高調波発生が
行われて、波長２６６ｎｍの遠紫外線レーザ光が発生さ
れる。
凹面ミラー５１、アウトプットカプラ５２、及び反射ミ
ラー５４、５５を備えることにより構成される。また、
この外部共振器５０の光路内には、例えばＢＢＯ等の非
線形光学結晶より成る波長変換素子５３が配置される。
これにより、この外部共振器５０では第４高調波発生が
行われて、波長２６６ｎｍの遠紫外線レーザ光が発生さ
れる。
【００２９】また、この外部共振器５０では、上位凹面
ミラー５１の位置決めを行うためにボイスコイルモータ
（ＶＣＭ）を用いており、このＶＣＭによって凹面ミラ
ー５１の位置を移動制御することにより、外部共振器５
０内の光路長を微小変化させることができるようになさ
れている。
ミラー５１の位置決めを行うためにボイスコイルモータ
（ＶＣＭ）を用いており、このＶＣＭによって凹面ミラ
ー５１の位置を移動制御することにより、外部共振器５
０内の光路長を微小変化させることができるようになさ
れている。
【００３０】具体的には、凹面ミラー５１に入射された
第２高調波レーザ光は光検出器４４に送られて検出され
る。この光検出器４４からの検出信号はロッキング回路
４５に送られ、このロッキング回路４５によってＶＣＭ
が駆動制御されることにより凹面ミラー５１の位置が制
御される。
第２高調波レーザ光は光検出器４４に送られて検出され
る。この光検出器４４からの検出信号はロッキング回路
４５に送られ、このロッキング回路４５によってＶＣＭ
が駆動制御されることにより凹面ミラー５１の位置が制
御される。
【００３１】これにより、外部共振器５０の共振周波数
が制御されて、第２高調波レーザ光を効率良く外部共振
器５０内に引き込み、遠紫外線レーザ光を安定して発生
させることができる。また、ロッキング回路４５では、
電気光学位相変調器４２の位相変調の制御も行う。
が制御されて、第２高調波レーザ光を効率良く外部共振
器５０内に引き込み、遠紫外線レーザ光を安定して発生
させることができる。また、ロッキング回路４５では、
電気光学位相変調器４２の位相変調の制御も行う。
【００３２】上記レーザ光源１から出射される紫外線レ
ーザ光は、連続発振が可能なレーザ光であり、この連続
発振される紫外線レーザ光は、音響光学変調（ＡＯＭ）
素子等を利用した高速な電子式シャッタ２によって、Ｘ
Ｙステージ６上の半導体メモリである半導体チップ５上
にスポット照射されるようにオン／オフ制御される。こ
の電子式シャッタ２で制御された紫外線レーザ光は、ミ
ラー３に反射され、対物（集光）レンズ等から成る集光
光学系４によって、半導体チップ５上に直径１μｍ程度
のスポットサイズに集光される。
ーザ光は、連続発振が可能なレーザ光であり、この連続
発振される紫外線レーザ光は、音響光学変調（ＡＯＭ）
素子等を利用した高速な電子式シャッタ２によって、Ｘ
Ｙステージ６上の半導体メモリである半導体チップ５上
にスポット照射されるようにオン／オフ制御される。こ
の電子式シャッタ２で制御された紫外線レーザ光は、ミ
ラー３に反射され、対物（集光）レンズ等から成る集光
光学系４によって、半導体チップ５上に直径１μｍ程度
のスポットサイズに集光される。
【００３３】上記半導体チップ５は精密に移動制御され
るＸＹステージ６上に積載されており、また、このＸＹ
ステージ６はコンピュータ等を用いた制御装置７によっ
て２次元的に駆動制御される。これにより、ＸＹステー
ジ６は所望のメモリセル上に光スポットが集光されるよ
うな位置に駆動される。
るＸＹステージ６上に積載されており、また、このＸＹ
ステージ６はコンピュータ等を用いた制御装置７によっ
て２次元的に駆動制御される。これにより、ＸＹステー
ジ６は所望のメモリセル上に光スポットが集光されるよ
うな位置に駆動される。
【００３４】また、制御装置７は、レーザ光源１から出
射される紫外線レーザ光の出力を制御しており、この制
御された紫外線レーザ光が、後述するように、正孔（正
電荷）又は電子（負電荷）を追い出すのに要する所定の
時間だけ上記所望のメモリセルに照射されるように、上
記電子式シャッタ２が開閉される。このような作業操作
を繰り返して行うことにより、製造シリアル番号データ
の書き込みが行われる。
射される紫外線レーザ光の出力を制御しており、この制
御された紫外線レーザ光が、後述するように、正孔（正
電荷）又は電子（負電荷）を追い出すのに要する所定の
時間だけ上記所望のメモリセルに照射されるように、上
記電子式シャッタ２が開閉される。このような作業操作
を繰り返して行うことにより、製造シリアル番号データ
の書き込みが行われる。
【００３５】即ち、上記集光されたレーザビームの光ス
ポットが、上述したＭＯＮＯＳ構造やＦＧ構造の半導体
ＲＯＭ装置である半導体チップ５上を走査されて、所望
の製造シリアル番号データパターンに対応するメモリセ
ルに、透明なパッケージ窓を通して選択的に照射される
ことによりデータが書き込まれる。
ポットが、上述したＭＯＮＯＳ構造やＦＧ構造の半導体
ＲＯＭ装置である半導体チップ５上を走査されて、所望
の製造シリアル番号データパターンに対応するメモリセ
ルに、透明なパッケージ窓を通して選択的に照射される
ことによりデータが書き込まれる。
【００３６】具体的には、図１に示したＭＯＮＯＳ構造
の半導体ＲＯＭ装置のメモリセルに紫外線レーザビーム
をスポット照射したときには、図５に示すように、回折
効果により、紫外線の一部がゲート電極１１の下部のゲ
ート酸化膜（ＳｉＯ2）１４と窒化膜（ＳｉＮx）１３と
の界面に回り込んで、ｈで示す正孔が励起される。この
励起された正孔ｈは、ゲート酸化膜（ＳｉＯ2）１４と
窒化膜（ＳｉＮx）１３との間に存在する２〜３ｅＶの
電位障壁を越えて、Ｓｉ基板１５側に放出される。これ
により、ゲート酸化膜（ＳｉＯ2）１４と窒化膜（Ｓｉ
Ｎx）１３との界面の正孔が減少した状態では、ゲート
電極１１に１〜２Ｖのトランジスタ動作電圧を加えて
も、トランジスタのチャネルには電流が流れない非導通
状態、即ちオフ状態となる。
の半導体ＲＯＭ装置のメモリセルに紫外線レーザビーム
をスポット照射したときには、図５に示すように、回折
効果により、紫外線の一部がゲート電極１１の下部のゲ
ート酸化膜（ＳｉＯ2）１４と窒化膜（ＳｉＮx）１３と
の界面に回り込んで、ｈで示す正孔が励起される。この
励起された正孔ｈは、ゲート酸化膜（ＳｉＯ2）１４と
窒化膜（ＳｉＮx）１３との間に存在する２〜３ｅＶの
電位障壁を越えて、Ｓｉ基板１５側に放出される。これ
により、ゲート酸化膜（ＳｉＯ2）１４と窒化膜（Ｓｉ
Ｎx）１３との界面の正孔が減少した状態では、ゲート
電極１１に１〜２Ｖのトランジスタ動作電圧を加えて
も、トランジスタのチャネルには電流が流れない非導通
状態、即ちオフ状態となる。
【００３７】このように、所望のメモリセルのみ、トラ
ンジスタをオフ状態に変えることにより、製造シリアル
番号データのパターンが書き込まれる。
ンジスタをオフ状態に変えることにより、製造シリアル
番号データのパターンが書き込まれる。
【００３８】このとき、レーザ光源１から出射される紫
外線レーザ光の波長をλ、メモリセルを構成するＭＯＳ
トランジスタのゲート長をＬｇとすると、ｎλ＞Ｌｇ
（ｎ＝１〜１．５）の関係を満たすことにより、正孔ｈ
がゲート酸化膜（ＳｉＯ2）１４中にほぼ一様に回り込
むようなスポット照射を行うことができる。
外線レーザ光の波長をλ、メモリセルを構成するＭＯＳ
トランジスタのゲート長をＬｇとすると、ｎλ＞Ｌｇ
（ｎ＝１〜１．５）の関係を満たすことにより、正孔ｈ
がゲート酸化膜（ＳｉＯ2）１４中にほぼ一様に回り込
むようなスポット照射を行うことができる。
【００３９】また、図２に示したＦＧ構造の半導体ＲＯ
Ｍ装置のメモリセルに紫外線レーザビームをスポット照
射したときには、図６に示すように、ＦＧ２３とゲート
酸化膜（ＳｉＯ2）２４との界面に蓄積された、ｅで示
す電子が放出されることにより、製造シリアル番号デー
タのパターンが書き込まれる。
Ｍ装置のメモリセルに紫外線レーザビームをスポット照
射したときには、図６に示すように、ＦＧ２３とゲート
酸化膜（ＳｉＯ2）２４との界面に蓄積された、ｅで示
す電子が放出されることにより、製造シリアル番号デー
タのパターンが書き込まれる。
【００４０】ここで、紫外線レーザビームが照射された
メモリセルにおいては、蓄積電子が無いので、例えば
３．３Ｖのトランジスタ動作電圧を制御ゲート電極２１
に加えると、トランジスタのチャネルに電流が流れる導
通状態、即ちオン状態となる。つまり、ＦＧ構造の半導
体ＲＯＭ装置における製造シリアル番号データの書き込
み前後のメモリセルのトランジスタのオン／オフ状態
は、ＭＯＮＯＳ構造の半導体ＲＯＭ装置における製造シ
リアル番号データの書き込み前後のメモリセルのトラン
ジスタのオン／オフ状態と逆になる。
メモリセルにおいては、蓄積電子が無いので、例えば
３．３Ｖのトランジスタ動作電圧を制御ゲート電極２１
に加えると、トランジスタのチャネルに電流が流れる導
通状態、即ちオン状態となる。つまり、ＦＧ構造の半導
体ＲＯＭ装置における製造シリアル番号データの書き込
み前後のメモリセルのトランジスタのオン／オフ状態
は、ＭＯＮＯＳ構造の半導体ＲＯＭ装置における製造シ
リアル番号データの書き込み前後のメモリセルのトラン
ジスタのオン／オフ状態と逆になる。
【００４１】このように、所望のメモリセルのみ、トラ
ンジスタをオン状態に変えることにより、製造シリアル
番号データのパターンが書き込まれる。
ンジスタをオン状態に変えることにより、製造シリアル
番号データのパターンが書き込まれる。
【００４２】また、このＦＧ構造の半導体ＲＯＭ装置に
おいても、ＭＯＮＯＳ構造の半導体ＲＯＭ装置の場合と
同様に、レーザ光源１から出射される紫外線レーザ光の
波長をλ、メモリセルを構成するＭＯＳトランジスタの
ゲート長をＬｇとすると、ｎλ＞Ｌｇ（ｎ＝１〜１．
５）の関係を満たすことにより、電子がゲート酸化膜
（ＳｉＯ2）２４中にほぼ一様に回り込むようなスポッ
ト照射を行うことができる。
おいても、ＭＯＮＯＳ構造の半導体ＲＯＭ装置の場合と
同様に、レーザ光源１から出射される紫外線レーザ光の
波長をλ、メモリセルを構成するＭＯＳトランジスタの
ゲート長をＬｇとすると、ｎλ＞Ｌｇ（ｎ＝１〜１．
５）の関係を満たすことにより、電子がゲート酸化膜
（ＳｉＯ2）２４中にほぼ一様に回り込むようなスポッ
ト照射を行うことができる。
【００４３】以上のように、データ書き込み装置によっ
てデータパターンが書き込まれた半導体ＲＯＭ装置、即
ちマスクＲＯＭからは、データ読み込み用周辺回路等を
用いることによりデータを取り出すことができ、この取
り出されるデータは、上述した蓄積電荷又は蓄積電子に
よって、長期間、安定に保持される。
てデータパターンが書き込まれた半導体ＲＯＭ装置、即
ちマスクＲＯＭからは、データ読み込み用周辺回路等を
用いることによりデータを取り出すことができ、この取
り出されるデータは、上述した蓄積電荷又は蓄積電子に
よって、長期間、安定に保持される。
【００４４】また、上記集光光学系４の対物レンズは、
紫外域から可視域までの広い波長域に渡って色収差補正
されたものであり、製造シリアル番号データの書き込み
作業中には、上記半導体チップ５上に照射された光スポ
ットの反射光が、ミラー３を介してＣＣＤカメラ８の撮
像素子いわゆるＣＤＤ上に結像するように調整されてい
る。このＣＣＤカメラ８で得られた製造シリアル番号デ
ータの書き込み状態の画像信号は、テレビジョン等のモ
ニタ９に送られる。このモニタ９は制御装置７によって
制御されており、このモニタ９にＣＣＤカメラ８からの
画像信号から画像を表示することにより、認証データの
書き込み状態を観察することができる。
紫外域から可視域までの広い波長域に渡って色収差補正
されたものであり、製造シリアル番号データの書き込み
作業中には、上記半導体チップ５上に照射された光スポ
ットの反射光が、ミラー３を介してＣＣＤカメラ８の撮
像素子いわゆるＣＤＤ上に結像するように調整されてい
る。このＣＣＤカメラ８で得られた製造シリアル番号デ
ータの書き込み状態の画像信号は、テレビジョン等のモ
ニタ９に送られる。このモニタ９は制御装置７によって
制御されており、このモニタ９にＣＣＤカメラ８からの
画像信号から画像を表示することにより、認証データの
書き込み状態を観察することができる。
【００４５】尚、上記実施例では、半導体ＲＯＭ装置に
認証データを書き込むときに用いる紫外線レーザ光とし
て半導体レーザの第４高調波による紫外線レーザ光を用
いた場合について説明しているが、本発明に係る半導体
ＲＯＭ装置に認証データを書き込む場合においては、連
続発振される紫外線レーザ光が出射されるレーザ光源で
あるならば、他のレーザ光源を用いることが可能であ
る。
認証データを書き込むときに用いる紫外線レーザ光とし
て半導体レーザの第４高調波による紫外線レーザ光を用
いた場合について説明しているが、本発明に係る半導体
ＲＯＭ装置に認証データを書き込む場合においては、連
続発振される紫外線レーザ光が出射されるレーザ光源で
あるならば、他のレーザ光源を用いることが可能であ
る。
【００４６】また、上記実施例では、本発明に係る半導
体ＲＯＭ装置に書き込まれる認証データを製造シリアル
番号データとして説明しているが、この認証データは暗
号データ等の他のデータであってもよい。
体ＲＯＭ装置に書き込まれる認証データを製造シリアル
番号データとして説明しているが、この認証データは暗
号データ等の他のデータであってもよい。
【００４７】
【発明の効果】以上の説明からも明らかなように、本発
明に係る半導体ＲＯＭ装置は、紫外線レーザ光を選択的
にスポット照射することにより認証データが書き込まれ
た不揮発性ＭＯＳ型半導体構造のメモリセルアレイ及び
周辺制御回路から成るメモリブロックを備えて成ること
により、上記メモリセルアレイに対しては、製造工程が
全て終了し、パッケージされた形態で認証データのパタ
ーンの書き込みを行うので、消去が不可能な認証データ
を保存することができ、盗難、海賊版の発生、及びソフ
トウェアプログラムの違法コピー等の違法行為から、半
導体ＲＯＭ装置を確実に保護することができる。
明に係る半導体ＲＯＭ装置は、紫外線レーザ光を選択的
にスポット照射することにより認証データが書き込まれ
た不揮発性ＭＯＳ型半導体構造のメモリセルアレイ及び
周辺制御回路から成るメモリブロックを備えて成ること
により、上記メモリセルアレイに対しては、製造工程が
全て終了し、パッケージされた形態で認証データのパタ
ーンの書き込みを行うので、消去が不可能な認証データ
を保存することができ、盗難、海賊版の発生、及びソフ
トウェアプログラムの違法コピー等の違法行為から、半
導体ＲＯＭ装置を確実に保護することができる。
【００４８】また、上記メモリセルアレイに書き込まれ
るデータとして製造シリアル番号を利用したデータ・ス
クランブルを行うことにより、個人のデータ記憶機器い
わゆるデータストレージ機器でのみ解読及び再生するこ
とが可能なソフトコピーやデータメモリを作製すること
ができ、無秩序なコピーデータの流布を制限したり、個
人情報のプライバシー保護が可能なデータ記憶システム
を構築することができる。
るデータとして製造シリアル番号を利用したデータ・ス
クランブルを行うことにより、個人のデータ記憶機器い
わゆるデータストレージ機器でのみ解読及び再生するこ
とが可能なソフトコピーやデータメモリを作製すること
ができ、無秩序なコピーデータの流布を制限したり、個
人情報のプライバシー保護が可能なデータ記憶システム
を構築することができる。
【図１】本発明に係るＭＯＮＯＳ構造の半導体ＲＯＭ装
置のメモリセルの概略的な断面構造図である。
置のメモリセルの概略的な断面構造図である。
【図２】本発明に係るＦＧ構造の半導体ＲＯＭ装置のメ
モリセルの概略的な断面構造図である。
モリセルの概略的な断面構造図である。
【図３】データ書き込み装置の概略的な構成図である。
【図４】紫外レーザ光源の概略的な構成図である。
【図５】本発明に係るＭＯＮＯＳ構造の半導体ＲＯＭ装
置における正孔放出を説明する図である。
置における正孔放出を説明する図である。
【図６】本発明に係るＦＧ構造の半導体ＲＯＭ装置にお
ける電子放出を説明する図である。
ける電子放出を説明する図である。
１ レーザ光源 ２ シャッタ ４ 集光光学系 ５ 半導体チップ ６ ＸＹステージ ７ 制御装置 ８ ＣＣＤカメラ ９ モニタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/82 27/115 (72)発明者 山岸 万千雄 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内
Claims (3)
- 【請求項１】 紫外線レーザ光を選択的にスポット照射
することにより認証データが書き込まれた不揮発性ＭＯ
Ｓ型半導体構造のメモリセルアレイ及び周辺制御回路か
ら成るメモリブロックを備えて成ることを特徴とする半
導体ＲＯＭ装置。 - 【請求項２】 上記紫外線レーザ光の波長をλ、上記メ
モリセルアレイを構成する１つのメモリセルのゲート長
をＬｇとする場合に、 ｎλ＞Ｌｇ （ｎ＝１〜１．５） の関係を満たすことを特徴とする請求項１記載の半導体
ＲＯＭ装置。 - 【請求項３】 上記認証データは製造シリアル番号であ
ることを特徴とする請求項１記載の半導体ＲＯＭ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4687995A JPH08250607A (ja) | 1995-03-07 | 1995-03-07 | 半導体ｒｏｍ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4687995A JPH08250607A (ja) | 1995-03-07 | 1995-03-07 | 半導体ｒｏｍ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08250607A true JPH08250607A (ja) | 1996-09-27 |
Family
ID=12759651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4687995A Withdrawn JPH08250607A (ja) | 1995-03-07 | 1995-03-07 | 半導体ｒｏｍ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08250607A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001267437A (ja) * | 2000-03-22 | 2001-09-28 | Sony Corp | 不揮発性半導体記憶装置およびその製造方法 |
-
1995
- 1995-03-07 JP JP4687995A patent/JPH08250607A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001267437A (ja) * | 2000-03-22 | 2001-09-28 | Sony Corp | 不揮発性半導体記憶装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4026332B2 (ja) | 半導体装置及びその製造方法 | |
| US5671083A (en) | Spatial light modulator with buried passive charge storage cell array | |
| TW523791B (en) | Method of processing beam, laser irradiation apparatus, and method of manufacturing semiconductor device | |
| US7206110B2 (en) | Memory cell dual protection | |
| KR101354162B1 (ko) | 레이저 조사방법, 레이저 조사장치, 및 반도체장치 제조방법 | |
| KR101058175B1 (ko) | 레이저 조사 방법 및 그것을 이용한 반도체 장치의 제조방법 | |
| KR100277451B1 (ko) | 광 차단층을 갖는 고 수율 공간 광 변조기 및 반도체 제조 방법 | |
| KR100614073B1 (ko) | 반도체 장치의 제조 방법, 전기 광학 장치, 집적 회로 및전자 기기 | |
| CN1812061B (zh) | 半导体装置及其制作方法 | |
| KR101217108B1 (ko) | 반도체장치의 제조 방법 | |
| CN101006560A (zh) | 半导体器件及其制造方法 | |
| EP1553573A1 (en) | Optical recording medium master exposure device and optical recording medium master exposure method | |
| US7220987B2 (en) | Semiconductor memory element and its lifetime operation starting device | |
| JP3217750B2 (ja) | 半導体デバイスの画像化方法 | |
| JPH08250607A (ja) | 半導体ｒｏｍ装置 | |
| JP3456049B2 (ja) | 半導体装置のデータ書き込み方法及び装置 | |
| JP4345331B2 (ja) | 遮光手段を用いた露光装置及び露光方法 | |
| JP3353520B2 (ja) | 半導体装置 | |
| KR100246160B1 (ko) | 홀로그라피 저장 방법 및 장치 | |
| JPH08255843A (ja) | 半導体ｒｏｍ装置及びそのデータ書き込み方法 | |
| JP2905739B2 (ja) | 全光型半導体画像記憶装置とその画像記憶及び消去方法、及び全光型半導体論理演算装置とその論理演算方法 | |
| JP2706983B2 (ja) | 焦点調節機構を備えた走査光学装置 | |
| JP2006186349A (ja) | 半導体装置およびその作製方法 | |
| JP2989883B2 (ja) | 固体光空間変調素子 | |
| JP2866909B2 (ja) | 情報記憶素子および情報記憶方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020507 |