JPH08250653A - マルチチップモジュールパッケージ - Google Patents

マルチチップモジュールパッケージ

Info

Publication number
JPH08250653A
JPH08250653A JP8036104A JP3610496A JPH08250653A JP H08250653 A JPH08250653 A JP H08250653A JP 8036104 A JP8036104 A JP 8036104A JP 3610496 A JP3610496 A JP 3610496A JP H08250653 A JPH08250653 A JP H08250653A
Authority
JP
Japan
Prior art keywords
substrate
printed wiring
package
wiring board
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8036104A
Other languages
English (en)
Other versions
JP3209320B2 (ja
Inventor
Yinon Degani
デガニ イノン
Thomas Dixon Dudderar
ディクソン デュダラー トーマス
Byung J Han
ジョーン ハン ビュング
Alan M Lyons
マイケル リオンズ アラン
King L Tai
リエン タイ キング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Inc
Original Assignee
AT&T Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Inc filed Critical AT&T Inc
Publication of JPH08250653A publication Critical patent/JPH08250653A/ja
Application granted granted Critical
Publication of JP3209320B2 publication Critical patent/JP3209320B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/688—Flexible insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/698—Semiconductor materials that are electrically insulating, e.g. undoped silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/681—Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/859—Bump connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 ワイヤボンディングをなくしたマルチチップ
モジュールパッケージ 【解決手段】 マルチチップモジュール（ＭＣＭ）パッ
ケージ１０がＭＣＭタイル１１と印刷配線（ＰＷ）ボー
ド１２とからなる。ＭＣＭタイル１１は周辺金属被覆部
１９を有する基板１５とこの基板にフリップチップマウ
ンティングされた少なくとも１個のシリコンチップ１
６、１７とからなる。ＰＷボード１２は基板１５のサイ
ズよりも小さいがチップ１６、１７の外形寸法よりも大
きい開口２０を有する。ＭＣＭタイル１１は、基板１５
の端部がＰＷボード１２の、開口２０に隣接する縁部に
重なる一方、チップ１６、１７が開口２０内に適合する
ように、ＰＷボード１２上に位置する。基板１５上の周
辺金属被覆部１９は、はんだ又は電導性接着剤技術によ
って、ＰＷボード１２上の金属被覆部１３に相互接続さ
れる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、表面装着（マウン
ト）組立に適用される集積回路ユニットを有する半導体
装置の実装（パッケージング）に関する。
【０００２】
【従来の技術】可搬の産業用及び消費者用製品は、サイ
ズを小型化しコストを下げ機能性を増す傾向にある。こ
れらの要件から、より大規模且つより複雑な集積回路を
より薄型のパッケージに収容することが可能な半導体実
装技術の開発により多くの力点が置かれている。
【０００３】従来の表面装着（マウント）技術は、リー
ド線付きプラスチックパッケージを利用している。しか
し、リード線付きプラスチックパッケージのリード線ピ
ッチ及びサイズが減少を続ける一方、リード線の同一平
面性の制御のまずさによるはんだ組立歩どまりの悪さ、
及びリード線ピッチの減少が続くことによる微細ピッチ
はんだ印刷歩どまりの悪さのような問題が、引続き主た
る重要問題点として残ることとなる。
【０００４】これらの問題点を克服するものと思われた
実装方式の１つは、オーバモールドプラスチックパッド
・アレイ・キャリヤ（以下、ＯＭＰＡＣ）技術によるも
のである。ＯＭＰＡＣ組立は、両面式の印刷回路ボード
又は印刷配線ボードの積層板を利用する。（印刷回路ボ
ード又は印刷配線ボードを以下、印刷配線ボード又はＰ
Ｗボードと称する）
【０００５】ＰＷボードの上側金属被覆は、集積回路
（ＩＣ）ユニットのダイ取り付け用のダイパッドと、接
地部と、ワイヤボンドフィンガーとからなる。ＩＣユニ
ットは、１個の半導体チップ（ダイ）、又は多数の半導
体チップ、あるいは共用のシリコン基板上に１個以上の
チップ及び／又はこのデバイスの他の要素を有するマル
チチップモジュール（ＭＣＭ）タイル、からなる。
【０００６】ワイヤボンドフィンガーは外方へ、ＰＷボ
ード内の、パッケージの縁部の近くに位置する「メッキ
された貫通孔」（以下、貫通孔）へ延びる。貫通孔によ
って、ＰＷボードの頂部側から底部側への電気的連続性
が得られる。貫通孔からはんだ凸部（バンプ）終端部で
あるはんだパッドへメッキした銅製連絡路を延ばすこと
によって、ＰＷボードの底部側において信号路が完結す
る。
【０００７】はんだバンプを除いてはＰＷボード上の全
ての金属性の回路図形は、一般に写真手段で定義され、
エッチングされ、銅、ニッケル、及び金で電気メッキさ
れる。ＩＣユニットをＰＷボードに相互接続するには、
従来のエポキシダイ接着及びワイヤボンディング技術が
用いられる。ダイ及びワイヤボンディングの後、ＰＷボ
ードは従来のエポキシ転移技術を用いてオーバモールデ
ィング処理される。
【０００８】ポストモールド（モールディング後）キュ
アリングの後、パッケージははんだバンプを設けられ、
電気的に試験される。結果として得られるパッケージ
は、「ボールグリッドアレイ」（ＢＧＡ）パッケージと
称する。はんだバンプは、ＢＧＡパッケージを更に例え
ばマザーボードに相互接続するために用いられる。
【０００９】マザーボードは一般に、ＯＭＰＡＣのＢＧ
Ａパッケージよりもはるかに大きい面積を有し、その上
には、蓄電器、変成器、及び抵抗器のような、チップ又
はモジュールに集積しにくいいくつもの他の相互接続電
気素子、又更には他の実装ＩＣ、ＢＧＡ、プラグ、及び
コネクタが配置される。
【００１０】ＯＭＰＡＣのＢＧＡパッケージの、リード
線付き表面マウント技術に比べての主な利点は、パッケ
ージの底部側においてはんだ接続点を均一に間隔をおい
て配置したことにより実装相互接続密度が増大したこ
と、はんだ組立の歩どまりがより高いこと、及びリード
線の同一平面性の問題がないことである。
【００１１】図１１に、従来技術によるＯＭＰＡＣ（オ
ーバモールドプラスチックパッド・アレイ・キャリヤ）
のＢＧＡ（ボールグリッドアレイ）パッケージの代表的
な例１１０の断面を略図で示す。パッケージ１１０（以
下、デバイスとも称する）は、ＩＣユニット１１１を有
する。本例では、ＩＣユニット１１１は１個だけのダイ
（チップ）構成要素からなる。
【００１２】デバイス１１０は、印刷配線板（ＰＷボー
ド）１１２を有し、ＰＷボードは、ワイヤボンドフィン
ガー１１３、はんだマスクとして機能するワイヤボンド
フィンガー１１３上のポリマコーティング１１４、貫通
孔１１５、接触パッド１１６、ダイ（チップ）１１１を
ワイヤボンドフィンガー１１３に相互接続するワイヤ１
１７、及びダイ１１１とワイヤ１１７とワイヤ１１７に
接着されるワイヤボンドフィンガー１１３の部分とを密
閉する成形コンパウンド１１８を有する。
【００１３】接触パッド１１６には、マザーボード（図
示しない）に相互接続するためのはんだバンプ１１９が
設けられる。
【００１４】図１２に、従来技術による別のデバイス１
２０として、ＯＭＰＡＣ（オーバモールドプラスチック
パッド・アレイ・キャリヤ）のＢＧＡ（ボールグリッド
アレイ）パッケージの変形例を略図で示す。
【００１５】ここではＩＣユニット１２１は、シリコン
基板上にシリコンチップを載せた（シリコン・オン・シ
リコン）タイル形状のモジュール（マルチチップモジュ
ール（ＭＣＭ）タイルと称する）１２１である。ＭＣＭ
タイル１２１は、シリコン相互接続基板１２４上の相互
接続回路（図示しない）に、はんだリフロー技術又は電
導性接着剤技術によってフリップチップマウンティング
された複数のチップ（ダイ）１２２及び１２３から構成
される。
【００１６】シリコン基板１２４は、ＰＷボード１２５
上にマウントされ、ＰＷボード１２５には、ワイヤボン
ドフィンガー１２６、はんだマスク１２７、メッキされ
た貫通孔１２８、及び接触パッド１２９が設けられる。
シリコン基板１２４は、ワイヤ１３０によってワイヤボ
ンドフィンガー１２６に相互接続される。保護シェル１
３１は、シリコンゲルのような高度に順応性のあるカプ
セル状封止材１３２を充填されてＭＣＭタイル１２１を
保護する。接触パッド１２９には、最終的にマザーボー
ド（図示しない）に相互接続するためのはんだバンプ１
３３が設けられる。
【００１７】
【発明が解決しようとする課題】デバイス１１０と対照
的に、デバイス１２０は、モールディングのステップを
経ないため、デバイス組立をモールディングプロセスの
厳しさに曝すことが避けられる。しかし、デバイス１２
０においては、ＩＣユニット１１１とワイヤボンドフィ
ンガー１２６との間にワイヤボンド相互接続がまだ用い
られている。ワイヤボンディングは時間を消耗する手順
であり、ダイ又はＭＣＭタイル当りの入出力カウント数
が増加を続けるにつれて、いっそう時間消費が増すよう
になる。
【００１８】又、有効な相互接続を得るためには、ＰＷ
ボード上のワイヤボンドフィンガーは銅にニッケルメッ
キしたものの上に金をメッキ（金・オーバ・ニッケルメ
ッキ）して作られる。ワイヤボンドフィンガーをなくす
ことによって、ＰＷボード上での銅に高価な金・オーバ
・ニッケルメッキを施す必要がなくなるので、結果とし
てコストが顕著に削減される。したがって、ワイヤボン
ド相互接続を用いないデバイスが提供されることが望ま
しい。更に又、パッケージの厚さを削減することが望ま
しい。
【００１９】
【課題を解決するための手段】本発明は、ワイヤボンド
相互接続のない、そして従来のマルチチップモジュール
（ＭＣＭ）実装にくらべて厚さを減少させた、新しいＭ
ＣＭ実装によるパッケージを提供するものである。本発
明によるＭＣＭタイルは、周辺金属被覆部を有する基板
とこの基板にフリップチップマウンティングされた少な
くとも１個のシリコンチップとからなる。印刷配線ボー
ド（ＰＷボード）は、基板のサイズよりも小さいがチッ
プの外形寸法よりも大きい開口を有する。
【００２０】基板は、基板の端部がＰＷボードの、開口
に隣接する縁部に重なる一方、チップが開口内に適合す
るように、ＰＷボード上に位置する。基板上の周辺金属
被覆部は、はんだ又は電導性接着剤技術によって、ＰＷ
ボード上の金属被覆部に相互接続される。
【００２１】
【発明の実施の形態】図１に、本発明の実施例である、
ＭＣＭパッケージとしてのデバイス１０の断面を略図で
示す。ＭＣＭタイル１１が、印刷配線（ＰＷ）ボード１
２に機械的及び電気的に相互接続される。ＰＷボード１
２は、金属印刷回路１３を有する。印刷回路は一般に銅
製で、はんだ又は電導性接着剤相互接続に用いられる部
分を除いてポリマーマスク１４で被覆される。レジスト
は、はんだ又は電導性接着剤が接触区域を越えて広がる
のを防止する。
【００２２】本実施例において、ＭＣＭタイル１１は、
シリコン基板１５を有する「シリコン・オン・シリコ
ン」構造で、シリコン基板には金属被覆が設けられ、こ
の金属被覆に各チップ（ダイ）１６及び１７がはんだ１
８によってフリップチップ手法により相互接続される。
代案として、はんだの代わりに電導性接着剤を用いても
よい。又、基板は、セラミック及びプラスチック材を含
む他の材料でもよい。
【００２３】ＰＷボード１２上の金属印刷回路１３に相
互接続するために、周辺金属被覆１９がシリコン基板の
入出力（Ｉ／Ｏ）パッドに施される。ＰＷボードには、
ＭＣＭタイルのシリコン基板上のＩ／Ｏパッドに一致す
るパターンの接触パッドが設けられる。リフローはんだ
用に適切な表面を得るために、これらの接触パッドが、
はんだに対する濡れ性を有する「はんだ濡れ性」金属被
覆２３（図２）を与える表面仕上げが施される。
【００２４】電導性接着剤にはこのような金属被覆は不
要で、本質的にどのような電導性表面でも十分足りる。
はんだリフロー又は電導性接着剤による相互接続によっ
て、シリコン基板上の回路をＰＷボード上の回路に接続
するワイヤボンディング接続の必要性がなくなる。
【００２５】ＰＷボードには開口２０が設けられる。開
口２０のサイズは、ＭＣＭタイル１１がＰＷボード１２
に電気的及び機械的に相互接続される場合にシリコン基
板１５上のチップ１６及び１７が、開口の壁部に接触せ
ずに開口に納まるようなサイズである。シリコンＭＣＭ
タイル基板の端部のみがリフローはんだ相互接続部２１
を介してＰＷボード上の回路と接触し、チップは開口内
にあるので、組立体の厚さが、少なくともチップの厚さ
及びチップとシリコン基板との間の相互接続部の厚さだ
け削減される。
【００２６】これを図１１及び図１２に例示される従来
の技術におけるような、ＭＣＭタイルをＰＷボードの頂
部にマウントしチップを上方に向けＰＷボードの回路に
ワイヤボンディングしたことに起因する「ＭＣＭタイル
・オン・ＰＷボード」組立体の厚さに対比すると、本実
施例の優位は明白である。
【００２７】図２に、ＭＣＭタイルのシリコン基板１５
とＰＷボード１２との間のはんだリフロー相互接続部取
り付けを略図で示す。シリコン基板１５に周辺金属被覆
１９が金属接触フィンガー（ボンドフィンガー）の形で
設置される。リフローはんだ相互接続部２１が接触する
ことになるはんだ濡れ性を有する金属被覆２３を設けた
区域を除いて、接触フィンガーは各々ポリマー２２によ
って被覆される。
【００２８】ＰＷボードは金属印刷回路１３を有する。
金属印刷回路１３は又、リフローはんだ相互接続部２１
が接触することになる区域を除いて、ポリマーマスク１
４で被覆される。ポリマーマスク１４は、はんだが接触
区域を越えて回路の残りの部分を濡らすことを防ぐため
のはんだマスクとして機能する。
【００２９】ＭＣＭタイルとＰＷボードとの間の相互接
続媒体として印刷はんだの使用を可能にするために、例
えば図１１又は図１２の、従来の技術のＭＣＭタイル基
板のワイヤボンドフィンガー上のパッドは、相互接続フ
リップチップＭＣＭパッド上に「はんだ濡れ性」金属被
覆が凝集付着（デポジット）されるのと同時にデポジッ
トされた「はんだ濡れ性」を有するＩ／Ｏ金属パッドに
置換される。
【００３０】一実施例においては、これらの、「はんだ
濡れ性」を有するＩ／Ｏ金属パッドは、チップを基板に
取り付けるために用いられる内部Ｉ／Ｏパッド上にはん
だペーストが印刷されるのと同時に１７０μｍ×２８０
μｍのはんだペーストのデポジットを印刷することが可
能なように、３０５μｍ（１２ミル）のピッチ間隔で９
６μｍ×１４６μｍのパッドとして形成される。
【００３１】このプロセスは、９５／５Ｓｎ／Ｓｂのよ
うな中ないし高融点はんだを用いて、はんだバンプを設
けたＭＣＭタイルを生産するのに適用される。ＭＣＭタ
イル上ではウェファーの組み立て、洗浄、検査及び個々
のタイルへの分割が完了した後に各タイル上の個々の出
力パッドに、はんだバンプが設けられる。これらのパッ
ドはそれ自体、標準的な表面実装技術による組立に共通
な印刷共融（又は近共融）Ｓｎ／Ｐｂはんだペーストで
リフローはんだ付けを行うのに適している。
【００３２】はんだバンプをＭＣＭタイルのＩ／Ｏパッ
ドに付加することにより、ＭＣＭタイルのＰＷボードと
の組み立てに先立っての可試験性が向上し、したがっ
て、誤読により拒絶された良品タイルの数を減らすこと
により歩どまりも向上する。
【００３３】ＩＣパッケージ、基板又はＰＷボードのよ
うな素子の金属パッド上にはんだバンプを形成するため
の技術が、米国特許第５，３４６，１１８号（１９９４
年９月１３日発行）に開示されている。ここにこの米国
特許を本出願の参考文献とする。このはんだバンプ形成
技術は、ワイヤボンディングによる相互接続を用いずに
デバイスを製作する際に非常に有用である。
【００３４】図３から図９までに、図１に示す組立体
の、ＭＣＭタイル及びＭＣＭタイルとＰＷボードとの間
の相互接続部を環境から保護するための構成のいくつか
の変形例を示す。これらの図中、図１及び図２に表され
る構成要素と同じ構成要素を示すのに同じ符号を用い
る。繰り返しを避けるため、これらの図においては、図
１の符号の全部を示すことはしない。
【００３５】図３において、シリコン基板１５とＰＷボ
ード内の開口２０の壁部とによって形成される空洞部
が、シリコンゲルのようなカプセル状封止材３１を充填
され、この封止材がチップと、チップ及び基板の間の相
互接続部と、基板及びＰＷボードの間の相互接続部と、
空洞内に露出する基板の表面とを保護する。
【００３６】図４において、シリコン基板１５とＰＷボ
ード内の開口２０の壁部とによって形成される空洞部
が、図３と同様に、シリコンゲルのようなカプセル状封
止材３１を充填され、この封止材がチップと、相互接続
部と、基板の隣接表面とを保護する。しかし、基板の他
方の表面は、順応性ある球形頂部３２によって保護され
る。
【００３７】図５において、金属被覆を施したポリマー
フィルム２４が、シリコン基板１５に隣接するＰＷボー
ドと、基板の外表面とに積層される。基板の外表面は、
積層されなければ外部に露出された状態にあった。これ
によって、試験又は組立中にパッケージの取り扱いを危
険な状態にすることなくこの順応性球形頂部で包むこと
によって保護することができる。
【００３８】本実施例では、パッケージの全体高さも、
球形頂部付きのパッケージに比して最小化できる。図３
と同様に、シリコン基板１５とＰＷボード内の開口の壁
部とによって形成される空間にシリコンゲル３１が充填
される。
【００３９】図６において、カップ状カバー２５が、シ
リコン基板１５の状面の上方に設置され、ＰＷボードに
接着固定される。カップ状カバーの材料は、金属の銅
が、その熱的機械的特性の点から、そして電磁放射線に
対する保護の点から、又例えば打ち抜き加工による場合
の、成形性のてんから有利である。
【００４０】しかし他の金属及び成形プラスチック製の
カップ状カバーの使用を除外するものではない。例えば
もしシリコン基板とＰＷボード積層板との間の熱膨張率
の不一致から、ＭＣＭタイルのサイズ又は温度変化が大
きい際に潜在的疲労問題が生じる場合には、アンバーの
ような熱膨張率の低い合金を使うのが有利である。
【００４１】シリコン基板の上方及び周辺並びにＰＷボ
ードの壁部間の空間も又、高度に順応性のあるシリコン
ゲル３１によって包み込まれる。カップ状カバー２５は
十分な大きさがあるので、ＭＣＭタイルの端部及び相互
接続部のシリコンゲルによる密閉が可能である。
【００４２】図７に、空洞部にエポキシ樹脂のような別
の順応性カプセル状封止材２６を充填した実施例を示
す。このカプセル状封止材は空洞部に充填されるだけで
なく、基板に隣接するＰＷボードの頂面上及び基板の回
りにも適用される。このカプセル状封止材はシリコンゲ
ルと球形頂部とに対する単一の置換部材として作用する
ものである。カプセル状封止材によるカバーとしての被
覆範囲は必要に応じて変えることができる。
【００４３】図３、図４、図５、図６及び図７に示した
密閉構造の変形例は、剛性の印刷回路（ＰＷ）ボードに
よく適合する。しかし、或る場合には、ＰＷボードが剛
性ではあるが非常に薄いため、チップ（ダイ）がＰＷボ
ードの開口内に位置したときにＰＷボードの面よりも下
方に突出してしまい、シリコンゲルがチップを十分に保
護できないことになる。
【００４４】この問題を克服するために、金属又はプラ
スチック製のカップ状カバー２７をパッケージのチップ
側に図８に示すように設置する。カップ状カバーの端部
２８が薄いＰＷボード２９に接触して配置され、ＭＣＭ
タイルとＰＷボードとの間の相互接続区域に並置され
て、相互接続区域に剛性を付加する。カップ状カバー２
７とシリコン基板１５とによって囲まれた空間には、シ
リコンゲルが充填される。シリコン基板を環境から更に
保護するために、オプションとして、球形頂部３２がシ
リコン基板上に設けられる。
【００４５】代案として、図５に示したポリマーフィル
ム２４に類似の金属被覆を施したポリマーフィルム（図
示しない）を球形頂部の代わりに用いてもよい。更に、
シリコンゲル３１の代わりに図７のカプセル状封止材２
６を用いて図７に示した仕方でＭＣＭタイルの回りに設
置してもよい。
【００４６】図９に、ＰＷボード３０が薄いだけでなく
可撓性を有する場合のパッケージ変形例を示す。ＰＷボ
ード上の回路ははんだ相互接続を介してシリコン基板１
５に相互接続される一方、チップは開口２０を通してＰ
Ｗボードから突出する。チップを発生の有り得る損害か
ら保護するために、金属又はプラスチック製のカップ状
カバー４０を設け、その周辺縁部４１をＰＷボードの平
面部に接着接続してＰＷボードの平面部を局部的に支持
する。
【００４７】カップ状カバーによる保護領域内にＭＣＭ
タイルをよりよく収容するために、開口２０を定義する
ＰＷボードの部分３３をカップ状カバー内へ押し下げら
れた形状とし、これによってＭＣＭタイルとＰＷボード
の部分とがカップ状カバーによって形成された空洞部内
に納まるように構成する。ＭＣＭタイルとＰＷボードと
は、更にシリコンゲル３１内に内蔵される。マザーボー
ド（図示しない）への相互接続に備えて、オプションと
して、はんだバンプ３４がＰＷボード３０に設けられ
る。
【００４８】図１０に、下部レベル部３７と上部レベル
部３８との２個のレベル部からなるＰＷボード３６から
なるＭＣＭパッケージ３５を略図で示す。ＰＷボードに
は段階的開口３９を設ける。段階的開口３９のサイズ
は、ＭＣＭタイルのシリコン基板がＰＷボードに電気的
に相互接続される場合にシリコン基板の端部が、ＰＷボ
ードの下部レベル部３７内の開口に隣接するＰＷボード
領域の上に重なる一方、シリコン基板上のチップが、下
方に向き、開口の壁部に接触せずに下部レベル部内の開
口に納まるようなサイズである。
【００４９】ＭＣＭタイル１１の位置関係は、ＭＣＭタ
イルのシリコン基板１５の上面が上方を向く一方、チッ
プ１６及び１７が下部レベル部の開口内において下方を
向き、しかもチップがＰＷボードの下部レベル部の底面
から開口の内方へ後退した位置にあるような位置関係で
ある。
【００５０】シリコン基板上のボンドフィンガー４２
が、はんだリフロー相互接続部２１によってＰＷボード
上の接点４３に電気的に接続される。ＭＣＭタイルが、
カプセル状封止材のシリコンゲルによってカプセル状封
止され、チップとシリコン基板との間及びシリコン基板
上のボンドフィンガーとＰＷボード上の接点との間の相
互接続部が保護密閉される。
【００５１】本実施例の構成においては、シリコンＭＣ
Ｍタイル基板の端部のみがはんだ相互接続部を介してＰ
Ｗボード上の回路と接触し、チップは開口内にあるの
で、組立体の厚さがＰＷボードの厚さにまで削減され
る。これを図１１及び図１２に例示される従来の技術に
おけるような、ＭＣＭタイルをＰＷボードの頂部にマウ
ントしチップを上方に向けＰＷボードの回路にワイヤボ
ンディングしたことに起因する「ＭＣＭタイル・オン・
ＰＷボード」組立体の厚さに対比すると、本実施例の優
位は明白である。
【００５２】最後に、もしＰＷボードが、マザーボード
にマウントされる中間相互接続又はリードフレ−ムボー
ドである場合（片面可撓性ＰＷボード又は両面剛性ＰＷ
ボードのいずれか）、ＰＷボードは、はんだ印刷可能な
バンプ（凸部）を堅固に付けたはんだパッド（バンプ３
４のような）のＩ／Ｏ配列（アレイ）に合うようにパタ
ーン化される。バンプ付きのはんだパッドは利点がある
が、はんだバンプのないパッドも本発明から除外される
ものではない。
【００５３】１．５２ｍｍ（６０ミル）のＯＭＰＡＣ標
準ＢＧＡピッチを用いることによって、直径０．７１ｍ
ｍ（２８ミル）のはんだパッドの２つのくいちがい列か
らなる周辺アレイを容易に形成することが可能である。
この場合、２５．４ｍｍ×２５．４ｍｍのパッケージに
おけるＩ／Ｏパッドの総数は１０８となる。（配線経路
選択を容易にするために、安価な片面ＰＷボードにおい
てもくいちがい列方式を用いる）
【００５４】これによって、ＭＣＭパッケージ又は次の
レベル部の相互接続のために必要となるマザーボード上
の区域のいずれの形状又はサイズを変更することなし
に、（１）１０８もの多くのＩ／Ｏ接続点と（２）タイ
ルの開口部に必要な余地空間が得られる。同時に、印刷
はんだＢＧＡバンプ及び表面マウントリフローはんだの
マザーボードへの堅固な取付が、なお可能である。バン
プ３４については図９のＰＷボード上にのみ示したが、
これらのバンプは図１及び図３から図８までのどの変形
例のＰＷボード上に設けてもよい。
【００５５】以上の説明は、本発明の一実施例に関する
もので、この技術分野の当業者であれば、本発明の種々
の変形例を考え得るが、それらはいずれも本発明の技術
的範囲に包含される。
【００５６】
【発明の効果】以上述べたごとく、本発明によれば、Ｍ
ＣＭパッケージの実装において、内部素子の相互接続
に、コストと時間のかかるワイヤボンド相互接続の使用
を除いた構成としたので、従来の技術に比して、パッケ
ージ実装のコスト及び時間を大幅に節減できる。又、Ｍ
ＣＭタイルとＰＷボードとの構造を改善したのでパッケ
ージの厚さを従来のマルチチップモジュール（ＭＣＭ）
実装にくらべて減少させることができる。したがって、
パッケージ実装の効率が改善される。
【図面の簡単な説明】
【図１】半導体デバイスであって、同デバイスが、ワイ
ヤボンディングによる相互接続なしにＰＷボード上にマ
ウントされたＭＣＭタイルからなる場合の概略断面図で
ある。
【図２】ＭＣＭタイルのシリコン基板上の接点とＰＷボ
ード上の接触パッドとの間の電導性はんだ接続について
説明する略図である。
【図３】図１に示す半導体デバイスにおいて、ＰＷボー
ド内の空洞部が、ＭＣＭタイルのチップを包み込む順応
性カプセル状封止材を充填される場合の概略断面図であ
る。
【図４】図１に示す半導体デバイスにおいて、ＰＷボー
ド内の空洞部が、ＭＣＭタイルのチップを包み込む順応
性カプセル状封止材を充填され、球形頂部が、ＭＣＭタ
イルの基板の外部表面を密閉する場合の概略断面図であ
る。（球形頂部は、カプセル状封止部材で電気的に絶縁
性を有し、液状で賦与され、その位置でキュアリングさ
れる）
【図５】図１に示す半導体デバイスにおいて、ＰＷボー
ド内の空洞部が、ＭＣＭタイルのチップを包み込む順応
性カプセル状封止材を充填され、金属箔被覆されたポリ
マーが、ＭＣＭタイルの基板の回りに位置する場合の概
略断面図である。
【図６】図１に示す半導体デバイスにおいて、カップ状
カバーが、ＭＣＭタイルの基板の上方に配置され、カバ
ーとＰＷボードとの内側の空洞部が、順応性カプセル状
封止材を充填される場合の概略断面図である。
【図７】図１に示す半導体デバイスにおいて、ＰＷボー
ド内の空洞部が、ＭＣＭタイルのチップを包み込む順応
性カプセル状封止材を充填され、この封止材が又、ＭＣ
Ｍタイルの基板の外部表面を少なくとも部分的にカプセ
ル状封止する場合の概略断面図である。
【図８】図１に示す半導体デバイスにおいて、ＰＷボー
ドが、薄い剛性ボードであり、カップ状カバーが、ＭＣ
Ｍタイルのチップ側の上にあり、ＭＣＭタイル基板とＰ
Ｗボードとカバーとの間に形成される空洞部が、順応性
カプセル状封止材を充填され、球形頂部が、基板を付加
的に保護する場合の概略断面図である。
【図９】図１に示す半導体デバイスにおいて、ＰＷボー
ドが、薄い柔軟性ボードであり、ＭＣＭタイルがＰＷボ
ードの主平面から相対的にずれて位置するように、ＰＷ
ボードの主平面に対して相対的に押し下げられた位置に
あるＰＷボード部分にＭＣＭタイルが接続され、カップ
状カバーが、開口を通して突出するＭＣＭタイルのチッ
プを保護するように、又ＰＷボードの平面部分を支持す
るように、ＰＷボードの押し下げられた側の上に位置
し、ＭＣＭタイルの全体が、順応性カプセル状封止材内
に密閉される場合の概略断面図である。
【図１０】半導体デバイスであって、同デバイスが、段
階的貫通開口を有する２個のレベルのＰＷボードからな
る場合の概略断面図である。同デバイスにおいては、Ｍ
ＣＭタイルが、開口の段階的壁部によって形成される空
洞部内にマウントされ、ＭＣＭタイルが、はんだリフロ
ー又は電導性接着剤による相互接続を介してＰＷボード
の下部レベルに電気的に接続され、空洞部が、ＭＣＭタ
イルを包み込む順応性カプセル状封止材を充填される。
【図１１】半導体ダイ（チップ）とＰＷボードとの間に
ワイヤボンディングによる相互接続を有する、従来技術
によるＯＭＰＡＣデバイスの概略断面図である。
【図１２】ＭＣＭタイルをＰＷボードにワイヤボンディ
ングによって相互接続した、従来技術による別のデバイ
スの概略断面図である。
【符号の説明】
１０ ＭＣＭパッケージとしてのデバイス １１ ＭＣＭタイル １２ ＰＷボード １３ 印刷回路 １４ ポリマーマスク １５ シリコン基板 １６、１７ チップ（ダイ） １８ はんだ １９ 周辺金属被覆 ２０ 開口 ２１ リフローはんだ相互接続部 ２２ ポリマー ２３ 「はんだ濡れ性」金属被覆 ２４ 金属被覆を施したポリマーフィルム ２５ カップ状カバー ２６ カプセル状封止材（エポキシ樹脂） ２７ カップ状カバー ２８ カップ状カバーの端部 ２９ 薄いＰＷボード ３０ 薄くて可撓性を有するＰＷボード ３１ カプセル状封止材（シリカゲル） ３２ 球形頂部 ３３ 開口２０を定義するＰＷボードの部分 ３４ はんだバンプ ３６ ２個のレベル部からなるＰＷボード ３７ 下部レベル部 ３８ 上部レベル部 ３９ 段階的開口 ４０ カップ状カバー ４１ 周辺縁部 ４２ ボンドフィンガー ４３ 接点 １１０、１２０ オーバモールドプラスチックパッド・
アレイ・キャリヤ（ＯＭＰＡＣ）のボールグリッドアレ
イ（ＢＧＡ）パッケージの代表的な例（デバイス） １１１ ＩＣユニット １１２、１２５ 印刷配線ボード（ＰＷボード） １１３、１２６ ワイヤボンドフィンガー １１４ ポリマコーティング １１５、１２８ 貫通孔 １１６、１２９ 接触パッド １１７、１３０ ワイヤ １１８ 成形コンパウンド １１９、１３３ はんだバンプ １２１ マルチチップモジュール（ＭＣＭ）タイル １２２、１２３ チップ １２４ シリコン相互接続基板 １２７ はんだマスク １３１ 保護シェル １３２ カプセル状封止材
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トーマス ディクソン デュダラー アメリカ合衆国，07928 ニュージャージ ー，チャタム，スクール アヴェニュー 30 (72)発明者 ビュング ジョーン ハン アメリカ合衆国，07076 ニュージャージ ー，スコッチ プレインズ，カントリー クラブ レイン 76 (72)発明者 アラン マイケル リオンズ アメリカ合衆国，07974 ニュージャージ ー，ニュー プロヴィデンス，モアハウス プレイス 28 (72)発明者 キング リエン タイ アメリカ合衆国，07922 ニュージャージ ー，バークレイ ハイツ，ハイランド サ ークル 95

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 マルチチップモジュールパッケージであ
    って、 マルチチップモジュールタイルと印刷配線ボードとから
    なり、 前記マルチチップモジュールタイルが、基板と該基板に
    物理的及び電気的に接続された少なくとも１個のシリコ
    ンチップとからなり、 前記印刷配線ボードが、前記印刷配線ボードを貫通する
    開口と、該開口の周辺に位置する接触フィンガーとを有
    し、 前記マルチチップモジュールタイルの前記基板が、前記
    印刷配線ボード内の前記開口よりも大きく、 前記マルチチップモジュールタイルの前記印刷配線ボー
    ドに対する位置関係が、前記基板の端部が前記印刷配線
    ボードの、前記開口に隣接する縁部に重なる一方、前記
    少なくとも１個のシリコンチップが前記開口内に位置す
    るような位置関係であり、 前記基板が、前記印刷配線ボード上の接続フィンガーに
    物理的及び電気的に相互接続された周辺金属被覆部を有
    する、 ようにしたことを特徴とするマルチチップモジュールパ
    ッケージ。
  2. 【請求項２】 前記パッケージにおいて、 前記基板と前記開口の壁部とによって形成される空洞部
    が、高度に順応可能なカプセル状封止材を充填され、該
    カプセル状封止材が前記基板と前記少なくとも１個のシ
    リコンチップとの間の相互接続部及び前記基板と前記印
    刷配線ボードとの間の相互接続部を保護的に密閉する、
    ようにしたことを特徴とする請求項１のパッケージ。
  3. 【請求項３】 前記パッケージにおいて、 前記基板の、外方に面する表面が、球形頂部によって保
    護されるようにしたことを特徴とする請求項２のパッケ
    ージ。
  4. 【請求項４】 前記パッケージにおいて、 前記基板の、外方に面する表面が、前記基板の回りに且
    つ前記印刷配線ボードの前記基板に隣接する区域に位置
    する金属被覆されたポリマーフィルムによって保護され
    るようにしたことを特徴とする請求項２のパッケージ。
  5. 【請求項５】 前記パッケージにおいて、 前記基板の、外方に面する表面が、前記基板の回りに位
    置し且つ前記印刷配線ボードに隣接する区域へ固定され
    たカップ状カバーによって保護され、前記カプセル状封
    止材が前記基板と前記カップ状カバーとの間の空間に充
    填される、ようにしたことを特徴とする請求項２のパッ
    ケージ。
  6. 【請求項６】 前記パッケージにおいて、 前記基板と前記開口の壁部とによって形成される空洞部
    が、高度に順応可能なカプセル状封止材を充填され、該
    カプセル状封止材が前記基板と前記少なくとも１個のシ
    リコンチップとの間の相互接続部及び前記基板と前記印
    刷配線ボードとの間の相互接続部を保護的に密閉し、該
    カプセル状封止材が又前記基板の外部表面を少なくとも
    部分的にカプセル状封止して球形頂部として作用する、
    ようにしたことを特徴とする請求項１のパッケージ。
  7. 【請求項７】 前記パッケージにおいて、 前記印刷配線ボードが薄い剛的な形状を有し、カップ状
    カバーが前記マルチチップモジュールタイルのチップ側
    の回りに位置し、該カップ状カバーの端部フランジが前
    記基板と前記印刷配線ボードとの相互接続区域において
    前記印刷配線ボードに重なり且つ該相互接続区域におい
    て前記印刷配線ボードを支持する、ようにしたことを特
    徴とする請求項１のパッケージ。
  8. 【請求項８】 前記パッケージにおいて、 前記基板の外方に面する表面が、球形頂部によって密閉
    されるようにしたことを特徴とする請求項７のパッケー
    ジ。
  9. 【請求項９】 前記パッケージにおいて、 前記基板の、外方に面する表面が、前記印刷配線ボード
    の前記基板に隣接する区域に重なる金属化されたポリマ
    ーフィルムによって密閉されるようにしたことを特徴と
    する請求項７のパッケージ。
  10. 【請求項１０】 前記パッケージにおいて、 前記印刷配線ボードが柔軟な形状を有し、カップ状カバ
    ーが前記マルチチップモジュールタイルのチップ側の回
    りに位置し、前記印刷配線部の前記開口に近い部分が、
    該カップ状カバーによって形成される空洞部内へ押し込
    まれ、該カップ状カバーの端部フランジが前記印刷配線
    ボードの該押し込まれた部分に近い区域を支持する、よ
    うにしたことを特徴とする請求項１のパッケージ。
  11. 【請求項１１】 前記パッケージにおいて、 前記印刷配線ボードが、多数のレベルを有する印刷配線
    ボードであり、前記開口が段階的貫通開口であり、 前記印刷配線ボードの上部レベルを貫通する開口の前記
    基板に対する寸法関係が、前記基板の端部が前記印刷配
    線ボードの下部レベルの縁部に重なる一方、前記少なく
    とも１個のチップが該下部レベルにおける前記開口内に
    位置する、ように前記印刷配線ボードの上部レベルを貫
    通する開口が前記基板より大きく且つ前記印刷配線ボー
    ドの該下部レベルを貫通する開口が前記基板より小さい
    ような寸法関係である、ようにしたことを特徴とする請
    求項１のパッケージ。
  12. 【請求項１２】 前記パッケージにおいて、 前記基板がシリコンからなるようにしたことを特徴とす
    る請求項１のパッケージ。
  13. 【請求項１３】 前記パッケージにおいて、 前記少なくとも１個のシリコンチップが、前記基板上に
    装着されたフリップチップであるようにしたことを特徴
    とする請求項１のパッケージ。
  14. 【請求項１４】 前記パッケージにおいて、 前記少なくとも１個のシリコンチップが、はんだリフロ
    ー技術によって前記基板上に装着されたフリップチップ
    であるようにしたことを特徴とする請求項１のパッケー
    ジ。
  15. 【請求項１５】 前記パッケージにおいて、 前記基板上の周辺金属被覆部が、はんだリフロー技術と
    電導性接着剤技術とからなる技術グループから選択され
    た相互接続技術によって前記印刷配線ボードに相互接続
    されるようにしたことを特徴とする請求項１のパッケー
    ジ。
JP03610496A 1995-02-24 1996-02-23 マルチチップモジュールパッケージ Expired - Lifetime JP3209320B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/393,628 US5608262A (en) 1995-02-24 1995-02-24 Packaging multi-chip modules without wire-bond interconnection
US393628 1995-02-24

Publications (2)

Publication Number Publication Date
JPH08250653A true JPH08250653A (ja) 1996-09-27
JP3209320B2 JP3209320B2 (ja) 2001-09-17

Family

ID=23555559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03610496A Expired - Lifetime JP3209320B2 (ja) 1995-02-24 1996-02-23 マルチチップモジュールパッケージ

Country Status (8)

Country Link
US (1) US5608262A (ja)
EP (1) EP0729180B1 (ja)
JP (1) JP3209320B2 (ja)
KR (1) KR100380950B1 (ja)
CA (1) CA2166926C (ja)
DE (1) DE69627565T2 (ja)
SG (1) SG38976A1 (ja)
TW (1) TW376574B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261311A (ja) * 2005-03-16 2006-09-28 Sony Corp 半導体装置及びその製造方法
US8748229B2 (en) 2008-06-11 2014-06-10 Fujitsu Semiconductor Limited Manufacturing method including deformation of supporting board to accommodate semiconductor device
CN104425465A (zh) * 2013-08-28 2015-03-18 三星电机株式会社 电子组件模块和制造该电子组件模块的方法
CN112447674A (zh) * 2019-08-30 2021-03-05 意法半导体有限公司 带有电互连桥的封装体
JP2023549685A (ja) * 2020-11-10 2023-11-29 クアルコム，インコーポレイテッド 基板と高密度相互接続集積デバイスとを含むパッケージ
US12469811B2 (en) 2021-03-26 2025-11-11 Qualcomm Incorporated Package comprising wire bonds coupled to integrated devices

Families Citing this family (203)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2728392A1 (fr) * 1994-12-16 1996-06-21 Bull Sa Procede et support de connexion d'un circuit integre a un autre support par l'intermediaire de boules
JP3014029B2 (ja) * 1995-06-16 2000-02-28 日本電気株式会社 半導体素子の実装方法
JPH0964244A (ja) * 1995-08-17 1997-03-07 Hitachi Ltd 半導体装置およびその製造方法
JP3332308B2 (ja) * 1995-11-07 2002-10-07 新光電気工業株式会社 半導体装置及びその製造方法
JP3527350B2 (ja) * 1996-02-01 2004-05-17 株式会社ルネサステクノロジ 半導体装置
US6682954B1 (en) 1996-05-29 2004-01-27 Micron Technology, Inc. Method for employing piggyback multiple die #3
JPH1032221A (ja) * 1996-07-12 1998-02-03 Nec Corp プリント配線基板
US6075711A (en) * 1996-10-21 2000-06-13 Alpine Microsystems, Inc. System and method for routing connections of integrated circuits
US5815372A (en) * 1997-03-25 1998-09-29 Intel Corporation Packaging multiple dies on a ball grid array substrate
US5889654A (en) * 1997-04-09 1999-03-30 International Business Machines Corporation Advanced chip packaging structure for memory card applications
US5869889A (en) * 1997-04-21 1999-02-09 Lsi Logic Corporation Thin power tape ball grid array package
AU7592198A (en) * 1997-05-23 1998-12-11 Alpine Microsystems, Inc. A system and method for packaging integrated circuits
US6208018B1 (en) * 1997-05-29 2001-03-27 Micron Technology, Inc. Piggyback multiple dice assembly
US5790384A (en) * 1997-06-26 1998-08-04 International Business Machines Corporation Bare die multiple dies for direct attach
US5869894A (en) * 1997-07-18 1999-02-09 Lucent Technologies Inc. RF IC package
US5963429A (en) * 1997-08-20 1999-10-05 Sulzer Intermedics Inc. Printed circuit substrate with cavities for encapsulating integrated circuits
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors
CA2218307C (en) * 1997-10-10 2006-01-03 Gennum Corporation Three dimensional packaging configuration for multi-chip module assembly
US6441487B2 (en) 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
US6117382A (en) 1998-02-05 2000-09-12 Micron Technology, Inc. Method for encasing array packages
US6369444B1 (en) * 1998-05-19 2002-04-09 Agere Systems Guardian Corp. Packaging silicon on silicon multichip modules
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
US6084308A (en) * 1998-06-30 2000-07-04 National Semiconductor Corporation Chip-on-chip integrated circuit package and method for making the same
WO2000004595A2 (en) * 1998-07-20 2000-01-27 Intel Corporation Land-side mounting of components to an integrated circuit package
US6154370A (en) * 1998-07-21 2000-11-28 Lucent Technologies Inc. Recessed flip-chip package
US6175158B1 (en) * 1998-09-08 2001-01-16 Lucent Technologies Inc. Interposer for recessed flip-chip package
US6160715A (en) * 1998-09-08 2000-12-12 Lucent Technologies Inc. Translator for recessed flip-chip package
US6154371A (en) * 1998-09-30 2000-11-28 Cisco Technology, Inc. Printed circuit board assembly and method
US6329713B1 (en) * 1998-10-21 2001-12-11 International Business Machines Corporation Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate
US6184465B1 (en) * 1998-11-12 2001-02-06 Micron Technology, Inc. Semiconductor package
US8178435B2 (en) 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US7531417B2 (en) * 1998-12-21 2009-05-12 Megica Corporation High performance system-on-chip passive device using post passivation process
US8421158B2 (en) * 1998-12-21 2013-04-16 Megica Corporation Chip structure with a passive device and method for forming the same
US6869870B2 (en) * 1998-12-21 2005-03-22 Megic Corporation High performance system-on-chip discrete components using post passivation process
JP2000223657A (ja) * 1999-02-03 2000-08-11 Rohm Co Ltd 半導体装置およびそれに用いる半導体チップ
JP2000252414A (ja) * 1999-03-04 2000-09-14 Mitsubishi Electric Corp 半導体装置
US6268660B1 (en) * 1999-03-05 2001-07-31 International Business Machines Corporation Silicon packaging with through wafer interconnects
US6215193B1 (en) * 1999-04-21 2001-04-10 Advanced Semiconductor Engineering, Inc. Multichip modules and manufacturing method therefor
US6498708B2 (en) * 1999-05-27 2002-12-24 Emerson Electric Co. Method and apparatus for mounting printed circuit board components
KR100393095B1 (ko) * 1999-06-12 2003-07-31 앰코 테크놀로지 코리아 주식회사 반도체패키지와 그 제조방법
US6049275A (en) * 1999-06-15 2000-04-11 Hou; Chien Tzu Security mechanism for an IC packing box
WO2000079592A1 (fr) * 1999-06-17 2000-12-28 Hitachi, Ltd. Composant a semiconducteur et dispositif electronique
US6232667B1 (en) 1999-06-29 2001-05-15 International Business Machines Corporation Technique for underfilling stacked chips on a cavity MLC module
US6297551B1 (en) * 1999-09-22 2001-10-02 Agere Systems Guardian Corp. Integrated circuit packages with improved EMI characteristics
US6559531B1 (en) 1999-10-14 2003-05-06 Sun Microsystems, Inc. Face to face chips
US6483101B1 (en) 1999-12-08 2002-11-19 Amkor Technology, Inc. Molded image sensor package having lens holder
US6369448B1 (en) * 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
US6414396B1 (en) * 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
JP3996315B2 (ja) * 2000-02-21 2007-10-24 松下電器産業株式会社 半導体装置およびその製造方法
JP3417380B2 (ja) 2000-04-05 2003-06-16 株式会社村田製作所 非可逆回路素子および通信装置
US6765275B1 (en) 2000-05-09 2004-07-20 National Semiconductor Corporation Two-layer electrical substrate for optical devices
US6916121B2 (en) 2001-08-03 2005-07-12 National Semiconductor Corporation Optical sub-assembly for optoelectronic modules
US6767140B2 (en) * 2000-05-09 2004-07-27 National Semiconductor Corporation Ceramic optical sub-assembly for opto-electronic module utilizing LTCC (low-temperature co-fired ceramic) technology
US6642613B1 (en) * 2000-05-09 2003-11-04 National Semiconductor Corporation Techniques for joining an opto-electronic module to a semiconductor package
US6624507B1 (en) 2000-05-09 2003-09-23 National Semiconductor Corporation Miniature semiconductor package for opto-electronic devices
US6707140B1 (en) 2000-05-09 2004-03-16 National Semiconductor Corporation Arrayable, scaleable, and stackable molded package configuration
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6546620B1 (en) 2000-06-29 2003-04-15 Amkor Technology, Inc. Flip chip integrated circuit and passive chip component package fabrication method
US6356453B1 (en) * 2000-06-29 2002-03-12 Amkor Technology, Inc. Electronic package having flip chip integrated circuit and passive chip component
JP3829050B2 (ja) * 2000-08-29 2006-10-04 松下電器産業株式会社 一体型電子部品
TW569403B (en) * 2001-04-12 2004-01-01 Siliconware Precision Industries Co Ltd Multi-chip module and its manufacturing method
JP4497683B2 (ja) * 2000-09-11 2010-07-07 ローム株式会社 集積回路装置
KR100508261B1 (ko) * 2000-10-04 2005-08-18 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
JP4505983B2 (ja) * 2000-12-01 2010-07-21 日本電気株式会社 半導体装置
KR100705248B1 (ko) * 2000-12-04 2007-04-06 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
KR20020058201A (ko) * 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지 및 그 제조 방법
US6888240B2 (en) * 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
US6894399B2 (en) 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US6610560B2 (en) 2001-05-11 2003-08-26 Siliconware Precision Industries Co., Ltd. Chip-on-chip based multi-chip module with molded underfill and method of fabricating the same
US20020167804A1 (en) * 2001-05-14 2002-11-14 Intel Corporation Polymeric encapsulation material with fibrous filler for use in microelectronic circuit packaging
US7071024B2 (en) * 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
US6730536B1 (en) 2001-06-28 2004-05-04 Amkor Technology, Inc. Pre-drilled image sensor package fabrication method
US6548759B1 (en) 2001-06-28 2003-04-15 Amkor Technology, Inc. Pre-drilled image sensor package
US6486545B1 (en) * 2001-07-26 2002-11-26 Amkor Technology, Inc. Pre-drilled ball grid array package
US7023705B2 (en) 2001-08-03 2006-04-04 National Semiconductor Corporation Ceramic optical sub-assembly for optoelectronic modules
US7269027B2 (en) * 2001-08-03 2007-09-11 National Semiconductor Corporation Ceramic optical sub-assembly for optoelectronic modules
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
DE10142655A1 (de) * 2001-08-31 2003-04-03 Epcos Ag Bauelementanordnung
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US7183658B2 (en) 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
US20030057544A1 (en) * 2001-09-13 2003-03-27 Nathan Richard J. Integrated assembly protocol
US6613606B1 (en) * 2001-09-17 2003-09-02 Magic Corporation Structure of high performance combo chip and processing method
US6847105B2 (en) 2001-09-21 2005-01-25 Micron Technology, Inc. Bumping technology in stacked die configurations
US6973225B2 (en) * 2001-09-24 2005-12-06 National Semiconductor Corporation Techniques for attaching rotated photonic devices to an optical sub-assembly in an optoelectronic package
US20030059976A1 (en) * 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
US6942018B2 (en) * 2001-09-28 2005-09-13 The Board Of Trustees Of The Leland Stanford Junior University Electroosmotic microchannel cooling system
US7134486B2 (en) * 2001-09-28 2006-11-14 The Board Of Trustees Of The Leeland Stanford Junior University Control of electrolysis gases in electroosmotic pump systems
GB0128351D0 (en) * 2001-11-27 2002-01-16 Koninkl Philips Electronics Nv Multi-chip module semiconductor devices
US6606251B1 (en) 2002-02-07 2003-08-12 Cooligy Inc. Power conditioning module
US20030153119A1 (en) * 2002-02-14 2003-08-14 Nathan Richard J. Integrated circuit package and method for fabrication
US6767765B2 (en) * 2002-03-27 2004-07-27 Intel Corporation Methods and apparatus for disposing a thermal interface material between a heat source and a heat dissipation device
US20030183934A1 (en) * 2002-03-29 2003-10-02 Barrett Joseph C. Method and apparatus for stacking multiple die in a flip chip semiconductor package
US6903458B1 (en) * 2002-06-20 2005-06-07 Richard J. Nathan Embedded carrier for an integrated circuit chip
JP4601892B2 (ja) * 2002-07-04 2010-12-22 ラムバス・インコーポレーテッド 半導体装置および半導体チップのバンプ製造方法
US6885107B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabrication
US6879040B2 (en) * 2002-09-18 2005-04-12 Agilent Technologies, Inc. Surface mountable electronic device
US7400036B2 (en) * 2002-12-16 2008-07-15 Avago Technologies General Ip Pte Ltd Semiconductor chip package with a package substrate and a lid cover
US6833628B2 (en) * 2002-12-17 2004-12-21 Delphi Technologies, Inc. Mutli-chip module
JP4110992B2 (ja) * 2003-02-07 2008-07-02 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
US20040217471A1 (en) * 2003-02-27 2004-11-04 Tessera, Inc. Component and assemblies with ends offset downwardly
US8368150B2 (en) * 2003-03-17 2013-02-05 Megica Corporation High performance IC chip having discrete decoupling capacitors attached to its IC surface
TWI230447B (en) * 2003-04-25 2005-04-01 Advanced Semiconductor Eng Multi-chips package
TWI236763B (en) * 2003-05-27 2005-07-21 Megic Corp High performance system-on-chip inductor using post passivation process
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
WO2005004195A2 (en) 2003-07-03 2005-01-13 Shellcase Ltd. Method and apparatus for packaging integrated circuit devices
US6873040B2 (en) * 2003-07-08 2005-03-29 Texas Instruments Incorporated Semiconductor packages for enhanced number of terminals, speed and power performance
US7156562B2 (en) * 2003-07-15 2007-01-02 National Semiconductor Corporation Opto-electronic module form factor having adjustable optical plane height
US6985668B2 (en) * 2003-07-15 2006-01-10 National Semiconductor Corporation Multi-purpose optical light pipe
JP2007503721A (ja) * 2003-08-26 2007-02-22 アドバンスド インターコネクト テクノロジーズ リミテッド リバーシブル・リードレス・パッケージとその製造および使用方法
US7298030B2 (en) * 2003-09-26 2007-11-20 Tessera, Inc. Structure and method of making sealed capped chips
US20050067681A1 (en) * 2003-09-26 2005-03-31 Tessera, Inc. Package having integral lens and wafer-scale fabrication method therefor
US20050093175A1 (en) * 2003-11-03 2005-05-05 Martin Reiss Arrangement for improving the reliability of semiconductor modules
US20050139984A1 (en) * 2003-12-19 2005-06-30 Tessera, Inc. Package element and packaged chip having severable electrically conductive ties
US7521785B2 (en) * 2003-12-23 2009-04-21 Tessera, Inc. Packaged systems with MRAM
TWI233170B (en) * 2004-02-05 2005-05-21 United Microelectronics Corp Ultra-thin wafer level stack packaging method and structure using thereof
EP1720794A2 (en) * 2004-03-01 2006-11-15 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
US8008775B2 (en) 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US7355282B2 (en) * 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
JP4146826B2 (ja) * 2004-09-14 2008-09-10 カシオマイクロニクス株式会社 配線基板及び半導体装置
TWI393228B (zh) * 2004-12-14 2013-04-11 飛思卡爾半導體公司 覆晶及焊線封裝半導體
US8143095B2 (en) * 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US8384189B2 (en) * 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
GB2441726B (en) * 2005-06-24 2010-08-11 Metaram Inc An integrated memory core and memory interface circuit
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US8041881B2 (en) * 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US7386656B2 (en) 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US8169233B2 (en) 2009-06-09 2012-05-01 Google Inc. Programming of DIMM termination resistance values
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US7609567B2 (en) * 2005-06-24 2009-10-27 Metaram, Inc. System and method for simulating an aspect of a memory circuit
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US8619452B2 (en) * 2005-09-02 2013-12-31 Google Inc. Methods and apparatus of stacking DRAMs
US20080028136A1 (en) * 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
CN1901161B (zh) * 2005-07-22 2010-10-27 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
CN100561725C (zh) * 2005-11-25 2009-11-18 全懋精密科技股份有限公司 半导体芯片的直接电性连接倒装芯片封装结构
US7943431B2 (en) * 2005-12-02 2011-05-17 Unisem (Mauritius) Holdings Limited Leadless semiconductor package and method of manufacture
US7402442B2 (en) * 2005-12-21 2008-07-22 International Business Machines Corporation Physically highly secure multi-chip assembly
US7304382B2 (en) * 2006-01-11 2007-12-04 Staktek Group L.P. Managed memory component
US7936062B2 (en) * 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
US20080002460A1 (en) * 2006-03-01 2008-01-03 Tessera, Inc. Structure and method of making lidded chips
US7663232B2 (en) * 2006-03-07 2010-02-16 Micron Technology, Inc. Elongated fasteners for securing together electronic components and substrates, semiconductor device assemblies including such fasteners, and accompanying systems
US7304859B2 (en) * 2006-03-30 2007-12-04 Stats Chippac Ltd. Chip carrier and fabrication method
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
JP2008042077A (ja) * 2006-08-09 2008-02-21 Renesas Technology Corp 半導体装置及びその製造方法
US20080123318A1 (en) * 2006-11-08 2008-05-29 Atmel Corporation Multi-component electronic package with planarized embedded-components substrate
CN101211882B (zh) * 2006-12-31 2010-12-08 北京华旗资讯数码科技有限公司 印刷电路板与元件模块的封装结构及封装方法
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US7863189B2 (en) * 2007-01-05 2011-01-04 International Business Machines Corporation Methods for fabricating silicon carriers with conductive through-vias with low stress and low defect density
US7965520B2 (en) 2007-01-22 2011-06-21 Sony Ericsson Mobile Communications Ab Electronic device with flip module having low height
DE102007006462A1 (de) * 2007-02-05 2008-08-14 Siemens Ag Elektronische Schaltungsanordnung mit einer ersten und zweiten Leiterplatte
US9466545B1 (en) * 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US20080284037A1 (en) 2007-05-15 2008-11-20 Andry Paul S Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers
US8209479B2 (en) 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
US7915724B2 (en) * 2007-09-28 2011-03-29 Stats Chippac Ltd. Integrated circuit packaging system with base structure device
US8258614B2 (en) * 2007-11-12 2012-09-04 Stats Chippac Ltd. Integrated circuit package system with package integration
US8836115B1 (en) 2008-07-31 2014-09-16 Amkor Technology, Inc. Stacked inverted flip chip package and fabrication method
US8076587B2 (en) * 2008-09-26 2011-12-13 Siemens Energy, Inc. Printed circuit board for harsh environments
US20100244276A1 (en) * 2009-03-25 2010-09-30 Lsi Corporation Three-dimensional electronics package
US8804368B2 (en) * 2009-04-30 2014-08-12 Sony Corporation Downward-facing optical component module
US8227904B2 (en) 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
CN102130098B (zh) 2010-01-20 2015-11-25 飞思卡尔半导体公司 双管芯半导体封装
US8278756B2 (en) * 2010-02-24 2012-10-02 Inpaq Technology Co., Ltd. Single chip semiconductor coating structure and manufacturing method thereof
US8590387B2 (en) * 2011-03-31 2013-11-26 DePuy Synthes Products, LLC Absolute capacitive micro pressure sensor
TWI435667B (zh) * 2012-04-13 2014-04-21 廣達電腦股份有限公司 印刷電路板組件
KR101387208B1 (ko) * 2012-06-04 2014-04-29 삼성전기주식회사 임베디드 기판 제조방법 및 임베디드 기판
EP2811427A1 (fr) * 2013-06-07 2014-12-10 Gemalto SA Procédé de fabrication d'un dispositif électronique anti-fissuration
US20150255411A1 (en) * 2014-03-05 2015-09-10 Omkar G. Karhade Die-to-die bonding and associated package configurations
US10141201B2 (en) 2014-06-13 2018-11-27 Taiwan Semiconductor Manufacturing Company Integrated circuit packages and methods of forming same
US20150380392A1 (en) * 2014-06-27 2015-12-31 Apple Inc. Package with memory die and logic die interconnected in a face-to-face configuration
CN106960799B (zh) * 2016-01-12 2022-11-22 恩智浦美国有限公司 集成电路装置及其三维扇出结构和制造方法
EP3582259B1 (en) * 2018-06-11 2021-11-03 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Stepped component assembly accommodated within a stepped cavity in component carrier
US11862983B1 (en) 2019-03-28 2024-01-02 Roger W. Graham Earth energy systems and devices
JP7268544B2 (ja) * 2019-08-30 2023-05-08 富士通株式会社 電気チップ及び光モジュール
CN110759311A (zh) * 2019-10-29 2020-02-07 太极半导体（苏州）有限公司 一种基于窗口式基板的无引线mems芯片封装结构及其工艺
KR102822947B1 (ko) * 2020-06-29 2025-06-20 삼성전자주식회사 반도체 패키지, 및 이를 가지는 패키지 온 패키지
GB2613466B (en) * 2020-12-02 2025-07-09 Miwa Kankyo Co Ltd An oxygen-hydrogen mixed gas generator
US12002795B2 (en) 2022-04-13 2024-06-04 Google Llc Pluggable CPU modules with vertical power
US12308543B2 (en) 2022-04-18 2025-05-20 Google Llc Structure for optimal XPU socket compression
CN115444426B (zh) * 2022-11-09 2023-04-28 之江实验室 片上电极集成的无线肌电SoC系统、芯片及采集装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2098398A (en) * 1981-05-13 1982-11-17 Honeywell Ltd Electronic packaging system
FR2535110B1 (fr) * 1982-10-20 1986-07-25 Radiotechnique Compelec Procede d'encapsulation d'un composant semi-conducteur dans un circuit electronique realise sur substrat et application aux circuits integres rapides
US4903120A (en) * 1985-11-22 1990-02-20 Texas Instruments Incorporated Chip carrier with interconnects on lid
US4843188A (en) * 1986-03-25 1989-06-27 Western Digital Corporation Integrated circuit chip mounting and packaging assembly
US5138436A (en) * 1990-11-16 1992-08-11 Ball Corporation Interconnect package having means for waveguide transmission of rf signals
JPH0513659A (ja) * 1991-07-03 1993-01-22 Hitachi Ltd 半導体集積回路装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261311A (ja) * 2005-03-16 2006-09-28 Sony Corp 半導体装置及びその製造方法
US7402901B2 (en) * 2005-03-16 2008-07-22 Sony Corporation Semiconductor device and method of manufacturing semiconductor device
US8748229B2 (en) 2008-06-11 2014-06-10 Fujitsu Semiconductor Limited Manufacturing method including deformation of supporting board to accommodate semiconductor device
CN104425465A (zh) * 2013-08-28 2015-03-18 三星电机株式会社 电子组件模块和制造该电子组件模块的方法
CN112447674A (zh) * 2019-08-30 2021-03-05 意法半导体有限公司 带有电互连桥的封装体
JP2023549685A (ja) * 2020-11-10 2023-11-29 クアルコム，インコーポレイテッド 基板と高密度相互接続集積デバイスとを含むパッケージ
US12469811B2 (en) 2021-03-26 2025-11-11 Qualcomm Incorporated Package comprising wire bonds coupled to integrated devices

Also Published As

Publication number Publication date
SG38976A1 (en) 1997-04-17
CA2166926C (en) 2000-06-27
EP0729180A2 (en) 1996-08-28
CA2166926A1 (en) 1996-08-25
EP0729180B1 (en) 2003-04-23
DE69627565T2 (de) 2004-02-12
KR100380950B1 (en) 2003-07-18
TW376574B (en) 1999-12-11
DE69627565D1 (de) 2003-05-28
JP3209320B2 (ja) 2001-09-17
EP0729180A3 (en) 1998-11-11
US5608262A (en) 1997-03-04

Similar Documents

Publication Publication Date Title
JP3209320B2 (ja) マルチチップモジュールパッケージ
JP3145299B2 (ja) マルチチップモジュールパッケージ
US6531337B1 (en) Method of manufacturing a semiconductor structure having stacked semiconductor devices
US5739588A (en) Semiconductor device
US5831832A (en) Molded plastic ball grid array package
JP2570499B2 (ja) フリップチップ集積回路の背面接地
US5521435A (en) Semiconductor device and a fabrication process thereof
JP2644711B2 (ja) 金属の回路基板を有するチップスケールのパッケージ
US6876553B2 (en) Enhanced die-up ball grid array package with two substrates
US6252298B1 (en) Semiconductor chip package using flexible circuit board with central opening
US7122401B2 (en) Area array type semiconductor package fabrication method
KR100574947B1 (ko) Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조
US5404273A (en) Semiconductor-device package and semiconductor device
US5790378A (en) High density integrated circuit package including interposer
US20050127492A1 (en) Semiconductor packages for enhanced number of terminals, speed and power performance
KR100251868B1 (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
JP3450477B2 (ja) 半導体装置及びその製造方法
US20030048624A1 (en) Low-height multi-component assemblies
KR100533761B1 (ko) 반도체패키지
US6645794B2 (en) Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding
HK1002400A (en) Packaging multi-chip modules without wirebond interconnection
WO1999065076A1 (fr) Dispositif a semiconducteur et procede de fabrication
KR20100078957A (ko) 반도체 모듈
JPH11265959A (ja) パッケージ型半導体装置
KR19980034118A (ko) 반도체 칩 스케일 패키지(csp)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090713

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130713

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term