JPH08250962A - Ｌｃフィルタ - Google Patents
ＬｃフィルタInfo
- Publication number
- JPH08250962A JPH08250962A JP7051471A JP5147195A JPH08250962A JP H08250962 A JPH08250962 A JP H08250962A JP 7051471 A JP7051471 A JP 7051471A JP 5147195 A JP5147195 A JP 5147195A JP H08250962 A JPH08250962 A JP H08250962A
- Authority
- JP
- Japan
- Prior art keywords
- conductor patterns
- substrate
- filter
- spiral
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004020 conductor Substances 0.000 claims abstract description 72
- 239000003990 capacitor Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims description 48
- 229910000859 α-Fe Inorganic materials 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 239000004593 Epoxy Substances 0.000 description 6
- 239000002131 composite material Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Landscapes
- Coils Or Transformers For Communication (AREA)
- Filters And Equalizers (AREA)
Abstract
(57)【要約】
【目的】 渦巻状の導体パターンで作ったインダクタン
スを基板上に複数直列に接続したＬＣフィルタに於い
て，高周波領域に於ける減衰特性を向上させる。 【構成】 基板の両面に形成された一組の渦巻状の導体
パターンと，前記一組の導体パターンを接続するため渦
巻の中心部に設けられたスルーホール部の導体パターン
とで構成されたインダクタンスを複数個直列に接続し，
更に，前記複数個のインダクタンスの接続部又は接続部
と非接続部の双方にコンデンサを接続したＬＣフィルタ
に於いて，隣合って配置され，異なるインダクタンスを
構成する前記渦巻状の導体パターンの間に，グランドパ
ターンを設けたことを特徴とするＬＣフィルタ。
スを基板上に複数直列に接続したＬＣフィルタに於い
て，高周波領域に於ける減衰特性を向上させる。 【構成】 基板の両面に形成された一組の渦巻状の導体
パターンと，前記一組の導体パターンを接続するため渦
巻の中心部に設けられたスルーホール部の導体パターン
とで構成されたインダクタンスを複数個直列に接続し，
更に，前記複数個のインダクタンスの接続部又は接続部
と非接続部の双方にコンデンサを接続したＬＣフィルタ
に於いて，隣合って配置され，異なるインダクタンスを
構成する前記渦巻状の導体パターンの間に，グランドパ
ターンを設けたことを特徴とするＬＣフィルタ。
Description
【０００１】
【産業上の利用分野】本発明は，インダクタンス及びコ
ンデンサで構成されたＬＣフィルタに係り，特に，渦巻
状の導体パターンで作られたインダクタンスを複数直列
に接続したＬＣフィルタに関する。
ンデンサで構成されたＬＣフィルタに係り，特に，渦巻
状の導体パターンで作られたインダクタンスを複数直列
に接続したＬＣフィルタに関する。
【０００２】
【従来の技術】従来より，インダクタンス及びコンデン
サで構成されたＬＣフィルタとしては，基板上にチップ
型のインダクタンス及びコンデンサを実装したものや，
基板上に形成された渦巻状の導体パターンで作られたイ
ンダクタンス部と前記基板上に実装されたコンデンサと
で構成されたもの（特開昭６３−１５６１９号公報）な
ど各種のものが知られている。
サで構成されたＬＣフィルタとしては，基板上にチップ
型のインダクタンス及びコンデンサを実装したものや，
基板上に形成された渦巻状の導体パターンで作られたイ
ンダクタンス部と前記基板上に実装されたコンデンサと
で構成されたもの（特開昭６３−１５６１９号公報）な
ど各種のものが知られている。
【０００３】これらのＬＣフィルタは，使用目的や使用
状態等に応じて選択的に使用されているが，基板上に形
成した渦巻状の導体パターンでインダクタンス部を作っ
たものは，形状やコストの点で優れているので使用され
ることが多くなっている。
状態等に応じて選択的に使用されているが，基板上に形
成した渦巻状の導体パターンでインダクタンス部を作っ
たものは，形状やコストの点で優れているので使用され
ることが多くなっている。
【０００４】
【発明が解決しようとする課題】ところが，上記渦巻状
の導体パターンで作ったインダクタンスを基板上に複数
個直列に接続して設けた場合，異なるインダクタンスを
構成する隣合う導体パターン間の浮遊容量によりＬＣフ
ィルタの高周波領域に於ける減衰特性が悪化する。この
浮遊容量は，渦巻状の導体パターン同士が近づくにつれ
て増加するため，ＬＣフィルタを小型化するために異な
るインダクタンスを構成する導体パターン間の距離を小
さくした場合には特に問題となる。
の導体パターンで作ったインダクタンスを基板上に複数
個直列に接続して設けた場合，異なるインダクタンスを
構成する隣合う導体パターン間の浮遊容量によりＬＣフ
ィルタの高周波領域に於ける減衰特性が悪化する。この
浮遊容量は，渦巻状の導体パターン同士が近づくにつれ
て増加するため，ＬＣフィルタを小型化するために異な
るインダクタンスを構成する導体パターン間の距離を小
さくした場合には特に問題となる。
【０００５】又，渦巻状の導体パターンで作ったインダ
クタンスでは，大きなインダクタンス値を確保すること
が容易でなく，隣合って配置されたインダクタンス間の
磁気的影響も無視できなかった。
クタンスでは，大きなインダクタンス値を確保すること
が容易でなく，隣合って配置されたインダクタンス間の
磁気的影響も無視できなかった。
【０００６】そこで，本発明は，渦巻状の導体パターン
で作ったインダクタンスを基板上に複数直列に接続した
ＬＣフィルタに於いて，大きなインダクタンス値を確保
すると共に，隣合う渦巻状の導体パターン間の浮遊容量
を減少させることにより，高周波領域に於ける減衰特性
を向上させたＬＣフィルタを提供することを目的とす
る。
で作ったインダクタンスを基板上に複数直列に接続した
ＬＣフィルタに於いて，大きなインダクタンス値を確保
すると共に，隣合う渦巻状の導体パターン間の浮遊容量
を減少させることにより，高周波領域に於ける減衰特性
を向上させたＬＣフィルタを提供することを目的とす
る。
【０００７】
【課題を解決するための手段】本発明のＬＣフィルタ
は，基板の両面に形成された一組の渦巻状の導体パター
ンと，前記一組の導体パターンを接続するため渦巻の中
心部に設けられたスルーホール部の導体パターンとで構
成されたインダクタンスを複数個直列に接続し，更に，
前記複数個のインダクタンスの接続部又は接続部と非接
続部の双方にコンデンサを接続したＬＣフィルタに於い
て，隣合って配置され，異なるインダクタンスを構成す
る前記渦巻状の導体パターンの間に，グランドパターン
を設けたことを特徴とするものである。
は，基板の両面に形成された一組の渦巻状の導体パター
ンと，前記一組の導体パターンを接続するため渦巻の中
心部に設けられたスルーホール部の導体パターンとで構
成されたインダクタンスを複数個直列に接続し，更に，
前記複数個のインダクタンスの接続部又は接続部と非接
続部の双方にコンデンサを接続したＬＣフィルタに於い
て，隣合って配置され，異なるインダクタンスを構成す
る前記渦巻状の導体パターンの間に，グランドパターン
を設けたことを特徴とするものである。
【０００８】
【作用】本発明のＬＣフィルタは，基板の両面に形成さ
れた一組の渦巻状の導体パターンと，前記一組の導体パ
ターンを接続するため渦巻の中心部に設けられたスルー
ホール部の導体パターンとで構成されたインダクタンス
を複数個直列に接続し，更に，前記複数個のインダクタ
ンスの接続部又は接続部と非接続部の双方にコンデンサ
を接続したＬＣフィルタに於いて，隣合って配置され，
異なるインダクタンスを構成する前記渦巻状の導体パタ
ーンの間に，グランドパターンを設けたものであるか
ら，隣合う渦巻状の導体パターン間の浮遊容量を減少さ
せ，高周波領域に於ける減衰特性を向上させることがで
きる。
れた一組の渦巻状の導体パターンと，前記一組の導体パ
ターンを接続するため渦巻の中心部に設けられたスルー
ホール部の導体パターンとで構成されたインダクタンス
を複数個直列に接続し，更に，前記複数個のインダクタ
ンスの接続部又は接続部と非接続部の双方にコンデンサ
を接続したＬＣフィルタに於いて，隣合って配置され，
異なるインダクタンスを構成する前記渦巻状の導体パタ
ーンの間に，グランドパターンを設けたものであるか
ら，隣合う渦巻状の導体パターン間の浮遊容量を減少さ
せ，高周波領域に於ける減衰特性を向上させることがで
きる。
【０００９】又、上記作用効果は、隣合う渦巻状の導体
パターン間の距離が１ｍｍ以下である場合には、より有
効となる。
パターン間の距離が１ｍｍ以下である場合には、より有
効となる。
【００１０】
【実施例】本発明は、フェライト基板、複合フェライト
基板、ガラエポ基板、誘電体基板等のあらゆる基板で実
施できるが、本実施例では複合フェライト基板で実施し
た場合とガラエポ基板で実施した場合について説明す
る。
基板、ガラエポ基板、誘電体基板等のあらゆる基板で実
施できるが、本実施例では複合フェライト基板で実施し
た場合とガラエポ基板で実施した場合について説明す
る。
【００１１】（複合フェライト基板で実施した場合）ま
ず、製造工程について説明する。
ず、製造工程について説明する。
【００１２】（１）焼成済みのＭｎーＭｇーＺｎ系フェ
ライトを、平均粒径２〜５０μｍに粉砕したフェライト
粉末の含有率が６５重量％となるように、液晶ポリマー
樹脂と混練し、複合フェライト基板の材料である複合フ
ェライト樹脂を製作する。
ライトを、平均粒径２〜５０μｍに粉砕したフェライト
粉末の含有率が６５重量％となるように、液晶ポリマー
樹脂と混練し、複合フェライト基板の材料である複合フ
ェライト樹脂を製作する。
【００１３】（２）この複合フェライト樹脂を金型でイ
ンジェクト成形し、表裏の導通パターンを設けるための
スルーホールを有する基板（縦２ｍｍ、横４．５ｍｍ、
厚さ１．６ｍｍ）を複数個配列した集合基板を製作す
る。この際、必要に応じて基板を分割するためのＶカッ
ト、基板の位置決め用のガイド穴、表裏の電極を接続す
る部分となる穴等を集合基板に設けてもよい。
ンジェクト成形し、表裏の導通パターンを設けるための
スルーホールを有する基板（縦２ｍｍ、横４．５ｍｍ、
厚さ１．６ｍｍ）を複数個配列した集合基板を製作す
る。この際、必要に応じて基板を分割するためのＶカッ
ト、基板の位置決め用のガイド穴、表裏の電極を接続す
る部分となる穴等を集合基板に設けてもよい。
【００１４】（３）この集合基板のメッキ密着力を向上
させるために表面エッチングを施した後に、無電解銅メ
ッキ、電解銅メッキの順でメッキ処理を行い基板の表面
に導体膜を形成する。
させるために表面エッチングを施した後に、無電解銅メ
ッキ、電解銅メッキの順でメッキ処理を行い基板の表面
に導体膜を形成する。
【００１５】（４）導体膜を形成した集合基板に対して
非露光部がパターンとなる電着レジスト法により図１に
示したような導体膜のパターンを形成する（図１
（ａ），（ｂ）は集合基板に於ける一の単体基板を示
し、（ａ）を基板の表面とした場合、（ｂ）は裏面の透
視図を示す）。即ち、基板の表面については、インダク
タンスを形成する渦巻状の導体パターン２ａ、２ｂ、グ
ランドパターン３、電極６ａ、６ｂ以外の部分を露光
し、裏面については、コイル部を形成する渦巻状の導体
パターン２ａ’、２ｂ’、チップコンデンサ実装用ラン
ド５ａ、５ｂ、電極６ａ’、６ｂ’以外の部分を露光す
る。
非露光部がパターンとなる電着レジスト法により図１に
示したような導体膜のパターンを形成する（図１
（ａ），（ｂ）は集合基板に於ける一の単体基板を示
し、（ａ）を基板の表面とした場合、（ｂ）は裏面の透
視図を示す）。即ち、基板の表面については、インダク
タンスを形成する渦巻状の導体パターン２ａ、２ｂ、グ
ランドパターン３、電極６ａ、６ｂ以外の部分を露光
し、裏面については、コイル部を形成する渦巻状の導体
パターン２ａ’、２ｂ’、チップコンデンサ実装用ラン
ド５ａ、５ｂ、電極６ａ’、６ｂ’以外の部分を露光す
る。
【００１６】ここで、基板の表面に形成された渦巻状の
導体パターン２ａと裏面に形成された渦巻状の導体パタ
ーン２ａ’はスルーホール４ａを介して導通し、基板の
表面の渦巻状の導体パターン２ｂと裏面の渦巻状の導体
パターン２ｂ’はスルーホール４ａを介して導通する。
又、表面の電極６ａと裏面の電極６ａ’、表面の電極６
ｂと裏面の電極６ｂ’、グランドパターン３とグランド
側のチップコンデンサ実装用ランド５ｂは、集合基板を
成形する際に設けた穴の一部７を介して導通する。
導体パターン２ａと裏面に形成された渦巻状の導体パタ
ーン２ａ’はスルーホール４ａを介して導通し、基板の
表面の渦巻状の導体パターン２ｂと裏面の渦巻状の導体
パターン２ｂ’はスルーホール４ａを介して導通する。
又、表面の電極６ａと裏面の電極６ａ’、表面の電極６
ｂと裏面の電極６ｂ’、グランドパターン３とグランド
側のチップコンデンサ実装用ランド５ｂは、集合基板を
成形する際に設けた穴の一部７を介して導通する。
【００１７】更に、酸化防止のためパターンを形成した
銅の表面に、ニッケルメッキ、錫メッキ、半田メッキ等
のメッキ処理を施してもよい。
銅の表面に、ニッケルメッキ、錫メッキ、半田メッキ等
のメッキ処理を施してもよい。
【００１８】（５）基板の裏面に形成されたチップコン
デンサ実装用ランド５ａ、５ｂに図１（ｃ）に示したよ
うにチップコンデンサ８を半田付けした後、集合基板を
分割してＬＣフィルタ９を得る。
デンサ実装用ランド５ａ、５ｂに図１（ｃ）に示したよ
うにチップコンデンサ８を半田付けした後、集合基板を
分割してＬＣフィルタ９を得る。
【００１９】更に、インダクタンスを形成する渦巻状の
導体パターンの表面に保護用のレジスト用インクを塗布
してもよい。
導体パターンの表面に保護用のレジスト用インクを塗布
してもよい。
【００２０】次に、こうして得られたＬＣフィルタの回
路構成と電気的特性について説明する。
路構成と電気的特性について説明する。
【００２１】図２は上述のＬＣフィルタの回路図で、図
１の渦巻状の導体パターン２ａ、２ａ’は回路図に示し
たインダクタンスＬ１に対応し、渦巻状の導体パターン
２ｂ、２ｂ’はインダクタンスＬ２に対応する。つま
り，基板の両面に設けられた一組の渦巻状の導体パター
ンにより，一つのインダクタンスが形成される。又、図
１のチップコンデンサ８は回路図に示したコンデンサＣ
１に対応する。
１の渦巻状の導体パターン２ａ、２ａ’は回路図に示し
たインダクタンスＬ１に対応し、渦巻状の導体パターン
２ｂ、２ｂ’はインダクタンスＬ２に対応する。つま
り，基板の両面に設けられた一組の渦巻状の導体パター
ンにより，一つのインダクタンスが形成される。又、図
１のチップコンデンサ８は回路図に示したコンデンサＣ
１に対応する。
【００２２】同回路図で、インダクタンスＬ１，Ｌ２と
並列に接続されているＣｐは浮遊容量であり，この容量
が大きいとローパスフィルタの高周波領域に於ける減衰
特性が悪化するため、Ｃｐの値は小さい方がよい。
並列に接続されているＣｐは浮遊容量であり，この容量
が大きいとローパスフィルタの高周波領域に於ける減衰
特性が悪化するため、Ｃｐの値は小さい方がよい。
【００２３】表１は、図２に示した構成を有するＬＣフ
ィルタのＩＮとＯＵＴ間の浮遊容量の測定値を示す。こ
こで，同表の試料Ａ及び試料１〜４に於ける、渦巻状の
導体パターンの幅Ｗ１，Ｗ１’、両渦巻状の導体パター
ン間の距離Ｗ２、Ｗ２’、グランドパターンの幅Ｗ３は
下記のとうりとした（Ｗ１、Ｗ１’、Ｗ２、Ｗ２’、Ｗ
３は図１に於ける各部の寸法を示す）。又、試料３、試
料４はグランドパターンを設けなかった。
ィルタのＩＮとＯＵＴ間の浮遊容量の測定値を示す。こ
こで，同表の試料Ａ及び試料１〜４に於ける、渦巻状の
導体パターンの幅Ｗ１，Ｗ１’、両渦巻状の導体パター
ン間の距離Ｗ２、Ｗ２’、グランドパターンの幅Ｗ３は
下記のとうりとした（Ｗ１、Ｗ１’、Ｗ２、Ｗ２’、Ｗ
３は図１に於ける各部の寸法を示す）。又、試料３、試
料４はグランドパターンを設けなかった。
【００２４】試料Ａ：Ｗ１＝Ｗ１’＝１．３５ｍｍ、Ｗ
２＝Ｗ２’＝１．５ｍｍ、グランドパターン無し、Ｌ１
・Ｌ２の巻数は表裏各２周 試料１：Ｗ１＝Ｗ１’＝１．３５ｍｍ、Ｗ２＝Ｗ２’＝
１．０ｍｍ、グランドパターン無し、Ｌ１・Ｌ２の巻数
は表裏各２周 試料２：Ｗ１＝１．５５ｍｍ、Ｗ１’＝１．３５ｍｍ、
Ｗ２＝０．５ｍｍ、Ｗ２’＝１．０ｍｍ、グランドパタ
ーン無し、Ｌ１・Ｌ２の巻数は表裏各２周 試料３：Ｗ１＝Ｗ１’＝１．３５ｍｍ、Ｗ２＝Ｗ２’＝
１．０ｍｍ、Ｗ３＝０．３ｍｍ、Ｌ１・Ｌ２の巻数は表
裏各２周 試料４：Ｗ１＝１．５５ｍｍ、Ｗ１’＝１．３５ｍｍ、
Ｗ２＝０．５ｍｍ、Ｗ２’＝１．０ｍｍ、Ｗ３＝０．３
ｍｍ、Ｌ１・Ｌ２の巻数は表裏各２周
２＝Ｗ２’＝１．５ｍｍ、グランドパターン無し、Ｌ１
・Ｌ２の巻数は表裏各２周 試料１：Ｗ１＝Ｗ１’＝１．３５ｍｍ、Ｗ２＝Ｗ２’＝
１．０ｍｍ、グランドパターン無し、Ｌ１・Ｌ２の巻数
は表裏各２周 試料２：Ｗ１＝１．５５ｍｍ、Ｗ１’＝１．３５ｍｍ、
Ｗ２＝０．５ｍｍ、Ｗ２’＝１．０ｍｍ、グランドパタ
ーン無し、Ｌ１・Ｌ２の巻数は表裏各２周 試料３：Ｗ１＝Ｗ１’＝１．３５ｍｍ、Ｗ２＝Ｗ２’＝
１．０ｍｍ、Ｗ３＝０．３ｍｍ、Ｌ１・Ｌ２の巻数は表
裏各２周 試料４：Ｗ１＝１．５５ｍｍ、Ｗ１’＝１．３５ｍｍ、
Ｗ２＝０．５ｍｍ、Ｗ２’＝１．０ｍｍ、Ｗ３＝０．３
ｍｍ、Ｌ１・Ｌ２の巻数は表裏各２周
【００２５】
【表１】
【００２６】表１からも明らかなように、両渦巻状の導
体パターン間の距離Ｗ２、Ｗ２’が短くなるにつれて、
浮遊容量が増加し、特にＷ２、Ｗ２’が１ｍｍ以下（試
料１、２）になると、その影響が問題となることが多
い。このような場合に、両渦巻状の導体パターン間にグ
ランドパターンを設けると（試料３、４）、両渦巻状の
導体パターン間の距離Ｗ２、Ｗ２’を１．５ｍｍとした
場合（試料Ａ）とほぼ同じ値まで浮遊容量を減少させる
ことができる。
体パターン間の距離Ｗ２、Ｗ２’が短くなるにつれて、
浮遊容量が増加し、特にＷ２、Ｗ２’が１ｍｍ以下（試
料１、２）になると、その影響が問題となることが多
い。このような場合に、両渦巻状の導体パターン間にグ
ランドパターンを設けると（試料３、４）、両渦巻状の
導体パターン間の距離Ｗ２、Ｗ２’を１．５ｍｍとした
場合（試料Ａ）とほぼ同じ値まで浮遊容量を減少させる
ことができる。
【００２７】図３は、上記試料２（Ｌ１＝Ｌ２＝２３ｎ
Ｈ）、試料４（Ｌ１＝Ｌ２＝２３ｎＨ）にＣ１＝３０ｐ
Ｆのチップコンデサを実装して測定した、ＬＣフィルタ
の減衰特性を示す。同図からも明らかなように、グラン
ドパターンを設けた場合のほうが、１ＧＨｚ以上の領域
に於ける減衰特性が向上している。尚、Ｃ１の値により
高域遮断周波数の設定を変えた場合，減衰特性の向上が
みられる周波数領域は変化するが，いずれの場合でも高
周波領域に於ける減衰特性が向上する。
Ｈ）、試料４（Ｌ１＝Ｌ２＝２３ｎＨ）にＣ１＝３０ｐ
Ｆのチップコンデサを実装して測定した、ＬＣフィルタ
の減衰特性を示す。同図からも明らかなように、グラン
ドパターンを設けた場合のほうが、１ＧＨｚ以上の領域
に於ける減衰特性が向上している。尚、Ｃ１の値により
高域遮断周波数の設定を変えた場合，減衰特性の向上が
みられる周波数領域は変化するが，いずれの場合でも高
周波領域に於ける減衰特性が向上する。
【００２８】尚、グランドパターンの幅Ｗ３は、インダ
クタンスを構成する渦巻状の導体パターンのパターン幅
より広いことが好ましく、少なくともパターン幅と同程
度であることが好ましい。
クタンスを構成する渦巻状の導体パターンのパターン幅
より広いことが好ましく、少なくともパターン幅と同程
度であることが好ましい。
【００２９】（ガラエポ基板で実施した場合）上述複合
フェライト基板の場合とほぼ同様の導体パターン（Ｌ１
・Ｌ２の巻数は表裏各３周）を有するガラエポ基板（縦
２．５ｍｍ、横４．８ｍｍ、厚さ０．５ｍｍ）を，通常
の両面基板を製造する場合と同様の方法で製作した。尚
基板の各部の寸法は下記のとおりとした。
フェライト基板の場合とほぼ同様の導体パターン（Ｌ１
・Ｌ２の巻数は表裏各３周）を有するガラエポ基板（縦
２．５ｍｍ、横４．８ｍｍ、厚さ０．５ｍｍ）を，通常
の両面基板を製造する場合と同様の方法で製作した。尚
基板の各部の寸法は下記のとおりとした。
【００３０】試料５：Ｗ１＝Ｗ１’＝１．６ｍｍ、Ｗ２
＝Ｗ２’＝１．２ｍｍ、Ｗ３＝０．６ｍｍ、Ｌ１・Ｌ２
の巻数は表裏各３周 試料６：Ｗ１＝Ｗ１’＝１．６ｍｍ、Ｗ２＝Ｗ２’＝
１．２ｍｍ、グランドパターン無し、Ｌ１・Ｌ２の巻数
は表裏各３周 尚、上記ガラエポ基板に於けるＬ１、Ｌ２は両試料（試
料５、試料６）共、４０ｎＨであった。
＝Ｗ２’＝１．２ｍｍ、Ｗ３＝０．６ｍｍ、Ｌ１・Ｌ２
の巻数は表裏各３周 試料６：Ｗ１＝Ｗ１’＝１．６ｍｍ、Ｗ２＝Ｗ２’＝
１．２ｍｍ、グランドパターン無し、Ｌ１・Ｌ２の巻数
は表裏各３周 尚、上記ガラエポ基板に於けるＬ１、Ｌ２は両試料（試
料５、試料６）共、４０ｎＨであった。
【００３１】図４，このガラエポ基板のチップコンデン
サ実装用ランドにＣ１＝３３ｐＦのチップコンデンサを
実装して測定した，ＬＣフィルタの減衰特性を示す。同
図からも明らかなように、グランドパターンを設けた場
合のほうが、１ＧＨｚ以上の領域に於ける減衰特性が向
上している。
サ実装用ランドにＣ１＝３３ｐＦのチップコンデンサを
実装して測定した，ＬＣフィルタの減衰特性を示す。同
図からも明らかなように、グランドパターンを設けた場
合のほうが、１ＧＨｚ以上の領域に於ける減衰特性が向
上している。
【００３２】（グランドパターン及び渦巻状の導体パタ
ーンについて）上述のＬＣフィルタは，２つのインダク
タンスを直列に接続したものに限らず，図８の回路図に
示したように３つ以上のインダクタンスＬ１，Ｌ２，Ｌ
３を直列に接続したものであってもよい。この場合，図
５に示したようにグランドパターン３ａ，３ｂの一方を
表面に，他方を裏面に設けてもよく，図６に示したよう
に同一面に設けてもよい。又，３つ以上のインダクタン
スを設けた場合には，図７に示したように各部のグラン
ドパターンを導体パターンで接続していてもよい。
ーンについて）上述のＬＣフィルタは，２つのインダク
タンスを直列に接続したものに限らず，図８の回路図に
示したように３つ以上のインダクタンスＬ１，Ｌ２，Ｌ
３を直列に接続したものであってもよい。この場合，図
５に示したようにグランドパターン３ａ，３ｂの一方を
表面に，他方を裏面に設けてもよく，図６に示したよう
に同一面に設けてもよい。又，３つ以上のインダクタン
スを設けた場合には，図７に示したように各部のグラン
ドパターンを導体パターンで接続していてもよい。
【００３３】尚、本実施例では、Ｔ型又はＴ型を多段接
続したＬＣフィルタについて説明したが、π型を多段接
続したＬＣフィルタであっても同様の効果が得られる。
続したＬＣフィルタについて説明したが、π型を多段接
続したＬＣフィルタであっても同様の効果が得られる。
【００３４】次に，図５，図６，図８に示した基板に於
けるインダクタンスＬ１，Ｌ２，Ｌ３（図８）について
説明する。
けるインダクタンスＬ１，Ｌ２，Ｌ３（図８）について
説明する。
【００３５】本発明に於けるインダクタンスは外側から
中心部に向かって渦巻状に形成された導体パターンと，
前記導体パターンとスルーホールを介して接続し中心部
から外側に向かって渦巻状に形成された導体パターンと
で構成されているので，インダクタンスを形成する渦巻
状の導体パターンの巻始めと巻終りは共に渦巻の外側と
なる。従って，容易に複数のインダクタンスを直列に接
続したパターンを構成することができる。
中心部に向かって渦巻状に形成された導体パターンと，
前記導体パターンとスルーホールを介して接続し中心部
から外側に向かって渦巻状に形成された導体パターンと
で構成されているので，インダクタンスを形成する渦巻
状の導体パターンの巻始めと巻終りは共に渦巻の外側と
なる。従って，容易に複数のインダクタンスを直列に接
続したパターンを構成することができる。
【００３６】又，渦巻状の導体パターンの巻始めからス
ルーホールに向かう旋回方向と，この導体パターンとス
ルーホールを介して接続した反対面の導体パターンのス
ルーホールから巻終りに向かう旋回方向を，一方の面か
らみた場合（反対面は透視する），両者が同一になって
いるため，同一パターン長でより大きなインダクタンス
値を得ることができる。
ルーホールに向かう旋回方向と，この導体パターンとス
ルーホールを介して接続した反対面の導体パターンのス
ルーホールから巻終りに向かう旋回方向を，一方の面か
らみた場合（反対面は透視する），両者が同一になって
いるため，同一パターン長でより大きなインダクタンス
値を得ることができる。
【００３７】次に，Ｌ１に対応する図５，図６，図７の
渦巻状の導体パターン１２ａ，１２ａ’，Ｌ２に対応し
た導体パターン１２ｂ，１２ｂ’，Ｌ３に対応した導体
パターン１２ｃ，１２’について説明する。
渦巻状の導体パターン１２ａ，１２ａ’，Ｌ２に対応し
た導体パターン１２ｂ，１２ｂ’，Ｌ３に対応した導体
パターン１２ｃ，１２’について説明する。
【００３８】図８のＩＮに対応する電極１６ａ，１６
ａ’（両電極は接続している）からＯＵＴに対応する電
極１６ｂ，１６ｂ’（両電極は接続している）に向かっ
て導体パターンを見た場合，隣合う渦巻状の導体パター
ン１２ａ，１２ａ’と導体パターン１２ｂ，１２ｂ’と
の旋回方向は逆向きになっている。又，同様に渦巻状の
導体パターン１２ｂ，１２ｂ’と導体パターン１２ｃ，
１２ｃ’との旋回方向も逆向きになっている。
ａ’（両電極は接続している）からＯＵＴに対応する電
極１６ｂ，１６ｂ’（両電極は接続している）に向かっ
て導体パターンを見た場合，隣合う渦巻状の導体パター
ン１２ａ，１２ａ’と導体パターン１２ｂ，１２ｂ’と
の旋回方向は逆向きになっている。又，同様に渦巻状の
導体パターン１２ｂ，１２ｂ’と導体パターン１２ｃ，
１２ｃ’との旋回方向も逆向きになっている。
【００３９】このように，異なったインダクタンスを形
成する渦巻状の導体パターンを同一平面上に配置する場
合に隣合う渦巻状の導体パターンの旋回方向（パターン
を同一進行方向から見た場合）を互いに異ならせたこと
により，両者の磁気的影響を小さくすることができる。
成する渦巻状の導体パターンを同一平面上に配置する場
合に隣合う渦巻状の導体パターンの旋回方向（パターン
を同一進行方向から見た場合）を互いに異ならせたこと
により，両者の磁気的影響を小さくすることができる。
【００４０】
【効果】本発明は，以上説明したようにグランドパター
ンを設けたことにより，ＬＣフィルタの高周波領域に於
ける減衰特性を向上させることができる。又，ＬＣフィ
ルタのインダクタンスを，渦巻状の導体パターンで構成
した場合に，高いインダクタンス値を確保することがで
きる。
ンを設けたことにより，ＬＣフィルタの高周波領域に於
ける減衰特性を向上させることができる。又，ＬＣフィ
ルタのインダクタンスを，渦巻状の導体パターンで構成
した場合に，高いインダクタンス値を確保することがで
きる。
【図１】実施例で用いたＬＣフィルタの基板を示した平
面図である。
面図である。
【図２】実施例のＬＣフィルタの回路を示した回路図で
ある。
ある。
【図３】実施例のＬＣフィルタの減衰特性を示したグラ
フである。
フである。
【図４】実施例のＬＣフィルタの減衰特性を示したグラ
フである。
フである。
【図５】実施例で用いたＬＣフィルタの基板を示した平
面図である。
面図である。
【図６】実施例で用いたＬＣフィルタの基板を示した平
面図である。
面図である。
【図７】実施例で用いたＬＣフィルタの基板を示した平
面図である。
面図である。
【図８】実施例のＬＣフィルタの回路を示した回路図で
ある。
ある。
２ａ，２ａ’，２ｂ，２ｂ’，１２ａ，１２ａ’，１２
ｂ，１２ｂ’，１２ｃ，１２ｃ’ 渦巻状の導体パター
ン ３，１３ グランドパターン ４ａ，４ｂ，１４ａ，１４ｂ，１４ｃ スルーホール ５ａ，５ｂ，１５ａ，１５ｂ チップコンデンサ実装用
ランド ６ａ，６ａ’，６ｂ，６ｂ’，１６ａ，１６ａ’，１６
ｂ，１６ｂ’ 電極 ８，１８ チップコンデンサ ９，１９ 基板
ｂ，１２ｂ’，１２ｃ，１２ｃ’ 渦巻状の導体パター
ン ３，１３ グランドパターン ４ａ，４ｂ，１４ａ，１４ｂ，１４ｃ スルーホール ５ａ，５ｂ，１５ａ，１５ｂ チップコンデンサ実装用
ランド ６ａ，６ａ’，６ｂ，６ｂ’，１６ａ，１６ａ’，１６
ｂ，１６ｂ’ 電極 ８，１８ チップコンデンサ ９，１９ 基板
Claims (2)
- 【請求項１】 基板の両面に形成された一組の渦巻状の
導体パターンと，前記一組の導体パターンを接続するた
め渦巻の中心部に設けられたスルーホール部の導体パタ
ーンとで構成されたインダクタンスを複数個直列に接続
し，更に，前記複数個のインダクタンスの接続部又は接
続部と非接続部の双方にコンデンサを接続したＬＣフィ
ルタに於いて，隣合って配置され，異なるインダクタン
スを構成する前記渦巻状の導体パターンの間に，グラン
ドパターンを設けたことを特徴とするＬＣフィルタ。 - 【請求項２】 請求項１のＬＣフィルタに於いて、隣合
って配置され，異なるインダクタンスを構成する渦巻状
の導体パターン間の距離を，前記導体パターン幅以上１
ｍｍ以下としたことを特徴とする請求項１記載のＬＣフ
ィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7051471A JPH08250962A (ja) | 1995-03-10 | 1995-03-10 | Ｌｃフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7051471A JPH08250962A (ja) | 1995-03-10 | 1995-03-10 | Ｌｃフィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08250962A true JPH08250962A (ja) | 1996-09-27 |
Family
ID=12887868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7051471A Withdrawn JPH08250962A (ja) | 1995-03-10 | 1995-03-10 | Ｌｃフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08250962A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000182868A (ja) * | 1998-12-11 | 2000-06-30 | Murata Mfg Co Ltd | コイル部品及びその製造方法 |
| JP2002329611A (ja) * | 2001-05-02 | 2002-11-15 | Murata Mfg Co Ltd | 積層型複合バラントランス |
| US6734760B2 (en) * | 2001-04-04 | 2004-05-11 | Murata Manufacturing Co., Ltd. | Lumped filter, shared antenna unit, and communication device |
| KR100438160B1 (ko) * | 2002-03-05 | 2004-07-01 | 삼성전자주식회사 | 인덕터와 캐패시터를 갖는 소자 및 그의 제작방법 |
| KR100709782B1 (ko) * | 2006-02-16 | 2007-04-23 | 충북대학교 산학협력단 | 고주파 반도체 수동 소자 및 그 제조 방법 |
| JP2010232765A (ja) * | 2009-03-26 | 2010-10-14 | Fujikura Ltd | インダクタおよびキャパシタを備えた電気回路 |
| WO2016170708A1 (ja) * | 2015-04-20 | 2016-10-27 | 株式会社村田製作所 | 回路基板およびこれを用いたフィルタ回路 |
| JPWO2020255791A1 (ja) * | 2019-06-18 | 2020-12-24 |
-
1995
- 1995-03-10 JP JP7051471A patent/JPH08250962A/ja not_active Withdrawn
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000182868A (ja) * | 1998-12-11 | 2000-06-30 | Murata Mfg Co Ltd | コイル部品及びその製造方法 |
| US6734760B2 (en) * | 2001-04-04 | 2004-05-11 | Murata Manufacturing Co., Ltd. | Lumped filter, shared antenna unit, and communication device |
| JP2002329611A (ja) * | 2001-05-02 | 2002-11-15 | Murata Mfg Co Ltd | 積層型複合バラントランス |
| KR100438160B1 (ko) * | 2002-03-05 | 2004-07-01 | 삼성전자주식회사 | 인덕터와 캐패시터를 갖는 소자 및 그의 제작방법 |
| KR100709782B1 (ko) * | 2006-02-16 | 2007-04-23 | 충북대학교 산학협력단 | 고주파 반도체 수동 소자 및 그 제조 방법 |
| JP2010232765A (ja) * | 2009-03-26 | 2010-10-14 | Fujikura Ltd | インダクタおよびキャパシタを備えた電気回路 |
| WO2016170708A1 (ja) * | 2015-04-20 | 2016-10-27 | 株式会社村田製作所 | 回路基板およびこれを用いたフィルタ回路 |
| JPWO2020255791A1 (ja) * | 2019-06-18 | 2020-12-24 | ||
| WO2020255791A1 (ja) * | 2019-06-18 | 2020-12-24 | 凸版印刷株式会社 | Ｌｃ共振回路を有する多層配線基板、およびｌｃ共振回路を有する多層配線基板を用いた電子部品パッケージ |
| US12101074B2 (en) | 2019-06-18 | 2024-09-24 | Toppan Inc. | Multilayer circuit board with LC resonant circuit and electronic component package including multilayer circuit board with LC resonant circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5396201A (en) | Dielectric filter having inter-resonator coupling including both magnetic and electric coupling | |
| US8947175B2 (en) | Low-pass filter | |
| US6504451B1 (en) | Multi-layered LC composite with a connecting pattern capacitively coupling inductors to ground | |
| US6529102B2 (en) | LC filter circuit and laminated type LC filter | |
| US5160905A (en) | High dielectric micro-trough line filter | |
| US8077444B2 (en) | Multilayer capacitor | |
| US9236184B2 (en) | Monolithic ceramic electronic component and method for manufacturing the same | |
| KR20160019266A (ko) | 칩 전자부품 및 그 실장기판 | |
| CN105280336A (zh) | 芯片电子组件、其制造方法及具有该芯片电子组件的板 | |
| US8743530B2 (en) | Electronic component and substrate module including an embedded capacitor | |
| JPH08167522A (ja) | Ｌｃ複合部品及びその製造方法 | |
| US6476690B1 (en) | Laminated LC component with rotationally symmetric capacitor electrodes | |
| JPH08250962A (ja) | Ｌｃフィルタ | |
| US6621378B2 (en) | Filter | |
| JP3858853B2 (ja) | ２ポート型アイソレータ及び通信装置 | |
| US6714100B2 (en) | Monolithic electronic device | |
| JPH0491501A (ja) | 誘電体フィルタ | |
| US7529103B2 (en) | Multi-layered printed circuit board embedded with filter | |
| JPS62200713A (ja) | 集積コンデンサ | |
| US6734764B2 (en) | Shield for dielectric filter and dielectric filter equipped with the same | |
| KR102154199B1 (ko) | 칩 전자부품 및 그 실장기판 | |
| JP2003283284A (ja) | 平面化フィルタ | |
| JP2000196309A (ja) | 一体型誘電体フィルタ― | |
| US20250167750A1 (en) | Multilayer Filter, Multilayer Filter Assembly, and Methods for Forming a Multilayer Filter | |
| US20250167414A1 (en) | Multilayer Filter, Multilayer Filter Assembly, and Methods for Forming a Multilayer Filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020604 |