JPH08262111A - 多重故障の故障位置指摘方法およびそれを用いた半導体集積回路装置 - Google Patents

多重故障の故障位置指摘方法およびそれを用いた半導体集積回路装置

Info

Publication number
JPH08262111A
JPH08262111A JP7062412A JP6241295A JPH08262111A JP H08262111 A JPH08262111 A JP H08262111A JP 7062412 A JP7062412 A JP 7062412A JP 6241295 A JP6241295 A JP 6241295A JP H08262111 A JPH08262111 A JP H08262111A
Authority
JP
Japan
Prior art keywords
fault
output
logic
logic circuit
multiple faults
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7062412A
Other languages
English (en)
Inventor
Satoo Ikeda
聡雄 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7062412A priority Critical patent/JPH08262111A/ja
Publication of JPH08262111A publication Critical patent/JPH08262111A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【目的】 故障辞書を故障が伝搬してきた出力ピンまた
は出力フリップフロップ毎に検索する故障位置指摘によ
り、論理的に多重故障で絞り込むことができなかったも
のを単一故障として指摘的中率を向上させ、かつ不良解
析時間の短縮を図ることができる多重故障の故障位置指
摘方法を提供する。 【構成】 物理的に1箇所の故障により論理的には多重
故障に見える場合の論理回路であって、OR論理機能お
よびNOR論理機能を有し、2つの入力信号を入力ピン
A,Bからそれぞれ入力して、出力ピンCよりOR論理
出力信号、出力ピンDよりNOR論理出力信号が出力さ
れる2入力OR/NOR出力構成となっており、出力ピ
ンCから点の故障、出力ピンDから点の故障を絞り
込んでAND論理をとることにより点と点の共通で
ある論理回路の物理的な1箇所の故障が判明される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多重故障の故障位置指
摘技術に関し、特にLSI(Large Scale Integration)
以上の高集積度の半導体集積回路装置において、3値論
理(0/1/X)を採用する診断シミュレーションシス
テムで診断データを作成し、その診断データを用いてテ
ストを行っている半導体集積回路装置のファンクション
不良品の故障位置指摘が可能とされる多重故障の故障位
置指摘方法およびそれを用いた半導体集積回路装置に適
用して有効な技術に関する。
【0002】
【従来の技術】たとえば、公知とされたものではない
が、発明者が検討した技術として、設計、製作時に作り
込まれた規格外れや欠陥が試験により除去されないまま
残ったり、環境や時間の経過に伴うストレスから欠陥が
発生することによって起こる故障は、存在するだけでは
システムの動作に影響を与えることはなく、誤りとして
顕在化して始めて影響が出てくる。
【0003】この故障には、それが継続する時間の長さ
によって、固定故障と間欠故障に分類され、また対象回
路中で一度に起こりうる故障の数が1個の場合は単一故
障、複数個の場合には多重故障として分けることがで
き、このような故障位置指摘は下記のフローにより行っ
ているものと考えられる。
【0004】(1).故障シミュレーションにより診断デー
タ(LTF)と論理配線情報(LDF)を用い、各テス
ト毎に「そのテストで検出できる故障点」と「その故障
が検出できる出力ピン」との対応を表形式にした「故障
辞書」を作成する。
【0005】(2).LTFを用いてテストを行い、不良と
なった「テストパターン番号」と「そのテストパターン
における故障が伝搬してきた出力ピン」の結果より、
(1) で作成した「故障辞書」を検索し、故障箇所の絞り
込みを行う。
【0006】なお、このような故障位置指摘技術に関し
ては、たとえば昭和59年11月30日、社団法人電子
通信学会編の「LSIハンドブック」P685〜P68
9などの文献に記載されている。
【0007】
【発明が解決しようとする課題】ところが、前記のよう
な故障位置指摘技術において、故障シミュレーション
は、ゲート単位で入力/出力の1箇所だけに固定不良
(単一故障:常時信号レベル“0”または“1”固定)
を仮定する方式であり、一方「故障辞書」の検索は、
「故障辞書」をキーとして検索する方式のため、故障が
複数箇所存在する「多重故障」の場合は、たとえ故障が
存在することを検出することができてもその故障位置を
絞り込むことまではできない。
【0008】すなわち、従来の故障位置指摘方法では、
たとえば電源系の故障などの物理的に1箇所の故障であ
っても、「故障辞書」を出力ピン毎に検索していないた
めに、論理的に複数箇所の故障は絞り込むことが難し
い。
【0009】そこで、本発明の目的は、「故障辞書」を
故障が伝搬してきた出力ピンまたは出力フリップフロッ
プ毎に検索する故障位置指摘により、論理的に多重故障
で絞り込むことができなかったものを単一故障として指
摘的中率を向上させ、かつ不良解析時間の短縮を図るこ
とができる多重故障の故障位置指摘方法およびそれを用
いた半導体集積回路装置を提供することにある。
【0010】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0011】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0012】すなわち、本発明の多重故障の故障位置指
摘方法は、物理的に1箇所の故障により論理的には多重
故障に見える場合の論理回路の故障位置指摘方法に適用
されるものであり、診断情報と論理配置情報とを用いて
論理回路の故障シミュレーションを行い、各テスト毎に
検出できる故障点とこの故障の出力ピンまたは出力フリ
ップフロップとを対応させた故障辞書を作成し、さらに
診断情報を用いて論理回路のテストを行い、不良となっ
たテストパターンにおける故障が伝搬してくる出力情報
を用いて故障辞書を検索し、論理回路の故障が伝搬して
くる出力情報毎に故障位置指摘を行い、それぞれの結果
の論理積をとって物理的な故障位置を絞り込むものであ
る。
【0013】具体的には、前記故障位置指摘を行う場合
に、論理回路のテストにおいて不良となったテストパタ
ーン番号とこのテストパターンにおける故障が伝搬して
きた出力ピンまたは出力フリップフロップとの結果よ
り、この出力ピンまたは出力フリップフロップをキーと
して故障辞書を検索して故障位置の指摘を行い、また前
記故障位置指摘のための診断データとして、3値論理を
採用する診断シミュレーションシステムで作成したデー
タを用いてテストを行うようにしたものである。
【0014】また、本発明の半導体集積回路装置は、前
記多重故障の故障位置指摘方法を用い、論理回路をLS
I以上の高集積度の半導体集積回路装置を構成する集積
回路とするものである。
【0015】
【作用】前記した多重故障の故障位置指摘方法およびそ
れを用いた半導体集積回路装置によれば、論理回路にお
いて、物理的に1箇所の故障(電源の故障など)によ
り、論理的には多重故障(2箇所以上の故障)に見える
場合に、故障が伝搬してくる出力ピンまたは出力フリッ
プフロップ毎に故障位置指摘を行うことにより、それぞ
れの結果の論理積をとって物理的な故障位置を絞り込む
ことができる。
【0016】すなわち、不良となったテストパターン番
号とこのテストパターンにおける故障が伝搬してきた出
力ピンまたは出力フリップフロップの結果より、この出
力ピンまたは出力フリップフロップをキーとして故障辞
書を検索して、論理的に多重故障(物理的に1箇所の故
障)で絞り込むことができなかったものを故障位置指摘
方法の改良によって指摘することができる。
【0017】これにより、3値論理を採用する診断シミ
ュレーションシステムで診断データを作成し、この診断
データを用いてテストを行っている製品、特にLSI以
上の高集積度の半導体集積回路装置のファンクション不
良品の故障位置指摘において、論理的に多重故障を単一
故障として指摘することができ、よって故障位置指摘の
的中率を向上させ、かつ不良解析時間の短縮を図ること
ができる。
【0018】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
【0019】図1は本発明の一実施例である多重故障の
故障位置指摘方法が適用される半導体集積回路装置の論
理回路を示す機能論理図、図2はこの論理回路を具体的
に示した回路図、図3は半導体集積回路装置を示すチッ
プ構成図、図4は本実施例における多重故障の故障位置
指摘方法の処理手順を示すフローチャートである。
【0020】まず、図1により本実施例の多重故障の故
障位置指摘方法が適用される半導体集積回路装置の論理
回路を説明する。
【0021】本実施例における半導体集積回路装置の論
理回路は、たとえば物理的に1箇所の故障により論理的
には多重故障に見える場合の論理回路とされ、OR論理
機能およびNOR論理機能を有し、2つの入力信号を入
力ピンA,Bからそれぞれ入力して、出力ピンCよりO
R論理出力信号、出力ピンDよりNOR論理出力信号が
出力される2入力OR/NOR出力構成となっている。
【0022】この2入力OR/NOR出力構成の論理回
路は、たとえば図2に示すようにECL(Emitter Coup
led Logic)回路として表すことができ、5個のトランジ
スタQ1〜Q5と抵抗R1〜R6から構成され、トラン
ジスタQ1〜Q3のエミッタを共通に接続した差動増幅
回路を基本とする電流切り換え型論理回路となってお
り、差動増幅回路の一方にトランジスタQ1,Q2が並
列に接続されてORゲートを構成し、もう一方の対にな
るトランジスタQ3のベースに基準電圧VBが与えられ
ている。
【0023】このECL回路の動作については、たとえ
ば入力ピンA,Bの入力電圧の何れもが基準電圧VBよ
りも低い場合、トランジスタQ3がオンしてトランジス
タQ1,Q2がオフとなるため、出力トランジスタQ4
へのベース電流は供給されず、トランジスタQ4はオフ
(出力“L”)となるが、トランジスタQ5のベース電
流は抵抗R1を通して供給されるため、トランジスタQ
5はオン(出力“H”)となる。
【0024】一方、入力ピンA,Bの入力電圧の何れか
が基準電圧VBよりも高い場合、トランジスタQ1また
はトランジスタQ2がオンするためトランジスタQ3は
オフとなり、前記とは反対に抵抗R2を通してベース電
流が供給されてトランジスタQ4がオンとなって出力は
“H”となり、またトランジスタQ5はオフとなって出
力は“L”となる。よって、トランジスタQ4とトラン
ジスタQ5とは互いに反対出力となり、この入力信号に
対する出力信号の真理値表は表1のようになる。
【0025】
【表1】
【0026】なお、このようなECL回路は、ECLゲ
ートアレーとして高速性能が要求される大形計算機用に
開発されたLSIの基本回路として用いられ、このLS
Iの半導体チップは、たとえば図3に示すように、基本
回路4個で1つの基本セルとして10行×10列でアレ
ーが構成されており、またI/Oセルはこのアレーの外
周に配置されている。
【0027】次に、本実施例の作用について、図4のフ
ローチャートに基づいて故障位置指摘方法の処理手順を
説明する。
【0028】たとえば、図1において、論理回路の電源
の故障などにより物理的な1箇所の故障が起きて、論理
的に点と点の故障として見える場合を想定すると、
点の故障は出力ピンCへ伝搬し、点の故障は出力ピ
ンDへ伝搬することになる。
【0029】この場合に、従来の技術では、出力ピンC
/Dへ伝搬してくる1箇所の論理的故障位置を絞り込む
ため、該当個所は存在せず、すなわち全故障が伝搬する
出力ピンを一括して故障辞書を検索するために検出され
る単一縮退故障がないので絞り込むことができない。
【0030】ところが、本実施例においては、出力ピン
C/Dのそれぞれについて故障位置の絞り込みを行うこ
とにより、出力ピンCから点の故障、出力ピンDから
点の故障を絞り込むことができ、よってこの場合には
点と点の共通である論理回路の物理的な1箇所の故
障と判明する。
【0031】すなわち、図4に示すように、まず診断デ
ータと論理配置データとを用いて論理回路の故障シミュ
レーションを行い、各テスト毎にこのテストで検出でき
る故障点とこの故障が検出できる出力ピンとの対応を表
形式にした故障辞書を作成する(ステップ401,40
2)。なお、この診断データとしては、3値論理(0/
1/X)を採用する診断シミュレーションシステムで作
成したデータを用いる。
【0032】さらに、診断データを用いて論理回路のテ
ストを行い、不良となったテストパターン番号と、この
テストパターンにおける故障が伝搬してきた出力ピンと
の結果より、この出力ピンをキーとして故障辞書を検索
する(ステップ403,404)。
【0033】そして、論理回路の故障が伝搬してくる出
力ピン毎に故障位置指摘を行い、それぞれの結果の論理
積をとって論理回路の物理的な故障位置を絞り込む(ス
テップ405,406)。
【0034】よって、従来技術においては論理的に多重
故障(物理的に1箇所の故障)で絞り込むことができな
かったものを、本実施例においては出力ピン毎による故
障位置の指摘によって論理的に多重故障を単一故障とし
て指摘することができる。
【0035】従って、本実施例の多重故障の故障位置指
摘方法によれば、故障が伝搬してきた出力ピン毎に故障
辞書を検索して、論理的には多重故障に見える場合に物
理的に1箇所の故障に絞り込むことができ、3値論理を
採用する診断シミュレーションシステムで診断データを
用いてテストを行っている論理回路において、この論理
回路の故障位置指摘の的中率を向上させ、この場合の不
良解析時間を短縮することができる。
【0036】特に、LSI以上の高集積度の半導体集積
回路装置のファンクション不良品の故障位置指摘におい
ては、不良解析効率および品質の面において大きな効果
を得ることができる。
【0037】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【0038】たとえば、本実施例の多重故障の故障位置
指摘方法については、故障が伝搬してくる出力ピン毎に
故障位置の指摘を行う場合について説明したが、本発明
は前記実施例に限定されるものではなく、故障が伝搬し
てくる出力フリップフロップ毎に故障位置の指摘を行う
場合についても適用可能である。
【0039】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0040】すなわち、診断情報と論理配置情報とを用
いて論理回路の故障シミュレーションを行い、各テスト
毎にこのテストで検出できる故障情報とこの故障が検出
できる出力情報との対応を表形式にした故障辞書を作成
し、さらに診断情報を用いて論理回路のテストを行い、
不良となったテストパターンにおける故障が伝搬してく
る出力情報、たとえば出力ピンまたは出力フリップフロ
ップ毎に故障辞書を検索して故障位置指摘を行い、それ
ぞれの結果の論理積をとって物理的な故障位置を絞り込
むことにより、物理的に1箇所の故障により論理的には
多重故障に見える場合に多重故障を単一故障として指摘
することができる。
【0041】この結果、3値論理を採用した診断データ
を用いてテストを行っている論理回路の故障位置指摘の
的中率を向上させ、かつ不良解析時間の短縮を図ること
ができ、特にLSI以上の高集積度の半導体集積回路装
置のファンクション不良品の故障位置指摘において、不
良解析の効率向上と品質向上が可能となる。
【図面の簡単な説明】
【図1】本発明の一実施例である多重故障の故障位置指
摘方法が適用される半導体集積回路装置の論理回路を示
す機能論理図である。
【図2】本実施例における論理回路を具体的に示した回
路図である。
【図3】本実施例における半導体集積回路装置を示すチ
ップ構成図である。
【図4】本実施例における多重故障の故障位置指摘方法
の処理手順を示すフローチャートである。
【符号の説明】
Q1〜Q5 トランジスタ R1〜R6 抵抗 A,B 入力ピン C,D 出力ピン

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 物理的に1箇所の故障により論理的には
    多重故障に見える場合の論理回路の故障位置指摘方法で
    あって、診断情報と論理配置情報とを用いて前記論理回
    路の故障シミュレーションを行い、各テスト毎にこのテ
    ストで検出できる故障情報とこの故障が検出できる出力
    情報との対応を表形式にした故障辞書を作成し、さらに
    前記診断情報を用いて前記論理回路のテストを行い、不
    良となったテストパターンにおける故障が伝搬してくる
    出力情報を用いて故障辞書を検索し、前記論理回路の故
    障が伝搬してくる出力情報毎に故障位置指摘を行い、そ
    れぞれの結果の論理積をとって物理的な故障位置を絞り
    込むことを特徴とする多重故障の故障位置指摘方法。
  2. 【請求項2】 請求項1記載の多重故障の故障位置指摘
    方法であって、前記故障位置指摘を行う場合に、前記論
    理回路のテストにおいて不良となったテストパターン番
    号とこのテストパターンにおける故障が伝搬してきた出
    力端子または出力フリップフロップとの結果より、この
    出力端子または出力フリップフロップをキーとして前記
    故障辞書を検索して故障位置の指摘を行うことを特徴と
    する多重故障の故障位置指摘方法。
  3. 【請求項3】 請求項1または2記載の多重故障の故障
    位置指摘方法であって、前記故障位置指摘のための診断
    情報として、3値論理を採用する診断シミュレーション
    システムで作成したデータを用いてテストを行うことを
    特徴とする多重故障の故障位置指摘方法。
  4. 【請求項4】 請求項1、2または3記載の多重故障の
    故障位置指摘方法を用いた半導体集積回路装置であっ
    て、前記論理回路を、LSI以上の高集積度の半導体集
    積回路装置を構成する集積回路とすることを特徴とする
    半導体集積回路装置。
JP7062412A 1995-03-22 1995-03-22 多重故障の故障位置指摘方法およびそれを用いた半導体集積回路装置 Pending JPH08262111A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7062412A JPH08262111A (ja) 1995-03-22 1995-03-22 多重故障の故障位置指摘方法およびそれを用いた半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7062412A JPH08262111A (ja) 1995-03-22 1995-03-22 多重故障の故障位置指摘方法およびそれを用いた半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH08262111A true JPH08262111A (ja) 1996-10-11

Family

ID=13199419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7062412A Pending JPH08262111A (ja) 1995-03-22 1995-03-22 多重故障の故障位置指摘方法およびそれを用いた半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH08262111A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000132417A (ja) * 1998-10-16 2000-05-12 Fujitsu Ltd Xリストに基づく多重エラ―及び故障を診断する方法並びにシステム
CN112953354A (zh) * 2021-02-23 2021-06-11 绍兴光大芯业微电子有限公司 实现故障指示引脚和复位功能引脚复用的电路结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000132417A (ja) * 1998-10-16 2000-05-12 Fujitsu Ltd Xリストに基づく多重エラ―及び故障を診断する方法並びにシステム
CN112953354A (zh) * 2021-02-23 2021-06-11 绍兴光大芯业微电子有限公司 实现故障指示引脚和复位功能引脚复用的电路结构

Similar Documents

Publication Publication Date Title
US4601034A (en) Method and apparatus for testing very large scale integrated memory circuits
Jha et al. Testing of digital systems
KR900006048B1 (ko) 검사회로를 갖는 반도체 집적회로 장치
Cox et al. A method of fault analysis for test generation and fault diagnosis
Stroud et al. BIST-based diagnostics of FPGA logic blocks
US6298453B1 (en) Method of determining signal delay of a resource in a reconfigurable system having multiple resources
EP0240719B1 (en) Shift register latch arrangement for enhanced testability in differential cascode voltage switch circuit
JPH07161200A (ja) 半導体メモリ装置及びその検査方法
Khakbaz et al. Concurrent error detection and testing for large PLA's
JP2005536884A (ja) コアをベースとするシステム・オン・チップ(soc)の評価方法
US7392449B2 (en) Method, apparatus, and computer program product for diagnosing a scan chain failure employing fuses coupled to the scan chain
Lo Novel area-time efficient static cmos totally self-checking comparator
JP2003084036A (ja) 診断システム及び診断方法
JP2997048B2 (ja) 半導体障害分析用テストチップ
JPH08262111A (ja) 多重故障の故障位置指摘方法およびそれを用いた半導体集積回路装置
US5898705A (en) Method for detecting bus shorts in semiconductor devices
JPH05157819A (ja) 差動カスコード電圧スイッチ回路
Gai et al. A review of fault models for LSI/VLSI devices
US5396500A (en) Semiconductor integrated circuit device with fault detecting function
Girard et al. Delay fault testing of look-up tables in SRAM-based FPGAs
JP3868920B2 (ja) Fpga搭載ボードのテスト方法とテスト装置
Spencer et al. Layout influences testability
Li et al. IEEE standard 1500 compatible interconnect diagnosis for delay and crosstalk faults
JPS6082871A (ja) 論理集積回路
JP2000304829A (ja) 半導体検査方法