JPH08263289A - 複数命令流パイプライン計算機 - Google Patents

複数命令流パイプライン計算機

Info

Publication number
JPH08263289A
JPH08263289A JP8883895A JP8883895A JPH08263289A JP H08263289 A JPH08263289 A JP H08263289A JP 8883895 A JP8883895 A JP 8883895A JP 8883895 A JP8883895 A JP 8883895A JP H08263289 A JPH08263289 A JP H08263289A
Authority
JP
Japan
Prior art keywords
instruction
register
value
instruction stream
identification tag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8883895A
Other languages
English (en)
Inventor
Masatoshi Hotta
正利 堀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP8883895A priority Critical patent/JPH08263289A/ja
Publication of JPH08263289A publication Critical patent/JPH08263289A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)

Abstract

(57)【要約】 【目的】 パイプライン計算機の演算処理能力を向上さ
せる。 【構成】 命令流識別タグ生成ユニット31は、複数の
命令流を識別するための命令流識別タグを生成する。P
Cユニット32は、命令流の個数分のプログラムカウン
タを備えており、タグで示された命令流のプログラムカ
ウンタを選択する。デコーダ3は、プログラムカウンタ
で指定された命令をデコードする。リネーミングレジス
タ33は、命令流識別タグに基づき、命令流を区別して
レジスタ名前替えを行う。各リザベーションステーショ
ン10〜13は、デコードされた命令と、命令流識別タ
グとリネーミングレジスタ33のエントリ値等を保持す
る。各演算ユニット20〜23は、命令を実行し、実行
結果をリネーミングレジスタ33の対応するエントリに
送る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、複数の命令列の実行機
能を備えた複数命令流パイプライン計算機の、特に、汎
用レジスタの使用の制御構成に関するものである。
【0002】
【従来の技術】単一命令流を処理するパイプライン計算
機において、その処理性能を向上させるために同時に複
数の命令を実行するスーパースカラ方式や、命令の発行
順序を変えて実行するアウトオブオーダ発行が用いられ
ている。
【0003】その際に、性能低下の原因となる命令間の
データ依存を回避するための技術としてレジスターリネ
ーミング(register renaming :レジスタ名前替え)が
用いられる。このレジスターリネーミングを用いること
により、命令依存のうち、先行の命令がそのレジスタの
値をリードしてからでないとレジスタに新しい値を書き
込めないといった逆依存と、同じレジスタに同時に書き
込もうとしたという出力依存という二つの依存を取り除
くことができる。これにより依存による性能の低下を抑
えることが可能となる。
【0004】
【発明が解決しようとする課題】しかしながら、上記の
ような単一命令流を処理するパイプライン計算機が実行
中にデータの真の依存のためやメモリへのストア、キャ
ッシュのミスヒット等により実行が待たされたりして、
プロセッサの演算資源が使われずに無駄になることがあ
る。
【0005】特にスーパースカラ方式の場合、プロセッ
サの演算資源として、例えば4命令が同時に演算できる
にもかかわらず、命令間の依存のために2命令しか実行
できずに、残りの演算資源が使われない場合があった。
このような点から、演算ユニットの有効利用が図れ、演
算処理能力を向上させることのできるパイプライン計算
機の実現が望まれていた。
【0006】
【課題を解決するための手段】本発明の複数命令流パイ
プライン計算機は、複数の命令流を識別するためのタグ
を生成する命令流識別タグ生成ユニットと、命令流の個
数分のプログラムカウンタを備え、命令流識別タグに基
づき対応するプログラムカウンタを選択するPCユニッ
トと、命令流識別タグに基づき、命令流毎にレジスタ名
前替えを行うリネーミングレジスタとを備えている。そ
して、演算ユニットは、リネーミングレジスタの値を用
い、PCユニットから選択されたプログラムカウンタに
よって指定された命令を実行するよう構成されているも
のである。
【0007】
【作用】本発明の複数命令流パイプライン計算機におい
ては、命令流識別タグ生成ユニットは、複数の命令流の
うちの一つを選択する信号を送出する。これにより、P
Cユニットは、対応するプログラムカウンタを選択し、
その結果、いずれかの命令流が選択される。また、リネ
ーミングレジスタは、命令流識別タグに基づき、命令流
毎にレジスタ名前替えを行う。更に、演算ユニットは、
リネーミングレジスタの値を用いて、プログラムカウン
タによって選択された命令流中の命令を実行する。
【0008】
【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。図1は、本発明の一実施例による複数命令流
パイプライン計算機の構成図であるが、これに先立ち、
スーパースカラプロセッサの構成について説明する。
【0009】図2は、そのスーパースカラプロセッサの
構成図である。図の装置は、命令メモリ1、命令キャッ
シュ2、デコーダ3、リオーダバッファ4、レジスタ
5、プログラムカウンタ(PC)6、データキャッシュ
7、データメモリ8、リザベーションステーション10
〜13、演算ユニット20〜23からなる。
【0010】命令メモリ1は命令キャッシュ2を通じて
デコーダ3に接続されている。デコーダ3からの出力は
各演算ユニット20〜23のリザベーションステーショ
ン10〜13と、リオーダバッファ4とレジスタ5に接
続されている。プログラムカウンタ6の出力は、命令キ
ャッシュ2を通して命令メモリ1に接続されている。各
リザベーションステーション10〜13は、対応する各
演算ユニット20〜23に接続されており、ロードスト
アユニット23を除く各演算ユニット20〜22の出力
はリオーダバッファ4に接続されている。ロードストア
ユニット23の出力は、データキャッシュ7を通じてデ
ータメモリ8と接続されている。また、各演算ユニット
20〜23は、例えば、分岐(Branch)、算術演算(AL
U )、シフタ(Shifter )、ロード/ストア(Load/Sto
re)ユニットである。
【0011】図3は、リオーダバッファ4の構成図であ
る。リオーダバッファ4は、vフィールド、destフィー
ルド、dataフィールド、Cフィールドを備えたテーブル
である。ここで、vフィールドは1ビットからなる値で
そのエントリが有効か否かを示すもので、destフィール
ドは、そのエントリが実際にはどのレジスタの値を保持
しているかを表す。また、dataフィールドはそのレジス
タの持つ値、または結果タグを保持する。Cフィールド
は、そのエントリのdataフィールドが実際の値を持って
いるのか、または、実行完了待ち、即ち結果タグを持っ
ているのかを区別するための1ビットからなるフラグで
ある。
【0012】このように、リオーダバッファ4は、dest
フィールドを検索キーとして持つ連想メモリである。
【0013】次に、一般的なレジスタリネーミングにつ
いて説明する。命令が元のプログラム順序とは殆ど無関
係に発行されることになるアウト・オブ・オーダ発行の
場合でも、個々の命令の発行に関する制約は、命令が元
のプログラム順序で発行されるイン・オーダ発行の場合
と殆ど同じである。即ち、資源競合と依存関係が消滅し
た時点で命令は発行される。アウト・オブ・オーダ発行
は、発行の対象となる命令を単に多くプロセッサに与
え、結果として並列実行可能な命令を発見しやすくして
いるだけである。しかし、アウト・オブ・オーダに命令
発行することで、命令発行に新たな制約が生じる。これ
は、アウト・オブ・オーダ完了が、出力依存関係に関す
る制約を生じたのとちょうど同じである。
【0014】これを、命令列の一例を用いて説明する。 R3=R3×R5 (1) R4=R3+1 (2) R3=R5+1 (3) R7=R3÷R4 (4) ここで、上記命令列は、例えば、(1)では、レジスタ
R3の値とレジスタR5の値を掛けて、その値をレジス
タR3に書き込む、といった命令を意味している。
【0015】上記の命令列では、2番目の命令が実行を
始める以前に、3番目の命令を完了することはできな
い。さもないと、2番目の命令の第1ソース・オペラン
ド(=R3)を3番目の命令が誤って上書きしてしまう
からである。3番目の命令の実行結果は、2番目の命令
の第1ソース・オペランドに対して逆依存関係(antide
pendecy )にある。ここで、逆依存関係とは、方向が逆
であるという点以外は、真の依存関係と同様の制約を意
味している。真の依存関係では先行命令が後続命令の使
う値を生成するのに対して、逆依存関係では先行命令が
使う値を後続命令が破壊してしまう。これを避けるた
め、プロセッサは、2番目の命令が実行を始めるまで
は、3番目の命令を発行してはいけない。そして、2番
目の命令は、1番目の命令に依存しているから、3番目
の命令は1番目の命令が完了するのを待たなくてはなら
ない。たとえ、3番目の命令が他の点では独立であって
もそうである。
【0016】そして、これを解決する手段がレジスタリ
ネーミング(レジスタ名前替え)という手法である。プ
ロセッサは、付加的なレジスタを設け、レジスタと値と
の間の対応関係を再構築することで、メモリ競合を除去
する。これら付加的なレジスタは、ハードウェアによっ
て実行時に動的に割り当てられ、そして、レジスタリネ
ーミングでプログラムで必要とする値と対応付けられ
る。レジスタリネーミングを実現するため、プロセッサ
は、新しく生成された全ての値に対して、即ち、レジス
タに書き込む全ての命令に対して、新しいレジスタを割
り付ける。
【0017】レジスタから値を読み出す命令は、元々、
指定されているレジスタからではなく、新しく割り当て
られたレジスタから値を読み出す。このように、新しい
レジスタおよび正しい値を識別するように、ハードウェ
アは命令内の元のレジスタ名を変更する。同じレジスタ
名でも、命令が異なればレジスタ割当てに対するレジス
タ参照の位置によっては異なるハードウェア・レジスタ
にアクセスすることになる。
【0018】名前替えを行うと、上記の命令列は以下の
ようになる。 R3b=R3a×R5a (1) R4b=R3b+1 (2) R3c=R5a+1 (3) R7b=R3c÷R4b (4)
【0019】この命令列では、レジスタへの各代入が、
新しいインスタンス(instance)を生成しており、これ
をアルファベットの添え字で示す。3番目の命令中のR
3に対して新しいインスタンスを生成して、2番目の命
令と1番目の命令に対する逆依存関係と出力依存関係を
消去している。しかも、4番目の命令には正しくオペラ
ンドを供給している。3番目の命令のR3に対する代入
は、1番目の命令R3に対する代入にとって代わる。よ
って、他の命令がR3に値を代入するまでは、後続命令
から見るとR3C が新しいR3になる。
【0020】次に、このように構成されたスーパースカ
ラプロセッサの動作について説明する。プログラムカウ
ンタ6は、命令キャッシュ2にアクセスし、命令キャッ
シュ2からの出力はデコーダ3に送られる。(例えば、
上記命令列(1)〜(4)が送られるとする。) デコーダ3は、その命令を解釈し、どの演算ユニット2
0〜23に送るかを決定し、対応するリザベーションス
テーション10〜13に出力を送る。(例えば、上記
(1)〜(4)では、算術演算であるため、リザベーシ
ョンステーション11に送られる。
【0021】また、同時に、デコーダ3は、命令のソー
スレジスタの値とデスティネーションレジスタの値をリ
オーダバッファ4に、ソースレジスタの値をレジスタ5
に送る。例えば、(1)の場合、R3a 、R5a の値と
R3b の値をリオーダバッファ4に、また、R3a 、R
5a の値をレジスタ5に送る。
【0022】リオーダバッファ4は、このソースレジス
タの値をキーとして連想メモリを引き、destフィールド
が合致するものの中で最新の値を、対応するリザベーシ
ョンステーション10〜13に送る。この際、もし、合
致したエントリのCフィールドが無効だった(結果タグ
であった)場合、値の代わりにその結果タグの値を送
る。
【0023】もし合致するエントリがリオーダバッファ
4内にない場合は、レジスタ5の値がリザベーションス
テーション10〜13に送られる。また、リオーダバッ
ファ4は、デスティネーションレジスタの値を新しいエ
ントリのdestフィールドに保持して、vフィールドを有
効にし、また、Cフィールドを無効にし、結果タグを生
成してdataエントリに保持する。更に、このリオーダバ
ッファ4のエントリの値をリザベーションステーション
10〜13に送り、これがその命令の新しいデスティネ
ーションとなる。
【0024】図4は、リオーダバッファ4における上記
命令列の値を示す説明図である。ここで、上のエントリ
からR3は、上記命令列におけるR3b であり、次のR
4はR4b 、その次のR3はR3c 、更に、R7はR7
b のエントリである。即ち、この状態は、R3a 、R5
a の値はレジスタ5にあり、R3、R4、R3、R7
は、上記命令列における(1)〜(4)に対応したディ
スティネーションレジスタの値である。そして、このリ
オーダバッファ4を用いることにより、(3)式が
(1)、(2)式とは無関係に実行できることが分か
る。尚、vフィールドおよびCフィールドは、「1」が
有効、「0」が無効を示している。また、dataフィール
ドの「105」〜「108」は、結果タグを示してい
る。
【0025】リザベーションステーション10〜13で
は、これらのデコードされた命令と、リオーダバッファ
4のエントリの値(デスティネーション)と、ソースレ
ジスタの値(もしくは、結果タグの値)を保持してお
り、該当する演算ユニット20〜23が空いていて、ソ
ースレジスタの値が揃っていれば、その演算ユニット2
0〜23に送られる。例えば、図2の構成において、算
術演算ユニット21が複数あり、かつ、ソースレジスタ
であるR3a 、R5a の値が揃っていれば、上記(1)
式と(3)式の同時実行が行われる。
【0026】演算ユニット20〜23で実行された結果
は、ストア命令を除きリオーダバッファ4の先ほどのエ
ントリへ送られ、dataフィールドに結果を書き込み、C
フィールドを有効にする。その際、dataフィールドに書
かれていた、結果タグの値と一致するタグを持っている
ものがリザベーションステーション10〜13にいない
かを探し、もし一致するものがあれば、そのリザベーシ
ョンステーション10〜13にも結果を書き込む。ま
た、実行が実際の命令順において前の命令の実行が全て
終っていれば、そのエントリのdataの値をdestフィール
ドで示されるレジスタ5へ送り、vフィールドを無効に
する。
【0027】また、割り込みや例外が発生した場合は、
リザベーションステーション10〜13のエントリを無
効化し、かつ、リオーダバッファ4のエントリのvフィ
ールドを無効化する。
【0028】ところで、複数のアプリケーションを実行
するといったように、複数の命令流がある場合は、各命
令流毎に実行できれば演算ユニットの有効利用が図れ、
プロセッサの性能向上を図ることができる。
【0029】図5は、このような複数の命令流の説明図
である。この例は、二つのアプリケーションAP1、A
P2の命令列を示しており、それぞれの命令(1A)〜
(4A)と、命令(1B)〜(4B)とはプログラムの
実行順序としては全く無関係である。本実施例ではこの
ような場合に複数の命令流を同時に実行可能とするため
に、図1の構成としたものであり、以下、これを詳細に
説明する。
【0030】図1に示す装置は、命令メモリ1、命令キ
ャッシュ2、データキャッシュ7、データメモリ8、リ
ザベーションステーション10〜13、演算ユニット2
0〜23を備えると共に、命令流識別タグ生成ユニット
31、PCユニット32、リネーミングレジスタ33を
備えている。ここで、命令メモリ1〜演算ユニット23
の構成については、上述した図2の構成と同様である。
【0031】命令流識別タグ生成ユニット31は、複数
の命令流を識別するためのタグを生成するユニットで、
その出力は、各演算ユニット20〜23のリザベーショ
ンステーション10〜13と、リネーミングレジスタ3
3と、PCユニット32に接続されている。PCユニッ
ト32は、命令流の個数分のプログラムカウンタ(P
C)を持つプログラムカウンタユニットであり、その出
力は命令キャッシュ2を通して命令メモリ1に接続され
ている。
【0032】図6は、リネーミングレジスタ33の構成
図である。このリネーミングレジスタ33は、図2に示
した通常のリオーダバッファ4に[log2n ](小数点以
下切り上げ。ただし、n>1で命令流の数。)ビットか
らなる命令流指示ビットフィールドINと、1ビットの
完了フラグフィールドICとを付加したものであり、de
stフィールドとINフィールドを検索キーとした連想メ
モリである。即ち、命令流指示ビットフィールドIN
は、そのエントリの値がどの命令流であるかを識別する
ための値であり、完了フラグフィールドICは、割り込
みに対処するためのフィールドである。
【0033】先ず、命令流識別タグ生成ユニット31
が、PCユニット32に命令流個あるPCのうちの一つ
を選択する信号を送出する。PCユニット32は、選択
されたPCの値で命令キャッシュ2にアクセスし、命令
キャッシュ2からの出力はデコーダ3に送られる。デコ
ーダ3は命令を解釈し、どの演算ユニット20〜23に
送るかを決定し、対応するリザベーションステーション
10〜13に出力を送る。
【0034】また、同時に命令流識別タグ生成ユニット
31から[log2n ](小数点以下切り上げ)ビットの命
令流識別タグが同一リザベーションステーションに送ら
れる。更に、これと同時に、デコーダ3からは命令のソ
ースレジスタの値とデスティネーションレジスタの値
が、また、命令流識別タグ生成ユニット31からは命令
流識別タグが、それぞれリネーミングレジスタ33に送
られる。リネーミングレジスタ33は、このソースレジ
スタの値と命令流識別タグをキーとして連想メモリを引
き、合致するものの中で最新の値を対応するリザベーシ
ョンステーション10〜13に送る。
【0035】この際、もし、合致したエントリのCフィ
ールドが無効だった場合、値の代わりに結果タグの値を
送る。また、リネーミングレジスタ33はデスティネー
ションレジスタの値を新しいエントリのdestフィールド
に、命令流識別タグをINフィールドに加え、更に、v
フィールドを有効にし、CフィールドとICフィールド
を無効にし、結果タグを生成してdataフィールドに保持
する。また、このリネーミングレジスタ33のエントリ
の値をリザベーションステーション10〜13に送る。
【0036】図7は、リネーミングレジスタ33の内容
説明図である。即ち、これは、図5に示した二つのアプ
リケーションAP1とAP2との命令列が入力されたも
のであり、アプリケーションAP1およびAP2のそれ
ぞれのR3a とR5a の値がdataフィールドに書き込ま
れており、従って、Cフィールドが有効(=1)であ
り、また、ICフィールドも、前の命令での結果を保持
しているエントリのICフィールドが全て有効であるた
め、有効(=1)となっている。このように、AP1と
AP2とは、INフィールドの値が異なるため、これら
の命令は同時に実行することが可能となる。尚、dataフ
ィールドの「2」「3」「5」「6」は値であり、「1
05」〜「108」および「201」〜「204」は、
結果タグの値である。
【0037】リザベーションステーション10〜13で
は、これらのデコードされた命令と命令流識別タグ、リ
ネーミングレジスタ33のエントリの値、ソースレジス
タの値(もしくは、タグの値)を保持しており、該当す
る演算ユニット20〜23が空いていて、かつ、ソース
レジスタの値が揃っていれば、その演算ユニット20〜
23に送られる。
【0038】演算ユニット20〜23で実行された結果
と命令流識別タグは、ストア命令を除きリネーミングレ
ジスタ33の先ほどのエントリへ送られ、dataフィール
ドに結果を書き込み、Cフィールドを有効にする。その
際dataフィールドに書かれていた、結果タグの値と一致
するタグを持っているものが、リザベーションステーシ
ョン10〜13にいないかを探し、もし一致するものが
あれば、そのリザベーションステーション10〜13に
も結果を書き込む。また、ICフィールドは、実行が実
際の命令順において前の命令での結果を保持しているエ
ントリのICフィールドが全て有効であれば、有効にす
る。また、ICフィールドが有効なもののうちdestエン
トリが同一なエントリが存在した場合、古い方のエント
リのvフィールドを無効にする。
【0039】割り込みや例外が発生した場合は、割り込
みや例外を発生させた命令流識別タグと同一のタグを持
つリザベーションステーション10〜13のエントリを
無効化し、かつ、リネーミングレジスタ33のエントリ
中で、INフィールドと命令流識別タグが一致し、IC
フィールドが無効なもののvフィールドを無効化する。
【0040】
【発明の効果】以上説明したように、本発明の複数命令
流パイプライン計算機によれば、複数の命令流にアクセ
スするためのプログラムカウンタを有し、かつ、複数の
命令流を識別するためのタグを付加したリネーミングレ
ジスタでレジスタ名前替えを行うようにしたので、真の
依存のために、演算ユニットが空いているにもかかわら
ず、命令が発行できずに有効に活用できなかったもの
を、複数の命令流を実行できることにより、演算ユニッ
トの有効利用が図れ、高い演算処理性能を維持したまま
高スループットの処理を行うことができる。
【図面の簡単な説明】
【図1】本発明の複数命令流パイプライン計算機の一実
施例の構成図である。
【図2】一般的なスーパースカラプロセッサの構成図で
ある。
【図3】リオーダバッファの構成図である。
【図4】リオーダバッファにおける命令列の一例を示す
説明図である。
【図5】複数の命令流の説明図である。
【図6】本発明の複数命令流パイプライン計算機におけ
るリネーミングレジスタの構成図である。
【図7】本発明の複数命令流パイプライン計算機におけ
るリネーミングレジスタの内容説明図である。
【符号の説明】
3 デコーダ 20〜23 演算ユニット 31 命令流識別タグ生成ユニット 32 PCユニット 33 リネーミングレジスタ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 任意の命令がどの命令流に属するかを識
    別する命令流識別タグを生成する命令流識別タグ生成ユ
    ニットと、 命令流の個数分のプログラムカウンタを備え、前記命令
    流識別タグで示された命令流のプログラムカウンタを選
    択するPCユニットと、 前記命令流識別タグに基づき、命令流毎にレジスタ名前
    替えを行うリネーミングレジスタと、 前記リネーミングレジスタの値を用い、前記プログラム
    カウンタによって指定された命令を実行する演算ユニッ
    トとを備えたことを特徴とする複数命令流パイプライン
    計算機。
  2. 【請求項2】 任意の命令がどの命令流に属するかを識
    別する命令流識別タグを生成する命令流識別タグ生成ユ
    ニットと、 命令流の個数分のプログラムカウンタを備え、前記命令
    流識別タグで示された命令流のプログラムカウンタを選
    択するPCユニットと、 前記PCユニットから選択されたプログラムカウンタに
    よって指定された命令をデコードし、命令中のソースレ
    ジスタとディスティネーションレジスタの値を求めるデ
    コーダと、 前記ソースレジスタの値と前記命令流識別タグとに対応
    したデータを出力すると共に、その命令におけるディス
    ティネーションレジスタの値を命令流毎に新しいエント
    リとし、レジスタ名前替えを行うリネーミングレジスタ
    と、 前記リネーミングレジスタから出力されたソースレジス
    タに対応した値を用い、前記デコーダでデコードされた
    命令を実行すると共に、実行結果を前記リネーミングレ
    ジスタにおけるディスティネーションレジスタの値に書
    き込む演算ユニットとを備えたことを特徴とする複数命
    令流パイプライン計算機。
JP8883895A 1995-03-22 1995-03-22 複数命令流パイプライン計算機 Pending JPH08263289A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8883895A JPH08263289A (ja) 1995-03-22 1995-03-22 複数命令流パイプライン計算機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8883895A JPH08263289A (ja) 1995-03-22 1995-03-22 複数命令流パイプライン計算機

Publications (1)

Publication Number Publication Date
JPH08263289A true JPH08263289A (ja) 1996-10-11

Family

ID=13954102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8883895A Pending JPH08263289A (ja) 1995-03-22 1995-03-22 複数命令流パイプライン計算機

Country Status (1)

Country Link
JP (1) JPH08263289A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6502186B2 (en) 1998-07-07 2002-12-31 Fujitsu Limited Instruction processing apparatus
JP2003515214A (ja) * 1999-11-16 2003-04-22 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 計算を狭いオペランドで実施するための方法と装置
US6789185B1 (en) 1998-12-17 2004-09-07 Fujitsu Limited Instruction control apparatus and method using micro program
US6807624B1 (en) 1998-12-17 2004-10-19 Fujitsu Limited Instruction control device and method therefor
JP2023112584A (ja) * 2022-02-01 2023-08-14 日本電気株式会社 ベクトル命令処理方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6502186B2 (en) 1998-07-07 2002-12-31 Fujitsu Limited Instruction processing apparatus
US6789185B1 (en) 1998-12-17 2004-09-07 Fujitsu Limited Instruction control apparatus and method using micro program
US6807624B1 (en) 1998-12-17 2004-10-19 Fujitsu Limited Instruction control device and method therefor
US7127591B2 (en) 1998-12-17 2006-10-24 Fujitsu Limited Instruction control device and method therefor
US7275146B2 (en) 1998-12-17 2007-09-25 Fujitsu Limited Instruction control device and method therefor
US7313674B2 (en) 1998-12-17 2007-12-25 Fujitsu Limited Instruction control device and method therefor
JP2003515214A (ja) * 1999-11-16 2003-04-22 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 計算を狭いオペランドで実施するための方法と装置
JP2023112584A (ja) * 2022-02-01 2023-08-14 日本電気株式会社 ベクトル命令処理方法

Similar Documents

Publication Publication Date Title
JP3724582B2 (ja) 命令実行ユニットのためのレジスタ・リネーミング回路
US5710902A (en) Instruction dependency chain indentifier
JP3571267B2 (ja) コンピュータシステム
US5303356A (en) System for issuing instructions for parallel execution subsequent to branch into a group of member instructions with compoundability in dictation tag
US7007153B1 (en) Method and apparatus for allocating functional units in a multithreaded VLIW processor
US5805849A (en) Data processing system and method for using an unique identifier to maintain an age relationship between executing instructions
US6928533B1 (en) Data processing system and method for implementing an efficient out-of-order issue mechanism
US7096343B1 (en) Method and apparatus for splitting packets in multithreaded VLIW processor
JP2000148472A (ja) マイクロプロセッサ装置及びそのソフトウェア命令高速化方法並びにその制御プログラムを記録した記録媒体
US6862676B1 (en) Superscalar processor having content addressable memory structures for determining dependencies
JP2682812B2 (ja) オペレーションの処理システム及び方法
US5930491A (en) Identification of related instructions resulting from external to internal translation by use of common ID field for each group
KR19990072553A (ko) 무순서레지스터동작용장치를구비하는데이터처리시스템및그방법
KR100335746B1 (ko) 무순서 동작시 예외를 트래킹하는 장치를 구비하는 데이터 처리 시스템및 그 방법
KR100308512B1 (ko) 편집 기능을 위한 전문 밀리코드 지시
US20040199749A1 (en) Method and apparatus to limit register file read ports in an out-of-order, multi-stranded processor
KR19990082748A (ko) 번역및테스트를위한전문밀리코드명령
KR100322725B1 (ko) 전문 갱신 및 분기 명령을 이용하는 밀리코드 플래그
Kawano et al. Fine-grain multi-thread processor architecture for massively parallel processing
US6336182B1 (en) System and method for utilizing a conditional split for aligning internal operation (IOPs) for dispatch
JP3554211B2 (ja) マイクロプログラムを用いた命令制御装置および方法
JP3737573B2 (ja) Vliwプロセッサ
EP1235139B1 (en) System and method for supporting precise exceptions in a data processor having a clustered architecture
EP1050800A1 (en) A pipelined execution unit
JP2904624B2 (ja) 並列演算処理装置