JPH08264524A - 多層半導体基板及びその製造方法 - Google Patents
多層半導体基板及びその製造方法Info
- Publication number
- JPH08264524A JPH08264524A JP7068212A JP6821295A JPH08264524A JP H08264524 A JPH08264524 A JP H08264524A JP 7068212 A JP7068212 A JP 7068212A JP 6821295 A JP6821295 A JP 6821295A JP H08264524 A JPH08264524 A JP H08264524A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- metal
- film
- grown
- metal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 シリコン半導体基板上に薄くて均一な希土類
元素の金属酸化物膜を有する多層半導体基板及びその製
造方法を提供する。 【構成】 エピタキシャル成長装置内に、半導体基板と
金属原料を入れ、まず２５０℃以下の成長温度で該半導
体基板上に金属膜を成長させ、その後、該エピタキシャ
ル成長装置内に酸素ガスを導入し、酸素雰囲気中で前記
金属膜上に金属酸化物膜を形成する。 【効果】 半導体基板上に薄くて均一な金属酸化物膜が
形成され、不揮発性メモリーやキャパシター、薄膜超電
導デバイス、或いは光変調素子などの作製用基板として
好適な優れた基板が得られる。
元素の金属酸化物膜を有する多層半導体基板及びその製
造方法を提供する。 【構成】 エピタキシャル成長装置内に、半導体基板と
金属原料を入れ、まず２５０℃以下の成長温度で該半導
体基板上に金属膜を成長させ、その後、該エピタキシャ
ル成長装置内に酸素ガスを導入し、酸素雰囲気中で前記
金属膜上に金属酸化物膜を形成する。 【効果】 半導体基板上に薄くて均一な金属酸化物膜が
形成され、不揮発性メモリーやキャパシター、薄膜超電
導デバイス、或いは光変調素子などの作製用基板として
好適な優れた基板が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、多層構造の半導体基板
に関し、例えば高機能の不揮発性メモリーやキャパシタ
ー、薄膜超電導デバイス、或いは光変調素子などの素子
作製用の基板及びその基板の製造方法に関する。
に関し、例えば高機能の不揮発性メモリーやキャパシタ
ー、薄膜超電導デバイス、或いは光変調素子などの素子
作製用の基板及びその基板の製造方法に関する。
【０００２】
【従来の技術】高機能の不揮発性メモリーやキャパシタ
ー、或いは光変調素子などを作製する場合に使用可能な
配向性強誘電体薄膜素子として、特開平６−１９６６４
８号公報に記載されているように、ＧａＡｓ単結晶基板
上に、金属酸化物膜よりなるバッファ薄膜、金属薄膜及
び強誘電体薄膜を順次積層した構造のものが知られてい
る。
ー、或いは光変調素子などを作製する場合に使用可能な
配向性強誘電体薄膜素子として、特開平６−１９６６４
８号公報に記載されているように、ＧａＡｓ単結晶基板
上に、金属酸化物膜よりなるバッファ薄膜、金属薄膜及
び強誘電体薄膜を順次積層した構造のものが知られてい
る。
【０００３】このような構造の素子を単結晶シリコンよ
りなる半導体基板上に作製する場合には、まず半導体基
板上に金属酸化物膜を蒸着法やスパッタ法などによりエ
ピタキシャル成長させる。従来、その蒸発源やスパッタ
リングのターゲットには、金属酸化物の焼結体などが用
いられている。しかしながら、上記蒸発源を電子ビーム
等で加熱して蒸発させる際や、ターゲットをイオン衝撃
する際に、酸化物からの酸素の解離が起こり、その解離
した酸素によりシリコン半導体基板の表面が酸化されて
しまい、特性の良い金属酸化物膜が得られないという問
題点があった。
りなる半導体基板上に作製する場合には、まず半導体基
板上に金属酸化物膜を蒸着法やスパッタ法などによりエ
ピタキシャル成長させる。従来、その蒸発源やスパッタ
リングのターゲットには、金属酸化物の焼結体などが用
いられている。しかしながら、上記蒸発源を電子ビーム
等で加熱して蒸発させる際や、ターゲットをイオン衝撃
する際に、酸化物からの酸素の解離が起こり、その解離
した酸素によりシリコン半導体基板の表面が酸化されて
しまい、特性の良い金属酸化物膜が得られないという問
題点があった。
【０００４】この問題に対し、表面に酸化膜を有するシ
リコン半導体基板上に、８０Åの金属ストロンチウムを
成膜した後チタン酸ストロンチウムエピタキシャル膜を
成膜することで、金属ストロンチウムによりシリコン半
導体基板表面の酸化膜を還元させ良好なバッファ膜が得
られることが開示されている（第１３回マテリアルサイ
エンスアンドエンジニアリングシンポジウム論文集（Pr
oceedings of the 13th Symposium on Material Scienc
e and Engineering ）１０９頁〜１１４頁（１９９
４））。しかし、この方法では、金属ストロンチウムの
膜厚が８０Åと厚いため、チタン酸ストロンチウム膜の
組成ずれが生じてしまう。また、チタン酸ストロンチウ
ム膜の膜厚は約１０００Åと推測される（論文中には明
記されていない）が、バッファ膜としては厚いものであ
る。
リコン半導体基板上に、８０Åの金属ストロンチウムを
成膜した後チタン酸ストロンチウムエピタキシャル膜を
成膜することで、金属ストロンチウムによりシリコン半
導体基板表面の酸化膜を還元させ良好なバッファ膜が得
られることが開示されている（第１３回マテリアルサイ
エンスアンドエンジニアリングシンポジウム論文集（Pr
oceedings of the 13th Symposium on Material Scienc
e and Engineering ）１０９頁〜１１４頁（１９９
４））。しかし、この方法では、金属ストロンチウムの
膜厚が８０Åと厚いため、チタン酸ストロンチウム膜の
組成ずれが生じてしまう。また、チタン酸ストロンチウ
ム膜の膜厚は約１０００Åと推測される（論文中には明
記されていない）が、バッファ膜としては厚いものであ
る。
【０００５】また、シリコン半導体基板上に、スパッタ
リング法により室温で４ÅのＺｒ1- x Ｙx を成膜し、そ
の上に２４００Åのイットリア部分安定化ジルコニアエ
ピタキシャル膜を成膜する技術が開示されている（シン
ソリッドフィルム（Thin Solid Films）２２９巻、１７
頁〜２３頁（１９９３））。しかし、この方法は、スパ
ッタリング法を用いているため、膜中の不活性ガス濃度
が数％と高くなってしまい、この上に更に強誘電体膜、
超電導体膜等の成膜を行い素子化したときの電気的特
性、信頼性の上で問題が生じる。また、この技術も、イ
ットリア部分安定化ジルコニア膜の膜厚は２４００Åと
バッファ膜としては厚いものである。
リング法により室温で４ÅのＺｒ1- x Ｙx を成膜し、そ
の上に２４００Åのイットリア部分安定化ジルコニアエ
ピタキシャル膜を成膜する技術が開示されている（シン
ソリッドフィルム（Thin Solid Films）２２９巻、１７
頁〜２３頁（１９９３））。しかし、この方法は、スパ
ッタリング法を用いているため、膜中の不活性ガス濃度
が数％と高くなってしまい、この上に更に強誘電体膜、
超電導体膜等の成膜を行い素子化したときの電気的特
性、信頼性の上で問題が生じる。また、この技術も、イ
ットリア部分安定化ジルコニア膜の膜厚は２４００Åと
バッファ膜としては厚いものである。
【０００６】
【発明が解決しようとする課題】本発明は、上記問題点
を解決するためになされたもので、その目的は、半導体
基板上に薄くて均一な金属酸化物膜を有し、高機能の不
揮発性メモリーやキャパシター、薄膜超電導デバイス、
或いは光変調素子などの素子作製用の基板として好適な
多層半導体基板を提供することにある。
を解決するためになされたもので、その目的は、半導体
基板上に薄くて均一な金属酸化物膜を有し、高機能の不
揮発性メモリーやキャパシター、薄膜超電導デバイス、
或いは光変調素子などの素子作製用の基板として好適な
多層半導体基板を提供することにある。
【０００７】また、本発明の他の目的は、半導体基板上
に薄くて均一な金属酸化物膜を形成することのできる多
層半導体基板の製造方法を提供することである。
に薄くて均一な金属酸化物膜を形成することのできる多
層半導体基板の製造方法を提供することである。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明者は、“シリコン系ヘテロデバイス”（古川
ら、丸善、平成３年７月３０日発行）の１５０頁に記載
された「Ｏ2 ガスとシリコン表面の反応」の図（同書図
７．４、同図に対応する領域を本明細書に添付した図面
の図１の右上に一点鎖線で区切って示す。）に基づい
て、さらに研究を行った。その結果、図１に示すよう
に、Ｏ2 ガス圧力が１０-10 Paで基板温度が室温から成
長温度（８００℃）に達するまでに、略２６０〜５００
℃の領域（酸化領域II）において基板表面が酸化され、
続く略５００℃以上の領域（エッチング領域III ）で基
板表面がエッチングされることがわかった。なお、実際
の金属酸化物膜の成長では、温度及びＯ2 ガスの圧力
を、図１中のイ−ロ−ハ線に沿ってイ点からハ点に向か
って変化させている。
に、本発明者は、“シリコン系ヘテロデバイス”（古川
ら、丸善、平成３年７月３０日発行）の１５０頁に記載
された「Ｏ2 ガスとシリコン表面の反応」の図（同書図
７．４、同図に対応する領域を本明細書に添付した図面
の図１の右上に一点鎖線で区切って示す。）に基づい
て、さらに研究を行った。その結果、図１に示すよう
に、Ｏ2 ガス圧力が１０-10 Paで基板温度が室温から成
長温度（８００℃）に達するまでに、略２６０〜５００
℃の領域（酸化領域II）において基板表面が酸化され、
続く略５００℃以上の領域（エッチング領域III ）で基
板表面がエッチングされることがわかった。なお、実際
の金属酸化物膜の成長では、温度及びＯ2 ガスの圧力
を、図１中のイ−ロ−ハ線に沿ってイ点からハ点に向か
って変化させている。
【０００９】そこで、本発明者は、基板温度の昇温過程
において、略２６０〜５００℃の酸化領域IIに至る前、
すなわち例えば２００〜２５０℃程度の基板温度でもっ
て、基板表面を金属薄膜で被覆することによりその酸化
領域IIにおける基板表面の酸化を防止することができる
と考えた。
において、略２６０〜５００℃の酸化領域IIに至る前、
すなわち例えば２００〜２５０℃程度の基板温度でもっ
て、基板表面を金属薄膜で被覆することによりその酸化
領域IIにおける基板表面の酸化を防止することができる
と考えた。
【００１０】本発明は上記知見等に基づいてなされたも
ので、請求項１記載の多層半導体基板は、半導体基板上
に不活性ガス成分を含まないエピタキシャル成長された
金属酸化物膜が形成され、かつその界面には前記金属酸
化物の勾配層の厚さが５原子層以下に相当する厚さの酸
素の組成勾配層が形成されていることを特徴とする。
ので、請求項１記載の多層半導体基板は、半導体基板上
に不活性ガス成分を含まないエピタキシャル成長された
金属酸化物膜が形成され、かつその界面には前記金属酸
化物の勾配層の厚さが５原子層以下に相当する厚さの酸
素の組成勾配層が形成されていることを特徴とする。
【００１１】この発明において、請求項２記載の発明の
ように、前記半導体基板は、面方位が（１１１）または
（１００）の単結晶シリコンでできていてもよいし、請
求項３または４記載の発明のように、前記金属酸化物膜
は、Ｃ希土構造を有する酸化物、酸化イットリウム、酸
化ジスプロシウム、イットリア部分安定化ジルコニアで
あってもよい。
ように、前記半導体基板は、面方位が（１１１）または
（１００）の単結晶シリコンでできていてもよいし、請
求項３または４記載の発明のように、前記金属酸化物膜
は、Ｃ希土構造を有する酸化物、酸化イットリウム、酸
化ジスプロシウム、イットリア部分安定化ジルコニアで
あってもよい。
【００１２】上記多層半導体基板を製造するにあたっ
て、請求項５記載の発明は、エピタキシャル成長装置内
に、半導体基板と金属原料を入れ、まず２５０℃以下の
成長温度で該半導体基板上に金属膜を成長させ、続いて
該エピタキシャル成長装置内に酸素ガスを導入し、酸素
雰囲気中で前記金属膜上に金属酸化物膜を形成すること
を特徴とする。
て、請求項５記載の発明は、エピタキシャル成長装置内
に、半導体基板と金属原料を入れ、まず２５０℃以下の
成長温度で該半導体基板上に金属膜を成長させ、続いて
該エピタキシャル成長装置内に酸素ガスを導入し、酸素
雰囲気中で前記金属膜上に金属酸化物膜を形成すること
を特徴とする。
【００１３】この発明において、請求項６記載の発明の
ように、前記半導体基板として、面方位が（１１１）ま
たは（１００）の単結晶シリコンよりなる基板を用いて
もよいし、請求項７記載の発明のように、前記金属原料
として、酸化したときにＣ希土構造となる金属を用い、
この金属よりなる前記金属膜を成長させるとともに、Ｃ
希土構造の金属酸化物よりなる前記金属酸化物膜を成長
させるようにしてもよい。また、請求項８記載の発明の
ように、前記金属原料として、イットリウムまたはジス
プロシウムを用い、イットリウムまたはジスプロシウム
よりなる前記金属膜を成長させるとともに、酸化イット
リウムまたは酸化ジスプロシウムよりなる前記金属酸化
物膜を成長させてもよいし、請求項９記載の発明のよう
に、前記金属原料として、ジルコニウムを用い、ジルコ
ニウムよりなる前記金属膜を成長させるとともに、イッ
トリア安定化ジルコニアよりなる前記金属酸化物膜を成
長させてもよい。そして、請求項１０記載の発明のよう
に、前記金属膜の成長を、１原子層以上５原子層以下に
相当する厚さになるまで行うようにしてもよいし、或い
は請求項１１記載の発明のように、前記金属膜の成長
を、１．５原子層以上２．５原子層以下に相当する厚さ
になるまで行うようにしてもよい。
ように、前記半導体基板として、面方位が（１１１）ま
たは（１００）の単結晶シリコンよりなる基板を用いて
もよいし、請求項７記載の発明のように、前記金属原料
として、酸化したときにＣ希土構造となる金属を用い、
この金属よりなる前記金属膜を成長させるとともに、Ｃ
希土構造の金属酸化物よりなる前記金属酸化物膜を成長
させるようにしてもよい。また、請求項８記載の発明の
ように、前記金属原料として、イットリウムまたはジス
プロシウムを用い、イットリウムまたはジスプロシウム
よりなる前記金属膜を成長させるとともに、酸化イット
リウムまたは酸化ジスプロシウムよりなる前記金属酸化
物膜を成長させてもよいし、請求項９記載の発明のよう
に、前記金属原料として、ジルコニウムを用い、ジルコ
ニウムよりなる前記金属膜を成長させるとともに、イッ
トリア安定化ジルコニアよりなる前記金属酸化物膜を成
長させてもよい。そして、請求項１０記載の発明のよう
に、前記金属膜の成長を、１原子層以上５原子層以下に
相当する厚さになるまで行うようにしてもよいし、或い
は請求項１１記載の発明のように、前記金属膜の成長
を、１．５原子層以上２．５原子層以下に相当する厚さ
になるまで行うようにしてもよい。
【００１４】また、請求項１２記載の発明のように、前
記半導体基板の表面をあらかじめ水素終端処理しておい
てもよい。
記半導体基板の表面をあらかじめ水素終端処理しておい
てもよい。
【００１５】
【作用】本発明に係る多層半導体基板によれば、半導体
基板上に不活性ガス成分を含まないエピタキシャル成長
された金属酸化物膜が形成され、かつその界面には勾配
層の厚さが５原子層以下に相当する厚さの前記金属酸化
物の酸素の組成勾配層が形成された、薄くて均一な金属
酸化物膜を有する多層半導体基板である。その製造プロ
セスにおいて、まず２５０℃以下の成長温度で半導体基
板上に金属膜を成長させ、続いてエピタキシャル成長装
置内に酸素ガスを導入し、酸素雰囲気中で前記金属膜上
に金属酸化物膜を成長させる。このとき５原子層より金
属膜が厚いと、金属膜成膜後の昇温過程において半導体
基板中に金属が拡散しやすくなる。また、昇温後の金属
酸化物膜の成膜中に酸素がこの金属膜中に拡散するの
で、半導体基板と金属酸化物の界面には、５原子層以下
に相当する厚さに相当するこの金属膜と酸素の反応した
金属酸化物膜の酸素の組成勾配層が形成される。従っ
て、この基板を用いて不揮発性メモリーやキャパシタ
ー、薄膜超電導デバイス、或いは光変調素子などの素子
を作製すると、金属酸化物膜よりなるバッファ層が薄
く、優れた特性の素子が得られる。
基板上に不活性ガス成分を含まないエピタキシャル成長
された金属酸化物膜が形成され、かつその界面には勾配
層の厚さが５原子層以下に相当する厚さの前記金属酸化
物の酸素の組成勾配層が形成された、薄くて均一な金属
酸化物膜を有する多層半導体基板である。その製造プロ
セスにおいて、まず２５０℃以下の成長温度で半導体基
板上に金属膜を成長させ、続いてエピタキシャル成長装
置内に酸素ガスを導入し、酸素雰囲気中で前記金属膜上
に金属酸化物膜を成長させる。このとき５原子層より金
属膜が厚いと、金属膜成膜後の昇温過程において半導体
基板中に金属が拡散しやすくなる。また、昇温後の金属
酸化物膜の成膜中に酸素がこの金属膜中に拡散するの
で、半導体基板と金属酸化物の界面には、５原子層以下
に相当する厚さに相当するこの金属膜と酸素の反応した
金属酸化物膜の酸素の組成勾配層が形成される。従っ
て、この基板を用いて不揮発性メモリーやキャパシタ
ー、薄膜超電導デバイス、或いは光変調素子などの素子
を作製すると、金属酸化物膜よりなるバッファ層が薄
く、優れた特性の素子が得られる。
【００１６】そして、半導体基板が面方位が（１１１）
または（１００）の単結晶シリコンでできていることに
より、不揮発性メモリーやキャパシター、薄膜超電導デ
バイス、或いは光変調素子などとを集積化することがで
きる。また、金属酸化物膜がＣ希土構造を有する酸化
物、酸化イットリウム、酸化ジスプロシウムまたはイッ
トリア部分安定化ジルコニアでできていれば、得られた
多層半導体基板は、不揮発性メモリーやキャパシター、
薄膜超電導デバイス、或いは光変調素子などの素子作製
用の基板として好適である。なお、Ｃ希土構造を有する
酸化物としては、酸化イットリウム（Ｙ2 Ｏ3 ）、酸化
ジスプロシウム（Ｄｙ2 Ｏ3 ）の他に、酸化ネオジウム
（Ｎｄ2 Ｏ3 ）、酸化サマリウム（Ｓｍ2 Ｏ3 ）、酸化
ユーロピウム（Ｅｕ2 Ｏ3 ）、酸化プロシチウム（Ｐｒ
2 Ｏ3 ）等がある。
または（１００）の単結晶シリコンでできていることに
より、不揮発性メモリーやキャパシター、薄膜超電導デ
バイス、或いは光変調素子などとを集積化することがで
きる。また、金属酸化物膜がＣ希土構造を有する酸化
物、酸化イットリウム、酸化ジスプロシウムまたはイッ
トリア部分安定化ジルコニアでできていれば、得られた
多層半導体基板は、不揮発性メモリーやキャパシター、
薄膜超電導デバイス、或いは光変調素子などの素子作製
用の基板として好適である。なお、Ｃ希土構造を有する
酸化物としては、酸化イットリウム（Ｙ2 Ｏ3 ）、酸化
ジスプロシウム（Ｄｙ2 Ｏ3 ）の他に、酸化ネオジウム
（Ｎｄ2 Ｏ3 ）、酸化サマリウム（Ｓｍ2 Ｏ3 ）、酸化
ユーロピウム（Ｅｕ2 Ｏ3 ）、酸化プロシチウム（Ｐｒ
2 Ｏ3 ）等がある。
【００１７】本発明に係る多層半導体基板の製造方法に
よれば、エピタキシャル成長装置内に、半導体基板と金
属原料を入れ、まず２５０℃以下の成長温度で該半導体
基板上に金属膜を成長させ、続いて該エピタキシャル成
長装置内に酸素ガスを導入し、酸素雰囲気中で前記金属
膜上に金属酸化物膜を成長させるようにしたため、金属
酸化物の成長温度（例えば８００℃）まで基板温度を昇
温させる過程において、半導体基板の表面が酸化及びエ
ッチングされるのが防止されるので、薄くて均一な金属
酸化物薄膜が形成される。従って、不揮発性メモリーや
キャパシター、薄膜超電導デバイス、或いは光変調素子
などの作製用基板として好適な優れた基板が得られる。
よれば、エピタキシャル成長装置内に、半導体基板と金
属原料を入れ、まず２５０℃以下の成長温度で該半導体
基板上に金属膜を成長させ、続いて該エピタキシャル成
長装置内に酸素ガスを導入し、酸素雰囲気中で前記金属
膜上に金属酸化物膜を成長させるようにしたため、金属
酸化物の成長温度（例えば８００℃）まで基板温度を昇
温させる過程において、半導体基板の表面が酸化及びエ
ッチングされるのが防止されるので、薄くて均一な金属
酸化物薄膜が形成される。従って、不揮発性メモリーや
キャパシター、薄膜超電導デバイス、或いは光変調素子
などの作製用基板として好適な優れた基板が得られる。
【００１８】そして、面方位が（１１１）または（１０
０）の単結晶シリコン半導体基板を用いることにより、
不揮発性メモリーやキャパシター、薄膜超電導デバイ
ス、或いは光変調素子などの半導体素子と集積化させる
のに好適な基板が得られる。また、金属膜として酸化し
たときにＣ希土構造となる金属よりなる前記金属膜を成
長させるとともに、金属酸化物膜としてＣ希土構造の金
属酸化物よりなる膜を成長させる、または金属膜として
イットリウムまたはジスプロシウムよりなる前記金属膜
を成長させるとともに、金属酸化物膜として酸化イット
リウムまたは酸化ジスプロシウムよりなる膜を成長させ
る、或いは金属膜としてジルコニウムよりなる前記金属
膜を成長させるとともに、金属酸化物膜としてイットリ
ア安定化ジルコニアよりなる膜を成長させることによ
り、優れた多層半導体基板が得られる。さらに、金属膜
を、その厚さが１〜５原子層、好ましくは１．５〜２．
５原子層以下に相当する厚さとなるように成長させるこ
とにより、薄くて均一な金属酸化物薄膜を有し、かつ半
導体基板が金属膜中の金属原子により汚染されていない
多層基板が得られる。金属膜の厚さが１原子層未満と薄
すぎると、半導体基板表面の酸化防止やエッチング防止
の効果が十分に得られない。逆に、金属膜の厚さが５原
子層より厚すぎると、金属膜成膜後、基板温度を上げて
いったときに金属膜から半導体基板中への金属原子が拡
散しやすくなる。
０）の単結晶シリコン半導体基板を用いることにより、
不揮発性メモリーやキャパシター、薄膜超電導デバイ
ス、或いは光変調素子などの半導体素子と集積化させる
のに好適な基板が得られる。また、金属膜として酸化し
たときにＣ希土構造となる金属よりなる前記金属膜を成
長させるとともに、金属酸化物膜としてＣ希土構造の金
属酸化物よりなる膜を成長させる、または金属膜として
イットリウムまたはジスプロシウムよりなる前記金属膜
を成長させるとともに、金属酸化物膜として酸化イット
リウムまたは酸化ジスプロシウムよりなる膜を成長させ
る、或いは金属膜としてジルコニウムよりなる前記金属
膜を成長させるとともに、金属酸化物膜としてイットリ
ア安定化ジルコニアよりなる膜を成長させることによ
り、優れた多層半導体基板が得られる。さらに、金属膜
を、その厚さが１〜５原子層、好ましくは１．５〜２．
５原子層以下に相当する厚さとなるように成長させるこ
とにより、薄くて均一な金属酸化物薄膜を有し、かつ半
導体基板が金属膜中の金属原子により汚染されていない
多層基板が得られる。金属膜の厚さが１原子層未満と薄
すぎると、半導体基板表面の酸化防止やエッチング防止
の効果が十分に得られない。逆に、金属膜の厚さが５原
子層より厚すぎると、金属膜成膜後、基板温度を上げて
いったときに金属膜から半導体基板中への金属原子が拡
散しやすくなる。
【００１９】また、半導体基板の表面をあらかじめ希フ
ッ酸等の希酸溶液やフッカアンモニウム水に曝したり、
半導体基板の表面に水素ラジカルを照射したりして、基
板表面に水素終端処理しておくことにより、半導体基板
の酸化防止の効果が高くなり、清浄な半導体基板表面に
１〜５原子層程度の厚さの薄くて均一な金属酸化物膜を
有する多層半導体基板が得られる。
ッ酸等の希酸溶液やフッカアンモニウム水に曝したり、
半導体基板の表面に水素ラジカルを照射したりして、基
板表面に水素終端処理しておくことにより、半導体基板
の酸化防止の効果が高くなり、清浄な半導体基板表面に
１〜５原子層程度の厚さの薄くて均一な金属酸化物膜を
有する多層半導体基板が得られる。
【００２０】
【実施例】以下に、実施例を挙げて本発明の特徴とする
ところを明らかとする。なお、本発明は以下の各実施例
により何等制限されるものではないのはいうまでもな
い。
ところを明らかとする。なお、本発明は以下の各実施例
により何等制限されるものではないのはいうまでもな
い。
【００２１】（実施例１）まず、周知の蒸着装置を用
い、成長室内を真空排気して真空雰囲気（圧力：１×１
０-6Pa）とした後、面方位が（１１１）の単結晶シリコ
ンよりなる半導体基板上にＹ（イットリウム）膜を成長
させた。原料には、Ｙの単体（金属）を用いた。基板の
温度は２５０℃であった。成長したＹ膜の厚さは４Åで
あった。なお、半導体基板は、あらかじめ希フッ酸（di
l ＨＦ）等の酸でウェット処理を行い、半導体基板の表
面の水素終端処理をしておいたものを使用した。
い、成長室内を真空排気して真空雰囲気（圧力：１×１
０-6Pa）とした後、面方位が（１１１）の単結晶シリコ
ンよりなる半導体基板上にＹ（イットリウム）膜を成長
させた。原料には、Ｙの単体（金属）を用いた。基板の
温度は２５０℃であった。成長したＹ膜の厚さは４Åで
あった。なお、半導体基板は、あらかじめ希フッ酸（di
l ＨＦ）等の酸でウェット処理を行い、半導体基板の表
面の水素終端処理をしておいたものを使用した。
【００２２】続いて、成長室内にＯ2 ガスを導入し、酸
素雰囲気（圧力：１×１０-2Pa）中で、先に成長させた
Ｙ膜上にＹ2 Ｏ3 膜をエピタキシャル成長させた。原料
には、Ｙの単体を用いた。基板温度は７００℃であっ
た。成長したＹ2 Ｏ3 膜の厚さは２００Åであった。
素雰囲気（圧力：１×１０-2Pa）中で、先に成長させた
Ｙ膜上にＹ2 Ｏ3 膜をエピタキシャル成長させた。原料
には、Ｙの単体を用いた。基板温度は７００℃であっ
た。成長したＹ2 Ｏ3 膜の厚さは２００Åであった。
【００２３】図２（ａ）にＸＲＤ（Ｘ線回折）及び図２
（ｂ）にＲＨＥＥＤ（反射高速電子線回折）の結果を模
式的に示した図を示す。図２（ａ）（ｂ）からわかるよ
うに、ＸＲＤの結果には、Ｙ2 Ｏ3 （４４４）のピーク
とＳｉ（１１１）基板のピークだけが現れており、ま
た、ＲＨＥＥＤの結果には、明確なパターンが現れてい
る。これらの結果より、Ｓｉ（１１１）基板上に表面に
荒れの少ない均一なＹ2Ｏ3 （１１１）配向のエピタキ
シャル膜が成長しているのがわかる。
（ｂ）にＲＨＥＥＤ（反射高速電子線回折）の結果を模
式的に示した図を示す。図２（ａ）（ｂ）からわかるよ
うに、ＸＲＤの結果には、Ｙ2 Ｏ3 （４４４）のピーク
とＳｉ（１１１）基板のピークだけが現れており、ま
た、ＲＨＥＥＤの結果には、明確なパターンが現れてい
る。これらの結果より、Ｓｉ（１１１）基板上に表面に
荒れの少ない均一なＹ2Ｏ3 （１１１）配向のエピタキ
シャル膜が成長しているのがわかる。
【００２４】（実施例２）上記実施例１と同様にして、
まず、真空雰囲気（圧力：１×１０-6Pa）中で、面方位
が（１１１）の単結晶シリコンよりなる半導体基板（あ
らかじめその表面を酸でウェット処理を行い、半導体基
板の表面の水素終端処理をしておいた。）上にＤｙ（ジ
スプロシウム）膜を成長させた。原料には、Ｄｙの単体
（金属）を用いた。基板の温度は２５０℃であった。成
長したＤｙ膜の厚さは４Åであった。
まず、真空雰囲気（圧力：１×１０-6Pa）中で、面方位
が（１１１）の単結晶シリコンよりなる半導体基板（あ
らかじめその表面を酸でウェット処理を行い、半導体基
板の表面の水素終端処理をしておいた。）上にＤｙ（ジ
スプロシウム）膜を成長させた。原料には、Ｄｙの単体
（金属）を用いた。基板の温度は２５０℃であった。成
長したＤｙ膜の厚さは４Åであった。
【００２５】続いて、酸素雰囲気（圧力：１×１０-2P
a）中で、Ｄｙ膜上にＤｙ2 Ｏ3 膜をエピタキシャル成
長させた。原料には、Ｄｙの単体を用いた。基板温度は
７００℃であった。成長したＤｙ2 Ｏ3 膜の厚さは２０
０Åであった。
a）中で、Ｄｙ膜上にＤｙ2 Ｏ3 膜をエピタキシャル成
長させた。原料には、Ｄｙの単体を用いた。基板温度は
７００℃であった。成長したＤｙ2 Ｏ3 膜の厚さは２０
０Åであった。
【００２６】図３（ａ）にＸＲＤ及び図３（ｂ）にＲＨ
ＥＥＤの結果を模式的に示した図を示す。図３（ａ）
（ｂ）からわかるように、ＸＲＤの結果には、Ｄｙ2 Ｏ
3 （４４４）のピークとＳｉ（１１１）基板のピークだ
けが現れており、また、ＲＨＥＥＤの結果には、明確な
パターンが現れている。これらの結果より、Ｓｉ（１１
１）基板上に表面に荒れの少ない均一なＤｙ2 Ｏ3 （１
１１）配向のエピタキシャル膜が成長しているのがわか
る。
ＥＥＤの結果を模式的に示した図を示す。図３（ａ）
（ｂ）からわかるように、ＸＲＤの結果には、Ｄｙ2 Ｏ
3 （４４４）のピークとＳｉ（１１１）基板のピークだ
けが現れており、また、ＲＨＥＥＤの結果には、明確な
パターンが現れている。これらの結果より、Ｓｉ（１１
１）基板上に表面に荒れの少ない均一なＤｙ2 Ｏ3 （１
１１）配向のエピタキシャル膜が成長しているのがわか
る。
【００２７】（実施例３）上記実施例１と同様にして、
まず、真空雰囲気（圧力：１×１０-6Pa）中で、面方位
が（１００）の単結晶シリコンよりなる半導体基板（あ
らかじめその表面を酸でウェット処理を行い、半導体基
板の表面の水素終端処理をしておいた。）上にＺｒ膜を
成長させた。原料には、Ｚｒの単体（金属）を用いた。
基板の温度は２５０℃であった。成長したＺｒ膜の厚さ
は４Åであった。
まず、真空雰囲気（圧力：１×１０-6Pa）中で、面方位
が（１００）の単結晶シリコンよりなる半導体基板（あ
らかじめその表面を酸でウェット処理を行い、半導体基
板の表面の水素終端処理をしておいた。）上にＺｒ膜を
成長させた。原料には、Ｚｒの単体（金属）を用いた。
基板の温度は２５０℃であった。成長したＺｒ膜の厚さ
は４Åであった。
【００２８】続いて、成長室内にＯ2 ガスを導入し、酸
素雰囲気（圧力：５×１０-3Pa）中で、先に成長させた
Ｚｒ膜上にＹＳＺ（イットリア安定化ジルコニア（組
成；Ｙ2 Ｏ3 ：ＺｒＯ2 ＝９：９１（モル比）））膜を
成長させた。原料には、ＹＳＺの単体を用いた。基板温
度は８００℃であった。成長したＹＳＺ膜の厚さは２０
０Åであった。
素雰囲気（圧力：５×１０-3Pa）中で、先に成長させた
Ｚｒ膜上にＹＳＺ（イットリア安定化ジルコニア（組
成；Ｙ2 Ｏ3 ：ＺｒＯ2 ＝９：９１（モル比）））膜を
成長させた。原料には、ＹＳＺの単体を用いた。基板温
度は８００℃であった。成長したＹＳＺ膜の厚さは２０
０Åであった。
【００２９】図４（ａ）にＸＲＤ及び図４（ｂ）にＲＨ
ＥＥＤの結果を模式的に示した図を示す。図４（ａ）
（ｂ）からわかるように、ＸＲＤの結果には、ＹＳＺ
（２００）のピークだけが現れており、また、ＲＨＥＥ
Ｄの結果には、明確なパターンが現れている（なお、Ｘ
ＲＤの結果（図４（ａ））にはＳｉ（１００）基板のピ
ークは現れていない）。これらの結果より、Ｓｉ（１０
０）基板上に表面に荒れの少ない均一なＹＳＺ（１０
０）配向のエピタキシャル膜が成長しているのがわか
る。
ＥＥＤの結果を模式的に示した図を示す。図４（ａ）
（ｂ）からわかるように、ＸＲＤの結果には、ＹＳＺ
（２００）のピークだけが現れており、また、ＲＨＥＥ
Ｄの結果には、明確なパターンが現れている（なお、Ｘ
ＲＤの結果（図４（ａ））にはＳｉ（１００）基板のピ
ークは現れていない）。これらの結果より、Ｓｉ（１０
０）基板上に表面に荒れの少ない均一なＹＳＺ（１０
０）配向のエピタキシャル膜が成長しているのがわか
る。
【００３０】以上のように、上記実施例１〜３で得られ
た各試料（多層半導体基板）についていずれの試料もそ
の表面に荒れの少ない均一なエピタキシャル膜が成長し
ているのがわかる。
た各試料（多層半導体基板）についていずれの試料もそ
の表面に荒れの少ない均一なエピタキシャル膜が成長し
ているのがわかる。
【００３１】上記実施例によれば、半導体基板上に真空
雰囲気中で金属薄膜を成長させ、さらにその上に酸素雰
囲気中で金属酸化物薄膜を成長させることにより、半導
体基板上に薄くて均一な金属酸化物薄膜よりなるバッフ
ァー層を形成することができ、不揮発性メモリーやキャ
パシター、薄膜超電導デバイス、或いは光変調素子など
を作製する際に使用する基板として優れた特性を有する
多層半導体基板が得られる。
雰囲気中で金属薄膜を成長させ、さらにその上に酸素雰
囲気中で金属酸化物薄膜を成長させることにより、半導
体基板上に薄くて均一な金属酸化物薄膜よりなるバッフ
ァー層を形成することができ、不揮発性メモリーやキャ
パシター、薄膜超電導デバイス、或いは光変調素子など
を作製する際に使用する基板として優れた特性を有する
多層半導体基板が得られる。
【００３２】なお、蒸発源（原料）として用いる金属
は、上記実施例に限らない。
は、上記実施例に限らない。
【００３３】また、半導体基板は、シリコン基板に限ら
ないのは勿論である。
ないのは勿論である。
【００３４】
【発明の効果】本発明に係る多層半導体基板によれば、
半導体基板上に薄くて均一な金属酸化物膜を有する多層
半導体基板が得られるので、この基板を用いることによ
り、特性の優れた不揮発性メモリーやキャパシター、薄
膜超電導デバイス、或いは光変調素子などの素子が得ら
れる。また、その様な各種素子と半導体素子とを集積化
することができる。
半導体基板上に薄くて均一な金属酸化物膜を有する多層
半導体基板が得られるので、この基板を用いることによ
り、特性の優れた不揮発性メモリーやキャパシター、薄
膜超電導デバイス、或いは光変調素子などの素子が得ら
れる。また、その様な各種素子と半導体素子とを集積化
することができる。
【００３５】本発明に係る多層半導体基板の製造方法に
よれば、半導体基板上に薄くて均一な金属酸化物膜が形
成され、不揮発性メモリーやキャパシター、薄膜超電導
デバイス、或いは光変調素子などの作製用基板として好
適な優れた基板が得られる。
よれば、半導体基板上に薄くて均一な金属酸化物膜が形
成され、不揮発性メモリーやキャパシター、薄膜超電導
デバイス、或いは光変調素子などの作製用基板として好
適な優れた基板が得られる。
【図１】Ｏ2 ガスとシリコン表面の反応の特性を示す図
である。
である。
【図２】実施例１の結果を示した図であり、図２（ａ）
はＸＲＤの結果を示す図、図２（ｂ）はＲＨＥＥＤの結
果を模式的に示す図である。
はＸＲＤの結果を示す図、図２（ｂ）はＲＨＥＥＤの結
果を模式的に示す図である。
【図３】実施例２の結果を示した図であり、図３（ａ）
はＸＲＤの結果を示す図、図３（ｂ）はＲＨＥＥＤの結
果を模式的に示す図である。
はＸＲＤの結果を示す図、図３（ｂ）はＲＨＥＥＤの結
果を模式的に示す図である。
【図４】実施例３の結果を示した図であり、図４（ａ）
はＸＲＤの結果を示す図、図４（ｂ）はＲＨＥＥＤの結
果を模式的に示す図である。
はＸＲＤの結果を示す図、図４（ｂ）はＲＨＥＥＤの結
果を模式的に示す図である。
Ｉ 酸化防止領域 II 酸化領域 III エッチング領域 IV 酸化領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/8242
Claims (12)
- 【請求項１】 半導体基板上に不活性ガス成分を含まな
いエピタキシャル成長された金属酸化物膜が形成され、
かつその界面には前記金属酸化物の勾配層の厚さが５原
子層以下に相当する厚さの酸素の組成勾配層が形成され
ていることを特徴とする多層半導体基板。 - 【請求項２】 前記半導体基板は、面方位が（１１１）
または（１００）の単結晶シリコンでできていることを
特徴とする請求項１記載の多層半導体基板。 - 【請求項３】 前記金属酸化物膜は、Ｃ希土構造を有す
る酸化物であることを特徴とする請求項１または２記載
の多層半導体基板。 - 【請求項４】 前記金属酸化物膜は、酸化イットリウム
または酸化ジスプロシウムまたはイットリア部分安定化
ジルコニアでできていることを特徴とする請求項１また
は２記載の多層半導体基板。 - 【請求項５】 エピタキシャル成長装置内に、半導体基
板と金属原料を入れ、まず２５０℃以下の成長温度で該
半導体基板上に金属膜を成長させ、続いて該エピタキシ
ャル成長装置内に酸素ガスを導入し、酸素雰囲気中で前
記金属膜上に金属酸化物膜を形成することを特徴とする
多層半導体基板の製造方法。 - 【請求項６】 前記半導体基板として、面方位が（１１
１）または（１００）の単結晶シリコンよりなる基板を
用いることを特徴とする請求項５記載の多層半導体基板
の製造方法。 - 【請求項７】 前記金属原料として、酸化したときにＣ
希土構造となる金属を用い、この金属よりなる前記金属
膜を成長させるとともに、Ｃ希土構造の金属酸化物より
なる前記金属酸化物膜を成長させることを特徴とする請
求項５または６記載の多層半導体基板の製造方法。 - 【請求項８】 前記金属原料として、イットリウムまた
はジスプロシウムを用い、イットリウムまたはジスプロ
シウムよりなる前記金属膜を成長させるとともに、酸化
イットリウムまたは酸化ジスプロシウムよりなる前記金
属酸化物膜を成長させることを特徴とする請求項５また
は６記載の多層半導体基板の製造方法。 - 【請求項９】 前記金属原料として、ジルコニウムを用
い、ジルコニウムよりなる前記金属膜を成長させるとと
もに、イットリア安定化ジルコニアよりなる前記金属酸
化物膜を成長させることを特徴とする請求項５または６
記載の多層半導体基板の製造方法。 - 【請求項１０】 前記金属膜の成長を、１原子層以上５
原子層以下に相当する厚さになるまで行うことを特徴と
する請求項５、６、７、８または９記載の多層半導体基
板の製造方法。 - 【請求項１１】 前記金属膜の成長を、１．５原子層以
上２．５原子層以下に相当する厚さになるまで行うこと
を特徴とする請求項５、６、７、８または９記載の多層
半導体基板の製造方法。 - 【請求項１２】 前記半導体基板の表面をあらかじめ水
素終端処理しておくことを特徴とする請求項６記載の多
層半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7068212A JPH08264524A (ja) | 1995-03-27 | 1995-03-27 | 多層半導体基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7068212A JPH08264524A (ja) | 1995-03-27 | 1995-03-27 | 多層半導体基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08264524A true JPH08264524A (ja) | 1996-10-11 |
Family
ID=13367272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7068212A Pending JPH08264524A (ja) | 1995-03-27 | 1995-03-27 | 多層半導体基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08264524A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004511909A (ja) * | 2000-10-10 | 2004-04-15 | エーエスエム インターナショナル エヌ．ヴェー． | 誘電体界面被膜およびその方法 |
| US6960539B2 (en) | 2002-09-05 | 2005-11-01 | Seiko Epson Corporation | Substrate for electronic devices, manufacturing method therefor, and electronic device |
-
1995
- 1995-03-27 JP JP7068212A patent/JPH08264524A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004511909A (ja) * | 2000-10-10 | 2004-04-15 | エーエスエム インターナショナル エヌ．ヴェー． | 誘電体界面被膜およびその方法 |
| US6960539B2 (en) | 2002-09-05 | 2005-11-01 | Seiko Epson Corporation | Substrate for electronic devices, manufacturing method therefor, and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100714378B1 (ko) | 실리콘과의 금속 산화물 경계면을 포함하는 반도체 구조를제조하기 위한 방법 | |
| US6627503B2 (en) | Method of forming a multilayer dielectric stack | |
| KR100313468B1 (ko) | 유전체 캐패시터에 대한 하부 전극 구조 및 그 제조 방법 | |
| KR960019528A (ko) | 실리콘 웨이퍼상에 백금 박막을 형성하는 방법, 그 방법에 의하여 제조된 실리콘 기판 및 그 기판을 이용한 반도체 소자 | |
| KR20000076850A (ko) | 실리콘과의 결정형 알칼리성 토류 금속 옥사이드 경계면을가지는 반도체 구조 | |
| JP2002353420A (ja) | Ｍｆｏｓメモリトランジスタおよびその製造方法 | |
| GB2071911A (en) | Forming oxide isolation regions in silicon | |
| US7008801B2 (en) | Method of forming ferroelectric thin films on a high-k layer | |
| CN1155992C (zh) | 半导体元件的制造方法 | |
| JP3684709B2 (ja) | 結晶性酸化物誘電体薄膜と単結晶シリコン基体との複合構造体およびそれを用いた電子素子およびそれらの製造方法 | |
| JPH08264524A (ja) | 多層半導体基板及びその製造方法 | |
| JP3013418B2 (ja) | 誘電体薄膜と薄膜デバイスとそれらの製造方法 | |
| JP2916116B2 (ja) | 白金薄膜形成方法、その方法により製造された基板、その基板を利用した電子素子及びその電子素子の製造方法 | |
| JP2538830B2 (ja) | セラミックのバリヤ層を利用したシリコンの部分的酸化方法 | |
| JPH0665715A (ja) | 誘電体薄膜形成用下地電極の形成方法 | |
| JPH065946A (ja) | 強誘電体薄膜の製造方法 | |
| TW507317B (en) | Semiconductor structure having high dielectric constant material | |
| US20020072253A1 (en) | Method of removing an amorphous oxide from a monocrystalline surface | |
| JP3346939B2 (ja) | Ｓｉ基板およびその表面処理方法 | |
| US6794198B1 (en) | MOCVD selective deposition of c-axis oriented Pb5Ge3O11 thin films on high-k gate oxides | |
| EP1308993A2 (en) | High-K gate oxides with buffer layers of titanium for mfos single transistor memory applications | |
| US5137868A (en) | Method for preparing a superconducting device | |
| JPH0657411A (ja) | 誘電体薄膜の製造方法および装置 | |
| CN100388420C (zh) | 具有改进微型结构的层状超晶格材料的制造方法 | |
| JPH0653209A (ja) | 半導体装置の製造方法 |