JPH08264538A - Wiring formation method - Google Patents
Wiring formation methodInfo
- Publication number
- JPH08264538A JPH08264538A JP6959295A JP6959295A JPH08264538A JP H08264538 A JPH08264538 A JP H08264538A JP 6959295 A JP6959295 A JP 6959295A JP 6959295 A JP6959295 A JP 6959295A JP H08264538 A JPH08264538 A JP H08264538A
- Authority
- JP
- Japan
- Prior art keywords
- film
- groove
- polishing
- metal film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、配線の形成法に関し、
より詳細には研磨を用いた半導体装置の配線形成法に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring forming method,
More specifically, the present invention relates to a method for forming a wiring of a semiconductor device using polishing.
【０００２】[0002]
【従来の技術】研磨を用いた配線の形成方法として、絶
縁膜の上部に溝を形成し、この溝に金属膜を埋め込み成
膜し、この溝以外の金属膜を研磨により除去して配線を
形成する方法がある（特開昭62-102543 号公報）。2. Description of the Related Art As a wiring forming method using polishing, a groove is formed in an upper portion of an insulating film, a metal film is buried in the groove to form a film, and the metal film other than the groove is removed by polishing to form the wiring. There is a method of forming (JP-A-62-102543).
【０００３】図４は従来の研磨による配線の形成方法を
工程順に示した模式的断面図であり、（ａ）は絶縁膜に
溝を形成した状態、（ｂ）はこの絶縁膜上に金属膜を形
成した状態、（ｃ）は研磨により絶縁膜表面まで金属膜
を除去した状態である。FIG. 4 is a schematic sectional view showing a conventional method of forming a wiring by polishing in the order of steps. (A) shows a state in which a groove is formed in an insulating film, and (b) shows a metal film on the insulating film. And (c) is a state in which the metal film is removed to the surface of the insulating film by polishing.
【０００４】この方法の場合、まず例えばスパッタリン
グ等によりＳｉ基板１上にＳｉＯ2等の絶縁膜２を形成
する。次にフォトリソグラフィー及びエッチングによ
り、絶縁膜２上にパターニング処理を行い、溝６を形成
する（ａ）。この後、絶縁膜２上にアルミニウム合金
（Ａｌ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ等）の金属膜４
を形成する（ｂ）。次に絶縁膜２に形成された溝６以外
の部分の金属膜４を研磨により除去し、溝６内に金属膜
４の配線を形成する（ｃ）。[0004] In this process, first by example, sputtering or the like to form an insulating film 2 of SiO 2 or the like on the Si substrate 1. Next, a patterning process is performed on the insulating film 2 by photolithography and etching to form the groove 6 (a). After this, a metal film 4 of an aluminum alloy (Al, Al-Si, Al-Si-Cu, etc.) is formed on the insulating film 2.
Is formed (b). Next, the metal film 4 in the portion other than the groove 6 formed in the insulating film 2 is removed by polishing, and the wiring of the metal film 4 is formed in the groove 6 (c).
【０００５】一方、アルミニウムに比べ低抵抗でエレク
トロマイグレーション耐性に優れることから、配線材料
として銅を用いることが検討されている。On the other hand, it is considered to use copper as a wiring material because it has lower resistance and is superior in electromigration resistance as compared with aluminum.
【０００６】しかしながら、配線材料として銅および銅
を含む合金を用いて配線を形成する場合、以下のような
問題がある。すなわち、銅は酸化されやすく、その後の
半導体の製造工程または長期的な使用により、銅配線の
酸化が生じ、配線の信頼性が劣化する。また、銅表面の
酸化がひどい場合、その後の半導体の製造工程におい
て、その上にＳｉＯ2 膜を絶縁膜として成膜したとき、
密着性不良から絶縁膜が剥離する。However, when the wiring is formed using copper and an alloy containing copper as the wiring material, there are the following problems. That is, copper is easily oxidized, and the copper wiring is oxidized in the subsequent semiconductor manufacturing process or long-term use, which deteriorates the reliability of the wiring. Also, when the oxidation of the copper surface is severe, when a SiO 2 film is formed thereon as an insulating film in the subsequent semiconductor manufacturing process,
The insulating film peels off due to poor adhesion.
【０００７】さらに、本来銅とＳｉＯ2 との密着性は余
り良くない。Further, originally, the adhesion between copper and SiO 2 is not so good.
【０００８】これらの問題を解決するため、配線材料と
上部絶縁膜との間にＴｉＮやＷ等の酸化防止膜としての
バリア膜を形成し、積層配線とすることが提案されてい
る（１９９２年春応用物理学会予講集30p-ZH-10 、１９
９２年秋応用物理学会予稿集18p-ZR-3、18p-ZR-4、１９
９３年春応用物理学会予講集1a-ZY-10、１９９３年秋応
用物理学会予稿集29p-ZE-2）。このバリア膜を銅と絶縁
膜との密着層として、あるいは銅と絶縁膜との界面反応
の防止層として用いることも報告されている。To solve these problems, it has been proposed to form a laminated wiring by forming a barrier film such as TiN or W as an antioxidant film between the wiring material and the upper insulating film (spring 1992). Proceedings of the Japan Society of Applied Physics 30p-ZH-10, 19
Autumn 1992 Proceedings of Japan Society of Applied Physics 18p-ZR-3, 18p-ZR-4, 19
Spring 1993 Proceedings of the Japan Society of Applied Physics 1a-ZY-10, Fall 1993 Proceedings of the Japan Society of Applied Physics 29p-ZE-2). It is also reported that this barrier film is used as an adhesion layer between copper and an insulating film or as a layer for preventing an interfacial reaction between copper and an insulating film.
【０００９】また、このバリア膜により銅配線の応力が
緩和されるという報告もある（１９９２年秋応用物理学
会予稿集18p-ZR-8）。There is also a report that this barrier film alleviates the stress of copper wiring (April 1992 Autumn Applied Physics Society Proceedings 18p-ZR-8).
【００１０】一方、アルミニウム合金（Ａｌ、Ａｌ−Ｓ
ｉ、Ａｌ−Ｓｉ−Ｃｕ等）の配線においても、配線のマ
イグレーション耐性向上のために配線の下部だけでなく
上部にもバリア膜を有する積層配線構造とすることが提
案されている。On the other hand, aluminum alloys (Al, Al-S
In order to improve migration resistance of the wiring, it has been proposed that the wiring of (i, Al-Si-Cu, etc.) also has a laminated wiring structure having a barrier film not only in the lower portion but also in the upper portion.
【００１１】[0011]
【発明が解決しようとする課題】しかしながら、絶縁膜
の上部に溝を形成し、この溝に金属膜を埋め込み成膜
し、この溝以外の金属膜を研磨により除去して配線を形
成する上記の方法を金属膜の上にバリア膜を有する積層
配線構造に適用するには次の問題が生じる。However, a groove is formed in the upper portion of the insulating film, a metal film is buried in the groove to form a film, and the metal film other than the groove is removed by polishing to form the wiring. Applying the method to a laminated wiring structure having a barrier film on a metal film causes the following problems.
【００１２】金属膜上にバリア膜を有する積層配線構造
を形成する場合、次のような工程となる。図５は従来の
研磨による配線の形成方法に金属膜上にバリア膜を形成
する工程を加えたものを工程順に示した模式的断面図で
ある。（ａ）は絶縁膜に溝を形成した状態、（ｂ）はこ
の絶縁膜上に金属膜を形成した状態であり、（ｃ）は研
磨により絶縁膜表面まで金属膜を除去した状態であり、
（ｄ）はこの絶縁膜上にバリア膜を形成した状態であ
り、（ｅ）はバリア膜をパターニングしてエッチングし
た状態である。When forming a laminated wiring structure having a barrier film on a metal film, the following steps are performed. FIG. 5 is a schematic cross-sectional view showing, in the order of steps, a method of forming a barrier film on a metal film, which is added to the conventional method of forming a wiring by polishing. (A) is a state in which a groove is formed in the insulating film, (b) is a state in which a metal film is formed on this insulating film, (c) is a state in which the metal film is removed to the surface of the insulating film by polishing,
(D) shows a state in which a barrier film is formed on this insulating film, and (e) shows a state in which the barrier film is patterned and etched.
【００１３】まず、［従来技術］欄で説明したようにし
て、金属膜４の配線を絶縁膜２の溝６に埋め込み形成す
る（ａ、ｂ、ｃ）。次にバリア膜５をスパッタリング等
によりその絶縁膜２上に成膜する（ｄ）。そして、フォ
トリソグラフィ及びエッチングを用いて、バリア膜５を
配線と同じ形状にパターニングしてエッチングする
（ｅ）。First, as described in the section "Prior Art", the wiring of the metal film 4 is embedded and formed in the groove 6 of the insulating film 2 (a, b, c). Next, the barrier film 5 is formed on the insulating film 2 by sputtering or the like (d). Then, by using photolithography and etching, the barrier film 5 is patterned into the same shape as the wiring and etched (e).
【００１４】すなわち、金属膜上にバリア膜を形成する
ためには、金属膜を絶縁膜の溝に埋め込み形成し、金属
膜配線を形成した後、バリア膜をその上に成膜し、バリ
ア膜を金属膜配線と同じ形状にエッチングしなければな
らない。したがって、フォトリソグラフィ工程が必要と
なる。さらに、フォトリソグラフィの際の位置合わせの
精度およびエッチングの精度から、金属膜配線とバリア
膜の位置を完全に合わせることができないため、マージ
ンを考慮してバリア膜を配線幅より広くなるように設計
しなければならない。これは、配線幅の縮小の制限要因
となり、半導体装置の高集積化の阻害要因になる。ま
た、平坦化した表面上にバリア膜を形成するので、表面
が平坦ではなくなってしまい、配線層と絶縁層を積層す
る多層配線にとって好ましくないという問題も生じる。That is, in order to form the barrier film on the metal film, the metal film is embedded in the groove of the insulating film, the metal film wiring is formed, and then the barrier film is formed on the barrier film. Must be etched into the same shape as the metal film wiring. Therefore, a photolithography process is required. Furthermore, because the alignment of the metal film wiring and the barrier film cannot be perfectly aligned due to the alignment accuracy and etching accuracy during photolithography, the barrier film is designed to be wider than the wiring width in consideration of the margin. Must. This is a limiting factor for reducing the wiring width, and is an inhibiting factor for high integration of the semiconductor device. Further, since the barrier film is formed on the flattened surface, the surface is not flat, which causes a problem that it is not preferable for the multilayer wiring in which the wiring layer and the insulating layer are laminated.
【００１５】本発明はこのような課題に鑑みてなされた
ものであり、バリア膜と金属膜からなる積層配線構造
を、容易に、配線幅に対して広げることなく、かつ絶縁
膜に対して平坦となるように埋め込み形成することがで
きる配線の形成方法を提供することを目的としている。The present invention has been made in view of the above problems, and allows a laminated wiring structure including a barrier film and a metal film to be easily flattened with respect to an insulating film without widening the wiring width. It is an object of the present invention to provide a method for forming a wiring that can be embedded so that
【００１６】[0016]
【課題を解決するための手段】本発明の配線の形成方法
は、図１に示すように、絶縁膜２の表面に第１の溝７を
形成し（ａ）、この第１の溝７を有する絶縁膜２上に金
属膜４を形成し（ｂ）、この第１の溝７以外の部分の金
属膜４を研磨によって除去し（ｃ）、この第１の溝７内
の金属膜４を絶縁膜２に対して選択的にエッチングして
第２の溝８を形成し（ｄ）、この底部が金属膜４である
第２の溝８を有する絶縁膜２上にバリア膜５を形成し
（ｅ）、この第２の溝８以外の部分のバリア膜５を研磨
によって除去する（ｆ）ことを特徴とする。As shown in FIG. 1, a wiring forming method of the present invention forms a first groove 7 on the surface of an insulating film 2 (a), and the first groove 7 is formed. A metal film 4 is formed on the insulating film 2 (b), the metal film 4 other than the first groove 7 is removed by polishing (c), and the metal film 4 in the first groove 7 is removed. A second groove 8 is formed by selectively etching the insulating film 2 (d), and a barrier film 5 is formed on the insulating film 2 having the second groove 8 whose bottom is the metal film 4. (E) The barrier film 5 except for the second groove 8 is removed by polishing (f).
【００１７】また、図３に示すように、絶縁膜２の表面
に第１の溝７を形成し（ａ）、この第１の溝７を有する
絶縁膜２上に下層バリア膜３および金属膜４を形成し
（ｂ）、この第１の溝７以外の部分の金属膜４および下
層バリア膜３を研磨によって除去し（ｃ）、この第１の
溝７内の金属膜４を絶縁膜２に対して選択的にエッチン
グして第２の溝８を形成し（ｄ）、この底部が金属膜４
である第２の溝８を有する絶縁膜２上にバリア膜５を形
成し（ｅ）、この第２の溝８以外の部分のバリア膜５を
研磨によって除去する（ｆ）ことを特徴とする。Further, as shown in FIG. 3, a first groove 7 is formed in the surface of the insulating film 2 (a), and the lower barrier film 3 and the metal film are formed on the insulating film 2 having the first groove 7. 4 (b), the metal film 4 and the lower barrier film 3 in the portion other than the first groove 7 are removed by polishing (c), and the metal film 4 in the first groove 7 is replaced with the insulating film 2 The second groove 8 is formed by selective etching with respect to (d), and the bottom of the second groove 8 is formed on the metal film 4.
The barrier film 5 is formed on the insulating film 2 having the second groove 8 which is (e), and the barrier film 5 other than the second groove 8 is removed by polishing (f). .
【００１８】また、上記の方法に加えて、研磨液にエッ
チング液を混入することにより、例えば、図２に示すよ
うに、第１の溝７以外の部分の金属膜４を研磨によって
除去する際、同時にこの第１の溝７内の金属膜４を絶縁
膜２に対して選択的にエッチングして第２の溝８を形成
する（ｃ）ことを特徴とする。In addition to the above method, by mixing an etching liquid into the polishing liquid, for example, as shown in FIG. 2, when removing the metal film 4 in a portion other than the first groove 7 by polishing. At the same time, the metal film 4 in the first groove 7 is selectively etched with respect to the insulating film 2 to form the second groove 8 (c).
【００１９】[0019]
【作用】金属膜を絶縁膜に対して選択的にエッチングす
ることは、ウェットエッチングにおいてもドライエッチ
ングにおいても比較的容易である。したがって、金属膜
と絶縁膜の双方が表面に露出している場合、パターニン
グの手段を要さずに金属膜のみを選択的にエッチングす
ることができる。The selective etching of the metal film with respect to the insulating film is relatively easy in both wet etching and dry etching. Therefore, when both the metal film and the insulating film are exposed on the surface, only the metal film can be selectively etched without the need for patterning means.
【００２０】本発明においては、まず絶縁膜の表面に第
１の溝を形成し、この第１の溝を有する絶縁膜上に金属
膜を形成し、この第１の溝以外の部分の金属膜を研磨に
よって除去して金属膜配線を形成する。すると、表面に
は絶縁膜の間に金属膜配線のパターンが露出した状態と
なる。In the present invention, first, the first groove is formed on the surface of the insulating film, the metal film is formed on the insulating film having the first groove, and the metal film in the portion other than the first groove is formed. Are removed by polishing to form metal film wiring. Then, the pattern of the metal film wiring is exposed between the insulating films on the surface.
【００２１】比較的容易に金属膜が絶縁膜に対して選択
エッチングできることを利用して、この状態で、第１の
溝内の金属膜を絶縁膜に対して選択的にエッチングして
第２の溝を形成する。当然、この第２の溝は第１の溝の
パターンそのままに形成できる。このとき、第２の溝の
底部には所定厚さの金属膜を残す。Utilizing the fact that the metal film can be selectively etched with respect to the insulating film relatively easily, in this state, the metal film in the first groove is selectively etched with respect to the insulating film and the second film is formed. Form a groove. Of course, the second groove can be formed without changing the pattern of the first groove. At this time, a metal film having a predetermined thickness is left on the bottom of the second groove.
【００２２】そして、この底部が金属膜である第２の溝
を有する絶縁膜上にバリア膜を形成し、この第２の溝以
外の部分のバリア膜を研磨によって除去することによ
り、金属膜とバリア膜からなる積層配線構造が形成でき
る。Then, a barrier film is formed on the insulating film having a second groove whose bottom portion is a metal film, and the barrier film in a portion other than the second groove is removed by polishing to form a metal film. A laminated wiring structure including a barrier film can be formed.
【００２３】すなわち、本発明は選択的エッチングと研
磨を組み合わせることにより、金属膜配線とバリア膜の
アライメントが不要なセルフアラインプロセスとするこ
とができ、フォトリソグラフィ工程を不要にできる。ま
た、その結果フォトリソグラフィおよびエッチングのマ
ージンを考慮して表面保護膜を配線幅より広くなるよう
に設計する必要もなく、配線幅の縮小に対する問題も生
じない。また、バリア膜が埋め込まれて形成されるの
で、積層配線構造形成後の表面も平坦にすることができ
る。That is, according to the present invention, by combining selective etching and polishing, a self-alignment process that does not require the alignment of the metal film wiring and the barrier film can be performed, and the photolithography process can be omitted. Further, as a result, it is not necessary to design the surface protection film to be wider than the wiring width in consideration of margins of photolithography and etching, and there is no problem with reduction of the wiring width. Further, since the barrier film is embedded and formed, the surface after forming the laminated wiring structure can be made flat.
【００２４】下層バリア膜をも有する積層配線構造に対
しても、第１の溝を有する絶縁膜上にバリア膜および金
属膜を形成し、この第１の溝以外の部分の金属膜および
バリア膜を研磨によって除去して金属膜配線を形成する
ことにより、上記と同様に表面には絶縁膜の間に金属膜
配線のパターンが露出した状態とできる。したがって、
同様にしてセルフアラインプロセスにより積層配線構造
を形成できる。For the laminated wiring structure also having the lower barrier film, the barrier film and the metal film are formed on the insulating film having the first groove, and the metal film and the barrier film other than the first groove are formed. By removing by polishing to form the metal film wiring, the pattern of the metal film wiring can be exposed between the insulating films on the surface as in the above. Therefore,
Similarly, a laminated wiring structure can be formed by a self-alignment process.
【００２５】研磨液にエッチング液を混入することによ
り、第１の溝以外の部分の金属膜を研磨によって除去す
る際、同時にこの第１の溝内の金属膜を絶縁膜に対して
選択的にエッチングして第２の溝を形成することができ
る。そうすれば配線をエッチングする装置を不要にで
き、またエッチング工程を省略することができる。By mixing the etching liquid into the polishing liquid, the metal film in the portion other than the first groove is removed by polishing, and at the same time, the metal film in the first groove is selectively removed with respect to the insulating film. The second groove can be formed by etching. By doing so, a device for etching the wiring can be eliminated, and the etching process can be omitted.
【００２６】本発明は上部にバリア膜が積層される金属
膜であれば適用可能であり、その金属膜は銅に限られ
ず、Ｗ、ＴｉＮ、Ａｌ合金（Ａｌ、Ａｌ−Ｓｉ、Ａｌ−
Ｓｉ−Ｃｕ）およびそれらの積層膜でも良い。また、そ
の形成方法は、ＣＶＤ法、スパッタ法、ＥＣＲスパッタ
法、高温スパッタ法、またはこれらとリフローの組み合
わせ等、その金属膜の形成に適当な方法を用いれば良
い。The present invention can be applied to any metal film on which a barrier film is laminated, and the metal film is not limited to copper, but W, TiN, Al alloys (Al, Al-Si, Al-).
Si-Cu) and laminated films thereof may be used. As a method of forming the metal film, a CVD method, a sputtering method, an ECR sputtering method, a high temperature sputtering method, a combination of these with reflow, or the like may be used as appropriate for forming the metal film.
【００２７】本発明のバリア膜は金属膜との積層構造と
なる膜の意味であって、配線の酸化防止、剥離抑制、マ
イグレーションの抑制、および拡散や合金反応の抑制を
目的とするバリア膜に限らず、それ以外の目的で使用さ
れるものであっても良い。すなわち、バリア膜は、銅お
よび銅を含む金属に対する配線の酸化を防止し剥離を抑
制するためのＴｉＮ、Ｗ、ＴｉＷ、Ａｌまたはそれらの
積層膜、アルミニウム合金に対するマイグレーションを
抑制するためのＴｉＮ、Ｗ、ＴｉＷに限らず、それ以外
のものでも良い。また、その形成方法は、ＣＶＤ法、Ｅ
ＣＲＣＶＤ法、スパッタ法、高温スパッタ法、またはこ
れらとリフローの組み合わせ等、そのバリア膜の形成に
適当な方法を用いれば良い。The barrier film of the present invention means a film having a laminated structure with a metal film, and is a barrier film for preventing oxidation of wiring, suppression of peeling, suppression of migration, and suppression of diffusion and alloy reaction. However, it may be used for other purposes. That is, the barrier film is TiN, W, TiW, Al or a laminated film thereof for preventing the oxidation of the wiring with respect to copper and a metal containing copper and suppressing the peeling, and TiN, W for suppressing the migration with respect to the aluminum alloy. , TiW, other materials may be used. The forming method is a CVD method or an E method.
A suitable method for forming the barrier film may be used, such as a CRCVD method, a sputtering method, a high temperature sputtering method, or a combination of these with reflow.
【００２８】積層構造のバリア膜を形成する場合は、以
下のようにすれば良い。まず、上記のようにして１層目
のバリア膜を金属膜の上に形成し積層配線構造を形成す
る。In the case of forming a barrier film having a laminated structure, the following may be done. First, the first-layer barrier film is formed on the metal film as described above to form a laminated wiring structure.
【００２９】１層目のバリア膜を絶縁膜に対して選択的
にエッチングして、この１層目のバリア膜を薄くする。
すなわち、第３の溝を形成する。そして、その上に２層
目のバリア膜を形成し、研磨により絶縁膜上部の２層目
のバリア膜を除去すれば良い。The barrier film of the first layer is selectively etched with respect to the insulating film to thin the barrier film of the first layer.
That is, the third groove is formed. Then, a second-layer barrier film may be formed thereon, and the second-layer barrier film above the insulating film may be removed by polishing.
【００３０】本発明の絶縁膜はＳｉＯ2 以外にＳｉＮ、
ＳｉＯＦ、ＳＯＧ、ＢＰＳＧ、ＰＳＧ、熱酸化膜または
それらの積層膜等であっても良い。また、その形成され
る方法は、ＣＶＤ法、熱酸化等、その絶縁膜の形成に適
当な方法であれば、いかなる方法を用いてもよい。The insulating film of the present invention is SiN in addition to SiO 2,
It may be SiOF, SOG, BPSG, PSG, a thermal oxide film, or a laminated film thereof. As a method of forming the insulating layer, any method may be used as long as it is a method suitable for forming the insulating film, such as a CVD method and a thermal oxidation.
【００３１】本発明方法で用いる研磨液の溶媒として
は、水、アルコール類、有機溶剤等、その金属膜の研磨
に適当なものであれば、いかなる溶媒を使用しても良
い。研磨時に用いる砥粒としてはＡｌ2 Ｏ3 以外に、Ｓ
ｉＯ2 、ＳｉＣ、コロイダルシリカ、ＣｅＯ2 等、また
はこれらの中の数種類を混合したものを用いてもよい。
研磨速度を向上する、加工変質層を除去する、および表
面荒れを抑制する等の目的で、研磨液に化学成分を混入
してもよい。As the solvent of the polishing liquid used in the method of the present invention, any solvent suitable for polishing the metal film such as water, alcohols and organic solvents may be used. As the abrasive grains used during polishing, in addition to Al 2 O 3 , S
iO 2, SiC, colloidal silica, may be used a mixture CeO 2 or the like, or several of these.
Chemical components may be mixed in the polishing liquid for the purpose of improving the polishing rate, removing the work-affected layer, and suppressing the surface roughness.
【００３２】金属膜を絶縁膜に対して選択的にエッチン
グできるエッチング液として以下のようなものがある。
銅をＳｉＯ2 に対して選択的にエッチングするエッチン
グ液としては、アンモニア水、アンモニア過水（例え
ば、ＮＨ3 ：１５％、Ｈ2 Ｏ2：１５％、Ｈ2 Ｏ：７０
％）、硝酸、熱濃硫酸、シアン化カリウム水溶液等。ま
たアルミニウム合金をＳｉＯ2 に対して選択的にエッチ
ングするエッチング液としては、硝酸、硫酸、塩酸等の
酸、水酸化ナトリウム（ＮａＯＨ）水溶液、水酸化カリ
ウム（ＫＯＨ）水溶液などのアルカリ等。ただし、本発
明に用いられるエッチング液はこれらに限らず、それぞ
れの金属膜をそれぞれ絶縁膜に対して選択的にエッチン
グできるものであれば、いかなるものを用いても良い。The following are etching solutions that can selectively etch a metal film with respect to an insulating film.
As an etching solution for selectively etching copper with respect to SiO 2 , ammonia water, ammonia-hydrogen peroxide mixture (for example, NH 3 : 15%, H 2 O 2 : 15%, H 2 O: 70) is used.
%), Nitric acid, hot concentrated sulfuric acid, potassium cyanide aqueous solution, etc. As an etching solution for selectively etching the aluminum alloy with respect to SiO 2 , acids such as nitric acid, sulfuric acid and hydrochloric acid, sodium hydroxide (NaOH) aqueous solution, potassium hydroxide (KOH) aqueous solution and the like are used. However, the etching solution used in the present invention is not limited to these, and any one may be used as long as it can selectively etch each metal film with respect to the insulating film.
【００３３】金属膜を絶縁膜に対して選択的にドライエ
ッチングするには以下の方法がある。銅をＳｉＯ2 に対
して選択的にエッチングするには、ＣＣｌ4 、ＳｉＣｌ
4 、Ｃｌ2 等の塩素系ガスを用いた高温反応性エッチン
グ等。またアルミニウム合金をＳｉＯ2 に対して選択的
にエッチングするには、ＣＣｌ4 、ＳｉＣｌ4 、Ｃｌ2
等の塩素系ガスを用いた反応性エッチング等。ただし、
本発明に用いられるドライエッチング方法はこれらに限
らず、それぞれの金属膜をそれぞれ絶縁膜に対して選択
的にエッチングできるものであれば、いかなるものを用
いても良い。The following methods are available for dry etching the metal film selectively with respect to the insulating film. To selectively etch copper with respect to SiO 2 , CCl 4 , SiCl 4
4 , high temperature reactive etching using chlorine gas such as Cl 2 . To selectively etch an aluminum alloy with respect to SiO 2 , CCl 4 , SiCl 4 , Cl 2
Reactive etching using chlorine gas such as. However,
The dry etching method used in the present invention is not limited to these, and any method may be used as long as it can selectively etch each metal film with respect to the insulating film.
【００３４】[0034]
【実施例】以下、本発明の配線の形成方法の実施例を図
面に基づいて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the wiring forming method of the present invention will be described below with reference to the drawings.
【００３５】図１は本発明の配線の形成方法の第１の実
施例を工程順に示した模式的断面図である。（ａ）は絶
縁膜の表面に第１の溝を形成した状態、（ｂ）はこの第
１の溝を有する絶縁膜上に金属膜を積層した状態であ
る。（ｃ）はこの第１の溝以外の部分の金属膜を研磨に
よって除去した状態である。（ｄ）はこの第１の溝内の
金属膜を絶縁膜に対して選択的にエッチングして第２の
溝を形成した状態である。（ｅ）はこの底部が金属膜で
ある第２の溝を有する絶縁膜上にバリア膜を形成した状
態である。（ｆ）はこの第２の溝以外の部分のバリア膜
を研磨によって除去した状態である。FIG. 1 is a schematic sectional view showing a first embodiment of the wiring forming method of the present invention in the order of steps. (A) shows a state in which a first groove is formed on the surface of the insulating film, and (b) shows a state in which a metal film is laminated on the insulating film having the first groove. (C) shows a state in which the metal film in the portion other than the first groove is removed by polishing. (D) shows a state in which the metal film in the first groove is selectively etched with respect to the insulating film to form the second groove. (E) shows a state in which the barrier film is formed on the insulating film having the second groove whose bottom is the metal film. (F) is a state in which the barrier film except for the second groove is removed by polishing.
【００３６】本実施例では、金属膜、絶縁膜、バリア膜
の材料として、それぞれ銅、ＳｉＯ2 、ＴｉＮを用い
た。In this example, copper, SiO 2 and TiN were used as the materials of the metal film, the insulating film and the barrier film, respectively.
【００３７】まず、Ｓｉ基板１上にＳｉＯ2 の絶縁膜２
を２μｍ成膜した後、フォトリソグラフィおよびドライ
エッチングを用いて、幅１μｍ，深さ１μｍの第１の溝
７を形成した。（図１（ａ））そして、ＥＣＲスパッタ
法にて銅の金属膜４を１．２μｍ埋め込み成膜した（図
１（ｂ））。次に、Ｓｉウェハの研磨に一般に用いられ
ている研磨装置を用いて、この第１の溝以外の部分の銅
の金属膜４を研磨によって除去し、幅１μｍ、深さ１μ
ｍの埋め込み銅配線を形成した（図１（ｃ））。研磨液
としてはアルミナを純水に混入したものを用いて、１５
分間研磨した。First, the SiO 2 insulating film 2 is formed on the Si substrate 1.
2 μm in thickness, and then the first groove 7 having a width of 1 μm and a depth of 1 μm was formed by using photolithography and dry etching. (FIG. 1A) Then, a copper metal film 4 having a thickness of 1.2 μm was formed by ECR sputtering (FIG. 1B). Next, using a polishing apparatus that is generally used for polishing a Si wafer, the copper metal film 4 other than the first groove is removed by polishing, and the width is 1 μm and the depth is 1 μm.
m embedded copper wiring was formed (FIG. 1C). As the polishing liquid, a mixture of pure water with alumina was used.
Polished for minutes.
【００３８】そして、この第１の溝７内の銅の金属膜４
をＳｉＯ2 の絶縁膜２に対して選択的にエッチングして
第２の溝８を形成した。エッチング液としては、アンモ
ニア過水（ＮＨ3 ：１５％、Ｈ2 Ｏ2 ：１５％、Ｈ
2 Ｏ：７０％）を用い、銅の金属膜４のエッチング量は
０．１μｍとした（図１（ｄ））。なお、このアンモニ
ア過水によってＳｉＯ2 はほとんどエッチングされな
い。次に、この底部が銅の金属膜４である第２の溝８を
有するＳｉＯ2 の絶縁膜２上にスパッタ法にてＴｉＮの
バリア膜５を形成した（図１（ｅ））。このＴｉＮのバ
リア膜５の厚みは０．１５μｍとした。次に、この第２
の溝８以外の部分のＴｉＮのバリア膜５を研磨によって
除去した（図１（ｆ））。研磨液としてアルミナを純水
に混入したものを用いて、３分間研磨した。これによっ
て、上部にＴｉＮのバリア膜を有する銅の埋め込み配線
を形成することができた。こうして得たこの形状のサン
プルをサンプルＡとする。Then, the copper metal film 4 in the first groove 7 is formed.
Was selectively etched with respect to the insulating film 2 of SiO 2 to form the second groove 8. As an etching solution, ammonia-hydrogen peroxide mixture (NH 3 : 15%, H 2 O 2 : 15%, H 2
2 O: 70%) and the etching amount of the copper metal film 4 was set to 0.1 μm (FIG. 1D). Note that SiO 2 is hardly etched by this ammonia-hydrogen peroxide mixture. Next, a TiN barrier film 5 was formed by sputtering on the SiO 2 insulating film 2 having a second groove 8 having a copper metal film 4 at the bottom (FIG. 1E). The thickness of the TiN barrier film 5 was 0.15 μm. Then this second
The TiN barrier film 5 other than the groove 8 was removed by polishing (FIG. 1 (f)). Polishing was performed for 3 minutes using a polishing liquid containing alumina mixed with pure water. As a result, a copper-embedded wiring having a TiN barrier film could be formed on the upper portion. The sample of this shape thus obtained is referred to as sample A.
【００３９】図２は本発明の配線の形成方法の第２の実
施例を工程順に示した模式的断面図である。（ａ）は絶
縁膜の表面に第１の溝を形成した状態、（ｂ）はこの第
１の溝を有する絶縁膜上に金属膜を積層した状態であ
る。（ｃ）はこの第１の溝以外の部分の金属膜を研磨に
よって除去するとともに、この第１の溝内の金属膜を絶
縁膜に対して選択的にエッチングして第２の溝を形成し
た状態である。（ｄ）はこの底部が金属膜である第２の
溝を有する絶縁膜上にバリア膜を形成した状態である。
（ｅ）はこの第２の溝以外の部分のバリア膜を研磨によ
って除去した状態である。本実施例でも、金属膜、絶縁
膜、バリア膜の材料として、それぞれ銅、ＳｉＯ2 、Ｔ
ｉＮを用いた。FIG. 2 is a schematic sectional view showing the second embodiment of the wiring forming method of the present invention in the order of steps. (A) shows a state in which a first groove is formed on the surface of the insulating film, and (b) shows a state in which a metal film is laminated on the insulating film having the first groove. In (c), the metal film in the portion other than the first groove is removed by polishing, and the metal film in the first groove is selectively etched with respect to the insulating film to form the second groove. It is in a state. (D) shows a state in which a barrier film is formed on the insulating film having the second groove whose bottom is the metal film.
(E) is a state in which the barrier film in the portion other than the second groove is removed by polishing. Also in this embodiment, the materials of the metal film, the insulating film, and the barrier film are copper, SiO 2 , and T, respectively.
iN was used.
【００４０】第１の実施例と異なるのは、第１の溝以外
の部分の金属膜を研磨によって除去する際、同時にこの
第１の溝内の金属膜を絶縁膜に対して選択的にエッチン
グして第２の溝を形成する点である。The difference from the first embodiment is that when the metal film in the portion other than the first groove is removed by polishing, the metal film in the first groove is simultaneously etched selectively with respect to the insulating film. Then, the second groove is formed.
【００４１】まず、Ｓｉ基板１上にＳｉＯ2 の絶縁膜２
を２μｍ成膜した後、フォトリソグラフィおよびドライ
エッチングを用いて、幅１μｍ、深さ１μｍの第１の溝
７を形成した（図２（ａ））。そして、ＥＣＲスパッタ
法にて銅の金属膜４を１．２μｍ埋め込み成膜した（図
２（ｂ））。次に、研磨装置を用いて、この第１の溝７
以外の部分の銅の金属膜４を研磨によって除去するとと
もにエッチングし、幅１μｍ、深さ０．９μｍの埋め込
み銅配線とその上の第２の溝８を形成した（図２
（ｃ））。研磨液としてはアルミナをアンモニア過水
（ＮＨ3 ：１％、Ｈ2 Ｏ2 ：１％、Ｈ2 Ｏ：９８％）に
混入したものを用いて、５分間研磨した。次に、この底
部が銅の金属膜４である第２の溝８を有するＳｉＯ2 の
絶縁膜２上にスパッタ法にてＴｉＮのバリア膜５を形成
した（図２（ｄ））。このＴｉＮのバリア膜５の厚みは
０．１５μｍとした。次に、この第２の溝８以外の部分
のＴｉＮのバリア膜５を研磨によって除去した（図２
（ｅ））。研磨液としてアルミナを純水に混入したもの
を用いて、３分間研磨した。これによって、上部にＴｉ
Ｎのバリア膜を有する銅の埋め込み配線を形成すること
ができた。こうして得たこの形状のサンプルをサンプル
Ｂとする。First, the SiO 2 insulating film 2 is formed on the Si substrate 1.
After forming a film having a thickness of 2 μm, a first groove 7 having a width of 1 μm and a depth of 1 μm was formed by photolithography and dry etching (FIG. 2A). Then, a copper metal film 4 having a thickness of 1.2 μm was formed by the ECR sputtering method (FIG. 2B). Then, using a polishing apparatus, the first groove 7
The copper metal film 4 other than the above was removed by polishing and etched to form a buried copper wiring having a width of 1 μm and a depth of 0.9 μm and a second groove 8 thereon (FIG. 2).
(C)). Alumina ammonia hydrogen peroxide as a polishing solution (NH 3: 1%, H 2 O 2: 1%, H 2 O: 98%) with those mixed in, was polished for 5 minutes. Next, a TiN barrier film 5 was formed by sputtering on the SiO 2 insulating film 2 having the second groove 8 whose bottom portion was the copper metal film 4 (FIG. 2D). The thickness of the TiN barrier film 5 was 0.15 μm. Next, the TiN barrier film 5 other than the second groove 8 was removed by polishing (FIG. 2).
(E)). Polishing was performed for 3 minutes using a polishing liquid containing alumina mixed with pure water. This allows Ti on top
A copper-embedded wiring having an N barrier film could be formed. The sample of this shape thus obtained is referred to as sample B.
【００４２】図３は本発明の配線の形成方法の第３の実
施例を工程順に示した模式的断面図である。（ａ）は絶
縁膜の表面に第１の溝を形成した状態、（ｂ）はこの第
１の溝を有する絶縁膜上に下層バリア膜と金属膜を積層
した状態である。（ｃ）はこの第１の溝以外の部分の金
属膜および下層バリア膜を研磨によって除去した状態で
ある。（ｄ）はこの第１の溝内の金属膜を絶縁膜に対し
て選択的にエッチングして第２の溝を形成した状態であ
る。（ｅ）はこの底部が金属膜である第２の溝を有する
絶縁膜上にバリア膜を形成した状態である。（ｆ）はこ
の第２の溝以外の部分のバリア膜を研磨によって除去し
た状態である。FIG. 3 is a schematic sectional view showing a third embodiment of the wiring forming method of the present invention in the order of steps. (A) is a state in which a first groove is formed on the surface of the insulating film, and (b) is a state in which a lower barrier film and a metal film are laminated on the insulating film having the first groove. (C) is a state in which the metal film and the lower barrier film except for the first groove are removed by polishing. (D) shows a state in which the metal film in the first groove is selectively etched with respect to the insulating film to form the second groove. (E) shows a state in which the barrier film is formed on the insulating film having the second groove whose bottom is the metal film. (F) is a state in which the barrier film except for the second groove is removed by polishing.
【００４３】本実施例も、第１の実施例と同様、金属
膜、絶縁膜、バリア膜の材料として、それぞれ銅、Ｓｉ
Ｏ2 、ＴｉＮを用いた。また、下層バリア膜の材料もＴ
ｉＮを用いた。Also in this embodiment, as in the first embodiment, the materials of the metal film, the insulating film and the barrier film are copper and Si, respectively.
O 2 and TiN were used. The material of the lower barrier film is T
iN was used.
【００４４】第１の実施例と異なるのは、配線の下にも
下層バリア膜を設けるため、第１の溝を形成した後、先
ず、下層バリア膜を形成しその後金属膜を形成する点で
ある。The difference from the first embodiment is that the lower layer barrier film is provided below the wiring, so that after forming the first groove, first, the lower layer barrier film is formed and then the metal film is formed. is there.
【００４５】まず、Ｓｉ基板１上にＳｉＯ2 の絶縁膜２
を２μｍ成膜した後、フォトリソグラフィおよびドライ
エッチングを用いて、幅１μｍ、深さ１μｍの第１の溝
７を形成した（図３（ａ））。次に、プラズマの指向性
に優れるＥＣＲプラズマＣＶＤ法を用いて、ＴｉＮの下
層バリア膜３を０．１μｍ成膜した。そして、ＥＣＲス
パッタ法にて銅の金属膜４を１．２μｍ埋め込み成膜し
た（図３（ｂ））。次に、研磨装置を用いて、この第１
の溝７以外の部分の銅の金属膜４およびＴｉＮの下層バ
リア膜３を研磨によって除去し、幅１μｍ、深さ１μｍ
の埋め込み銅配線を形成した（図３（ｃ））。研磨液と
してはアルミナを純水に混入したものを用いて、１５分
間研磨した。そして、この第１の溝７内の銅の金属膜を
ＳｉＯ2に対して選択的にエッチングして第２の溝８を
形成した。エッチング液としては、３％硝酸を用い、銅
の金属膜４のエッチング量は０．１μｍとした（図３
（ｄ））。次に、この底部が銅の金属膜４である第２の
溝８を有するＳｉＯ2 の絶縁膜２上にスパッタ法にてＴ
ｉＮのバリア膜５を形成した（図３（ｅ））。このＴｉ
Ｎのバリア膜５の厚みは０．１５μｍとした。次に、研
磨装置を用い、この第２の溝８以外の部分のＴｉＮのバ
リア膜５を研磨によって除去した（図３（ｆ））。研磨
液としてアルミナを純水に混入したものを用いて、３分
間研磨した。これによって、周囲にＴｉＮのバリア膜を
有する銅の埋め込み配線を形成することができた。こう
して得たこの形状のサンプルをサンプルＣとする。First, the SiO 2 insulating film 2 is formed on the Si substrate 1.
2 μm thick was formed, and then a first groove 7 having a width of 1 μm and a depth of 1 μm was formed by using photolithography and dry etching (FIG. 3A). Next, the lower barrier film 3 of TiN was formed to a thickness of 0.1 μm by using the ECR plasma CVD method which is excellent in the directivity of plasma. Then, a copper metal film 4 having a thickness of 1.2 μm was formed by ECR sputtering (FIG. 3B). Then, using a polishing apparatus, this first
The metal film 4 of copper and the lower barrier film 3 of TiN other than the groove 7 are removed by polishing, and the width is 1 μm and the depth is 1 μm.
Embedded copper wiring was formed (FIG. 3C). A polishing liquid containing alumina mixed with pure water was used for polishing for 15 minutes. Then, the copper metal film in the first groove 7 was selectively etched with respect to SiO 2 to form the second groove 8. 3% nitric acid was used as an etching solution, and the etching amount of the copper metal film 4 was set to 0.1 μm (see FIG. 3).
(D)). Next, a T film is formed on the SiO 2 insulating film 2 having a second groove 8 whose bottom is the copper metal film 4 by the sputtering method.
The iN barrier film 5 was formed (FIG. 3E). This Ti
The N barrier film 5 had a thickness of 0.15 μm. Next, using a polishing apparatus, the TiN barrier film 5 other than the second groove 8 was removed by polishing (FIG. 3 (f)). Polishing was performed for 3 minutes using a polishing liquid containing alumina mixed with pure water. This made it possible to form a copper-embedded wiring having a TiN barrier film around it. The sample of this shape thus obtained is referred to as sample C.
【００４６】比較のため、バリア膜を成膜しない比較例
１と、銅の埋め込み配線を形成した後にバリア膜を成膜
し、フォトリソグラフィーおよびエッチングを用いて加
工する比較例２について説明する。For comparison, Comparative Example 1 in which a barrier film is not formed and Comparative Example 2 in which a barrier film is formed after copper embedded wiring is formed and processed by using photolithography and etching will be described.
【００４７】比較例１は、［従来技術］欄で図４に基づ
いて説明したものである。金属膜、絶縁膜として、それ
ぞれ銅、ＳｉＯ2 を用いた。Comparative Example 1 is described in the "Prior Art" section with reference to FIG. Copper and SiO 2 were used as the metal film and the insulating film, respectively.
【００４８】まず、Ｓｉ基板１上にＳｉＯ2 の絶縁膜２
を２μｍ成膜した後、フォトリソグラフィおよびドライ
エッチングを用いて、幅１μｍ，深さ１μｍの溝６を形
成した（図４（ａ））。そして、ＥＣＲスパッタ法にて
銅の金属膜４を１．２μｍ埋め込み成膜した（図４
（ｂ））。次に、研磨装置を用いて、この溝６以外の部
分の銅の金属膜４を研磨によって除去し、幅１μｍ、深
さ１μｍの埋め込み銅配線を形成した（図４（ｃ））。
研磨液としてはアルミナを純水に混入したものを用い
て、１５分間研磨した。これによって、上部にバリア膜
を有さない銅の埋め込み配線を形成した。こうして得た
この形状のサンプルをサンプルＤとする。First, the SiO 2 insulating film 2 is formed on the Si substrate 1.
2 μm thick was formed, and then a groove 6 having a width of 1 μm and a depth of 1 μm was formed by using photolithography and dry etching (FIG. 4A). Then, a copper metal film 4 having a thickness of 1.2 μm was formed by ECR sputtering (FIG. 4).
(B)). Next, using a polishing apparatus, the copper metal film 4 other than the groove 6 was removed by polishing to form a buried copper wiring having a width of 1 μm and a depth of 1 μm (FIG. 4C).
A polishing liquid containing alumina mixed with pure water was used for polishing for 15 minutes. As a result, a copper-embedded wiring having no barrier film was formed on the upper portion. The sample of this shape thus obtained is referred to as sample D.
【００４９】比較例２は、［発明が解決しようとする課
題］欄で図５に基づいて説明したものである。金属膜、
絶縁膜、バリア膜の材料として、それぞれ銅、Ｓｉ
Ｏ2 、ＴｉＮを用いた。The comparative example 2 is explained in the [Problems to be solved by the invention] section with reference to FIG. Metal film,
Copper and Si are used as materials for the insulating film and the barrier film, respectively.
O 2 and TiN were used.
【００５０】まず、Ｓｉ基板１上にＳｉＯ2 の絶縁膜２
を２μｍ成膜した後、フォトリソグラフィおよびドライ
エッチングを用いて、幅１μｍ、深さ１μｍの溝６を形
成した（図５（ａ））。そして、ＥＣＲスパッタ法にて
銅の金属膜４を１．２μｍ埋め込み成膜した（図５
（ｂ））。次に、研磨装置を用いて、この溝６以外の部
分の銅の金属膜４を研磨によって除去し、幅１μｍ、深
さ１μｍの埋め込み銅配線を形成した（図５（ｃ））。
研磨液としてはアルミナを純水に混入したものを用い
て、１５分間研磨した。次にこのＳｉＯ2 の絶縁膜２上
にスパッタ法にてＴｉＮのバリア膜５を形成した（図５
（ｄ））。このＴｉＮのバリア膜５の厚みは０．１５μ
ｍとした。次に、フォトリソグラフィーおよびプラズマ
エッチングを用いて、溝６内の銅配線の表面を覆うよう
にＴｉＮのバリア膜５を加工した（図５（ｅ））。この
ＴｉＮのバリア膜５の幅は１．１μｍとした。こうして
得たこの形状のサンプルをサンプルＥとする。First, the insulating film 2 of SiO 2 is formed on the Si substrate 1.
2 μm thick was formed, and then a groove 6 having a width of 1 μm and a depth of 1 μm was formed by using photolithography and dry etching (FIG. 5A). Then, a copper metal film 4 having a thickness of 1.2 μm was formed by ECR sputtering (FIG. 5).
(B)). Next, using a polishing apparatus, the copper metal film 4 other than the groove 6 was removed by polishing to form a buried copper wiring having a width of 1 μm and a depth of 1 μm (FIG. 5C).
A polishing liquid containing alumina mixed with pure water was used for polishing for 15 minutes. Next, a TiN barrier film 5 was formed on the SiO 2 insulating film 2 by sputtering (FIG. 5).
(D)). The thickness of the TiN barrier film 5 is 0.15 μm.
m. Next, the TiN barrier film 5 was processed by photolithography and plasma etching so as to cover the surface of the copper wiring in the trench 6 (FIG. 5E). The width of the TiN barrier film 5 was 1.1 μm. The sample of this shape thus obtained is referred to as sample E.
【００５１】以上の実施例および比較例の比較を表１に
まとめる。Table 1 summarizes the comparison between the above examples and comparative examples.
【００５２】[0052]
【表１】 [Table 1]
【００５３】酸化の評価は、サンプルＡ〜Ｅのサンプル
ウェハを大気中にて２００℃にて５時間加熱し、配線抵
抗の上昇率（（加熱後抵抗率−加熱前抵抗率）／（加熱
前抵抗率））により評価した。密着性の評価は、同じく
サンプルウェハ上にプラズマＣＶＤ法にてＳｉＯ2 を１
μｍ成膜し、剥離が生じるかどうかにより評価した。For the evaluation of oxidation, the sample wafers of Samples A to E were heated in air at 200 ° C. for 5 hours, and the rate of increase in wiring resistance ((resistivity after heating−resistivity before heating) / (before heating) Resistivity)). To evaluate the adhesion, SiO 2 was also applied to the sample wafer by plasma CVD.
A film having a thickness of μm was formed, and it was evaluated whether peeling occurred.
【００５４】プラズマＣＶＤ装置により、ＳｉＨ4 およ
びＮ2 Ｏガスを用いて、試料台温度が２００℃で成膜を
行った。A plasma CVD apparatus was used to form a film at a sample stage temperature of 200 ° C. using SiH 4 and N 2 O gas.
【００５５】表１より、以下のことが確認できた。上部
にＴｉＮのバリア膜を有しない銅配線の比較例１では、
配線抵抗が８０％上昇し、配線の上に成膜されたＳｉＯ
2 膜に剥離を生じたのに対し、他のものは配線抵抗の上
昇もＳｉＯ2 膜に剥離も無かった。すなわち、銅配線の
上部のバリア膜が酸化防止膜および密着層として有効に
機能していることが確認できた。また、［発明が解決し
ようとする課題］欄で説明したように、比較例２は実施
例１〜３に比べ、リソグラフィー工程が増加し、バリア
膜の成膜により必然的に平坦性が悪化する。From Table 1, the following can be confirmed. In Comparative Example 1 of the copper wiring having no TiN barrier film on the upper portion,
Wiring resistance increased by 80% and SiO formed on the wiring
While peeling occurred on the two films, the others did not raise the wiring resistance and did not peel on the SiO 2 film. That is, it was confirmed that the barrier film above the copper wiring effectively functions as an antioxidant film and an adhesion layer. Further, as described in the [Problems to be Solved by the Invention] column, Comparative Example 2 has more lithography steps than Examples 1 to 3, and the flatness is necessarily deteriorated due to the formation of the barrier film. .
【００５６】[0056]
【発明の効果】以上詳述したように、本発明に係る配線
の形成方法にあっては、バリア膜と金属膜からなる積層
配線構造を、容易に、配線幅に対して広げることなく、
かつ絶縁膜に対して平坦となるように埋め込み形成する
ことができる。As described above in detail, in the method of forming a wiring according to the present invention, the laminated wiring structure including the barrier film and the metal film can be easily expanded without increasing the wiring width.
In addition, the insulating film can be embedded so as to be flat.
【図１】本発明の配線の形成方法の第１の実施例を工程
順に示した模式的断面図である。FIG. 1 is a schematic cross-sectional view showing a first embodiment of a wiring forming method of the present invention in process order.
【図２】本発明の配線の形成方法の第２の実施例を工程
順に示した模式的断面図である。FIG. 2 is a schematic cross-sectional view showing a second embodiment of the wiring forming method of the present invention in the order of steps.
【図３】本発明の配線の形成方法の第３の実施例を工程
順に示した模式的断面図である。FIG. 3 is a schematic cross-sectional view showing a third embodiment of the wiring forming method of the present invention in the order of steps.
【図４】従来の研磨による配線の形成方法を工程順に示
した模式的断面図である。4A to 4D are schematic cross-sectional views showing a conventional method of forming a wiring by polishing in order of steps.
【図５】従来の研磨による配線の形成方法に金属膜上に
バリア膜を形成する工程を加えたものを工程順に示した
模式的断面図である。FIG. 5 is a schematic cross-sectional view showing, in the order of steps, a method of forming a barrier film on a metal film, which is added to the conventional method of forming a wiring by polishing.
１ Ｓｉ基板 ２ 絶縁膜 ３ 下層バリア膜 ４ 金属膜 ５ バリア膜 ６ 溝 ７ 第１の溝 ８ 第２の溝 DESCRIPTION OF SYMBOLS 1 Si substrate 2 Insulating film 3 Lower barrier film 4 Metal film 5 Barrier film 6 Groove 7 First groove 8 Second groove
Claims (3)
１の溝を有する絶縁膜上に金属膜を形成し、この第１の
溝以外の部分の金属膜を研磨によって除去し、この第１
の溝内の金属膜を絶縁膜に対して選択的にエッチングし
て第２の溝を形成し、この底部が金属膜である第２の溝
を有する絶縁膜上にバリア膜を形成し、この第２の溝以
外の部分のバリア膜を研磨によって除去することを特徴
とする配線の形成方法。1. A first groove is formed on a surface of an insulating film, a metal film is formed on the insulating film having the first groove, and a metal film in a portion other than the first groove is removed by polishing. Then this first
The metal film in the groove is selectively etched with respect to the insulating film to form the second groove, and the barrier film is formed on the insulating film having the second groove whose bottom is the metal film. A method of forming a wiring, characterized in that the barrier film in a portion other than the second groove is removed by polishing.
１の溝を有する絶縁膜上にまず下層バリア膜を形成し、
この上に金属膜を形成し、この第１の溝以外の部分の金
属膜および下層バリア膜を研磨によって除去し、この第
１の溝内の金属膜を絶縁膜に対して選択的にエッチング
して第２の溝を形成し、この底部が金属膜である第２の
溝を有する絶縁膜上にバリア膜を形成し、この第２の溝
以外の部分のバリア膜を研磨によって除去することを特
徴とする配線の形成方法。2. A first groove is formed on a surface of an insulating film, and a lower barrier film is first formed on the insulating film having the first groove,
A metal film is formed thereon, the metal film and the lower barrier film in the portion other than the first groove are removed by polishing, and the metal film in the first groove is selectively etched with respect to the insulating film. To form a second groove, form a barrier film on the insulating film having the second groove whose bottom portion is a metal film, and remove the barrier film other than the second groove by polishing. Characteristic wiring formation method.
り、第１の溝以外の部分の金属膜もしくは下層バリア膜
を研磨によって除去する際、同時にこの第１の溝内の金
属膜を絶縁膜に対して選択的にエッチングして第２の溝
を形成することを特徴とする請求項１または請求項２記
載の配線の形成方法。3. When the metal film or the lower barrier film other than the first groove is removed by polishing by mixing an etching liquid into the polishing liquid, at the same time, the metal film in the first groove is formed into an insulating film. 3. The method for forming a wiring according to claim 1, wherein the second groove is formed by selectively etching with respect to.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6959295A JPH08264538A (en) | 1995-03-28 | 1995-03-28 | Wiring formation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6959295A JPH08264538A (en) | 1995-03-28 | 1995-03-28 | Wiring formation method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08264538A true JPH08264538A (en) | 1996-10-11 |
Family
ID=13407264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6959295A Pending JPH08264538A (en) | 1995-03-28 | 1995-03-28 | Wiring formation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08264538A (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000195864A (en) * | 1998-12-25 | 2000-07-14 | Nec Corp | Semiconductor device and manufacturing method thereof |
| JP2001274159A (en) * | 2000-03-28 | 2001-10-05 | Toshiba Corp | Method for manufacturing semiconductor device |
| US6368953B1 (en) * | 2000-05-09 | 2002-04-09 | International Business Machines Corporation | Encapsulated metal structures for semiconductor devices and MIM capacitors including the same |
| US6512281B2 (en) * | 1998-04-08 | 2003-01-28 | Nec Corporation | Method of forming a semiconductor device and an improved deposition system |
| KR100398033B1 (en) * | 1996-12-28 | 2003-12-24 | 주식회사 하이닉스반도체 | Method for removing key-hole of semiconductor device |
| JP2004104032A (en) * | 2002-09-12 | 2004-04-02 | Advanced Lcd Technologies Development Center Co Ltd | Laminated structure for metal wiring and method of forming the same |
| JP2006041029A (en) * | 2004-07-23 | 2006-02-09 | Shinko Electric Ind Co Ltd | WIRING BOARD, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE |
| JP2006128680A (en) * | 2004-10-26 | 2006-05-18 | Asm Japan Kk | Selective formation of metal layers in integrated circuits. |
| JP2007019557A (en) * | 2006-10-16 | 2007-01-25 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2009278132A (en) * | 2005-08-23 | 2009-11-26 | Taiwan Semiconductor Manufacturing Co Ltd | Method of manufacturing wiring structure |
| US7935623B2 (en) | 2003-09-26 | 2011-05-03 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
| JP2017520109A (en) * | 2014-06-16 | 2017-07-20 | インテル・コーポレーション | Selective diffusion barrier between metals in integrated circuit devices |
-
1995
- 1995-03-28 JP JP6959295A patent/JPH08264538A/en active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100398033B1 (en) * | 1996-12-28 | 2003-12-24 | 주식회사 하이닉스반도체 | Method for removing key-hole of semiconductor device |
| US6512281B2 (en) * | 1998-04-08 | 2003-01-28 | Nec Corporation | Method of forming a semiconductor device and an improved deposition system |
| US7045898B2 (en) | 1998-12-25 | 2006-05-16 | Nec Electronics Corporation | Semiconductor device and manufacturing method thereof |
| JP2000195864A (en) * | 1998-12-25 | 2000-07-14 | Nec Corp | Semiconductor device and manufacturing method thereof |
| US6589863B1 (en) | 1998-12-25 | 2003-07-08 | Nec Electronics Corp. | Semiconductor device and manufacturing method thereof |
| JP2001274159A (en) * | 2000-03-28 | 2001-10-05 | Toshiba Corp | Method for manufacturing semiconductor device |
| US6368953B1 (en) * | 2000-05-09 | 2002-04-09 | International Business Machines Corporation | Encapsulated metal structures for semiconductor devices and MIM capacitors including the same |
| JP2004104032A (en) * | 2002-09-12 | 2004-04-02 | Advanced Lcd Technologies Development Center Co Ltd | Laminated structure for metal wiring and method of forming the same |
| US7935623B2 (en) | 2003-09-26 | 2011-05-03 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
| US8329572B2 (en) | 2003-09-26 | 2012-12-11 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
| US8648472B2 (en) | 2003-09-26 | 2014-02-11 | Panasonic Corporation | Semiconductor device |
| JP2006041029A (en) * | 2004-07-23 | 2006-02-09 | Shinko Electric Ind Co Ltd | WIRING BOARD, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE |
| JP2006128680A (en) * | 2004-10-26 | 2006-05-18 | Asm Japan Kk | Selective formation of metal layers in integrated circuits. |
| JP2009278132A (en) * | 2005-08-23 | 2009-11-26 | Taiwan Semiconductor Manufacturing Co Ltd | Method of manufacturing wiring structure |
| JP2007019557A (en) * | 2006-10-16 | 2007-01-25 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2017520109A (en) * | 2014-06-16 | 2017-07-20 | インテル・コーポレーション | Selective diffusion barrier between metals in integrated circuit devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6521523B2 (en) | Method for forming selective protection layers on copper interconnects | |
| JP3245104B2 (en) | Method for improving resistance to metal degradation by fluorine | |
| US8035230B2 (en) | Semiconductor device and method for manufacturing same | |
| JP2000077411A (en) | Semiconductor device and manufacturing method thereof | |
| JPH0745616A (en) | Method for manufacturing semiconductor device | |
| JPH08264538A (en) | Wiring formation method | |
| JP3676185B2 (en) | Semiconductor device | |
| JPH0685074A (en) | Manufacture of multilayer interconnection conductor pattern | |
| JP2701751B2 (en) | Method for manufacturing semiconductor device | |
| JPH1197441A (en) | Method for forming multilayer embedded Cu wiring and multilayer embedded Cu wiring structure | |
| EP1401015A1 (en) | Selective dry etching of tantalum and tantalum nitride | |
| JP2000068269A (en) | Semiconductor device and manufacture thereof | |
| JPH07221055A (en) | Wiring formation method | |
| JPH10256372A (en) | Method for manufacturing semiconductor device | |
| JP2000294545A (en) | Semiconductor device and manufacturing method thereof | |
| JPH05102152A (en) | Semiconductor device | |
| US20050136645A1 (en) | Semiconductor device and fabrication method thereof | |
| KR0138864B1 (en) | Manufacturing method of metal wiring in integrated circuit | |
| JP2008153246A (en) | Manufacturing method of semiconductor device | |
| JP3263481B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2001345324A (en) | Method for manufacturing semiconductor device | |
| JPH11283981A (en) | Semiconductor device and manufacturing method thereof | |
| JP2874216B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH11312655A (en) | Method for forming Cu alloy film and method for manufacturing semiconductor device | |
| JPH05182937A (en) | Dry etching method |